DE4414373C2 - Halbleiter-Wafer mit bearbeiteten Kanten - Google Patents

Halbleiter-Wafer mit bearbeiteten Kanten

Info

Publication number
DE4414373C2
DE4414373C2 DE19944414373 DE4414373A DE4414373C2 DE 4414373 C2 DE4414373 C2 DE 4414373C2 DE 19944414373 DE19944414373 DE 19944414373 DE 4414373 A DE4414373 A DE 4414373A DE 4414373 C2 DE4414373 C2 DE 4414373C2
Authority
DE
Germany
Prior art keywords
wafer
edge
rounding
grinding
wafers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19944414373
Other languages
English (en)
Other versions
DE4414373A1 (de
Inventor
Reinhard Dipl Ing Fischbach
Detlef Dipl Ing Houdeau
Harald Dipl Ing Loesch
Siegfried Dipl Ing Zoeller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19944414373 priority Critical patent/DE4414373C2/de
Publication of DE4414373A1 publication Critical patent/DE4414373A1/de
Application granted granted Critical
Publication of DE4414373C2 publication Critical patent/DE4414373C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body

Description

Die Erfindung betrifft die Geometrie von Halbleiter-Wafern, deren Kanten zur Stabilisierung und Verbesserung der Handha­ bung bearbeitet worden sind.
Die von Halbleiterherstellern angebotenen Wafer sind in ihren Abmessungen und Werkstoffeigenschaften weitestgehend standar­ disiert. Dies gilt in bezug auf den Durchmesser, die Materi­ alstärke und die Kennzeichnung einer Hauptachse im Kristall. Ein 4"-Wafer hat beispielsweise im Lieferzustand eine Materi­ alstärke von 525 µm. Die Wafer werden durch eine Vielzahl von Verfahrensschritten vorderseitig strukturiert. Im Anschluß daran werden sie je nach späterem Anwendungsfall von der Rückseite her gedünnt, d. h. ihre Materialstärke wird herabge­ setzt. Dies bedeutet für einen Wafer, der ein Endmaß von 100 µm erhalten soll, daß ca. 400 µm Materialstärke nach der Vorderseitenstrukturierung abgetragen werden müssen.
Die Materialabtragung, d. h. die Rückseitendünnung eines Wafers ist aus verschiedenen Gründen notwendig. Je nach Gestaltung und späterem Einsatz der Halbleiterchips auf einem Wafer werden an diesen bestimmte Anforderungen gestellt. Hierzu gehören beispielsweise ein vorgegebener maximaler elektrischer Widerstand, wenn der elektrische Strom transver­ sal durch den Chip auf das Substrat, beispielsweise ein Leadframe, geführt werden soll. Dies gilt für den Fall, daß der PN-Übergang nicht in der Chipebene benutzt wird, sondern von oben nach unten durch den Chip hindurch. Diese Technolo­ gie wird sowohl bei diskreten Einzelhalbleitern, wie Dioden oder Transistoren als auch bei sogenannten Power-Elektronic- Chips angewandt. Bei der ersten Produktgruppe wird primär die Chipfläche reduziert, wodurch die Stückzahl der Chips pro Wafer erhöht wird. Dies wirkt sich günstig auf die Stückko­ sten aus. Bei der Power-Elektronic muß die betriebsbedingte Wärmeentwicklung flächendeckend abgeführt werden, da die Wärmeleitfähigkeit innerhalb des dotierten Siliziums sehr gering ist. Der Wärmewiderstand wird linear mit der Werk­ stoffdicke verringert. Aus diesem Grund kann beispielsweise eine Rückseitendünnung eines Wafers notwendig sein. Weiterhin ist durch die geringe elektrische Leitfähigkeit von dotiertem Silizium bei Raumtemperatur und Betriebstemperatur in Abhän­ gigkeit von der Dotierungskonzentration mit einer entspre­ chenden Wärmeentwicklung zu rechnen. Je größer die Chipdicke ist, desto höher ist dieser Anteil. Eine verringerte Chip­ dicke beträgt beispielsweise 130 µm oder 100 µm.
Als Rückseitendünnungsverfahren eignet sich das Flachschlei­ fen mit Diamant. Aus fertigungstechnischen und schleifkinema­ tischen Gründen eignet sich das Längsseiten-Planschleifen (DIN 8598 T.11) besonders. Der vorderseitig fertig prozes­ sierte Wafer wird dabei mit der Vorderseite auf eine Schutz­ folie montiert und auf einen Vakuumchuck (Vakuumansaugvorrichtung) in der Schleifanlage durch Ansaugen fixiert. Ein horizontal angeordneter und sich drehender Schleifring, beispielsweise eine Topfschleifscheibe, der mit einem Diamantschleifbelag versehen ist, taucht mit definier­ ter axialer Vorschubgeschwindigkeit in den Wafer ein. Dabei wird der Wafer teilringförmig überdeckt. Um einen vollständi­ gen Waferabtrag zu gewährleisten, wird der Wafer radial durch Drehen des Tisches, auf dem sich der Vakuumchuck befindet, relativ zur Topfschleifscheibe bewegt. Dabei ergibt sich je nach Verfahrensweise eine stufenweise Materialabtragung, deren Betrag zunächst am größten ist, beispielsweise bei einem Grobschliff (Schruppen). Bei einem nachfolgenden Fein­ schliff (Schlichten) wird entsprechend wenig Material abge­ tragen, jedoch eine glattere Oberfläche erzeugt.
Die Wafer werden herstellerseitig derart vorbehandelt, daß sie keine Defekte aufgrund vorhergehender Trennschleifverfah­ ren oder Außenrund-Schleifverfahren aufweisen. Eine wesentli­ che Komponente ist die Kantenverrundung. Diese kann an der Waferkante eine trapezförmige oder runde Form entsprechend einer Fase oder einem Ausschnitt aus einem Kreisbogen erzeu­ gen. Dabei werden die von Außenrund- oder Trennschleifver­ fahren herrührenden Defekte in der Kristallstruktur eines Wafers abgetragen. Die Gefahr von Ausbrüchen und flachen Absplitterungen während des Läppens oder Schleifens (Rückseitendünnung) reduziert sich. Ein Resist verteilt sich gleichmäßig über den Wafer und bildet keine Anhäufungen im Randbereich. Die automatische Magazinierung des Wafers wird erleichtert. Darüberhinaus wird ein definiertes Kantenprofil erzeugt.
Ein Wafer weist in der Regel ein zu seiner Mittelebene, die parallel zu seinen Hauptflächen liegt, symmetrisches Profil auf. Dies wird herstellerseitig durch eine diamantbelegte Profilschleifscheibe oder durch einen Kopierschleifprozeß hergestellt.
Wird ein derartiger Wafer in einem Rückseitendünnungsverfah­ ren von 525 µm beispielsweise um 4000 µm abgetragen, so bedeutet das, daß der Wafer über die Mittel- bzw. Symmetrie­ ebene hinaus gedünnt wird. Dabei liegt die nach dem Rücksei­ tendünnen entstandene neue Rückseite des Wafers am Außenrand desselben bisher in einem Bereich einer Fase (trapezförmige Kantenverrundung) oder bei der kreisbogenförmigen Kantenver­ rundung in einem Bereich des Kreisbogens, der in einem sehr spitzen Winkel zur neuen Rückseite des Wafers ausläuft. Somit entsteht hier eine extrem scharfe Kante. Dies kann zu Ab­ splitterungen (Edge Chipping) führen, die bei der späteren Handhabung des Wafers zu vollständigen Waferbrüchen führen können. Damit wird eine große Anzahl bereits vorderseitig aufgebrachter Chips zerstört, wodurch die Ausbeute sinkt.
Bisher wird versucht, beim Schruppen bzw. beim Schlichten des Wafers die Rißbildungen am Waferaußenrand zu verhindern. Dies kann grundsätzlich durch eine geringere Andruckkraft entspre­ chend einem geringeren Vorschub in axialer Richtung eines rotierenden Abtragungswerkzeuges geschehen. Damit nimmt der Schädigungsgrad des Wafers sowohl auf seiner Oberfläche, als auch an seinem Außenrand ab. Gleichzeitig nimmt jedoch die abgetragene Menge an Wafermaterial pro Zeiteinheit ebenfalls ab. Aus diesem Grund wird die gesamte Prozeßdauer erhöht und der Durchsatz bei diesem Prozeßschritt sinkt sehr stark.
Der Erfindung liegt die Aufgabe zugrunde, eine Wafergeometrie bereitzustellen, bei der nach einem Rückseitendünnungsverfah­ ren, in dem ein wesentlicher Teil des Wafermateriales flächig abgetragen wird, keine Waferschädigungen durch im wesentli­ chen zu scharfe Kanten am Waferaußenrand entstehen.
Die Lösung dieser Aufgabe geschieht durch den Gegenstand des Patentanspruches.
Der Erfindung liegt die Erkenntnis zugrunde, daß die genann­ ten Nachteile durch eine asymmetrische Kantenverrundung beseitigt werden können, die wie folgt aufgebaut ist:
Die Wafer weisen im Lieferzustand, d. h. in der vom Hersteller gelieferten Form lediglich an ihrer Rückseite eine bisher übliche Kantenverrundung, insbesondere eine Fase auf. An der Frontseite des Wafers ist an dessen äußeren Rand eine kreis­ förmige Kantenverrundung vorhanden, die derart ausgestaltet ist, daß der Scheitelpunkt des Kreisbogens so nahe an der Waferfront liegt, daß nach dem Rückseitendünnungsverfahren keine scharfe Kante entsteht. Dies geschieht durch die Aus­ bildung der Kantenverrundung an der Frontseite des Wafers in der Form, daß an der Stelle, an der die Rückseite nach dem Rückseitendünnungsverfahren zum Liegen kommt, die Tangente an die gerundete Kante annähernd senkrecht zur Waferfrontseite ausgerichtet ist. Dies geschieht zunächst unabhängig vom Betrag des Radius einer gerundeten Kante durch die bereits genannte Verlagerung des Scheitelpunktes der kreisförmigen Linie in Richtung auf die Frontseite des Wafers.
Im folgenden wird anhand der schematischen Figuren ein Aus­ führungsbeispiel beschrieben:
Fig. 1 zeigt zum Vergleich den Stand der Technik mit einer doppelt angefasten Waferkante.
Fig. 2 zeigt eine Wafergeometrie mit asymmetrischer Kanten­ verrundung.
In der Fig. 1 ist ein Teil eines Wafers 1 dargestellt, der am äußeren Rand seiner Frontseite 2 und seiner Rückseite 3 (Lieferzustand) jeweils eine Fase 4 aufweist. Der Wafer ist symmetrisch zu seiner Mittelebene 7 aufgebaut. Das Material des Wafers 1 wird rückseitig abgetragen, bis die gewünschte Reststärke 5 des Wafers 1 vorliegt. Somit weist der Wafer 1 die Frontseite 2 und die nach dem Rückseitendünnungsverfahren entstandene neue Rückseite 31 auf. In der Fig. 1 ist deut­ lich die dabei entstehende scharfe Kante zu erkennen, die von der oberen Fase 4 und der neuen Rückseite 31 gebildet wird. Auch eine kreisrund ausgebildete Kantenverrundung an der Frontseite 2 des Wafers 1 würde einen entsprechend spitzen Winkel mit der Rückseite 31 bilden, wenn die Lage des Schei­ telpunktes der Rundung nicht in der Nähe der Frontseite 2 liegen würde.
Die Fig. 2 zeigt eine erfindungsgemäße asymmetrische Kanten­ verrundung am Außenrand eines Wafers 1. An der Rückseite 3 ist wie in Fig. 1 eine Fase 4 im Lieferzustand vorgesehen. An der Frontseite 2 weist der Wafer 1 jedoch eine gerundete Kante 6 auf, wobei deren Ausbildung annähernd einen Kreisbo­ gen darstellt, aber auch elliptisch ausgeformt sein kann. Wesentlich ist die Lage des Scheitelpunktes in der Nähe der Frontseite 2. Somit ist die Ausbildung eines Winkels zwischen der Tangente an die gerundete Kante 6 und der nach dem Rückseitendünnungsverfahren vorliegenden neuen Rückseite 31 des Wafers 1 gewährleistet, der annähernd 90° beträgt.
Durch die Herstellung dieser asymmetrischen Kantenverrundung, wobei an der Rückseite 3 im Lieferzustand eine Fase 4 vorhan­ den ist und wobei der Scheitelpunkt der gerundeten Kante 6 in Richtung auf die Frontseite 2 des Wafers 1 verschoben ist, wird insgesamt die Bildung einer scharfen Kante vermieden. Für die Herstellung des Wafers bedeutet dies eine Profilver­ änderung des Schleifwerkzeuges. Durch die Asymmetrie des Wafers an seinem Rand wird der Ablauf der Kantenverrundung vereinfacht. In der Regel ist die Vorderseite des Wafers poliert und die Rückseite naßgeätzt. Somit kann die geometri­ sche Ausbildung entsprechend der Fig. 2 bezogen auf die Frontseite 2 des Wafers gut überprüft werden. Wären beide Seiten gleich, so wäre eine Verwechslung der beiden Seiten und damit die Lage der asymmetrisch angeordneten Rundung an der Waferaußenkante möglich, was zu einem erhöhten Aufwand an Prüfkosten führen würde.

Claims (1)

1. Halbleiter-Wafer mit bearbeiteten Kanten zur Minimierung von Ausbrüchen und zur Verbesserung der Handhabung in nachfolgenden Prozessen, wobei der Wafer (1) eine zu seiner Mittelebene (7) asymmetrische Kantengestaltung aufweist
  • 1. - mit einer Fase (4) am äußeren Rand der Rückseite (3) und
  • 2. - mit einer gerundeten Kante (6) am äußeren Rand der Frontseite (2), wobei die gerundete Kante (6) derart ausgebildet ist, daß die Tangente an der Stelle der gerundeten Kante (6), an der nach einer Rückseiten-Dünnung die neue Rückseite (31) entsteht, annähernd einen Winkel von 90° mit der Rückseite (31) bildet.
DE19944414373 1994-04-25 1994-04-25 Halbleiter-Wafer mit bearbeiteten Kanten Expired - Lifetime DE4414373C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19944414373 DE4414373C2 (de) 1994-04-25 1994-04-25 Halbleiter-Wafer mit bearbeiteten Kanten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19944414373 DE4414373C2 (de) 1994-04-25 1994-04-25 Halbleiter-Wafer mit bearbeiteten Kanten

Publications (2)

Publication Number Publication Date
DE4414373A1 DE4414373A1 (de) 1995-10-26
DE4414373C2 true DE4414373C2 (de) 1998-05-20

Family

ID=6516364

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19944414373 Expired - Lifetime DE4414373C2 (de) 1994-04-25 1994-04-25 Halbleiter-Wafer mit bearbeiteten Kanten

Country Status (1)

Country Link
DE (1) DE4414373C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10131246C2 (de) * 2001-06-28 2002-12-19 Wacker Siltronic Halbleitermat Verfahren zur materialabtragenden Bearbeitung der Kanten von Halbleiterscheiben

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19840508A1 (de) * 1998-09-04 1999-12-02 Siemens Ag Verfahren zum Vereinzeln von Halbleiter-Bauelementen
DE102013113030A1 (de) 2013-03-28 2014-10-02 Freiberger Compound Materials Gmbh Verfahren zur Kantenverrundung von Halbleiter-Wafern
CN111463111A (zh) * 2020-05-06 2020-07-28 哈尔滨科友半导体产业装备与技术研究院有限公司 一种边缘便于识别的无损单晶片及其标记方法和专用砂轮

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4630093A (en) * 1983-11-24 1986-12-16 Sumitomo Electric Industries, Ltd. Wafer of semiconductors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4630093A (en) * 1983-11-24 1986-12-16 Sumitomo Electric Industries, Ltd. Wafer of semiconductors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10131246C2 (de) * 2001-06-28 2002-12-19 Wacker Siltronic Halbleitermat Verfahren zur materialabtragenden Bearbeitung der Kanten von Halbleiterscheiben

Also Published As

Publication number Publication date
DE4414373A1 (de) 1995-10-26

Similar Documents

Publication Publication Date Title
DE112015005458B4 (de) Vakuumspannvorrichtung, abschräg-/poliervorrichtung und siliciumwaferabschräg-/polierverfahren
DE19905737C2 (de) Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
DE10196254B4 (de) Verfahren zum Polieren von Halbleiterwafern unter Verwendung eines beidseitigen Polierers
DE10196115B4 (de) Verfahren zum Polieren eines Halbleiterwafers
DE3335116C2 (de)
DE3326356C3 (de) Scheibenförmiger Wafer und Verfahren zu seiner Herstellung
EP0208315A1 (de) Verfahren zum beidseitigen abtragenden Bearbeiten von scheibenförmigen Werkstücken, insbesondere Halbleiterscheiben
DE102015208897A1 (de) Waferbearbeitungsverfahren
DE102004006494A1 (de) Halbleiterwafer und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112009001195B4 (de) Doppelseiten-Schleifvorrichtung und Verfahren zur Herstellung von Wafern
DE102015216193A1 (de) Waferbearbeitungsverfahren
DE102006022089A1 (de) Verfahren zur Herstellung einer Halbleiterscheibe mit einr profilierten Kante
DE102010007769A1 (de) Waferbearbeitungsverfahren
DE102014206527A1 (de) Aufteilungsverfahren für scheibenförmiges Werkstück
DE102005012446B4 (de) Verfahren zur Material abtragenden Bearbeitung einer Halbleiterscheibe
DE112019004610T5 (de) Waferhochglanzabschrägverfahren, verfahren zur herstellung von wafern und wafer
DE3738873A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
EP1291105B2 (de) Schneidplatte und Fräswerkzeug
DE4414373C2 (de) Halbleiter-Wafer mit bearbeiteten Kanten
EP1834353B1 (de) Verfahren zum herstellen von halbleiterchips aus einem wafer
DE102014219908A1 (de) Herstellungsverfahren für eine Fotomaske
DE10131246C2 (de) Verfahren zur materialabtragenden Bearbeitung der Kanten von Halbleiterscheiben
DE102017003861A1 (de) Ramping-Schneidplatte mit nicht-positiver Schneidgeometrei und Ramping-Werkzeug
DE112019005796T5 (de) Verfahren zur spiralfasenbearbeitung von siliziumwafern
DE102019218879A1 (de) Waferbearbeitungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8363 Opposition against the patent
8330 Complete disclaimer