CN104064444A - 半导体晶片的制造方法及半导体晶片 - Google Patents

半导体晶片的制造方法及半导体晶片 Download PDF

Info

Publication number
CN104064444A
CN104064444A CN201310288712.3A CN201310288712A CN104064444A CN 104064444 A CN104064444 A CN 104064444A CN 201310288712 A CN201310288712 A CN 201310288712A CN 104064444 A CN104064444 A CN 104064444A
Authority
CN
China
Prior art keywords
semiconductor layer
semiconductor wafer
substrate
compound semiconductor
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310288712.3A
Other languages
English (en)
Inventor
牧野亮平
熊田贵夫
江户雅晴
高木启史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Fuji Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd, Fuji Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Publication of CN104064444A publication Critical patent/CN104064444A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Ceramic Engineering (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

本发明提供一种能够很好地抑制半导体晶片外周部中的裂纹产生的半导体晶片的制造方法及半导体晶片。半导体晶片的制造方法包括：在基板的主表面上形成种类不同于上述基板的化合物半导体层的化合物半导体层形成工序；和通过蚀刻除去形成于上述基板主表面的外周部的化合物半导体层的除去工序。另外，还包括在基板的主表面上形成种类不同于上述基板的化合物半导体层的化合物半导体层形成工序，在上述化合物半导体层形成工序中，将上述基板主表面的外周部遮蔽的同时形成该化合物半导体层。

Description

半导体晶片的制造方法及半导体晶片
技术领域
本发明涉及在基板上形成有化合物半导体层的半导体晶片的制造方法及半导体晶片。
背景技术
在基板上形成种类或组成异于基板的化合物半导体层来制造半导体装置制造用的半导体晶片的情况下，有时在半导体晶片的外周部会产生由应力引起的裂纹(crack)。尤其，在硅基板上形成氮化镓(GaN)系化合物半导体层的情况下，公知由于硅晶体与GaN系化合物半导体晶体的晶格常数存在相当的差异，故在半导体晶片上容易产生应力，因此在半导体晶片的外周部也容易产生由应力引起的裂纹。
半导体晶片外周部中的裂纹的产生在半导体装置的制造过程中因进一步施加应力等压力而扩大，有时会使得半导体装置的品质或成品率下降。尤其，在硅基板上形成GaN系化合物半导体层来制作电力变换领域中使用的功率半导体装置的情况下，在硅基板上形成化合物半导体层而制造出半导体晶片之后，包括如下工序：从半导体晶片的与已形成化合物半导体层的面相反侧的主表面、即硅基板的背面开始实施研磨或磨削，以使硅基板的厚度变薄。
这种使基板变薄的工序中或该工序以后，由于硅基板的厚度变薄，故容易对半导体晶片施加翘曲等变形的压力。因而，有时存在于半导体晶片外周部的裂纹成为起点，使半导体晶片产生裂缝或切口等破损。例如，在直径为4英寸(约100mm)以上的硅基板上已形成GaN系化合物半导体层的半导体晶片的背面进行了研磨或磨削时，公知在该工序中或该工序之后有时半导体晶片会裂开。
作为其对策，有在对半导体晶片的背面进行研磨或磨削的工序之前将半导体晶片切割成矩形或扇形后再进行研磨或磨削的工序的方法。但是，在该方法的情况下，产生在研磨或磨削工序之前要追加分割工序这样的工序数增加所引起的成本上升。再有，由于该分割工序而使得半导体晶片的单片数增加，因此在该分割工序以后的工序、即研磨或磨削的工序、在基板背面形成电极的工序、用于将半导体晶片芯片化的切割工序等中会导致成本上升。
专利文献1中公开了以下方法：当制造在硅基板上具备GaN系化合物半导体层的半导体装置时，在半导体晶片的外周部抑制由应力引起的裂纹产生。在专利文献1中公开了：在硅基板上形成GaN系化合物半导体层之前，在硅基板的要形成GaN系化合物半导体层的面上的外周部预先形成阻止GaN系化合物半导体层的形成的生长阻止层的方法。根据专利文献1，阐明了因形成在被设于基板的外周区域的锥状部中的化合物半导体层而使得产生裂纹的情况，通过上述方法，可抑制半导体晶片的外周区域的裂纹产生。
【专利文献1】JP特开2012-36030号公报
然而，在专利文献1所记载的方法中，由于需要用于形成生长阻止层的工序，故会伴随着因该工序数增加而引起的成本上升。再有，通过该工序，有可能会在形成化合物半导体层之前的基板表面上产生因杂质引起的污染以及其他表面状态的变化或变质。还有，在化合物半导体层的形成工序中，有可能产生因在基板的外周部形成生长阻止层而引起的各种问题。例如，生长阻止层的材料缺损而有可能导致在化合物半导体层及其制造装置内带来污染或微粒等问题。另外，由于在基板上的生长阻止层的端部附近形成化合物半导体层的晶体性不连续的区域，因此有可能会产生任何恶劣影响。进而，该生长阻止层有可能会对化合物半导体层形成中的基板温度变化引起的半导体晶片的变形造成影响，或者会给化合物半导体层的形成状态的监视或控制带来障碍。
发明内容
本发明正是鉴于上述情况而进行的，其目的在于提供一种可更适当地抑制半导体晶片的外周部中的裂纹产生的半导体晶片的制造方法及半导体晶片。
为了解决上述问题并达成目的，本发明涉及的半导体晶片的制造方法的特征在于，包括：在基板的主表面上形成种类不同于上述基板的化合物半导体层的化合物半导体层形成工序；和通过蚀刻除去已形成于上述基板主表面的外周部的化合物半导体层的除去工序。
再有，本发明涉及的半导体晶片的制造方法的特征在于，在上述发明中，包括由用于在上述化合物半导体层上形成半导体装置的多个工序组成的半导体装置形成工序，上述除去工序和上述多个工序的任一个同时进行。
还有，本发明涉及的半导体晶片的制造方法的特征在于，在上述发明中，上述除去工序和对上述半导体装置进行元件分离的元件分离工序被同时进行。
另外，本发明涉及的半导体晶片的制造方法的特征在于，包括在基板的主表面上形成种类不同于上述基板的化合物半导体层的化合物半导体层形成工序，上述化合物半导体层形成工序中，将上述基板主表面的外周部遮蔽的同时形成该化合物半导体层。
再有，本发明涉及的半导体晶片的制造方法的特征在于，在上述发明中，上述基板为硅基板。
此外，本发明涉及的半导体晶片的制造方法的特征在于，在上述发明中，上述化合物半导体层包括氮化物系化合物半导体。
还有，本发明涉及的半导体晶片的制造方法的特征在于，在上述发明中，还包括对上述基板的与已形成上述化合物半导体层的主表面不同的主表面进行研磨或磨削来使上述基板的厚度变薄的薄板化工序。
另外，本发明涉及的半导体晶片的制造方法的特征在于，在上述发明中，还包括在上述薄板化工序之后将该半导体晶片分割为多个单片的分割工序。
另外，本发明涉及的半导体晶片的特征在于具备：基板；和形成于上述基板的主表面上且种类不同于上述基板的化合物半导体层，在上述基板外周部的主表面上形成有通过蚀刻而除去了上述化合物半导体层的区域。
(发明效果)
根据本发明，达到可更适当地抑制半导体晶片的外周区域中的裂纹产生的效果。
附图说明
图1是能通过实施方式1涉及的制造方法制造的半导体晶片的一例的示意图。
图2是能通过实施方式1涉及的制造方法制造的半导体晶片的其他例的示意图。
图3是实施方式1涉及的制造方法的说明图。
图4是实施方式2涉及的制造方法的说明图。
符号说明：
1 基板
1a、1b 主表面
1c OF部
1d 区域
1e 锥状部
2、3 化合物半导体层
2a 半导体装置
2b 切割区域
4 半导体芯片
5 晶体生长装置
6 掩模部件
10、20 半导体晶片
g 槽
L 切割线
M 材料物质
具体实施方式
以下，参照附图，详细地说明本发明涉及的半导体晶片的制造方法及半导体晶片的实施方式。另外，并不是要通过该实施方式来限定本发明。再有，各附图中，对相同或对应的要素适当地赋予相同的符号。另外，附图是示意性的，需要注意各要素的尺寸关系等有时会不同于现实。附图相互之间有时也包含彼此尺寸的关系或比率不同的部分。
(实施方式1)
图1是能通过实施方式1涉及的制造方法制造的半导体晶片的一例的示意图。图1(a)是俯视图、图1(b)是A向视图。如图1所示，半导体晶片10具备基板1和化合物半导体层2。
基板1例如是硅(Si)基板，具有主表面1a、1b、和取向面(OF)部1c。
化合物半导体层2由种类不同于基板1的化合物半导体、例如包括氮化镓(GaN)、铝氮化镓(AlGaN)或氮化铟(InN)等、或者它们的混合晶体的III-V族氮化物系化合物半导体组成。在此，“种类不同于基板1”指的是，化合物半导体层2包括与基板1不同的元素，晶格常数与基板1不同，或者虽然材料系与基板1相同但组成不同。在本实施方式1中，化合物半导体层2由以AlxGa1-xN(0≤x≤1)表示的单层或者多层结构的化合物半导体层2组成。
在此，在基板1的外周部的主表面1a上，形成有在整个外周通过蚀刻除去了化合物半导体层2的区域1d。其结果，可抑制半导体晶片10的外周区域中的化合物半导体层2的裂纹产生。再有，在半导体晶片10中，由于并未形成生长阻止层，故可回避在形成了生长阻止层时产生的各种问题。
另外，在该半导体晶片10中，从上面观察的话，化合物半导体层2为圆形，由于存在OF部1c，故区域1d的宽度随着外周方向的位置而有所不同，在OF部1c，宽度变窄。
该情况下，由于从上面观察的话化合物半导体层2形成为圆形，故可使在半导体晶片10的外周产生的应力沿着外周而均匀。因此，可进一步提高抑制半导体晶片的外周部中的裂纹产生及半导体晶片的翘曲的效果。
其中，化合物半导体层的形状并不限于圆形。图2是能通过实施方式1涉及的制造方法制造的半导体晶片的其他例的示意图。图2所示的半导体晶片20具有将半导体晶片10中的化合物半导体层2置换成化合物半导体层3的构成。半导体晶片20中，在整个外周形成的区域1d的宽度大致恒定，并不依赖于圆周方向的位置。在与OF部1c对置的部分中，化合物半导体层3的外缘与OF部1c平行。这样，在与OF部1c对置的部分，化合物半导体层3的外缘3a也可以平行于OF部1c。
该情况下，在对化合物半导体层3进行蚀刻时，通过以除去裂纹所需的宽度来设计蚀刻区域，从而可将非蚀刻区域扩大至最大限度，可从1片晶片中制作很多芯片。再有，由于在OF部1c中也可形成已通过蚀刻除去了宽度与圆弧部相同的区域1d，故OF部1c也可以与圆弧部相同的程度抑制裂纹产生。
接着，对利用本实施方式1涉及的制造方法来制造半导体晶片10的情况进行说明。图3是本实施方式1涉及的制造方法的说明图。
首先，如图3(a)所示，准备基板1。基板1具有主表面1a、1b。主表面1a、1b虽然从中央到周边区域都是平坦的，但在外周部具有通过倒角等而形成且朝向外周侧倾斜成基板1的厚度变薄的锥状部1e。
接着，如图3(b)所示，在基板1的主表面1a上形成化合物半导体层2。采用有机金属化学气相生长法(MOCVD)等化学气相生长法(CVD)或分子束外延生长法(MBE)，从平坦部到锥状部1e形成化合物半导体层2。
接着，如图3(c)所示，在整个外周，通过蚀刻除去形成于主表面1a的外周部的化合物半导体层2。由此形成区域1d。该蚀刻工序可通过采用了公知的光刻等技术且利用公知的湿蚀刻或者干蚀刻等蚀刻技术的图案化来进行。
这样，通过形成区域1d，可获得抑制半导体晶片10的外周部中的裂纹产生的效果。再有，可防止已产生的裂纹在之后的半导体装置制造工序中扩大而使半导体装置的品质或成品率下降的情况。
另外，在该蚀刻工序中，蚀刻深度虽然也可以达到化合物半导体层2的厚度的一部分，但如图3(c)那样若通过蚀刻工序而过蚀刻至主表面1a的一部分、或者直至化合物半导体层2的厚度为止使得不会对主表面1a进行过蚀刻，则抑制裂纹产生的效果更高，是优选的。在设为到化合物半导体层2的厚度的一部分为止的蚀刻深度的情况下，设置成可获得抑制半导体晶片10的外周部中的裂纹产生的效果的程度的深度。
再有，区域1d的宽度优选成为：从基板1的外缘朝向中央区域，至少将基板1的锥状部1e全部包括这样的宽度。另外，也能以包括基板1的平坦部的一部分这样的宽度来形成区域1d。其中，若过度扩展区域1d的宽度，则在半导体装置的制造中可有效地利用半导体晶片10的区域变窄。因此，区域1d的宽度优选包括锥状部1e且停留在除去外周部的裂纹的影响所需的足够的范围内。区域1d的宽度例如为1mm～20mm。
在此，在基板1的主表面1a上形成化合物半导体层2的阶段中，锥状部1e的晶体方位和平坦部的晶体方位相互不同。因而，在基板1上形成基于平坦部的晶体方位的化合物半导体层2、和基于锥状部1e的晶体方位的化合物半导体层2。形成在锥状部1e上的化合物半导体层2其晶体方位、晶体性及生长速率等不同于平坦部上的化合物半导体层2，因此在锥状部1e附近容易产生应力。或者，可以认为：在平坦部上的化合物半导体层2与锥状部1e上的化合物半导体层2的界面容易产生应力，成为在半导体晶片10的外周区域产生裂纹的要因之一。
相对于此，在本实施方式1涉及的制造方法中，由于除去形成于锥状部1e上的化合物半导体层2，故在基板1上仅残留基于平坦部的晶体方位(例如(111)面)的均匀的化合物半导体层2。因而，在半导体晶片10的外周部，应力更难以产生。因此，可更进一步抑制半导体晶片10的外周部中的裂纹产生。进而，即便锥状部1e上的化合物半导体层2中存在裂纹，由于会将其除去，故可防止该裂纹扩大。
接着，在本实施方式1中，如图3(d)所示，进行由用于在化合物半导体层2形成规定的半导体装置的多个工序组成的半导体装置形成工序。该半导体装置形成工序例如也可以包括凹陷部的形成等采用蚀刻的形状加工、电极形成、元件分离、绝缘膜形成、保护膜形成等各种工序。在本实施方式1中，通过半导体装置形成工序而形成半导体装置2a，并利用槽g对这些装置进行元件分离。另外，在半导体装置2a之间形成用于切割的切割区域2b。
此外，图3(d)的半导体装置形成工序中的任一个和图3(c)所示的蚀刻工序也可以更换顺序。再有，也可以同时进行图3(d)的半导体装置形成工序中的任一个和图3(c)所示的蚀刻工序。即，例如1个蚀刻工序也可以兼备基于化合物半导体层2的除去的区域1d的形成、以及形成槽g的元件分离工序。这样，若同时进行形成半导体装置时通常进行的大多工序和区域1d的形成，则可抑制或防止伴随于工序数增加的制造成本的增大。
该情况下，元件分离工序也可以是包括光刻工序在内的蚀刻工序，在该光刻工序中使用了具有通过该元件分离工序而形成区域1d这样的图案的掩模。或者，元件分离工序也可以是包括以下工序在内的蚀刻工序：将元件分离工序用的抗蚀剂涂敷到化合物半导体层2之后，在硬化前除去所涂敷的抗蚀剂之中被涂敷在应形成区域1d的外周部的抗蚀剂。
接着，如图3(e)所示，进行对基板1的与已形成化合物半导体层2的主表面1a不同的主表面1b进行研磨或磨削来使基板1的厚度变薄的薄板化工序。
这样，尤其是在硅基板上形成GaN系化合物半导体层来制作电力变换领域中所采用的功率半导体装置的情况下，包含以下薄板化工序：在硅基板上形成化合物半导体层，然后自形成了化合物半导体层的面相反侧的主表面、即基板的背面起，对已形成半导体装置的半导体晶片实施研磨或磨削，使基板的厚度变薄。
如上所述，公知有时在这种薄板化工序中或工序之后半导体晶片会裂开。作为其对策，在对半导体晶片的背面进行研磨或磨削的工序之前进行将半导体晶片切断分割成矩形或扇形、从而实施研磨或磨削的工序的方法，会导致成本上升。
与此相对，在本实施方式1中，通过形成区域1d，从而在对半导体晶片10的背面进行研磨或磨削的工序之前无需切断分割成矩形或扇形，因此能以更低的成本来抑制半导体晶片10的外周区域中的裂纹产生。
另外，关于研磨或磨削的方法，可使用机械研磨或化学机械研磨(CMP)等作为镜面研磨法而被公知的研磨法、作为背部压碾(BG)法等而被公知磨削法、或者将这些方法复合之后的方法等。还有，即便在进行研磨或磨削的情况下，对于基板1的尺寸(例如若圆形或基于圆形的形状则意味着直径)并没有特别限定，也可以是在不适用本实施方式1的方法的情况下因研磨或磨削的工序而容易产生破损的4英寸以上的尺寸。再有，基板1的形状也没有限定，也可以是圆形或基于圆形的形状。还有，关于研磨或磨削工序的前后的半导体晶片10的厚度也并没有特别限定，例如可使在研磨或磨削工序之前具有500μm以上的厚度的半导体晶片10减少至500μm以下的厚度。
然后，沿着图3(e)所示的切割区域2b上的切割线L进行切割，如图3(f)所示，通过按每个半导体装置2a将半导体晶片10切断分割，从而单片化为基板1上已形成有半导体装置2a的半导体芯片4。
如以上说明，根据本实施方式1的制造方法，能以更低的成本抑制半导体晶片10的外周区域中的裂纹产生，且可获得品质或成品率高的半导体装置2a及包括该半导体装置的半导体芯片4。
(实施方式2)
如实施方式1那样，对于区域1d而言，可通过在形成化合物半导体层2之后在区域1d中除去该化合物半导体层除去而形成。再有，如以下说明的本发明的实施方式2那样，也可以在主表面1a上形成化合物半导体层2时对区域1d实施掩模，从一开始就不在区域1d中形成化合物半导体层2。以下，对采用本实施方式2涉及的制造方法来制造半导体晶片10的情况进行说明。图4是本实施方式2涉及的制造方法的说明图。
首先，与实施方式1相同，如图4(a)所示那样准备基板1。
接着，如图4(b)所示，将基板1设置在晶体生长装置5中。进而，配置在整个外周将至少包括锥状部1e的基板1的主表面1a的外周部遮蔽的掩模部件6。而且，这样遮蔽主表面1a的外周部的同时向主表面1供给化合物半导体层2的材料物质M。由此，如图4(c)所示，在基板1的主表面1a上形成化合物半导体层2，且在基板1的外周部的主表面1a可形成具有作为非形成区域的区域1d的半导体晶片10，该非形成区域不会形成化合物半导体层2。
掩模部件6是可在整个外周将基板1的主表面1a的外周部遮蔽的形状，例如是圆环状。掩模部件6优选使用在形成化合物半导体层2的工序中能承受热等环境条件的陶瓷等材料来制作。再有，掩模部件6只要是适用于在形成化合物半导体层2的整个工序中可稳定地在整个外周将基板1的外周部的至少锥状部1e遮蔽来形成区域1d的形状、构造、设置方法即可。
还有，掩模部件6也可以设置成与基板1的主表面1a接触并保持基板1，也可以设置在基板1的主表面1a的上方且不与主表面1a接触。
然后，与实施方式1相同，也可以适当地进行图3(d)～(f)所示的工序，形成在基板1上已形成有半导体装置2a的半导体芯片4。
根据本实施方式2的制造方法，与实施方式1同样，能以更低的成本抑制半导体晶片10的外周区域中的裂纹产生。进而，也能获得品质或成品率高的半导体装置2a及包括该半导体装置的半导体芯片4。
此外，并不是通过上述实施方式来限定本发明。将上述的各构成要素适当地组合而构成的方案也包含在本发明中。再有，本领域的普通技术人员可容易导出除此之外的效果或变形例。因此，本发明的更宽范围的方式并不限于上述的实施方式，能够进行各种变更。

Claims (9)

1.一种半导体晶片的制造方法，其特征在于，包括：
化合物半导体层形成工序，在基板的主表面上形成种类不同于上述基板的化合物半导体层；和
除去工序，通过蚀刻除去已形成于上述基板的主表面的外周部的化合物半导体层。
2.根据权利要求1所述的半导体晶片的制造方法，其特征在于，
该制造方法包括由用于在上述化合物半导体层上形成半导体装置的多个工序组成的半导体装置形成工序，
上述除去工序和上述多个工序中的任一个工序被同时进行。
3.根据权利要求2所述的半导体晶片的制造方法，其特征在于，
上述除去工序与对上述半导体装置进行元件分离的元件分离工序被同时进行。
4.一种半导体晶片的制造方法，其特征在于，包括：
在基板的主表面上形成种类不同于上述基板的化合物半导体层的化合物半导体层形成工序，
上述化合物半导体层形成工序中，将上述基板的主表面的外周部遮蔽的同时形成该化合物半导体层。
5.根据权利要求1或4所述的半导体晶片的制造方法，其特征在于，
上述基板为硅基板。
6.根据权利要求1或4所述的半导体晶片的制造方法，其特征在于，
上述化合物半导体层包括氮化物系化合物半导体。
7.根据权利要求1或4所述的半导体晶片的制造方法，其特征在于，
该制造方法还包括：薄板化工序，对上述基板的与已形成上述化合物半导体层的主表面不同的主表面进行研磨或磨削，以使上述基板的厚度变薄。
8.根据权利要求7所述的半导体晶片的制造方法，其特征在于，
该制造方法还包括在上述薄板化工序后将该半导体晶片分割为多个单片的分割工序。
9.一种半导体晶片，其特征在于，具备：
基板；和
化合物半导体层，其形成于上述基板的主表面上且种类不同于上述基板，
在上述基板的外周部的主表面上形成有通过蚀刻而除去了上述化合物半导体层的区域。
CN201310288712.3A 2013-03-22 2013-07-10 半导体晶片的制造方法及半导体晶片 Pending CN104064444A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013059827A JP2014187110A (ja) 2013-03-22 2013-03-22 半導体ウエハの製造方法および半導体ウエハ
JP2013-059827 2013-03-22

Publications (1)

Publication Number Publication Date
CN104064444A true CN104064444A (zh) 2014-09-24

Family

ID=51552108

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310288712.3A Pending CN104064444A (zh) 2013-03-22 2013-07-10 半导体晶片的制造方法及半导体晶片

Country Status (3)

Country Link
US (1) US20140284660A1 (zh)
JP (1) JP2014187110A (zh)
CN (1) CN104064444A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7237464B2 (ja) 2018-05-24 2023-03-13 キオクシア株式会社 半導体装置の製造方法
DE112021003545T5 (de) * 2020-09-17 2023-04-20 Ngk Insulators, Ltd. Halbleitersubstrat von einem Nitrid eines Elements der Gruppe III
WO2023112830A1 (ja) 2021-12-17 2023-06-22 株式会社荏原製作所 情報処理装置、推論装置、機械学習装置、情報処理方法、推論方法、及び、機械学習方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218656A (ja) * 2007-03-02 2008-09-18 Denso Corp 半導体装置の製造方法及び半導体ウエハ
JP5320619B2 (ja) * 2009-09-08 2013-10-23 三菱電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20140284660A1 (en) 2014-09-25
JP2014187110A (ja) 2014-10-02

Similar Documents

Publication Publication Date Title
US9721791B2 (en) Method of fabricating III-nitride semiconductor dies
JP4741572B2 (ja) 窒化物半導体基板及びその製造方法
KR101932327B1 (ko) 반도체 웨이퍼 및 방법
US9966311B2 (en) Semiconductor device manufacturing method
KR102537796B1 (ko) 인화인듐 기판 및 인화인듐 기판의 제조 방법
KR102537794B1 (ko) 인화인듐 기판 및 인화인듐 기판의 제조 방법
CN106068546A (zh) 半导体外延晶圆的制造方法及半导体外延晶圆
CN104064444A (zh) 半导体晶片的制造方法及半导体晶片
TW202144632A (zh) 磷化銦基板
US10074533B1 (en) Structure of epitaxial wafer and method of fabricating the same
JP2007081131A (ja) 単結晶ウエハ及びそれを用いたエピタキシャル成長用基板
US11309201B2 (en) Method of forming dice and structure of die
CN107910244B (zh) 采用硅图形衬底生长氮化镓外延方法
JP2021145052A (ja) 半導体素子の製造方法
JP2016192544A (ja) 半導体基板配列、および半導体基板配列の形成方法
JP2013161944A (ja) ダイシング方法
KR102668632B1 (ko) 파워 트랜지스터의 제조 방법 및 그 제조 방법에 따라 제조되는 파워 트랜지스터
CN104835720A (zh) 一种半导体结构及其形成方法
US8841207B2 (en) Reusable substrates for electronic device fabrication and methods thereof
CN106068547A (zh) 外延晶圆的制造方法及外延生长用硅系基板
WO2015067681A1 (en) Epitaxial wafers avoiding edge melt-back-etching and method for fabricating the same
TW202311586A (zh) 磷化銦基板
CN104201259A (zh) 一种发光器件及其制造方法
CN113745107A (zh) 一种GaN器件的制作方法以及一种GaN器件
CN106711023A (zh) Iii族氮化物衬底及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140924