JP2021145052A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP2021145052A JP2021145052A JP2020043146A JP2020043146A JP2021145052A JP 2021145052 A JP2021145052 A JP 2021145052A JP 2020043146 A JP2020043146 A JP 2020043146A JP 2020043146 A JP2020043146 A JP 2020043146A JP 2021145052 A JP2021145052 A JP 2021145052A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- mask
- semiconductor
- semiconductor layer
- polishing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 225
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 165
- 239000013078 crystal Substances 0.000 claims abstract description 116
- 238000005498 polishing Methods 0.000 claims abstract description 103
- 238000000926 separation method Methods 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims description 94
- 238000000151 deposition Methods 0.000 claims description 82
- 230000008021 deposition Effects 0.000 claims description 80
- 230000001629 suppression Effects 0.000 claims description 74
- 238000002407 reforming Methods 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 26
- 238000001947 vapour-phase growth Methods 0.000 claims description 13
- 239000000126 substance Substances 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 239000010955 niobium Substances 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052758 niobium Inorganic materials 0.000 claims description 3
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 91
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 17
- 239000000463 material Substances 0.000 description 16
- 229910002601 GaN Inorganic materials 0.000 description 14
- 239000007789 gas Substances 0.000 description 8
- 239000002994 raw material Substances 0.000 description 8
- 239000012790 adhesive layer Substances 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 239000006061 abrasive grain Substances 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 6
- 239000007788 liquid Substances 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 2
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910052795 boron group element Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- -1 for example Chemical compound 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 238000000427 thin-film deposition Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- 150000003624 transition metals Chemical class 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 241001600072 Hydroides Species 0.000 description 1
- 208000012868 Overgrowth Diseases 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000003082 abrasive agent Substances 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 239000008119 colloidal silica Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000008710 crystal-8 Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- XPPKVPWEQAFLFU-UHFFFAOYSA-N diphosphoric acid Chemical compound OP(O)(=O)OP(O)(O)=O XPPKVPWEQAFLFU-UHFFFAOYSA-N 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052696 pnictogen Inorganic materials 0.000 description 1
- 229940005657 pyrophosphoric acid Drugs 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Led Devices (AREA)
Abstract
【課題】素子製造用の基板を再使用可能な半導体素子の製造方法を提供する。【解決手段】半導体素子の製造方法は、基板１の第１面１ａ上にマスク２を形成し、第１結晶成長領域Ｅ１を露出させるマスク形成工程と、第１結晶成長領域Ｅ１上に半導体層３を形成する素子形成工程と、マスク２を除去するマスク除去工程と、半導体層３を分離する素子分離工程と、基板１の半導体層３が分離された表面を研磨する研磨工程と、を含む。研磨工程の後に、基板１の研磨された表面上にマスク２を形成し、第２結晶成長領域Ｅ２を露出させるマスク再形成工程と、第２結晶成長領域Ｅ２上に半導体層３を形成する素子再形成工程と、マスク２を除去するマスク再除去工程と、半導体層３を分離する素子再分離工程と、基板１の半導体層３が分離された表面を研磨する再研磨工程とを含む基板再使用工程を、１回以上行う。【選択図】図１Ａ
Description
本開示は、半導体素子の製造方法に関する。
半導体素子の製造方法として、基板の一方主面上に、開口部を有するマスクを形成した後、横方向エピタキシャル成長法を用いて、開口部に露出する露出面から半導体素子となる半導体層を成長させる方法が知られている（例えば、下記の特許文献１を参照）。成長させた半導体層は、支持基板等に転写されて、基板から分離される。
また、半導体層を分離した後の基板上に新たな半導体層を成長させる、基板の再使用方法も知られている（例えば、下記の特許文献２を参照）。
横方向エピタキシャル成長法を用いた半導体素子の製造方法では、基板の一方主面の縁部領域に半導体結晶が異常成長することがある。異常成長した半導体結晶は、支持基板等に転写されにくいため、基板上に残ることがある。異常成長した半導体結晶が基板上に残っていると、基板を再使用する場合に、半導体層が正常に成長しない虞がある。このように、基板の再使用方法には改善の余地がある。
本開示の半導体素子の製造方法は、半導体結晶の成長の起点を含む第１面を有する基板の該第１面の部分領域上に、前記半導体結晶の成長を抑制する堆積抑制マスクを形成し、前記第１面に前記堆積抑制マスクに覆われていない第１結晶成長領域を露出させるマスク形成工程と、
気相成長によって、前記第１結晶成長領域から前記堆積抑制マスクの上にかけて半導体結晶を成長させ、素子を構成する半導体層を形成する素子形成工程と、
前記堆積抑制マスクを除去するマスク除去工程と、
前記半導体層を前記基板から分離する素子分離工程と、
前記基板の前記半導体層が分離された表面の、少なくとも縁部領域を研磨する研磨工程と、を含む。
前記研磨工程の後に、
前記半導体層を分離した後の前記基板を使用する基板再使用工程であって、
前記基板の前記半導体層が分離された前記表面の前記部分領域上に、堆積抑制マスクを形成し、前記基板の前記半導体層が分離された前記表面に前記堆積抑制マスクに覆われていない第２結晶成長領域を露出させるマスク再形成工程と、
気相成長によって、前記第２結晶成長領域から堆積抑制マスク上にかけて半導体結晶を成長させ、再度、素子を構成する半導体層を形成する素子再形成工程と、
前記堆積抑制マスクを除去するマスク再除去工程と、
形成された前記半導体層を前記基板から分離する素子再分離工程と、
前記基板の前記半導体層が分離された表面の、少なくとも縁部領域を研磨する再研磨工程と、
を有する基板再使用工程を、１回以上行なう。
気相成長によって、前記第１結晶成長領域から前記堆積抑制マスクの上にかけて半導体結晶を成長させ、素子を構成する半導体層を形成する素子形成工程と、
前記堆積抑制マスクを除去するマスク除去工程と、
前記半導体層を前記基板から分離する素子分離工程と、
前記基板の前記半導体層が分離された表面の、少なくとも縁部領域を研磨する研磨工程と、を含む。
前記研磨工程の後に、
前記半導体層を分離した後の前記基板を使用する基板再使用工程であって、
前記基板の前記半導体層が分離された前記表面の前記部分領域上に、堆積抑制マスクを形成し、前記基板の前記半導体層が分離された前記表面に前記堆積抑制マスクに覆われていない第２結晶成長領域を露出させるマスク再形成工程と、
気相成長によって、前記第２結晶成長領域から堆積抑制マスク上にかけて半導体結晶を成長させ、再度、素子を構成する半導体層を形成する素子再形成工程と、
前記堆積抑制マスクを除去するマスク再除去工程と、
形成された前記半導体層を前記基板から分離する素子再分離工程と、
前記基板の前記半導体層が分離された表面の、少なくとも縁部領域を研磨する再研磨工程と、
を有する基板再使用工程を、１回以上行なう。
また、本開示の半導体素子の製造方法は、半導体結晶の成長の起点を含む第１面を有する基板の該第１面の部分領域上に、前記半導体結晶の成長を抑制する堆積抑制マスクを、前記第１面の縁部領域を少なくとも覆うように形成し、前記第１面に前記堆積抑制マスクに覆われていない第１結晶成長領域を露出させるマスク形成工程と、
気相成長によって、前記第１結晶成長領域から前記堆積抑制マスクの上にかけて半導体結晶を成長させ、素子を構成する半導体層を形成する素子形成工程と、
前記堆積抑制マスクを除去するマスク除去工程と、
前記半導体層を前記基板から分離する素子分離工程と、を含む。
前記素子分離工程の後に、
前記半導体層を分離した後の前記基板を使用する基板再使用工程であって、
前記基板の前記半導体層が分離された表面の部分領域上に、該表面の縁部領域を少なくとも覆うように堆積抑制マスクを形成し、前記基板の前記半導体層が分離された前記表面に前記堆積抑制マスクに覆われていない第２結晶成長領域を露出させるマスク再形成工程と、
気相成長によって、前記第２結晶成長領域から堆積抑制マスク上にかけて半導体結晶を成長させ、再度、素子を構成する半導体層を形成する素子再形成工程と、
前記堆積抑制マスクを除去するマスク再除去工程と、
形成された前記半導体層を前記基板から分離する素子再分離工程と、
を有する基板再使用工程を、１回以上行なう。
気相成長によって、前記第１結晶成長領域から前記堆積抑制マスクの上にかけて半導体結晶を成長させ、素子を構成する半導体層を形成する素子形成工程と、
前記堆積抑制マスクを除去するマスク除去工程と、
前記半導体層を前記基板から分離する素子分離工程と、を含む。
前記素子分離工程の後に、
前記半導体層を分離した後の前記基板を使用する基板再使用工程であって、
前記基板の前記半導体層が分離された表面の部分領域上に、該表面の縁部領域を少なくとも覆うように堆積抑制マスクを形成し、前記基板の前記半導体層が分離された前記表面に前記堆積抑制マスクに覆われていない第２結晶成長領域を露出させるマスク再形成工程と、
気相成長によって、前記第２結晶成長領域から堆積抑制マスク上にかけて半導体結晶を成長させ、再度、素子を構成する半導体層を形成する素子再形成工程と、
前記堆積抑制マスクを除去するマスク再除去工程と、
形成された前記半導体層を前記基板から分離する素子再分離工程と、
を有する基板再使用工程を、１回以上行なう。
本開示の半導体素子の製造方法によれば、基板を再使用する場合に、正常な半導体結晶を成長させることが可能になる。
以下、本開示の実施形態について、図面を参照しつつ説明する。図面は、図解を容易にするために、模式的に示されている。
＜第１実施形態＞
＜第１実施形態＞
図１Ａにおける工程ａ１，ｂ１，ｃ１，ｄ１，ｅ１は、半導体素子の製造に使用されていない初期状態の基板を用いる、半導体素子の第１回目の製造工程に相当する。図１Ｂにおける工程ａ２，ｂ２，ｃ２，ｄ２，ｅ２は、基板再使用工程を示す。図１Ｂに示す工程は、半導体素子の製造に少なくとも１回使用された基板を用いる、半導体素子の第２回目以降の製造工程に相当する。
具体的には、「工程ａ１」はマスク形成工程を示し、「工程ａ２」はマスク再形成工程を示す。「工程ｂ１」は素子形成工程を示し、「工程ｂ２」は素子再形成工程を示す。「工程ｃ１」はマスク除去工程を示し、「工程ｃ２」はマスク再除去工程を示す。「工程ｄ１」は素子分離工程を示し、「工程ｄ２」は素子再分離工程を示す。「工程ｅ１」は研磨工程を示し、「工程ｅ２」は再研磨工程を示す。
各工程で共通して使用する基板１は、半導体結晶の成長の起点を含む一方主面（以下、第１面ともいう）１ａと、第１面１ａに対して反対側に位置する他方主面（以下、第２面ともいう）１ｂとを有する。基板１の、第１面１ａを含む表面層は、窒化物半導体で構成されている。本実施形態で使用する基板１は、例えば、窒化ガリウム（ＧａＮ）単結晶インゴットから切り出したＧａＮ基板である。
基板１は、窒化物半導体中にＳｉなどの不純物がドープされたｎ型基板であってもよく、窒化物半導体中にＭｇなどの不純物がドープされたｐ型基板であってもよい。基板１における不純物密度は、例えば、１×１０１９ｃｍ−３程度以下である。また、基板１としては、ＧａＮ基板のほか、サファイア基板、炭化ケイ素（ＳｉＣ）基板等のＧａＮ以外の基板の表面にＧａＮ層を形成した基板を使用してもよい。
基板１は、表面層がＧａＮ層である基板に限定されることはなく、表面層がＧａＮ系半導体で構成されている基板であってもよい。ここでいう「ＧａＮ系半導体」とは、例えば、ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１；０≦ｙ≦１；０≦ｚ≦１；ｘ＋ｙ＋ｚ＝１）によって構成されるものいう。
基板１の第２面１ｂには、後述の工程による基板１の変質または窒化物半導体の分解を抑制するための保護層４が形成されてもよい。保護層４は、例えば、酸化アルミニウムまたはアルミナ等を含んでいてもよい。保護層４は、基板１の、第１面１ａと第２面１ｂとを接続する端面１ｃにも形成されてもよい。
保護層４が無い場合には、基板１の第２面１ｂが徐々に熱分解し変質しやすい。そのため、第２面１ｂの熱輻射率の面内分布が生じて、半導体結晶の成長条件が最適条件からずれやすく、量産性を低下させる要因となる。一方、この実施形態のように、基板１の第２面１ｂに保護層４を位置させることによって、基板１の第２面１ｂの変質を抑制することができる。ひいては、半導体結晶の成長条件を安定させ、量産性を向上させることができる。
初期状態の基板１を用いた半導体素子の製造方法は、図１の工程ａ１，ｂ１，ｃ１，ｄ１に相当する。マスク形成工程ａ１では、基板１の第１面１ａ部分領域上に堆積抑制マスク２を形成する。素子形成工程ｂ１では、マスクされた基板１の第１面１ａ上に半導体層３を形成する。マスク除去工程ｃ１では、エッチングにより堆積抑制マスク２を除去する。素子分離工程ｄ１では、半導体層３を基板１から分離する。研磨工程ｅ１では、基板１における半導体層３が分離された表面を研磨する。
（ａ１）マスク形成工程
マスク形成工程ａ１では、基板１の第１面１ａの部分領域１ａｃ上に、フォトリソグラフィー技術およびエッチング技術を用いて、半導体結晶（半導体層３）の成長を抑制する堆積抑制マスク（以下、単に、マスクともいう）２を形成する。
マスク形成工程ａ１では、基板１の第１面１ａの部分領域１ａｃ上に、フォトリソグラフィー技術およびエッチング技術を用いて、半導体結晶（半導体層３）の成長を抑制する堆積抑制マスク（以下、単に、マスクともいう）２を形成する。
マスク形成工程ａ１では、先ず、第１面１ａの全面に堆積抑制マスク２を形成する。堆積抑制マスク２は、例えば酸化シリコン（ＳｉＯ２）層とすることができる。マスク形成工程ａ１では、ＰＣＶＤ（Plasma Chemical Vapor Deposition)法等を用いて、第１面１ａ上に酸化シリコンを３０〜５００ｎｍ程度積層する。
次に、第１面１ａの全面に形成した堆積抑制マスク２の、第１面１ａに対向する面とは反対側の面（堆積抑制マスク２の表側の面）にフォトレジストを塗布し、レジスト層（図示せず）を形成する。フォトレジストは、ポジ型のフォトレジストでも、ネガ型のレジストでもよい。
次に、堆積抑制マスク２の所定のパターンに対応するマスクパターンが描かれたフォトマスク（図示せず）を準備する。続いて、フォトマスクを、基板１に対して、所定の位置に位置付けた後、フォトマスクに描かれたマスクパターンをレジスト層に露光および現像する。フォトマスクは、例えば、ガラス基板にクロム（Ｃｒ）、チタン（Ｔｉ）またはタングステン（Ｗ）等でマスクパターンが描かれたものでよい。
次に、露光および現像したレジスト層を硬化させた後、レジスト層に覆われていない、堆積抑制マスク２の不要部位を、ＨＦ（フッ酸）系ウェットエッチング、またはＣＦ４等のフッ素系のガスを用いたドライエッチングによって取り除く。続いて、レジスト層を取り除くことによって、基板１の第１面１ａの部分領域１ａｃ上に堆積抑制マスク２を形成することができる。レジスト層は、溶剤によるリフトオフ、アッシング等公知の方法を用いて取り除くことができる。
マスク２とマスク２との間の溝（上向き開口）から覗く露出面Ｅ１は、第１面１ａが露出する第１結晶成長領域である。第１結晶成長領域は、素子形成工程ｂ１において、半導体結晶の成長の起点となる領域である。
露出面Ｅ１の並行方向（図１における左右方向）における幅である開口幅または溝幅は、例えば２〜２０μｍでよい。また、実施形態における、堆積抑制マスク２の並行方向の幅は、例えば１５０〜２００μｍに設定される。
堆積抑制マスク２の並行方向の幅と、露出面Ｅ１の並行方向の幅との関係は、続いて行われる素子形成工程ｂ１において形成される半導体層３の、基板１の第１面１ａに垂直な方向の結晶成長速度と、基板１の第１面１ａに平行な方向の結晶成長速度との比率、および、成長させる半導体層３の厚みを考慮して設定すればよい。
本実施形態では、堆積抑制マスク２は、例えば図１Ａに示すように、ストライプ状のパターンとされている。堆積抑制マスク２のパターンとしては、ストライプ状のほか、帯状体を縦横に直交するように複数配置した格子状であってもよい。一定の間隔（リピートピッチ）で分断された開口が複数回繰り返される、いわゆるリピート柄（パターン）であれば、どのようなパターンでもよい。
堆積抑制マスク２を構成するマスク材料は、気相成長によって、マスク材料の表面を起点として、半導体層が成長しない材料であればよい。堆積抑制マスク２を構成するマスク材料としては、酸化シリコン以外では、例えば、酸化ジルコニウム（ＺｒＯＸ）、酸化チタン（ＴｉＯＸ）、酸化アルミニウム（ＡｌＯＸ）等の酸化物を用いることができる。堆積抑制マスク２を構成するマスク材料として、クロム（Ｃｒ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）およびニオブ（Ｎｂ）等から選択される遷移金属を使用してもよい。また、マスク材料の堆積方法は、蒸着、スパッタ、および塗布硬化等、マスク材料に適合した方法を適宜用いることができる。
（ｂ１）素子形成工程
素子形成工程ｂ１では、第１結晶成長領域である露出面Ｅ１から、隣接する堆積抑制マスク２上にかけて広がるように、半導体結晶をエピタキシャル成長（Epitaxial Lateral Overgrowth；ＥＬＯ）させ、素子を構成する半導体層３を形成する。実施形態における半導体層３は窒化物半導体であり、エピタキシャル成長によって、窒化物半導体を、露出面Ｅ１から、堆積抑制マスク２の溝の上縁開口を越えて、該堆積抑制マスク２の上にまで、成長させる。
素子形成工程ｂ１では、第１結晶成長領域である露出面Ｅ１から、隣接する堆積抑制マスク２上にかけて広がるように、半導体結晶をエピタキシャル成長（Epitaxial Lateral Overgrowth；ＥＬＯ）させ、素子を構成する半導体層３を形成する。実施形態における半導体層３は窒化物半導体であり、エピタキシャル成長によって、窒化物半導体を、露出面Ｅ１から、堆積抑制マスク２の溝の上縁開口を越えて、該堆積抑制マスク２の上にまで、成長させる。
素子形成工程ｂ１では、III族（第１３族元素）原料に塩化物を用いるハイドライド気相成長（Hydride Vapor Phase Epitaxy；ＨＶＰＥ)法、III族原料に有機金属を用いる有機金属気相成長（Metal Organic Chemical Vapor Deposition；ＭＯＣＶＤ）法、または分子線気相成長（Molecular Beam Epitaxy；ＭＢＥ）法等の気相成長法を用いることができる。
例えば、半導体層３であるＧａＮ層をＭＯＣＶＤ法で成長させる場合、先ず、堆積抑制マスク２がパターン形成された基板１を、エピタキシャル装置の反応室に挿入し、水素ガス、窒素ガス、または、水素と窒素の混合ガスと、アンモニア等のＶ族原料（第１５族元素含有）ガスを供給しながら、基板１を加熱して、所定の成長温度、例えば１０５０〜１１００℃まで、昇温させる。
続いて、基板１の温度が安定してから、上記の混合ガスおよびＶ族原料ガスの他に、トリメチルガリウム（ＴＭＧ）等のIII族（第１３族元素）を含有した原料を供給して、結晶成長領域である露出面Ｅ１から半導体層３をエピタキシャル成長させる。
このとき、Ｓｉ等のｎ型不純物またはＭｇ等のｐ型不純物等の原料ガスを供給し、ドープ量を調整することにより、所望の導電型のＧａＮ層を得ることができる。また、成長結晶が堆積抑制マスク２間の溝の上縁開口を越える、または成長結晶が溝を埋め尽くす前に、原料の供給を一旦止めて、半導体結晶の成長を停止させる。このようにして、原料の供給を再開させる前に、素子分離工程ｄ１における半導体層３の分離を容易にする「脆弱部」を、部分的な層または膜として形成してもよい。
脆弱部の例としては、例えば、ＧａＮ層を結晶成長させる場合、マスク２とマスク２との間の溝内における上縁開口側の半導体層３と露出面Ｅ１側の半導体層３との間に、ＧａＮと、ＢＮ、ＡｌＮ、ＩｎＮ等との混晶結晶からなる層を、脆弱部として形成してもよい。
上記の他、脆弱部として、結晶成長層とは格子定数の異なる、ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１；０≦ｙ＜１；０≦ｚ≦１；ｘ＋ｙ＋ｚ＝１）からなる半導体層３を形成してもよい。また、ＡｌＧａＮ層とＧａＮ層を交互に積層した、超格子構造の脆弱部を形成してもよい。脆弱部は、結晶の成長条件を周期的に変化させて、ＧａＮの結晶粒の大きい層と結晶粒の小さな層とを交互に積層したものであってもよい。脆弱部は、ＧａＮのｎ型不純物として使用されるＳｉの濃度を変化させる等して、不純物濃度を変化させた層であってもよい。
脆弱部を形成することによって、半導体素子Ｓを基板１から分離するとき、脆弱部に応力が集中して亀裂を発生させ易くなり、半導体素子Ｓを基板１から容易に分離することができる。
脆弱部を形成した場合には、その脆弱部の上面（表面）を起点として、続けてＧａＮを気相成長させる。脆弱部を形成しない場合には、マスク２とマスク２の間の露出面Ｅ１を起点として、ＧａＮを気相成長させる。
半導体層３は、結晶成長面が堆積抑制マスク２の上縁を越えた後は、堆積抑制マスク２の上面に沿って横方向（図１における左右方向）に成長する。そのため、半導体層３は、貫通転位が少ない、発光ダイオード（Light Emitting Diode；ＬＥＤ）およびレーザダイオード（Laser Diode；ＬＤ）素子等への使用に適した半導体層とすることができる。
素子形成工程ｂ１は、それぞれのマスク２間の露出面Ｅ１から成長を始めた各半導体層３が、隣接する半導体層３に接触または互いに重なる前に終了する。これは、隣接する半導体層３同士が接すると、その接触部分において、クラックまたは貫通転位等の結晶欠陥が生じやすくなるためである。
（ｃ１）マスク除去工程
素子形成工程ｂ１の完了後、基板１を気相成長装置（エピタキシャル装置）から取り出し、成長した半導体層３を実質的に侵さないエッチャントを用いて、堆積抑制マスク２を除去する。
素子形成工程ｂ１の完了後、基板１を気相成長装置（エピタキシャル装置）から取り出し、成長した半導体層３を実質的に侵さないエッチャントを用いて、堆積抑制マスク２を除去する。
例えば、ＳｉＯ２膜からなるマスクの場合、ＨＦ系ウェットエッチングを行なう。エッチングによって、各堆積抑制マスク２が除去される。半導体層３は、図１の（ｃ１）に示すように、露出面Ｅ１上に位置する細い接続部によって基板１と接続された、略Ｔ字状の形状となる。これにより、半導体層３の分離を円滑に行なうことができるようになる。
（ｄ１）素子分離工程
素子分離工程ｄ１は、１つの面（下面）に、ＡｕＳｎ等の材料を用いた半田からなる接着層５を有する支持基板６などの部材または治具などを用いて、半導体層３を基板１から分離し、それぞれ、個々の半導体素子Ｓとする工程である。
素子分離工程ｄ１は、１つの面（下面）に、ＡｕＳｎ等の材料を用いた半田からなる接着層５を有する支持基板６などの部材または治具などを用いて、半導体層３を基板１から分離し、それぞれ、個々の半導体素子Ｓとする工程である。
例えば、下面に接着層５を有する支持基板６を、基板１の半導体層３が形成された面（第１面１ａ）に対向させる。続いて、支持基板６を基板１に向けて押圧し、接着層５を加熱することによって、半導体層３を接着層５に接着させる。
その後、接着層５に接着し一体となった半導体層３を、上方に引き剥がすように外力を加え、これら半導体層３を、基板１の第１面１ａから引き上げる。これにより、半導体素子Ｓの本体を、傷付けることなく分離することができる。素子分離工程ｄ１は、半導体層３に劈開面を形成する工程、および半導体層３に電極、配線導体等を形成する工程を含んでもよい。素子分離工程ｄ１では、支持基板６の代わりに、例えば、樹脂から成る基材の表面に粘着剤が塗布されたダイシングテープを用いてもよい。
（ｅ１）研磨工程
素子形成工程ｂ１において、例えば図１Ａに示すように、基板１の半導体層３が分離された表面（以下、単に、第１面ともいう）１ａの縁部領域１ａａに、半導体素子Ｓとなる半導体層３とは異なる半導体結晶７が異常成長することがある。半導体結晶７は、通常、半導体層３のような略Ｔ字状の形状を有しておらず、支持基板６の接着層５に接着されにくいため、素子分離工程ｄ１において、基板１から分離されないことがある。縁部領域１ａａに半導体結晶７が残っている場合、基板再使用工程において、正常な半導体結晶の成長が行えないことがある。なお、本明細書における縁部領域１ａａとは、第１面１ａにおける、第１面１ａの周縁からの距離が所定の第１距離以下である環状の領域を指す。第１距離は、例えば、１００〜３００μｍの範囲の距離である。
素子形成工程ｂ１において、例えば図１Ａに示すように、基板１の半導体層３が分離された表面（以下、単に、第１面ともいう）１ａの縁部領域１ａａに、半導体素子Ｓとなる半導体層３とは異なる半導体結晶７が異常成長することがある。半導体結晶７は、通常、半導体層３のような略Ｔ字状の形状を有しておらず、支持基板６の接着層５に接着されにくいため、素子分離工程ｄ１において、基板１から分離されないことがある。縁部領域１ａａに半導体結晶７が残っている場合、基板再使用工程において、正常な半導体結晶の成長が行えないことがある。なお、本明細書における縁部領域１ａａとは、第１面１ａにおける、第１面１ａの周縁からの距離が所定の第１距離以下である環状の領域を指す。第１距離は、例えば、１００〜３００μｍの範囲の距離である。
研磨工程ｅ１は、第１面１ａの少なくとも縁部領域１ａａを研磨する工程である。研磨工程ｅ１を行うことにより、縁部領域１ａａに異常成長した半導体結晶７を取り除くことができる。これにより、基板再使用工程において、正常な半導体結晶を成長させることが可能になる。
研磨工程ｅ１では、縁部領域１ａａのみに機械研磨法またはエッチング法による研磨（以下、一次研磨ともいう）を施し、縁部領域１ａａにより囲まれた中央領域１ａｂに研磨を施さなくてもよい。これにより、縁部領域１ａａに異常成長した半導体結晶７を効率よく取り除くことができる。また、中央領域１ａｂを含む、基板１の中央部の板厚が大きく減少することを抑制できる。このため、基板再使用工程において、第１面１ａの中央領域１ａｂを用いて、正常な半導体結晶を成長させることができる。その結果、半導体素子の製造における工程を簡略化することが可能になり、また基板の再使用可能回数を増加させることが可能になる。ひいては、半導体素子の製造コストを低減することが可能になる。
一次研磨で用いられる機械研磨法としては、公知の機械研磨法を用いることができる。例えば、一次研磨では、ダイヤモンド砥粒、立方晶窒化ホウ素砥粒等を含む固定砥粒を有する研磨パッド８を、縁部領域１ａａに対して押圧しながら、基板１に対して相対運動させるグラインド加工を用いることができる。
また、例えば、一次研磨では、ダイヤモンド砥粒、立方晶窒化ホウ素砥粒等を含む研磨液を供給しつつ、不織布等から成る研磨パッド８を、縁部領域１ａａに対して押圧しながら、基板１に対して相対運動させるラッピング加工を用いることができる。上記のグラインド加工およびラッピング加工において、研磨パッド８と基板１との相対運動の態様、研磨液の供給量、研磨用砥粒の粒径等は、半導体結晶７の寸法および形状、半導体結晶７が異常成長した箇所等に応じて、適宜設定することができる。
また、例えば、一次研磨では、アルミナ、ＳｉＣ等から成る研磨材を圧縮気体に混ぜて縁部領域１ａａに吹き付けるサンドブラスト加工が用いられてもよい。
一次研磨で用いられるエッチング法としては、公知のエッチング法を用いることができる。例えば、一次研磨では、塩素系、フッ素系、臭素等のガスを用いた反応性イオンエッチング（Reactive Ion Etching；ＲＩＥ）を用いることができる。
また、例えば、一次研磨では、水酸化カリウム、水酸化テトラメチルアンモニウム、水酸化ナトリウム等のアルカリ性のエッチャントに基板１を浸漬し、エッチャントの温度を所定温度に維持するウェットエッチングを用いることができる。アルカリ性のエッチャントの代わりに、例えば、リン酸、ピロリン酸等の酸性のエッチャントが用いられてもよい。
エッチング法による一次研磨を行う場合、基板１の表面のうち縁部領域１ａａだけを露出させるレジストを予め形成しておく。これにより、縁部領域１ａａに異常成長した半導体結晶７取り除くとともに、基板１の中央部の板厚が大きく減少することを抑制できる。
研磨工程ｅ１では、縁部領域１ａａを研磨した後に、第１面１ａの全領域に、エッチング法または化学機械研磨（Chemical Mechanical Polishing；ＣＭＰ）法による研磨（以下、二次研磨ともいう）を施してもよい。これにより、第１面１ａを平坦化できるとともに、素子形成工程ｂ１において第１面１ａに生じることがあるピットまたは転移等の欠陥１ｄを取り除くことができる。それゆえ、基板再使用工程において、良質な半導体結晶を成長させることが可能になる。
二次研磨で用いられるエッチング法としては、一次研磨で用いられるエッチング法と同様のエッチング法を用いることができる。
二次研磨で用いられるＣＭＰ法としては、公知のＣＭＰ法を用いることができる。例えば、二次研磨では、コロイダルシリカ等の研磨材を含む研磨液を供給しつつ、研磨定盤に貼付された研磨パッドを、第１面１ａに対して押圧しながら、基板１に対して相対運動させるＣＭＰ法を用いることができる。ＣＭＰ法による二次研磨において、研磨パッドと基板１との相対運動の態様、研磨液に含まれる化合物、研磨液のｐＨおよび供給量等は、半導体結晶７の寸法および形状、必要とされる研磨レート等に応じて、適宜設定することができる。
次に、研磨工程ｅ１の完了後に１回以上行われる、基板再使用工程について説明する。
基板再使用工程は、「工程ａ２」〜「工程ｅ２」によって構成される。「工程ａ２」はマスク再形成工程を示し、「工程ｂ２」は素子再形成工程を示し、「工程ｃ２」はマスク再除去工程を示し、「工程ｄ２」は素子再分離工程を示し、「工程ｅ２」は再研磨工程を示す。
（ａ２）マスク再形成工程
マスク再形成工程ａ２では、フォトリソグラフィー技術およびエッチング技術を用いて、基板１の半導体層３が分離された表面（以下、単に、第１面ともいう）１ａの部分領域１ａｄ上に、新たな堆積抑制マスク２を形成して、基板１の半導体層３が分離された第１面１ａに堆積抑制マスク２に覆われていない露出面（以下、第２結晶成長領域ともいう）Ｅ２を露出させる。マスク再形成工程ａ２は、マスク形成工程ａ１と同様の工程であるため、詳細な説明は省略する。なお、第２結晶成長領域Ｅ２は、第１結晶成長領域Ｅ１に含まれていてもよく、第１結晶成長領域Ｅ１に含まれない、第１結晶成長領域Ｅ１とは異なる領域であってもよい。
マスク再形成工程ａ２では、フォトリソグラフィー技術およびエッチング技術を用いて、基板１の半導体層３が分離された表面（以下、単に、第１面ともいう）１ａの部分領域１ａｄ上に、新たな堆積抑制マスク２を形成して、基板１の半導体層３が分離された第１面１ａに堆積抑制マスク２に覆われていない露出面（以下、第２結晶成長領域ともいう）Ｅ２を露出させる。マスク再形成工程ａ２は、マスク形成工程ａ１と同様の工程であるため、詳細な説明は省略する。なお、第２結晶成長領域Ｅ２は、第１結晶成長領域Ｅ１に含まれていてもよく、第１結晶成長領域Ｅ１に含まれない、第１結晶成長領域Ｅ１とは異なる領域であってもよい。
（ｂ２）素子再形成工程
素子再形成工程ｂ２では、第２結晶成長領域である露出面Ｅ２から、隣接する堆積抑制マスク２の上に広がるように半導体結晶を成長させ、素子を構成する半導体層３を形成する。素子再形成工程ｂ２は、素子形成工程ｂ１と同様の工程であるため、詳細な説明は省略する。
素子再形成工程ｂ２では、第２結晶成長領域である露出面Ｅ２から、隣接する堆積抑制マスク２の上に広がるように半導体結晶を成長させ、素子を構成する半導体層３を形成する。素子再形成工程ｂ２は、素子形成工程ｂ１と同様の工程であるため、詳細な説明は省略する。
（ｃ２）マスク再除去工程
素子再形成工程ｂ２の完了後、成長した半導体層３を実質的に侵さないエッチャントを用いて、堆積抑制マスク２を除去する。マスク再除去工程ｃ２は、マスク除去工程ｃ１と同様の工程であるため、詳細な説明は省略する。
素子再形成工程ｂ２の完了後、成長した半導体層３を実質的に侵さないエッチャントを用いて、堆積抑制マスク２を除去する。マスク再除去工程ｃ２は、マスク除去工程ｃ１と同様の工程であるため、詳細な説明は省略する。
（ｄ２）素子再分離工程
素子再分離工程ｄ２は、半導体層３を基板１から分離し、それぞれ、個々の半導体素子Ｓとする工程である。素子再分離工程は、素子分離工程ｄ１と同様の工程であるため、詳細な説明は省略する。
素子再分離工程ｄ２は、半導体層３を基板１から分離し、それぞれ、個々の半導体素子Ｓとする工程である。素子再分離工程は、素子分離工程ｄ１と同様の工程であるため、詳細な説明は省略する。
（ｅ２）再研磨工程
再研磨工程ｅ２は、第１面１ａの少なくとも縁部領域１ａａを研磨する工程である。再研磨工程ｅ２を行うことにより、素子再形成工程ｂ２において縁部領域１ａａに異常成長した半導体結晶７を取り除くことができる。これにより、次回の基板再使用工程において、正常な半導体結晶を成長させることが可能になる。
再研磨工程ｅ２は、第１面１ａの少なくとも縁部領域１ａａを研磨する工程である。再研磨工程ｅ２を行うことにより、素子再形成工程ｂ２において縁部領域１ａａに異常成長した半導体結晶７を取り除くことができる。これにより、次回の基板再使用工程において、正常な半導体結晶を成長させることが可能になる。
再研磨工程ｅ２では、研磨工程ｅ１と同様に、縁部領域１ａａのみに機械研磨法またはエッチング法による研磨を施し、中央領域１ａｂに研磨を施さなくてもよい。これにより、縁部領域１ａａに異常成長した半導体結晶７を効率よく取り除くことができる。また、基板１の中央部の板厚が大きく減少することを抑制できる。このため、基板再使用工程において、第１面１ａの中央領域１ａｂを用いて、正常な半導体結晶を成長させることができる。その結果、半導体素子の製造における工程を簡略化することが可能になり、また基板の再使用可能回数を増加させることが可能になる。ひいては、半導体素子の製造コストを低減することが可能になる。縁部領域１ａａの研磨に用いられる機械研磨法およびエッチング法は、研磨工程ｅ１における一次研磨で用いられる機械研磨法およびエッチング法とそれぞれ同様であるため、詳細な説明は省略する。
また、再研磨工程ｅ２では、研磨工程ｅ１と同様に、縁部領域１ａａを研磨した後に、第１面１ａの全領域に、エッチング法または化学機械研磨法による研磨を施してもよい。これにより、第１面１ａを平坦化できるとともに、素子再形成工程ｂ２において第１面１ａに生じることがあるピットまたは転移等の欠陥１ｄを取り除くことができる。それゆえ、基板再使用工程において、良質な半導体結晶を成長させることが可能になる。第１面１ａの全領域の研磨に用いられるエッチング法および化学機械研磨法は、研磨工程ｅ１における二次研磨で用いられるエッチング法および化学機械研磨法とそれぞれ同様であるため、詳細な説明は省略する。
このように、本実施形態の半導体素子の製造方法によれば、基板再使用工程において、正常な半導体結晶を成長させることが可能になる。また、第１面１ａの縁部領域１ａａのみに研磨を施す場合には、半導体素子の製造における工程を簡略化することが可能になり、また基板の再使用可能回数を増加させることが可能になる。このため、半導体素子の製造コストを低減することが可能になる。さらに、第１面１ａの全領域に研磨を施す場合には、基板再使用工程において、良質な半導体結晶を成長させることが可能になる。
基板再使用工程は、２回以上繰り返して行ってもよい。本実施形態の半導体素子の製造方法によれば、研磨により基板１の板厚が大きく減少する虞を低減できるため、基板１の再使用可能回数を増加させることが可能になる。
このように、実施形態の半導体素子の製造方法によれば、基板１の再生に要するコストを圧縮することができ、ひいては、半導体素子の製造コストを低減することが可能になる。
＜第２実施形態＞
次に、第２実施形態に係る半導体素子の製造方法について説明する。
次に、第２実施形態に係る半導体素子の製造方法について説明する。
図２Ａ，２Ｂは、第２実施形態に係る半導体素子の製造方法を説明するための図である。図２Ａの工程ｆ１，ｇ１，ｈ１，ｉ１は、半導体素子の製造に使用されていない初期状態の基板を用いる、半導体素子の第１回目の製造工程に相当する。図２Ｂの工程ｆ２，ｇ２，ｈ２，ｉ２は、基板再使用工程を示すものであり、半導体素子の製造に少なくとも１回使用された基板を用いる、半導体素子の第２回目以降の製造工程に相当する。
図２Ａ，２Ｂにおいて、「工程ｆ１」はマスク形成工程を示し、「工程ｆ２」はマスク再形成工程を示す。「工程ｇ１」は素子形成工程を示し、「工程ｇ２」は素子再形成工程を示す。「工程ｈ１」はマスク除去工程を示し、「工程ｈ２」はマスク再除去工程を示す。「工程ｉ１」は素子分離工程を示し、「工程ｉ２」は素子再分離工程を示す。
本実施形態の半導体素子の製造方法は、第１実施形態の半導体素子の製造方法に対して、マスク形成工程ｆ１およびマスク再形成工程ｆ２において形成される堆積抑制マスクの構成が異なり、その他については同様の構成であるので、同様の構成については、第１実施形態と同じ参照符号を付して詳細な説明は省略する。
（ｆ１）マスク形成工程
マスク形成工程ｆ１では、ＰＣＶＤ法等を用いて、基板１の第１面１ａの部分領域１ａｅ上に半導体結晶の成長を抑制する堆積抑制マスク２ａを形成する。本実施形態では、第１面１ａの縁部領域１ａａを少なくとも覆うように堆積抑制マスク２を形成し、第１面１ａに堆積抑制マスク２ａに覆われていない露出面（第２実施形態における第１結晶成長領域（以下、第３結晶成長領域ともいう））Ｅ３を露出させる。
マスク形成工程ｆ１では、ＰＣＶＤ法等を用いて、基板１の第１面１ａの部分領域１ａｅ上に半導体結晶の成長を抑制する堆積抑制マスク２ａを形成する。本実施形態では、第１面１ａの縁部領域１ａａを少なくとも覆うように堆積抑制マスク２を形成し、第１面１ａに堆積抑制マスク２ａに覆われていない露出面（第２実施形態における第１結晶成長領域（以下、第３結晶成長領域ともいう））Ｅ３を露出させる。
堆積抑制マスク２ａは、３０〜５００ｎｍ程度の厚みを有する酸化シリコン（ＳｉＯ２）層とすることができる。また、堆積抑制マスク２ａは、例えば図２Ａに示すように、縁部領域１ａａ上に位置する環状部分２ａａと、環状部分２ａａにより囲まれたストライプ状部分２ａｂとを有する。環状部分２ａａは、縁部領域１ａａの全体に亘って延びており、環状部分２ａａの幅が、例えば、１００〜３００μｍである。
堆積抑制マスク２ａは、ストライプ状部分２ａｂの代わりに、一定の間隔で分断された開口が複数回繰り返されるリピート柄の部分を有してもよい。堆積抑制マスク２ａは、例えば、ストライプ状部分２ａｂの代わりに、帯状体を縦横に直交するように複数配置した格子状部分を有してもよい。
堆積抑制マスク２ａを構成するマスク材料は、気相成長によって、マスク材料の表面を起点として、半導体層が成長しない材料であればよい。堆積抑制マスク２ａを構成するマスク材料としては、酸化シリコン以外では、例えば、酸化ジルコニウム（ＺｒＯＸ）、酸化チタン（ＴｉＯＸ）、酸化アルミニウム（ＡｌＯＸ）等の酸化物を用いることができる。堆積抑制マスク２ａを構成するマスク材料として、クロム（Ｃｒ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）およびニオブ（Ｎｂ）等から選択される遷移金属を使用してもよい。また、マスク材料の堆積方法は、蒸着、スパッタ、および塗布硬化等、マスク材料に適合した方法を適宜用いることができる。
（ｇ１）素子形成工程
素子形成工程ｇ１では、第３結晶成長領域である露出面Ｅ３から、隣接する堆積抑制マスク２ａの上に広がるように半導体結晶を成長させ、素子を構成する半導体層３を形成する。素子形成工程ｇ１は、素子形成工程ｂ１と同様の工程であるため、詳細な説明は省略する。
素子形成工程ｇ１では、第３結晶成長領域である露出面Ｅ３から、隣接する堆積抑制マスク２ａの上に広がるように半導体結晶を成長させ、素子を構成する半導体層３を形成する。素子形成工程ｇ１は、素子形成工程ｂ１と同様の工程であるため、詳細な説明は省略する。
（ｈ１）マスク除去工程
素子形成工程ｇ１の完了後、成長した半導体層３を実質的に侵さないエッチャントを用いて、堆積抑制マスク２ａを除去する。マスク除去工程ｈ１は、マスク除去工程ｃ１と同様の工程であるため、詳細な説明は省略する。
素子形成工程ｇ１の完了後、成長した半導体層３を実質的に侵さないエッチャントを用いて、堆積抑制マスク２ａを除去する。マスク除去工程ｈ１は、マスク除去工程ｃ１と同様の工程であるため、詳細な説明は省略する。
（ｉ１）素子分離工程
素子分離工程ｉ１は、半導体層３を基板１から分離し、それぞれ、個々の半導体素子Ｓとする工程である。素子分離工程ｉ１は、素子分離工程ｄ１と同様の工程であるため、詳細な説明は省略する。
素子分離工程ｉ１は、半導体層３を基板１から分離し、それぞれ、個々の半導体素子Ｓとする工程である。素子分離工程ｉ１は、素子分離工程ｄ１と同様の工程であるため、詳細な説明は省略する。
本実施形態では、縁部領域１ａａが堆積抑制マスク２ａによって覆われているため、縁部領域１ａａから半導体結晶が異常成長することを抑制できる。これにより、第１面１ａを研磨することなく、基板１を再使用することができる。その結果、半導体素子の製造における工程数を削減することが可能になり、また基板の再使用可能回数を増加させることが可能になる。ひいては、半導体素子の製造コストを低減することが可能になる。
素子分離工程ｉ１の完了後、基板再使用工程を開始する前に、第１面１ａにエッチング法またはＣＭＰ法による研磨を施してもよい。これにより、第１面１ａを平坦化できるとともに、素子形成工程ｇ１において第１面１ａに生じることがあるピットまたは転移等の欠陥１ｄを取り除くことができる。それゆえ、基板再使用工程において、半導体結晶を正常に成長させることが可能になる。なお、素子分離工程ｉ１と基板再使用工程との間に施される研磨は、研磨工程ｅ１の二次研磨と同様の研磨であるため、詳細な説明は省略する。
次に、素子分離工程ｉ１の完了後に１回以上行われる、基板再使用工程について説明する。
基板再使用工程は、「工程ｆ２」〜「工程ｉ２」によって構成される。「工程ｆ２」はマスク再形成工程を示し、「工程ｇ２」は素子再形成工程を示し、「工程ｈ２」はマスク再除去工程を示し、「工程ｉ２」は素子再分離工程を示す。
（ｆ２）マスク再形成工程
マスク再形成工程ｆ２では、基板１における半導体層３が分離された表面（以下、単に、第１面ともいう）１ａの部分領域１ａｆ上に、第１面１ａの縁部領域１ａａを少なくとも覆うように新たな堆積抑制マスク２ａを形成して、第１面１ａに堆積抑制マスク２ａに覆われていない露出面（第２実施形態における第２結晶成長領域（以下、第４結晶成長領域ともいう））Ｅ４を露出させる。マスク再形成工程ｆ２は、マスク形成工程ｆ１と同様の工程であるため、詳細な説明は省略する。第４結晶成長領域Ｅ４は、第３結晶成長領域Ｅ３に含まれていてもよく、第３結晶成長領域Ｅ３に含まれない、第３結晶成長領域Ｅ３とは異なる領域であってもよい。
マスク再形成工程ｆ２では、基板１における半導体層３が分離された表面（以下、単に、第１面ともいう）１ａの部分領域１ａｆ上に、第１面１ａの縁部領域１ａａを少なくとも覆うように新たな堆積抑制マスク２ａを形成して、第１面１ａに堆積抑制マスク２ａに覆われていない露出面（第２実施形態における第２結晶成長領域（以下、第４結晶成長領域ともいう））Ｅ４を露出させる。マスク再形成工程ｆ２は、マスク形成工程ｆ１と同様の工程であるため、詳細な説明は省略する。第４結晶成長領域Ｅ４は、第３結晶成長領域Ｅ３に含まれていてもよく、第３結晶成長領域Ｅ３に含まれない、第３結晶成長領域Ｅ３とは異なる領域であってもよい。
（ｇ２）素子再形成工程
素子再形成工程ｇ２では、第４結晶成長領域である露出面Ｅ４から、隣接する堆積抑制マスク２ａの上に広がるように半導体結晶を成長させ、素子を構成する半導体層３を形成する。素子再形成工程ｇ２は、素子形成工程ｇ１と同様の工程であるため、詳細な説明は省略する。
素子再形成工程ｇ２では、第４結晶成長領域である露出面Ｅ４から、隣接する堆積抑制マスク２ａの上に広がるように半導体結晶を成長させ、素子を構成する半導体層３を形成する。素子再形成工程ｇ２は、素子形成工程ｇ１と同様の工程であるため、詳細な説明は省略する。
（ｈ２）マスク再除去工程
素子再形成工程ｇ２の完了後、成長した半導体層３を実質的に侵さないエッチャントを用いて、堆積抑制マスク２ａを除去する。マスク再除去工程ｈ２は、マスク除去工程ｈ１と同様の工程であるため、詳細な説明は省略する。
素子再形成工程ｇ２の完了後、成長した半導体層３を実質的に侵さないエッチャントを用いて、堆積抑制マスク２ａを除去する。マスク再除去工程ｈ２は、マスク除去工程ｈ１と同様の工程であるため、詳細な説明は省略する。
（ｉ２）素子再分離工程
素子再分離工程ｉ２は、半導体層３を基板１から分離し、それぞれ、個々の半導体素子Ｓとする工程である。素子再分離工程ｉ２は、素子分離工程ｉ１と同様の工程であるため、詳細な説明は省略する。
素子再分離工程ｉ２は、半導体層３を基板１から分離し、それぞれ、個々の半導体素子Ｓとする工程である。素子再分離工程ｉ２は、素子分離工程ｉ１と同様の工程であるため、詳細な説明は省略する。
本実施形態では、縁部領域１ａａが堆積抑制マスク２ａによって覆われているため、縁部領域１ａａから半導体結晶が異常成長することを抑制できる。これにより、素子再分離工程ｉ２の完了後、第１面１ａを研磨することなく、次回の基板再使用工程を開始することができる。その結果、半導体素子の製造における工程数を削減することが可能になり、また基板の再使用可能回数を増加させることが可能になる。ひいては、半導体素子の製造コストを低減することが可能になる。
素子再分離工程ｉ２の完了後、次回の基板再使用工程を開始する前に、第１面１ａにエッチング法またはＣＭＰ法による研磨を施してもよい。これにより、第１面１ａを平坦化できるとともに、素子再形成工程ｇ２において第１面１ａに生じることがあるピットまたは転移等の欠陥１ｄを取り除くことができる。それゆえ、次回の基板再使用工程において、良質な半導体結晶を成長させることが可能になる。なお、素子再分離工程ｉ２と次回の基板再使用工程との間に行う研磨は、研磨工程ｅ１の二次研磨と同様の研磨であるため、詳細な説明は省略する。
このように、本実施形態の半導体素子の製造方法によれば、基板再使用工程において、正常な半導体結晶を成長させることが可能になる。さらに、半導体素子の製造における工程数を削減することが可能になり、また基板の再使用可能回数を増加させることが可能になるため、半導体素子の製造コストを低減することが可能になる。さらに、第１面１ａの全領域に研磨を施す場合には、基板再使用工程において、良質な半導体結晶を成長させることが可能になる。
１ 基板
１ａ 第１面
１ａａ 縁部領域
１ａｂ 中央領域
１ａｃ，１ａｄ，１ａｅ，１ａｆ 部分領域
１ｂ 第２面
１ｃ 端面
１ｄ 欠陥
２，２ａ 堆積抑制マスク
２ａａ 環状部分
２ａｂ ストライプ状部分
３ 半導体層
４ 保護層
５ 接着層
６ 支持基板
７ 半導体結晶
８ 研磨パッド
Ｅ１ 露出面（第１結晶成長領域）
Ｅ２ 露出面（第２結晶成長領域）
Ｅ３ 露出面（第３結晶成長領域）
Ｅ４ 露出面（第４結晶成長領域）
Ｓ 半導体素子
１ａ 第１面
１ａａ 縁部領域
１ａｂ 中央領域
１ａｃ，１ａｄ，１ａｅ，１ａｆ 部分領域
１ｂ 第２面
１ｃ 端面
１ｄ 欠陥
２，２ａ 堆積抑制マスク
２ａａ 環状部分
２ａｂ ストライプ状部分
３ 半導体層
４ 保護層
５ 接着層
６ 支持基板
７ 半導体結晶
８ 研磨パッド
Ｅ１ 露出面（第１結晶成長領域）
Ｅ２ 露出面（第２結晶成長領域）
Ｅ３ 露出面（第３結晶成長領域）
Ｅ４ 露出面（第４結晶成長領域）
Ｓ 半導体素子
Claims (10)
- 半導体結晶の成長の起点を含む第１面を有する基板の該第１面の部分領域上に、前記半導体結晶の成長を抑制する堆積抑制マスクを形成し、前記第１面に前記堆積抑制マスクに覆われていない第１結晶成長領域を露出させるマスク形成工程と、
気相成長によって、前記第１結晶成長領域から前記堆積抑制マスクの上にかけて半導体結晶を成長させ、素子を構成する半導体層を形成する素子形成工程と、
前記堆積抑制マスクを除去するマスク除去工程と、
前記半導体層を前記基板から分離する素子分離工程と、
前記基板の前記半導体層が分離された表面の、少なくとも縁部領域を研磨する研磨工程と、を含み、
前記研磨工程の後に、
前記半導体層を分離した後の前記基板を使用する基板再使用工程であって、
前記基板の前記半導体層が分離された前記表面の部分領域上に、堆積抑制マスクを形成し、前記基板の前記半導体層が分離された前記表面に前記堆積抑制マスクに覆われていない第２結晶成長領域を露出させるマスク再形成工程と、
気相成長によって、前記第２結晶成長領域から堆積抑制マスク上にかけて半導体結晶を成長させ、再度、素子を構成する半導体層を形成する素子再形成工程と、
前記堆積抑制マスクを除去するマスク再除去工程と、
形成された前記半導体層を前記基板から分離する素子再分離工程と、
前記基板の前記半導体層が分離された表面の、少なくとも縁部領域を研磨する再研磨工程と、
を有する基板再使用工程を、１回以上行なう半導体素子の製造方法。 - 前記研磨工程は、前記縁部領域に機械研磨法またはエッチング法による研磨を施す、請求項１に記載の半導体素子の製造方法。
- 前記研磨工程は、前記縁部領域を研磨した後に、前記半導体層が分離された前記表面の全領域にエッチング法または化学機械研磨法による研磨を施す、請求項２に記載の半導体素子の製造方法。
- 前記再研磨工程は、前記縁部領域に機械研磨法またはエッチング法による研磨を施す、請求項１〜３のいずれかに記載の半導体素子の製造方法。
- 前記再研磨工程は、前記縁部領域を研磨した後に、前記半導体層が分離された前記表面の全領域にエッチング法または化学機械研磨法による研磨を施す、請求項４に記載の半導体素子の製造方法。
- 半導体結晶の成長の起点を含む第１面を有する基板の該第１面の部分領域上に、前記半導体結晶の成長を抑制する堆積抑制マスクを、前記第１面の縁部領域を少なくとも覆うように形成し、前記第１面に前記堆積抑制マスクに覆われていない第１結晶成長領域を露出させるマスク形成工程と、
気相成長によって、前記第１結晶成長領域から前記堆積抑制マスクの上にかけて半導体結晶を成長させ、素子を構成する半導体層を形成する素子形成工程と、
前記堆積抑制マスクを除去するマスク除去工程と、
前記半導体層を前記基板から分離する素子分離工程と、を含み、
前記素子分離工程の後に、
前記半導体層を分離した後の前記基板を使用する基板再使用工程であって、
前記基板の前記半導体層が分離された表面の部分領域上に、該表面の縁部領域を少なくとも覆うように堆積抑制マスクを形成し、前記基板の前記半導体層が分離された前記表面に前記堆積抑制マスクに覆われていない第２結晶成長領域を露出させるマスク再形成工程と、
気相成長によって、前記第２結晶成長領域から堆積抑制マスク上にかけて半導体結晶を成長させ、再度、素子を構成する半導体層を形成する素子再形成工程と、
前記堆積抑制マスクを除去するマスク再除去工程と、
形成された前記半導体層を前記基板から分離する素子再分離工程と、
を有する基板再使用工程を、１回以上行なう半導体素子の製造方法。 - 前記素子分離工程と前記基板再使用工程との間に、前記半導体層が分離された前記表面にエッチング法または化学機械研磨法による研磨を施す、請求項６に記載の半導体素子の製造方法。
- 前記基板再使用工程は、前記素子再分離工程の後に、前記半導体層が分離された前記表面にエッチング法または化学機械研磨法による研磨を施す、請求項６または７に記載の半導体素子の製造方法。
- 前記堆積抑制マスクは、酸化シリコンを含むものを用いる、請求項１〜８のいずれかに記載の半導体素子の製造方法。
- 前記堆積抑制マスクは、タングステン、モリブデン、タンタルおよびニオブからなる元素群のうち、少なくとも１種の元素を含有するものを用いる、請求項１〜８のいずれかに記載の半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020043146A JP2021145052A (ja) | 2020-03-12 | 2020-03-12 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020043146A JP2021145052A (ja) | 2020-03-12 | 2020-03-12 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2021145052A true JP2021145052A (ja) | 2021-09-24 |
Family
ID=77767143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020043146A Pending JP2021145052A (ja) | 2020-03-12 | 2020-03-12 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2021145052A (ja) |
-
2020
- 2020-03-12 JP JP2020043146A patent/JP2021145052A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4741572B2 (ja) | 窒化物半導体基板及びその製造方法 | |
| US6617261B2 (en) | Structure and method for fabricating GaN substrates from trench patterned GaN layers on sapphire substrates | |
| JP4880456B2 (ja) | 窒素化合物系半導体装置およびその製造方法 | |
| JP5371430B2 (ja) | 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層 | |
| US20070163490A1 (en) | Process for selective masking of iii-n layers and for the preparation of free-standing iii-n layers or of devices, and products obtained thereby | |
| KR20010051169A (ko) | 결정 성장용 기판 및 이를 이용한 기판 제조방법 | |
| WO2022070699A1 (ja) | 紫外線発光素子用エピタキシャルウェーハ、紫外線発光素子用金属貼り合わせ基板の製造方法、紫外線発光素子の製造方法、及び紫外線発光素子アレイの製造方法 | |
| JP5065625B2 (ja) | ＧａＮ単結晶基板の製造方法 | |
| TW200915631A (en) | Method for growing an epitaxial layer | |
| JP2019134101A (ja) | 半導体素子の製造方法 | |
| JP7314269B2 (ja) | 積層体および積層体の製造方法 | |
| JP3441415B2 (ja) | 半導体結晶の製造方法 | |
| JP5488916B2 (ja) | 半導体面発光素子及びその製造方法 | |
| US20070298592A1 (en) | Method for manufacturing single crystalline gallium nitride material substrate | |
| JP2023162378A (ja) | 半導体素子 | |
| JP2023139075A (ja) | 半導体デバイスの製造方法および半導体デバイス並びにテンプレート基板 | |
| JP2021145052A (ja) | 半導体素子の製造方法 | |
| JP7221302B2 (ja) | 半導体素子の製造方法、半導体素子および半導体デバイス | |
| US20050186757A1 (en) | Method for lift off GaN pseudomask epitaxy layer using wafer bonding way | |
| WO2021066042A1 (ja) | 半導体素子の製造方法 | |
| KR102608902B1 (ko) | 질화물 반도체 기판 제조방법 | |
| JP2007123628A (ja) | 半導体製造方法及びサテライト | |
| JP7378239B2 (ja) | 積層体、窒化物半導体層の製造方法 | |
| JP7221431B2 (ja) | 複数の半導体素子の製造方法 | |
| US20220140179A1 (en) | Method of manufacturing semiconductor element, and semiconductor element body |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20210301 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221012 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230711 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230822 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20240305 |