TW201442070A - 圖案化基板上之磊晶膜成長 - Google Patents

圖案化基板上之磊晶膜成長 Download PDF

Info

Publication number
TW201442070A
TW201442070A TW102146396A TW102146396A TW201442070A TW 201442070 A TW201442070 A TW 201442070A TW 102146396 A TW102146396 A TW 102146396A TW 102146396 A TW102146396 A TW 102146396A TW 201442070 A TW201442070 A TW 201442070A
Authority
TW
Taiwan
Prior art keywords
trench
epi layer
substrate
layer
epi
Prior art date
Application number
TW102146396A
Other languages
English (en)
Other versions
TWI532081B (zh
Inventor
Niti Goel
Niloy Mukherjee
Seung-Hoon Sung
Van H Le
Matthew V Metz
Jack T Kavalieros
Ravi Pillarisetty
Sanaz K Gardner
Sansaptak Dasgupta
Willy Rachmady
Benjamin Chu-Kung
Marko Radosavljevic
Gilbert Dewey
Marc C French
Jessica S Kachian
Suri Satyarth
Robert S Chau
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201442070A publication Critical patent/TW201442070A/zh
Application granted granted Critical
Publication of TWI532081B publication Critical patent/TWI532081B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一實施例包含將一材料沈積於一基板上，其中該材料包含不同於該基板之晶格常數(例如，在Si基板上之III-V族或IV族磊晶(EPI)材料)。一實施例包含形成在一溝槽中之一EPI層，該溝槽具有隨著溝槽向上延伸而縮窄之壁。一實施例包含使用多個成長溫度而形成在一溝槽中之一EPI層。當溫度改變時被形成在該EPI層中之一缺陷障壁係在該溝槽中且於該缺陷障壁下方含有缺陷。在該缺陷障壁上方且在該溝槽中之EPI層係相對無缺陷的。一實施例包含在一溝槽中退火以造成缺陷消滅之一EPI層。一實施例包含一EPI超晶格，其形成在一溝槽中且由一相對無缺陷的EPI層(其仍係被包含在該溝槽中)所覆蓋。在本文中亦描述其他實施例。

Description

圖案化基板上之磊晶膜成長
本發明關於一種半導體設備，特別是關於圖案化基板上之磊晶膜成長。
各種電子及光電裝置可以藉由開發在元素矽(Si)基板上之高品質III-V族半導體或在Si基板上之IV族半導體而實現。能夠達成III-V族或IV族材料之效能優點的表面層可主控各種高效能電子裝置，諸如CMOS及量子井(QW)電晶體，其係由非常高的遷移率材料(諸如銻化銦(InSb)、砷化銦(InAs)、鍺(Ge)及矽鍺(SiGe))所製造，但不以此為限。光學裝置(諸如雷射、偵測器及光伏打)亦可由各種其他直接的能帶隙材料(諸如砷化鎵(GaAs)及砷化銦鎵(InGaAs))所製造，但不以此為限。由於使用一Si基板具有成本減少的額外優點，因此這些裝置可以藉由與習知的Si裝置整體式地整合這些裝置而進一步增強。
然而，在Si基板上之III-V族及IV族材料的成長將 面臨許多挑戰。晶體缺陷係藉由在III-V族半導體磊晶(EPI)層及Si半導體基板或IV族半導體EPI層及Si半導體基板之間的晶格失配、極性貼非極性失配及熱失配而產生。當在EPI層及基板之間的晶格失配超過一定百分比時，藉由失配所引起的應變將變得太大，而且在EPI層中由於鬆弛EPI膜而產生缺陷。一旦膜的厚度係大於臨界厚度(亦即，膜在此厚度以下係完全地被張緊且在此厚度以上係被部分地鬆弛)，該應變係藉由在膜及基板界面以及EPI膜中產生錯置差排而被鬆弛。該EPI晶體缺陷可以係穿透差排、疊差缺陷及雙晶的形式。許多缺陷，尤其係穿透差排及雙晶，係傾向於傳播至用以製造半導體裝置的「裝置層」。一般而言，缺陷產生的嚴重性係與在III-V族半導體及Si基板或IV族半導體及Si基板之間晶格失配的量有關係。
100‧‧‧裝置
101‧‧‧絕緣部分
102‧‧‧絕緣部分
103‧‧‧基板
104‧‧‧下方EPI層
105‧‧‧EPI層
106‧‧‧EPI層
107‧‧‧溝槽
110‧‧‧下方寬度
111‧‧‧高度
112‧‧‧高度
113‧‧‧偏差
114‧‧‧偏差
120‧‧‧水平軸線
121‧‧‧軸線
122‧‧‧軸線
123‧‧‧角度
130‧‧‧缺陷
200‧‧‧裝置
201‧‧‧STI部分
202‧‧‧STI部分
203‧‧‧基板
204‧‧‧EPI層
205‧‧‧上方EPI層
207‧‧‧溝槽
210‧‧‧寬度
211‧‧‧高度
220‧‧‧障壁
230‧‧‧缺陷
231‧‧‧缺陷部分
300‧‧‧裝置
301‧‧‧絕緣層
302‧‧‧STI部分
303‧‧‧基板
304‧‧‧EPI層
307‧‧‧溝槽
310‧‧‧寬度
311‧‧‧高度
330‧‧‧缺陷
400‧‧‧裝置
401‧‧‧絕緣層
402‧‧‧STI部分
403‧‧‧基板
404‧‧‧EPI層
405‧‧‧EPI層
406‧‧‧EPI層
407‧‧‧溝槽
408‧‧‧EPI層
410‧‧‧寬度
411‧‧‧高度
420‧‧‧軸線
430‧‧‧缺陷
本發明之實施例之特徵及優點將因隨附申請專利範圍、以下一或多個實例實施例之詳細說明及所對應之圖式而變得清楚明白，其中：圖1(a)至(b)描繪在一實施例中具有縮窄側壁之溝槽。
圖2(a)至(b)描繪在一實施例中具有一EPI層及缺陷障壁之溝槽。
圖3(a)至(b)描繪在一實施例中包含一退火EPI 層之溝槽。
圖4(a)至(b)描繪在一實施例中具有一超晶格及EPI層之溝槽。
圖5包含在一實施例中之程序。
圖6包含在一實施例中之程序。
圖7包含在一實施例中之程序。
圖8包含在一實施例中之程序。
【發明內容及實施方式】
在以下的說明中，提出許多具體細節，但本發明之實施例亦可在沒有這些具體細節下被實施。為了避免混淆對本說明之理解，未詳細地顯示熟知的電路、結構及技術。「一實施例」、「各種實施例」等等係指示如此描述的實施例可包含特定特徵、結構或特性，但不係每個實施例都必須包含該等特定特徵、結構或特性。對於其他實施例，一些實施例可具有一些、全部或沒有該所述的特徵。「第一」、「第二」、「第三」等等係描述一共同物件並且指示所提及之相似物件的不同例項。無論是在時間上、空間上、排序上或任何其他方式中，此形容詞並不意味著所描述之物件必須依照一給定的順序。「連接」係指示元件係直接彼此實體或電性接觸，而「耦合」係指示元件彼此協作或相互作用，但其可能會或可能不會直接實體或電性接觸。此外，當在不同圖式中相似或相同編號可能用於標示相同或相似的部分，如此並不意味包含相似或相同標號之 所有圖式係構成一單一或相同實施例。
一實施例包含沈積至一基板上之材料，其中該材料包含不同於基板之晶格常數(例如，在一Si基板上之III-V族或IV族EPI材料)。一實施例包含形成在一溝槽中之一EPI層，該溝槽具有隨著溝槽向上延伸而縮窄之壁。一實施例包含利用多個成長溫度而形成在一溝槽中之一EPI層。當溫度改變時，形成在該EPI層中之一缺陷障壁含有在溝槽中及在缺陷障壁下方的缺陷。在缺陷障壁之上方及在溝槽中之該EPI層係相對無缺陷的。一實施例包含一EPI層，其在一溝槽中退火以促使缺陷消滅。一實施例包含形成在一溝槽中且由一相對無缺陷的EPI層所覆蓋(即，仍然包含在溝槽中)之一EPI超晶格。在本文中亦描述其他實施例。
對於EPI形成之一習知技術包含深寬比捕捉技術(ART)。ART係基於以一特定角度向上傳播之穿透差排。在ART中，一溝槽係以一足夠高的深寬比製成，使得缺陷終止在溝槽之側壁上，而且在終止處上方之任何層係無缺陷的。更具體言之，ART包含沿著一淺溝槽隔離(STI)部分之側壁藉由使溝槽之高度(H)大於溝槽之寬度(W)而使得H/W比係至少1.50來捕捉缺陷。此比率係給予阻擋在一緩衝層中之缺陷的ART之最小限制。
圖1(a)至(b)描繪在本發明之一實施例中具有縮窄側壁之一溝槽。圖5包含在本發明之一實施例中之一程序。首先討論圖1(a)及5，然後再討論圖1(b)。
在一實施例中，具有一頂部及一底部之溝槽107被包含在裝置100之絕緣部分101、102之間(方塊505)。隨溝槽107之側壁移動遠離基板103，溝槽107之側壁被塑形而縮窄(方塊510，以下將進一步說明)。此絕緣部分可包含STI部分，但在其他實施例則無此限制。絕緣部分101、102被包含在基板103上，其具有一第一晶格常數。基板103可包含Si，諸如Si及/或SiGe基板。一實施例包含在一Si基板上之一SiGe共同緩衝區，但其他實施例則無此限制。溝槽107係朝向基板103向下延伸。溝槽107具有鄰近溝槽底部處的一下方寬度110及在該下方寬度上方之一上方寬度，且該上方寬度係窄於該下方寬度。上方寬度可沿著水平軸線120，該水平軸線係被定位在溝槽107之最窄部分。上方寬度從寬度110與偏差113、114之間之差量來測定。偏差113係溝槽107之側壁與軸線121之間的距離，而偏差114係溝槽107之側壁與軸線122之間的距離。
下方EPI層104具有一第二晶格常數，該第二晶格常數係與對應於基板103(或若一中間層(諸如一緩衝層)係包含在基板103之較低部分及EPI層104之間的情況下，則係對應於基板103之一頂部層)之第一晶格常數失配。EPI層104被形成在溝槽107中鄰近溝槽底部，而且位在被定位在溝槽107之最窄部分處之該溝槽上方寬度的下方(方塊515)。
一上方EPI層係包含在溝槽107中而位於下方EPI層 104上方。例如，EPI層106之任一者可構成此一上方EPI層。再者，EPI層105之任一者可構成此一上方EPI層。EPI層105、106之任一者可被包含在一裝置層中，該裝置層可部分地形成一裝置，諸如一電晶體(方塊520)之一通道。任何EPI層105、106可具有一晶格常數，其不同於基板103及/或EPI層104之晶格常數。例如，EPI層105可具有晶格常數，使得在基板晶格常數及EPI層105之晶格常數之間的一差量係大於在基板晶格常數及EPI層104之晶格常數之間的一差量。在一實施例中，基板103包含Si(例如Si及/或SiGe)，EPI層104包含III-V族或IV族材料，EPI層105包含III-V族或IV族材料，且EPI層106包含III-V族或IV族材料。III-V族及IV族材料包含Ge、SiGe、GaAs、AlGaAs、InGaAs、InAs及InSb，但不以此為限。組件103、104、105、106之各者或任一者可以係不同材料，諸如包含不同組份之材料，諸如SixGe1-x及SiyGe1-y，其中x係不等於y。在其他實施例中，材料可以係完全不同，諸如InP、SiGe及/或GaAs。
在一實施例中，下方EPI層104比上方EPI層105及/或106包含更多缺陷。在一實施例中，下方EPI層104比軸線120上方之EPI層104之部分包含更多缺陷。例如，缺陷130終止於EPI層104中。在一實施例中，井溝槽107包含一長度(在圖1(a)中未圖示)，其小於溝槽整體高度，該整體高度係由高度111(其從溝槽底部延 伸至溝槽之最窄部分)及高度112(其從溝槽之最窄部分延伸至溝槽之頂部)組成。在一實施例中，高度111、112之組合係大於100nm而且寬度110係小於高度111、112之組合。
在一實施例中，EPI層104可包含使用各種方法(例如分子束磊晶、金屬-有機化學氣相沈積(MOCVD)及/或有機金屬氣相磊晶(MOVPE))而在溝槽107中成長成一緩衝層之n-MOS材料(例如InP、SiGe、GaAs)。
在一實施例中，井107之寬度及長度被維持成遠低於溝槽之高度。此有助於沿著STI 101、102之側壁捕捉缺陷(例如缺陷130)並且防止缺陷到達溝槽107之頂部。
在一實施例中，溝槽之側壁被塑形成如圖1(a)中所示(亦即，一雙曲線)。該曲率允許在一高度(由高度111、112之組合高度)處捕捉缺陷，該高度係小於1.5與寬度110的乘積。接著，裝置層(例如層105、106)被成長在緩衝層(例如層104)上方，而且執行裝置處理(未圖示)。此一實施例對於溝槽可減少一高深寬比的需要，且使缺陷可被捕捉在薄緩衝層中，因此，藉由減少材料需求(對於EPI之較高層等等)及處理工具時間而減少與程序相關的成本。
在一實施例中，溝槽107具有組合高度111、112(從溝槽頂部延伸至溝槽底部)，其小於1.5與下方寬度110的乘積。在一實施例中，溝槽107包含具有側壁之一下方部分，該等側壁係隨著移動遠離基板而縮窄；該等側 壁在上方寬度處(定位於軸線120)停止縮窄；且組合高度111、112不超過1.5及在軸線120處之上方寬度的乘積。在一實施例中，在軸線120處之上方寬度係以一第一差量(偏差113加偏差114)窄於下方寬度110，且高度111、112之組合不超過1.5與寬度110減去該差量(例如偏差113或偏差114)的一半的乘積。
在一實施例中，任一偏差113、114係3至195nm，高度111、112之組合係5nm至數微米，且寬度110係5至200nm。此相較於一習知的ART系統，其中10nm的溝槽寬度將需要至少15nm的高度(高度等於1.5與基於溝槽底部及一缺陷之間切線角度55度之寬度的乘積)。一實施例包含一高度等於1.5與(寬度110-偏差113(其係10nm至3nm))的乘積。因此，該高度係10.5nm(取代在使用10nm寬度之一典型的ART系統之情況下的15nm)。
圖1(b)包含一實施例，其中溝槽107包含形狀像一梯形之一下方部分(由溝槽底部、側壁及在軸線120處之寬度所界定)。在一實施例中，高度111係等於1.5與在各種實施例中相當於20至750nm之一高度的偏差113的乘積。在各種實施例中，寬度110、113、114的相加係等於15至500nm。寬度113及寬度114之各者可以係5nm或更多。高度112可以係0nm至數微米。一實施例包含高度111等於1.5與(寬度110-偏差113(其係10nm至3nm))的乘積。因此，高度111係10.5nm(取代在 使用10nm寬度之一典型的ART系統的情況下的15nm)。
圖1(a)及1(b)都包含溝槽107，其具有包含以角度123連結溝槽之底部之一側壁的下半部。角度123可大於70度。在其他實施例中，角度123係60、55、50、45、40度等等。此外，雖然已使用1.5來作為用於測定高度(例如圖1(a)的高度111、112之組合及圖1(b)的高度111)的比率，然而在各種實施例中可提供其他的比率，如由角度123之嚴格性及溝槽側壁之曲率所指定。在一實施例中，溝槽具有從溝槽頂部延伸至溝槽底部之高度，而且該高度係小於寬度110的1.3倍。在一實施例中，溝槽具有從溝槽頂部延伸至溝槽底部之高度，且該高度係小於寬度110的1.4倍。在一實施例中，溝槽具有從溝槽頂部延伸至溝槽底部之高度，且該高度係小於寬度110的1.1倍(例如參見實例，其中高度係10.5nm且寬度係10nm)。
關於溝槽107之側壁的塑形，在圖1(a)之實施例中，溝槽107可利用例如一抗蝕層及一硬遮罩來予以圖案化。抗蝕層被圖案化，然後利用抗蝕層作為一遮罩來蝕刻該硬遮罩。蝕刻化學品的選擇及蝕刻深度的量可指定溝槽內部側壁之彎曲輪廓。在圖1(b)中，使用圖案化抗蝕劑來蝕刻一硬遮罩，其係用來產生給予溝槽107之上方部分具有直輪廓之一鰭片。關於溝槽107之下方部分，在硬遮罩下方之基板103之一部分係沿(111)方向被選擇性 地溼式蝕刻以給予錐形輪廓。STI係圍繞圖案化硬遮罩及下伏鰭片而被填充。接下來藉由關於STI選擇性地移除硬遮罩及鰭片而產生溝槽107。接著可成長EPI層。
圖2(a)至(b)描繪在本發明之一實施例中具有一溝槽之裝置200，該溝槽包含具有一缺陷障壁之一EPI層。圖6包含在本發明之一實施例中之一程序。首先討論圖2(a)及6，然後再討論圖2(b)。
在圖2(a)中，溝槽207被包含在STI部分201、202中且位在基板203(方塊605)上。基板203可包含Si，諸如Si及/或SiGe基板，但其他實施例則無此限制。一個實施例在一Si基板上包含一SiGe共同緩衝區，但其他實施例則無此限制。溝槽207包含一頂部及一底部且向下延伸朝向基板203。鄰近溝槽底部(方塊610)被定位在溝槽中之下方EPI層204具有一晶格常數，其與對應至基板203(或若一中間層(諸如一緩衝層)被包含在基板203之下方部分及EPI層204之間，則係基板203之一頂部層)之一晶格常數失配。
上方EPI層205係形成在下方EPI層204上方且直接接觸下方EPI層204，下方及上方EPI層204、205係彼此形成單片(方塊615)。再者，下方及上方EPI層204、205在障壁220處彼此直接連結，這阻擋在下方EPI層204中的缺陷(例如缺陷230)。在一實施例中，上方EPI層205之晶格常數大致上相等於EPI層204之晶格常數。
圖2(a)之實施例藉由在溝槽207中EPI成長期間改變溫度來終止缺陷。首先成長低成長溫度膜204。接著，暫停成長且增加成長溫度。暫停成長改變了表面狀態，使得界面220被形成，該界面可阻擋下伏層204中的缺陷往上傳播至層205。接著後續的成長係以較高溫度來進行以形成層205。在一實施例中，較低溫度係400℃而較高溫度係550℃，但在其他實施例則無此限制，且可包含例如300、325、350、375、400、425、450℃之較低溫度及450、475、500、525、575、600℃的較高溫度。
因此，在一實施例中，下方EPI層204比上方EPI層205包含更多缺陷。在下方EPI層204中之缺陷230向上成長然後由該障壁220偏離而朝向基板203(方塊620)向下成長(見缺陷部分231)。在一實施例中，障壁220從溝槽側壁之一側延伸至另一側壁。
在一實施例中，高度211等於1.5與寬度210的乘積，然而其他實施例則無此限制。
圖2(b)包含一影像，其示說明在層204及205之間具有缺陷障壁220之溝槽207。層204在該層內具有比層205包含多出更多的缺陷，該層205出現較少的缺陷，若有的話，則集中在障壁220附近且遠離溝槽之頂部。
圖3(a)至(b)描繪本發明之一實施例中具有一溝槽之裝置300，該溝槽具有一退火EPI層。圖7包含在本發明之一實施例中之一程序。
在圖3(a)中，溝槽307被定位在STI部分301、 302之間且位在基板303上方(方塊705)。EPI層304被形成在溝槽307中(方塊710)。由於在EPI層304及基板303之間的晶格失配，使得缺陷(例如缺陷330)在層304中傳播(方塊715)。然而，層304的退火產生圖3(b)之實施例(方塊720)。在一實施例中，高度311等於1.5與寬度310的乘積，然而，其他實施例則無此限制。
圖3(b)包含具有溝槽307之一實施例，該溝槽307位在絕緣層301、302之間且位在基板303上，其具有一頂部及一底部。EPI層304係位在該溝槽中鄰近溝槽底部且沒有缺陷。沒有缺陷可能係由於退火(方塊720)。在一實施例中，EPI層304包括IV族及III-V族材料之其中一者，且基板303包含矽(例如Si或SiGe)。在一實施例中，EPI層304及基板303包含相等的晶格常數(例如，由於退火)且EPI層304直接接觸基板303。
在另一實施例中(未圖示)，EPI層304經由具有一晶格常數之一中間層耦合至基板303，該晶格常數係等於EPI層的晶格常數(由於退火)，而且EPI層直接接觸該中間層。
因此，在一實施例中，在溝槽中一EPI層成長之後，裝置在一高溫度下被退火(例如快速熱退火、尖波退火、急驟退火及/或雷射退火)。該高熱預算會熔化EPI膜。一旦熔化，晶圓會被冷卻至室溫。冷卻循環會使熔化的膜引起再結晶作用，其接著會符合下伏層(例如基板或基板 之下方部分及EPI層之間的中間層)之晶格常數。然而，另一實施例則沒有熔化該EPI層。此外，在溫度低於層304的熔點下退火的實施例中同時仍導致再結晶作用。在一實施例中，再結晶作用發生在0.6與EPI層304之熔點的乘積以上的溫度，然而，其他實施例則無此限制且可包含，例如0.5、0.7、0.8等等的被乘數。
圖4(a)至(b)描繪本發明之一實施例中具有一溝槽之裝置400，該溝槽包含一超晶格及一EPI層。圖8包含在本發明之一實施例中之一程序。
在圖4(a)中，溝槽407被定位在STI部分401、402之間且位在基板403上方。由於在EPI層406及基板403之間的晶格失配，缺陷(例如缺陷430)會在層406中傳播。
然而，圖4(b)包含具有溝槽407之一實施例，該溝槽407被包含在絕緣層401、402之間(方塊805)且形成在基板403上。基板403可包含Si，諸如Si及/或SiGe基板，但其他實施例則無此限制。一個實施例在一Si基板上包含一SiGe共同緩衝區，但其他實施例則無此限制。再者，溝槽407包含一超晶格鄰近於溝槽底部(方塊810)及軸線420。一超晶格係兩個(或更多)材料層(其僅可改變元件當中的濃度或可包含完全不同的元件)之一週期性結構。該超晶格包含EPI層或層404，且EPI層或層405形成在EPI層404之任一者上方且與其直接接觸。EPI層406係在溝槽407中位在超晶格上方(方塊 815)。該超晶格可包含2、3、4、5、6、7或更多層。在各種實施例中，超晶格包含交替層，例如Si及SiGe、InGaAs及InP，以及Si、SiGe、InGaAs、InP之組合。
在一實施例中，超晶格包含接觸一中間層之一Ge晶種層，該中間層係直接地接觸一Si基板。該Ge晶種層接著藉由Si50Ge50、Ge、Si50Ge50、Ge而向上發展且然後具有更多超晶格層或一層，如層406。中間層可包含Si70Ge30接近基板及Si30Ge70接近Ge晶種層。另一實施例係相同於上面所述，但不具有Ge晶種層。
EPI層404、405、406之任一者或甚至EPI層408可包含彼此相同的晶格常數或與一或多個同類EPI層不同的晶格常數。此外，EPI層404、405、406之任一者可與基板403或在基板403之一下方部分及上述的EPI層之間之一些中間層具有一晶格失配。
在圖4(b)之實施例中，多層的成長被用於阻擋或滑移缺陷(例如缺陷430)以免於傳播至頂部層(諸如層406)。由超晶格(例如層404、405)所引入之應變導致差排在超晶格內部彎曲及消滅(方塊820)。一實施例亦可包含在緩衝/基板層中之多層實施。因此，在一實施例中，該超晶格包含比EPI層406更多的缺陷。
在一實施例中，高度411等於1.5與寬度410的乘積，然而其他實施例則無此限制。在一實施例中，寬度410係在5及200nm之間。在一實施例中，超晶格具有在2及50nm之間的高度。在一實施例中，在下方基板及超 晶格之間之一中間層的高度係1.3微米。
本文中所討論之EPI層之任一者可包含在例如一電晶體之一通道中。
在一實施例中，一設備包括：一溝槽，其具有一頂部及一底部，位於具有一第一晶格常數之一基板上的一絕緣層中，其中(a)該溝槽朝向基板向下延伸，(b)該溝槽鄰近於溝槽底部具有一下方寬度及在該下方寬度上方之一上方寬度，及(c)該上方寬度係窄於該下方寬度；及一下方磊晶(EPI)層，其具有與第一晶格常數失配之一第二晶格常數，且位在該溝槽中鄰近於該溝槽底部且位於該溝槽上方寬度的下方。一實施例包括一上方EPI層位於該溝槽中而在該下方EPI層的上方。在一實施例中，該下方EPI層包含比上方EPI層更多的缺陷。在一實施例中，該上方EPI層被包含在一裝置層中且具有一第三晶格常數；且在第一及第三晶格常數之間之一差量係大於在第一及第二晶格常數之間之一差量。在一實施例中，該溝槽具有從溝槽頂部延伸至溝槽底部之一高度，且該高度係小於該下方寬度的1.5倍。在一實施例中，溝槽具有從溝槽頂部延伸至溝槽底部之一高度，且該高度係小於該下方寬度的1.4倍。在一實施例中，溝槽具有從溝槽頂部延伸至溝槽底部之一高度，且該高度係小於該下方寬度的1.3倍。在一實施例中，該溝槽包含具有側壁之一下方部分，其隨著該等側壁移動遠離該基板而縮窄，該等側壁於該上方寬度處停止縮窄，該溝槽具有從溝槽底部延伸至上方寬度之一 高度，且該上方寬度以一第一差量窄於該下方寬度，且該高度不超過1.3與該差量之一半的乘積。在一實施例中，溝槽具有從溝槽頂部延伸至溝槽底部之一高度：該溝槽包含具有側壁之一下方部分，其隨著該側壁移動遠離該基板而縮窄且該等側壁於該上方寬度處停止縮窄；且該上方寬度以一第一差量窄於該下方寬度且該高度不超過1.3與該差量之一半的乘積。在一實施例中，溝槽具有狀似雙曲線之橫截面。在一實施例中，該溝槽包含從該下方寬度延伸至該上方寬度之狀似梯形的一下方部分。在一實施例中，溝槽包含一下半部及一上半部，且該下半部包含一側壁，該側壁以在該溝槽之該側壁與底部之間之一小於70度的角度連結該溝槽之該底部。
一實施例包括：一溝槽，其被包含在形成於具有一第一晶格常數之一基板上的一絕緣層中，該溝槽具有一頂部及一底部且朝向該基板向下延伸；一下方磊晶(EPI)層，其具有與該第一晶格常數失配之一第二晶格常數，且位在該溝槽中而鄰近於該溝槽底部；一上方EPI層，其形成於該下方EPI層之上且與其直接接觸，該下方及上方EPI層係彼此形成單片；其中該下方及上方EPI層係彼此直接連結於一障壁處，該障壁阻擋在該下方EPI層中之缺陷。在一實施例中，該下方EPI層包含比上方EPI層更多的缺陷。一實施例包含在該下方EPI層中之缺陷向上成長，然後由該障壁偏離而朝向該基板向下成長。在一實施例中，該上方EPI層具有大致上相等於該第二晶格常數之 一第三晶格常數。在一實施例中，該溝槽包含相對置側壁且該障壁從該等側壁之一者延伸至該等側壁之另一者。在一實施例中，該下方EPI層係以一下方EPI層成長溫度而形成且該上方EPI層係以一上方EPI層成長溫度而形成，該上方EPI層成長溫度係高於該下方EPI成長溫度。
一實施例包括：一溝槽，其被包含在形成於具有一基板晶格常數之一基板上的一絕緣層中，該溝槽具有一頂部及一底部且朝向該基板向下延伸；一超晶格，其位在該溝槽中而鄰近於該溝槽底部，該超晶格包含(a)一第一磊晶(EPI)層，其具有與該基板晶格常數失配之一第一晶格常數，及(b)一第二EPI層，其形成於該第一EPI層之上且與其直接接觸；一第三EPI層，其位在該溝槽中而在該超晶格上方。在一實施例中，該超晶格包含比第三EPI層更多的缺陷。在一實施例中，缺陷消滅在該超晶格中。在一實施例中，該第二EPI層包含一第二晶格常數，該第三EPI層包含一第三晶格常數，且在該基板與該第三晶格常數之間的差量係大於在該基板及第一晶格常數之間的差量。
一實施例包括：一溝槽，其具有一頂部及一底部，位在具有一第一晶格常數之一基板上的一絕緣層中；及一磊晶(EPI)層，其具有一第二晶格常數，且位在該溝槽中而鄰近於該溝槽底部；其中該EPI層未包含任何缺陷。在一實施例中，該EPI層包括一IV族及一III-V族材料中之一者且該基板包含矽。在一實施例中，該第一晶格常數等 於該第二晶格常數且該EPI層直接接觸該基板。在一實施例中，該EPI層經由具有一第三晶格常數之一中間層而耦合至該基板，該第二晶格常數等於該第三晶格常數，且該EPI層直接接觸該中間層。
雖然本發明已經針對有限數量的實施例來予以描述，但熟習此項技術者應可瞭解可從該等實施例中實行許多修改及變化。隨附申請專利範圍意欲涵蓋落在本發明之真實精神及範疇內的所有此等修改及變化。
100‧‧‧裝置
101‧‧‧絕緣部分
102‧‧‧絕緣部分
103‧‧‧基板
104‧‧‧下方EPI層
105‧‧‧EPI層
106‧‧‧EPI層
107‧‧‧溝槽
110‧‧‧下方寬度
111‧‧‧高度
112‧‧‧高度
113‧‧‧偏差
114‧‧‧偏差
120‧‧‧水平軸線
121‧‧‧軸線
122‧‧‧軸線
123‧‧‧角度
130‧‧‧缺陷

Claims (24)

  1. 一種設備，包括：一溝槽，其具有一頂部及一底部，位於具有一第一晶格常數之一基板上之一絕緣層中；其中(a)該溝槽朝向該基板向下延伸；(b)該溝槽鄰近於該溝槽底部具有一下方寬度及在該下方寬度上方之一上方寬度，且(c)該上方寬度係窄於該下方寬度；及一下方磊晶(EPI)層，其具有與該第一晶格常數失配之一第二晶格常數，且位在該溝槽中鄰近於該溝槽底部且位於該溝槽上方寬度的下方。
  2. 如申請專利範圍第1項之設備，其包括一上方EPI層位於該溝槽中而在該下方EPI層的上方。
  3. 如申請專利範圍第2項之設備，其中該下方EPI層包含比該上方EPI層更多的缺陷。
  4. 如申請專利範圍第3項之設備，其中該上方EPI層被包含在一裝置層中且具有一第三晶格常數；在該第一及第三晶格常數之間的差量係大於在該第一及第二晶格常數之間的差量。
  5. 如申請專利範圍第3項之設備，其中該溝槽具有從該溝槽頂部延伸至該溝槽底部之一高度，該高度係小於該下方寬度之1.3倍。
  6. 如申請專利範圍第3項之設備，其中：該溝槽包含具有側壁之一下方部分，其隨著該等側壁移動遠離該基板而縮窄； 該等側壁於該上方寬度處停止縮窄；該溝槽具有從該溝槽底部延伸至該上方寬度之一高度；且該上方寬度以一第一差量窄於該下方寬度且該高度不超過1.3與該差量之一半的乘積。
  7. 如申請專利範圍第3項之設備，其中：該溝槽具有從該溝槽頂部延伸至該溝槽底部之一高度；該溝槽包含具有側壁之一下方部分，其隨著該側壁移動遠離該基板而縮窄且該等側壁於該上方寬度處停止縮窄；且該上方寬度以一第一差量窄於該下方寬度且該高度不超過1.3與該差量之一半的乘積。
  8. 如申請專利範圍第3項之設備，其中該溝槽具有狀似雙曲線之橫截面。
  9. 如申請專利範圍第3項之設備，其中該溝槽包含從該下方寬度延伸至該上方寬度之狀似梯形的一下方部分。
  10. 如申請專利範圍第1項之設備，其中該溝槽包含一下半部及一上半部，且該下半部包含一側壁，該側壁以在該溝槽之該側壁與底部之間之一小於70度的角度連結該溝槽之該底部。
  11. 一種設備，包括：一溝槽，其被包含在形成於具有一第一晶格常數之一基板上的一絕緣層中，該溝槽具有一頂部及一底部且朝向 該基板向下延伸；一下方磊晶(EPI)層，其具有與該第一晶格常數失配之一第二晶格常數，且位在該溝槽中而鄰近於該溝槽底部；一上方EPI層，其形成於該下方EPI層之上且與其直接接觸，該下方及上方EPI層係彼此形成單片；其中該下方及上方EPI層係彼此直接連結於一障壁處，該障壁阻擋在該下方EPI層中之缺陷。
  12. 如申請專利範圍第11項之設備，其中該下方EPI層包含比該上方EPI層更多的缺陷。
  13. 如申請專利範圍第12項之設備，其中在該下方EPI層中之缺陷向上成長，然後由該障壁偏離而朝向該基板向下成長。
  14. 如申請專利範圍第12項之設備，其中該上方EPI層具有大致上相等於該第二晶格常數之一第三晶格常數。
  15. 如申請專利範圍第12項之設備，其中該溝槽包含相對置側壁且該障壁從該等側壁之一者延伸至該等側壁之另一者。
  16. 如申請專利範圍第12項之設備，其中該下方EPI層係以一下方EPI層成長溫度而形成且該上方EPI層係以一上方EPI層成長溫度而形成，該上方EPI層成長溫度係高於該下方EPI成長溫度。
  17. 一種設備，包括：一溝槽，其被包含在形成於具有一基板晶格常數之一 基板上的一絕緣層中，該溝槽具有一頂部及一底部且朝向該基板向下延伸；一超晶格，其位在該溝槽中而鄰近於該溝槽底部，該超晶格包含(a)一第一磊晶(EPI)層，其具有與該基板晶格常數失配之一第一晶格常數，及(b)一第二EPI層，其形成於該第一EPI層之上且與其直接接觸；及一第三EPI層，其位在該溝槽中而在該超晶格上方。
  18. 如申請專利範圍第17項之設備，其中該超晶格包含比該第三EPI層更多的缺陷。
  19. 如申請專利範圍第17項之設備，其中缺陷消滅在該超晶格中。
  20. 如申請專利範圍第17項之設備，其中該第二EPI層包含一第二晶格常數，該第三EPI層包含一第三晶格常數，且在該基板與該第三晶格常數之間的差量係大於在該基板及第一晶格常數之間的差量。
  21. 一種設備，包括：一溝槽，其具有一頂部及一底部，位在具有一第一晶格常數之一基板上的一絕緣層中；及一磊晶(EPI)層，其具有一第二晶格常數，且位在該溝槽中而鄰近於該溝槽底部；其中該EPI層未包含任何缺陷。
  22. 如申請專利範圍第21項之設備，其中該EPI層包括一IV族及一III-V族材料中之一者且該基板包含矽。
  23. 如申請專利範圍第22項之設備，其中該第一晶格 常數等於該第二晶格常數且該EPI層直接接觸該基板。
  24. 如申請專利範圍第22項之設備，其中該EPI層經由具有一第三晶格常數之一中間層而耦合至該基板，該第二晶格常數等於該第三晶格常數，且該EPI層直接接觸該中間層。
TW102146396A 2012-12-20 2013-12-16 圖案化基板上之磊晶膜成長 TWI532081B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/722,746 US8785907B2 (en) 2012-12-20 2012-12-20 Epitaxial film growth on patterned substrate

Publications (2)

Publication Number Publication Date
TW201442070A true TW201442070A (zh) 2014-11-01
TWI532081B TWI532081B (zh) 2016-05-01

Family

ID=50973608

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102146396A TWI532081B (zh) 2012-12-20 2013-12-16 圖案化基板上之磊晶膜成長

Country Status (7)

Country Link
US (1) US8785907B2 (zh)
KR (1) KR102072610B1 (zh)
CN (1) CN104813442B (zh)
DE (1) DE112013005557T5 (zh)
GB (1) GB2525332B (zh)
TW (1) TWI532081B (zh)
WO (1) WO2014099037A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123633B2 (en) * 2013-02-01 2015-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming semiconductor regions in trenches
KR20160029005A (ko) * 2013-06-28 2016-03-14 인텔 코포레이션 III-N 에피택시를 위한 Si (100) 웨이퍼들 상의 Si (111) 평면들을 가진 나노구조들 및 나노피처들
CN107004712B (zh) * 2014-12-23 2021-04-20 英特尔公司 利用基于深宽比沟槽的工艺形成均匀层
CN105990475B (zh) * 2015-02-11 2019-03-08 中国科学院苏州纳米技术与纳米仿生研究所 光电子器件及其制作方法
US9401583B1 (en) * 2015-03-30 2016-07-26 International Business Machines Corporation Laser structure on silicon using aspect ratio trapping growth
US9443940B1 (en) 2015-04-07 2016-09-13 Globalfoundries Inc. Defect reduction with rotated double aspect ratio trapping
EP3125273A1 (en) * 2015-07-31 2017-02-01 IMEC vzw Strained group iv channels
US9570297B1 (en) 2015-12-09 2017-02-14 International Business Machines Corporation Elimination of defects in long aspect ratio trapping trench structures
KR102430501B1 (ko) 2015-12-29 2022-08-09 삼성전자주식회사 반도체 단결정구조, 반도체 디바이스 및 그 제조방법
US10181526B2 (en) 2016-06-02 2019-01-15 Samsung Electronics Co., Ltd. Field effect transistor including multiple aspect ratio trapping structures
WO2017213650A1 (en) * 2016-06-09 2017-12-14 Intel Corporation Quantum dot devices with trenched substrates
US10847619B2 (en) * 2016-09-30 2020-11-24 Intel Corporation Supperlatice channel included in a trench
EP3340403B1 (en) * 2016-12-23 2023-06-28 IMEC vzw Improvements in or relating to laser devices
US10522741B1 (en) 2018-06-14 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Under-cut via electrode for sub 60nm etchless MRAM devices by decoupling the via etch process
KR102644454B1 (ko) * 2021-11-05 2024-03-08 한국과학기술연구원 언더컷 구조의 트렌치를 포함하는 반도체 소자 및 이를 제조하는 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7736976B2 (en) * 2001-10-04 2010-06-15 Vishay General Semiconductor Llc Method for fabricating a power semiconductor device having a voltage sustaining layer with a terraced trench facilitating formation of floating islands
US7384829B2 (en) * 2004-07-23 2008-06-10 International Business Machines Corporation Patterned strained semiconductor substrate and device
US20070267722A1 (en) * 2006-05-17 2007-11-22 Amberwave Systems Corporation Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
WO2007112066A2 (en) * 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
US7494911B2 (en) 2006-09-27 2009-02-24 Intel Corporation Buffer layers for device isolation of devices grown on silicon
US8062951B2 (en) * 2007-12-10 2011-11-22 International Business Machines Corporation Method to increase effective MOSFET width
JP5841306B2 (ja) * 2009-05-08 2016-01-13 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
SG169921A1 (en) * 2009-09-18 2011-04-29 Taiwan Semiconductor Mfg Improved fabrication and structures of crystalline material
US8062963B1 (en) * 2010-10-08 2011-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a semiconductor device having an epitaxy region
US8575698B2 (en) * 2011-10-27 2013-11-05 International Business Machines Corporation MOSFET with thin semiconductor channel and embedded stressor with enhanced junction isolation

Also Published As

Publication number Publication date
GB2525332B (en) 2017-09-06
KR20150097540A (ko) 2015-08-26
TWI532081B (zh) 2016-05-01
CN104813442A (zh) 2015-07-29
US20140175378A1 (en) 2014-06-26
CN104813442B (zh) 2017-10-31
GB2525332A (en) 2015-10-21
US8785907B2 (en) 2014-07-22
KR102072610B1 (ko) 2020-02-03
WO2014099037A1 (en) 2014-06-26
DE112013005557T5 (de) 2015-08-20
GB201510570D0 (en) 2015-07-29

Similar Documents

Publication Publication Date Title
TWI532081B (zh) 圖案化基板上之磊晶膜成長
US9865684B2 (en) Nanoscale structure with epitaxial film having a recessed bottom portion
TWI528529B (zh) 缺陷轉移與晶格失配的磊晶膜
KR100500863B1 (ko) Ｉｉｉ족 질화물계 화합물 반도체의 제조 방법 및ｉｉｉ족 질화물계 화합물 반도체 소자
US9209023B2 (en) Growing III-V compound semiconductors from trenches filled with intermediate layers
KR100499658B1 (ko) Ｉｉｉ족 질화물계 화합물 반도체의 제조 방법 및ｉｉｉ족 질화물계 화합물 반도체 소자
WO2013121926A1 (ja) 半導体装置及びその製造方法
TWI487063B (zh) 形成積體電路結構的方法
TWI544519B (zh) 晶格失配異質磊晶膜
US9406506B2 (en) Lattice matched aspect ratio trapping to reduce defects in III-V layer directly grown on silicon
JP2013098559A (ja) Ｉｉｉ−ｖ族化合物半導体層を含む半導体素子及びその製造方法
US20160141370A1 (en) High aspect ratio trapping semiconductor with uniform height and isolated from bulk substrate
JP6322044B2 (ja) Ｉｉｉ−ｖ族デバイスおよびその製造方法
TWI585858B (zh) 在非平坦矽表面上之應力鬆弛緩衝層
US8242540B2 (en) Epitaxial growth of III-V compound semiconductors on silicon surfaces
US20190181228A1 (en) Forming stacked twin iii-v nano-sheets using aspect-ratio trapping techniques