TW201432811A - 使用心軸氧化製程形成鰭式場效電晶體半導體設備之鰭部的方法 - Google Patents

使用心軸氧化製程形成鰭式場效電晶體半導體設備之鰭部的方法 Download PDF

Info

Publication number
TW201432811A
TW201432811A TW102140842A TW102140842A TW201432811A TW 201432811 A TW201432811 A TW 201432811A TW 102140842 A TW102140842 A TW 102140842A TW 102140842 A TW102140842 A TW 102140842A TW 201432811 A TW201432811 A TW 201432811A
Authority
TW
Taiwan
Prior art keywords
semiconductor material
mandrel structure
forming
fins
fin
Prior art date
Application number
TW102140842A
Other languages
English (en)
Other versions
TWI511197B (zh
Inventor
Bartlomiej Jan Pawlak
Steven Bentley
Ajey Jacob
Original Assignee
Globalfoundries Us Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Globalfoundries Us Inc filed Critical Globalfoundries Us Inc
Publication of TW201432811A publication Critical patent/TW201432811A/zh
Application granted granted Critical
Publication of TWI511197B publication Critical patent/TWI511197B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

揭示於本文之一個示意方法包括：形成心軸結構於半導體基板上面，進行氧化製程以氧化該心軸結構之至少一部份以便藉此在該心軸結構上定義氧化區，移除該等氧化區以便藉此定義厚度減少之心軸結構，在該厚度減少之心軸結構上形成複數個鰭部以及進行蝕刻製程以選擇性地移除該厚度減少之心軸結構的至少一部份，以便藉此暴露該等鰭部中之每一者的至少一部份。

Description

使用心軸氧化製程形成鰭式場效電晶體半導體設備之鰭部的方法
本揭示內容大致有關於FET半導體設備的製造，且更特別的是，有關於使用新穎心軸氧化製程形成鰭式場效電晶體半導體設備以形成該設備之鰭部的各種方法。
製造諸如CPU、儲存裝置、ASIC(特殊應用積體電路)之類的先進積體電路需要根據指定的電路佈局在給定晶片區中形成大量電路元件，其中所謂金屬氧化物場效電晶體(MOSFET或FET)為一種重要的電路元件，其係實質決定積體電路的效能。習知FET(不論是NFET還是PFET)為通常包含源極區、汲極區、位於源極區和汲極區間之通道區以及位於通道區上方之閘極電極的平面設備。流過FET的電流係藉由控制施加至閘極電極的電壓來控制。例如，以NMOS設備而言，如果閘極電極沒有外加電壓，則沒有電流流過NMOS設備(忽略極小、不合需要的洩露電流)。不過，當施加適當的正電壓至閘極電極時，NMOS設備的通道區變為導電，並且通過導通的通道區允許電流在源極區、汲極區之 間流動。
為了改善FET的操作速度，以及提高FET在積體電路設備上的密度，設備設計者過去幾十年來已大幅縮減FET的實際尺寸。更特別的是，FET的通道長度已大幅減小，而得以改善切換速度以及降低FET的操作電流及電壓。不過，減小FET的通道長度也減小源極區與汲極區的距離。在有些情形下，這會減少源極與汲極的分離，使得難以有效地防止源極區及通道的電位受到汲極電位的不利影響。這有時被稱作所謂的短通道效應，其中作為主動開關之FET的特性會惡化。
對比於平面型FET，有所謂的3D設備，例如有三維結構的例示FinFET設備。更特別的是，在FinFET中，形成大致垂直地安置的鰭狀主動區，以及閘極電極圍封鰭狀主動區的兩側及上表面以形成三閘極結構，以便利用具有三維結構而不是平面結構的通道。在有些情形下，絕緣帽蓋層(例如，氮化矽)位於鰭之頂部，而FinFET設備只有雙閘極結構(只有側壁)。不同於平面型FET，在FinFET設備中，形成垂直於半導體基板之表面的通道，以便縮減半導體設備的實際大小。再者，在FinFET中，大幅減少在設備之汲極區處的接面電容，這傾向大幅減少短通道效應。當適當的電壓施加至FinFET設備的閘極電極時，鰭部的表面(以及靠近表面的內在部份)，亦即，鰭部的垂直取向側壁與上表面形成對電流傳導有貢獻的表面反轉層或容積反轉層。在FinFET設備中，“通道寬度”估計約為兩倍垂直鰭部高度加鰭部的頂面寬度，亦即，鰭部寬度。在與平面電晶體設備相同的足跡(foot-print)中可形成複數個鰭部。因此，對於給定的標定空間(plot space)或 足跡，FinFET傾向能夠產生明顯高於平面電晶體設備的驅動電流密度。另外，與平面型FET的洩露電流相比，FinFET設備在設備“關閉”後的洩露電流大幅減少，因為FinFET設備上的“鰭部”通道有優異的閘極靜電控制。簡言之，相較於平面型FET，FinFET設備的3D結構為優異的MOSFET結構，特別是在20奈米CMOS技術節點及以下者。
通常用來形成FinFET設備的一個加工流程涉及在基板中形成複數個溝槽以定義將形成STI區的區域以及定義鰭部的初始結構，以及為了簡化加工，在同一個加工作業期間，可在該基板中形成該等溝槽。在有些情形下，該等溝槽希望設計成有相同的間距(為了在微影時有更佳的解析度)以及形成有相同的深度及寬度(為了簡化加工以及各種功能要求)，其中該等溝槽的深度對於所需鰭部高度是足夠的以及深度足以允許形成有效的STI區。在形成溝槽後，形成一層絕緣材料(例如，二氧化矽)以便過填(overfill)該等溝槽。之後，進行化學機械研磨(CMP)製程以平坦化絕緣材料的上表面以及鰭部的頂面(或經圖案化之硬遮罩的頂面)。之後，進行回蝕製程(etch-back process)以使在鰭部之間的該絕緣材料層凹陷，藉此暴露對應至鰭部之最終鰭部高度的鰭部上半部。
在持續的壓力下，設備製造商生產相對於前一設備世代具有提高效能及較低生產成本的積體電路產品。因此，設備設計者花費大量的時間及努力以最大化設備效能，同時尋找降低製造成本及改善製造可靠性的方法。至於與3D設備有關者，設備設計者已耗時多年及運用各種技術以努力改善此類設備的效能 功能(performance capability)及可靠性。設備設計者目前在研究使用替代半導體材料，例如所謂的III-V族材料，以製造旨在改善此類設備之效能功能的FinFET設備，例如，致能低電壓操作。不過，整合此類替代材料於矽基板(為用於本產業的主要基板)上並非小事，因為除了其他問題以外，還包括此類材料與矽之間有很大的晶格常數差異。
本揭示內容係針對用新穎心軸氧化製程形成鰭式場效電晶體半導體設備以形成該設備之鰭部的各種方法。
為供基本理解本發明的一些態樣，提出以下簡化的總結。此總結並非本發明的窮舉式總覽。它不是想要識別本發明的關鍵或重要元件或者是描繪本發明的範疇。唯一的目的是要以簡要的形式提出一些概念作為以下更詳細之說明的前言。
本揭示內容大體針對用新穎心軸氧化製程形成FinFET半導體設備以形成該設備之鰭部的各種方法。揭示於本文之一個示意方法包括：形成具有側壁的心軸結構，進行氧化製程以氧化該心軸結構之至少一部份，藉此在該心軸結構的該等側壁上定義氧化區，移除該等氧化區，藉此定義厚度減少之心軸結構，在該厚度減少之心軸結構上形成複數個鰭部，以及進行蝕刻製程以選擇性地移除該厚度減少之心軸結構的至少一部份，藉此暴露該等鰭部中之每一者的至少一部份。
揭示於本文之另一示意方法包括：在半導體基板上方形成鰭式心軸結構，進行氧化製程以氧化該鰭式心軸結構之至少一部份，藉此在該鰭式心軸結構上定義氧化區，移除該等氧化 區，藉此定義厚度減少之鰭式心軸結構，在該厚度減少之鰭式心軸結構上形成複數個鰭部，進行蝕刻製程以選擇性地移除該厚度減少之鰭式心軸結構的至少一部份，藉此暴露該等鰭部中之每一者的至少一部份，以及在該等鰭部的暴露部份附近形成最終閘極結構。
揭示於本文之又一示意方法包括：形成由第一半導體材料構成的鰭式心軸結構於由不同於該第一半導體材料之第二半導體材料構成的半導體基板上方，進行氧化製程以氧化該鰭式心軸結構之至少一部份，藉此在該鰭式心軸結構上定義氧化半導體材料區，移除該等氧化半導體材料區，藉此定義厚度減少之鰭式心軸結構，在該厚度減少之鰭式心軸結構上形成複數個鰭部，其中該等鰭部由磊晶生長半導體材料構成，進行蝕刻製程以選擇性地移除該厚度減少之鰭式心軸結構的至少一部份，藉此暴露該等鰭部之至少一部份，以及在該等鰭部的至少一部份附近形成最終閘極結構。
10‧‧‧半導體基板
11‧‧‧半導體材料層
11A‧‧‧心軸結構
11B‧‧‧厚度減少之鰭式心軸結構
11R‧‧‧表面
12‧‧‧溝槽
16‧‧‧經圖案化之遮罩層
16S‧‧‧上表面
22‧‧‧絕緣材料層
22R‧‧‧凹陷上表面
24‧‧‧基於半導體之氧化物區
28‧‧‧半導體材料
28A‧‧‧半導體材料間隔體/鰭部
30‧‧‧絕緣材料層
30R‧‧‧凹陷表面
40‧‧‧最終閘極結構
40A‧‧‧示意閘極絕緣層
40B‧‧‧示意閘極電極
100‧‧‧新穎FinFET半導體設備
A‧‧‧參考FinFET半導體設備
B‧‧‧半導體基板
C‧‧‧鰭部
D‧‧‧閘極電極
E‧‧‧側壁間隔體
F‧‧‧閘極帽蓋層
參考以下結合附圖的說明可明白本揭示內容，其中類似的元件係以相同的元件符號表示。
第1A圖至第1L圖圖示揭示於本文用新穎心軸氧化製程形成FinFET半導體設備以形成該設備之鰭部的各種示意方法。
儘管本發明容易做成各種修改及替代形式，本文仍以附圖為例圖示幾個本發明的特定具體實施例且詳述其中的細節。不過，應瞭解本文所描述的特定具體實施例不是想要把本發明限定成本文所揭示的特定形式，反而是，本發明是要涵蓋落入由隨附申請 專利範圍定義之本發明精神及範疇內的所有修改、等價及替代性陳述。
以下描述本發明的各種示意具體實施例。為了清楚說明，本專利說明書沒有描述實際具體實作的所有特徵。當然，應瞭解，在開發任一此類的實際具體實施例時，必需做許多與具體實作有關的決策以達成開發人員的特定目標，例如遵循與系統相關及商務有關的限制，這些都會隨著每一個具體實作而有所不同。此外，應瞭解，此類開發即複雜又花時間，但對本技術領域一般技術人員而言在閱讀本揭示內容後仍將是例行工作。
此時以參照附圖來描述本發明。示意圖示於附圖的各種結構、系統及裝置係僅供解釋以及避免熟諳此技術領域者所習知的細節混淆本發明。儘管如此，仍納入附圖用來描述及解釋本揭示內容的示意實施例。應使用與相關技術領域技術人員所熟悉之意思一致的方式理解及解釋用於本文的字彙及片語。本文沒有特別定義的術語或片語(亦即，與熟諳此技術領域者所理解之普通慣用意思不同的定義)是想要用術語或片語的一致用法來暗示。在這個意義上，希望術語或片語具有特定的意思時(亦即，不同於熟諳此技術領域者所理解的意思)，則會在本專利說明書中以直接明白地提供特定定義的方式清楚地陳述用於該術語或片語的特定定義。
本揭示內容針對用新穎心軸氧化製程形成FinFET半導體設備以形成該設備之鰭部的各種方法。熟諳此技術領域者在讀完本申請案後會了解，本發明方法可應用於各種設備，包括 但不限於：邏輯設備、記憶設備、等等，以及揭示於本文的方法可用來形成N型或P型半導體設備。此時參考附圖更詳述地描述揭示於本文之方法及設備的各種示意具體實施例。
第1A圖的透視圖圖示形成於半導體基板B上方的參考FinFET半導體設備A。設備A包含複數個鰭部C、閘極電極D、側壁間隔體E以及閘極帽蓋層F。第1A圖圖示本文所揭示之設備可繪於以下附圖所示之各種橫截面圖的位置。更特別的是，視線“X-X”為沿著與閘極電極D之長軸平行之方向(亦即，閘極寬度方向)穿過閘極電極D的剖面線。鰭部C中被閘極電極D覆蓋的部份為FinFET設備A的通道區。視線“Y-Y”為沿著橫亙鰭部C之長軸之方向穿過鰭部C(在閘極電極D及間隔體E之外)的剖面線，亦即，穿過會變成設備之源極/汲極區的鰭部C。在習知加工流程中，藉由執行一個或多個磊晶生長製程，鰭部C中位於源極/汲極區中的部份可增加尺寸，甚至併在一起(未圖示於第1A圖)。在設備之源極/汲極區中增加鰭部C之大小或合併鰭部C的方法是要減少源極/汲極區的電阻或在通道區中誘發拉伸或壓縮應力。應瞭解，提供第1A圖只是用來圖示可繪於以下附圖之各種橫截面圖的位置，而有許多描述於下文的態樣未圖示於第1A圖以便不使第1A圖中所描繪的設備A過於複雜。
第1B圖至第1L圖圖示揭示於本文之新穎FinFET半導體設備100的各種示意具體實施例，以及製作FinFET設備100的各種方法。設備100可為N型設備或者是P型設備，以及可用所謂“先形成閘極(gate-first)”或者是“取代閘極”(“後形成閘極(gate-last)”)的技術來形成它的閘極結構。在附圖中，設 備100圖示成其係形成於由第一半導體材料(例如，矽等等)構成的半導體基板10之上。示意基板10可為塊狀半導體基板，或可為所謂SOI(絕緣體上覆矽)基板或所謂SGOI(絕緣體上覆矽鍺)基板的主動層。因此，應瞭解，用語“基板”、“半導體基板”或“半導體基板”涵蓋所有半導體材料以及該等半導體材料的所有形式。在基板10中可形成溝槽隔離結構(未圖示)以界定設備100會在此形成的主動區。當然，熟諳此技術領域者在讀完本申請案後會了解，該隔離結構可在形成設備100的各種鰭部(如下述)之前或之後形成。
在圖示於第1B圖的製造點，在一個示意具體實施例中，基板10上已形成一層半導體材料11及經圖案化之遮罩層16。在一個示意具體實施例中，該層半導體材料11可由與基板10之半導體材料不同的半導體材料構成。例如，在基板10為矽的情形下，該層半導體材料11可為一層矽鍺、鍺、磷化銦、砷化銦、砷化鎵等等，以及藉由進行磊晶生長製程可形成於基板10上。在一個示意具體實施例中，該層半導體材料11可具有約10至100奈米的厚度，然而它的厚度可隨著特定應用而有所不同。
經圖圖案化之遮罩層16可為經圖案化之硬遮罩層，以及可用習知的沉積、微影及蝕刻技術形成。希望經圖案化之遮罩層16在本質上有代表性，因為它可由各種材料構成，例如，光阻材料、氮化矽、氮氧化矽、二氧化矽等等。此外，經圖案化之遮罩層16可由多層材料構成，例如，形成於該層半導體材料11上的墊氧化物層(pad oxide layer，未圖示)以及形成於該墊氧化物層上的氮化矽層(未圖示)。因此，經圖案化之遮罩層16的特 定形式及組合物及其製作方法應不被視作本發明的限制。在經圖案化之遮罩層16由一個或多個硬遮罩層構成的情形下，藉由進行各種習知加工技術可形成該等諸層，例如化學氣相沉積(CVD)製程、原子層沉積(ALD)製程、磊晶沉積製程(EPI)、或該等製程的電漿增強版，而且該(等)層的厚度可隨著特定應用而有所不同。在一個示意具體實施例中，經圖案化之遮罩層16為氮化矽之硬遮罩層，其形成係初始藉由進行CVD製程以沉積一層氮化矽，然後用習知側壁圖像轉印技術及/或光微影技術的圖案化該層氮化矽以及進行習知蝕刻技術。
接下來，如第1C圖所示，通過經圖案化之遮罩層16對於該層半導體材料11進行一個或多個乾或濕蝕刻製程以形成複數個溝槽12。在此實施例中，該蝕刻製程在基板10上中止。此蝕刻製程導致定義出複數個心軸結構11A，以及在此特定具體實施例中，定義出為各自由該層半導體材料11之一部份構成的鰭式心軸結構。在示意實施例中，心軸結構11A都有實質垂直取向的側壁。溝槽12及心軸結構11A的整體大小、形狀及組構可隨著特定應用而有所不同。溝槽12的深度及寬度以及鰭式心軸結構11A的高度及寬度可隨著特定應用而有所不同。在一個示意具體實施例中，基於當今的技術，溝槽12的寬度可約在10至40奈米之間。在一些具體實施例中，鰭式心軸結構11A可具有約在20至60奈米之間的寬度。可形成有任何所欲間距的鰭式心軸結構11A。在圖示於附圖的示意實施例中，溝槽12及鰭式心軸結構11A都有一致的大小及形狀。不過，溝槽12及鰭式心軸結構11A可以不需要有一致的大小及形狀以實施揭示於本文之本發明的至少一 些態樣。揭示於本文的實施例中，溝槽12圖示成已用導致溝槽12示意圖示具有大體矩形組構及實質垂直側壁的非等向性蝕刻製程形成。在實際真實設備中，溝槽12的側壁可能有點向內變尖，但此組構未圖示於附圖。在有些情形下，溝槽12可能有靠近溝槽12底部的凹角型輪廓(reentrant profile)。相較於用非等向性蝕刻製程形成有大致矩形組構的溝槽12，如果藉由進行濕蝕刻製程來形成溝槽12，溝槽12可能傾向有更圓的組構或非線性組構。因此，溝槽12的大小及組構及其製作方式不應被視作本發明的限制。為了便於揭示，以下附圖只圖示實質矩形的溝槽12。
第1D圖圖示在已進行數個加工作業之後的設備100。首先，在設備100上形成一層絕緣材料22以便過填溝槽12。該層絕緣材料22可由各種不同的材料(例如，二氧化矽、氮化矽、氮氧化矽或常用於半導體製造工業等等的任何其他介電材料)或彼等之多層等等構成，以及可藉由進行各種技術來形成，例如，CVD等等。接下來，用經圖案化之遮罩層16作為研磨中止層，進行一個或多個化學機械研磨(CMP)製程以平坦化該層絕緣材料22的上表面。在該CMP製程後，該層絕緣材料22的上表面與經圖案化之遮罩層16的上表面16S實質一樣高。繼續參考第1D圖，隨後對於該經平坦化之絕緣材料22層進行蝕刻製程以減少它的厚度，藉此導致該層絕緣材料有凹陷上表面22R。絕緣材料22層的凹陷表面22R暴露部份鰭式心軸結構11A供進一步加工。鰭式心軸結構11A在此製程露出的數量或高度可隨著特定應用而有所不同，以及在一個示意具體實施例中，可約在30至50奈米之間。
然後，如第1E圖所示，進行氧化製程以形成基於半 導體之氧化物區24於鰭式心軸結構11A的暴露部份上。在該層半導體材料11(第11圖)由鍺構成的情形下，基於半導體之氧化物區24可由氧化鍺構成。在一個示意具體實施例中，基於半導體之氧化物區24可具有約4至12奈米的橫向厚度或寬度，然而基於半導體之氧化物區24的厚度可隨著特定應用以及設備100之最終鰭部結構的所欲寬度而有所不同，以下會有更完整的描述。
接下來，如第1F圖所示，進行蝕刻製程(例如，濕蝕刻製程)以移除基於半導體之氧化物區24。此製程導致形成厚度減少之鰭式心軸結構11B，其中原始鰭式心軸結構11A之暴露部份之寬度或厚度的減少數量大約對應至基於半導體之氧化物區24的兩倍寬度或厚度。厚度減少之鰭式心軸結構11B的最終厚度或橫向寬度可隨著特定應用而有所不同，例如，可具有約10至40奈米的厚度，這取決於原始鰭式心軸結構11A的寬度或厚度以及基於半導體之氧化物區24的寬度或厚度。
第1G圖圖示半導體材料28已磊晶生長於厚度減少之鰭式心軸結構11B上之後的設備。一般而言，半導體材料28可由可對於厚度減少之鰭式心軸結構11B之材料選擇性地加以蝕刻的半導體材料構成。在一個示意具體實施例中，半導體材料28可為III-V族材料、砷化鎵銦(InGaAs)、砷化鎵、砷化銦、銻化鎵、砷化銻銦(InSbAs)等等。在有些情形下，半導體材料28可由與用於基板10及該層半導體材料11之半導體材料不同的半導體材料製成。半導體材料28本質上可能是或不是鑽石形狀或其他不規則形狀，這取決於厚度減少之鰭式心軸結構11B的結晶結構。在一個特定具體實施例中，生長足夠的半導體材料28，使得半導體材 料28實際併在一起，其方式與圖示於附圖者類似或稍微不同。合併的程度及形狀取決於特定半導體材料之各種晶面的生長條件及相對生長動力學。
接下來，如第1H圖所示，通過經圖案化之遮罩層16進行非等向性蝕刻製程，以移除半導體材料28中不被經圖案化之遮罩層16保護的部份。此非等向性蝕刻製程導致定義出會變成最終FinFET設備100之鰭部的複數個半導體材料間隔體/鰭部28A。應注意，在此蝕刻製程完成後，鰭部28A都位在經圖案化之遮罩層16之部份下。如圖示，在一個示意具體實施例中，半導體材料間隔體/鰭部28A的橫向寬度或厚度大約對應至基於半導體之氧化物區24的橫向寬度或厚度(第1E圖)。
第1I圖圖示在進行一個或多個蝕刻製程以對於周遭結構選擇性地移除經圖案化之遮罩層16之後的設備100。
接下來，如第1H圖所示，進行蝕刻製程(例如，定時之濕或乾蝕刻製程)以移除厚度減少之鰭式心軸結構11B相對於半導體材料間隔體/鰭部28A的部份。如圖示，在一些具體實施例中，以比整個移除厚度減少之鰭式心軸結構11B還短的持續時間，進行該蝕刻製程，例如，在凹陷步驟後，厚度減少之鰭式心軸結構11B的表面11R可位在絕緣材料22層的凹陷表面22R上方約10至40奈米。
第1K圖圖示在進行數個加工作業之後的設備100。首先，在設備100上形成一層絕緣材料30以便過填在半導體材料間隔體/鰭部28A之間的空間或溝槽。該層絕緣材料30可由各種不同的材料(例如，二氧化矽、氮化矽、氮氧化矽或常用於半導體 製造工業等的任何其他介電材料)或彼等之多層等等構成，以及可藉由進行各種技術來形成，例如CVD、ALD等等。接下來，用半導體材料間隔體/鰭部28A作為研磨中止層，進行一個或多個化學機械研磨(CMP)製程以平坦化絕緣材料30層的上表面。在該CMP製程後，該層絕緣材料30的上表面與半導體材料間隔體/鰭部28A的上表面實質一樣高。繼續參考第1K圖，隨後對於該經平坦化之絕緣材料30層進行蝕刻製程以減少它的厚度，藉此導致該層絕緣材料30有凹陷表面30R。絕緣材料30層的凹陷表面30R有效地界定鰭部28A的最終高度，這可隨著特定應用而有所不同，以及在一個示意具體實施例中，可約在30至50奈米之間。
接下來，如第1L圖所示，用眾所周知的技術(亦即，先形成閘極或後形成閘極技術)在設備100上形成最終閘極結構40。在使用先形成閘極製造技術的一個示意具體實施例中，示意圖示之閘極結構40包含示意閘極絕緣層40A與示意閘極電極40B。也在示意閘極電極40B上方形成示意閘極帽蓋層(未圖示)。閘極絕緣層40A可由各種不同的材料構成，例如二氧化矽、所謂的高k(k大於7)絕緣材料(其中k為相對電介質常數)、等等。閘極絕緣層40A的厚度也可隨著特定應用而有所不同，例如，可具有約1至2奈米的物理厚度。同樣，閘極電極40B也可由各種導電材料構成，例如多晶矽或非晶矽，或可由用作為閘極電極40B的一層或多層金屬層構成。熟諳此技術領域者在讀完本申請案後會了解，圖示於附圖之設備100的閘極結構40(亦即，閘極絕緣層40A與閘極電極40B)旨在代表其本質。亦即，閘極結構40可由各種不同的材料構成，以及它可具有各種組構。在一個示意具體實 施例中，可進行熱氧化製程以形成由基於半導體之氧化物材料構成的閘極絕緣層40A，例如氧化鍺、二氧化矽、高k絕緣材料層、氧化鋁等等。之後，閘極材料40B與閘極帽蓋層材料(未圖示)可沉積於設備100上方以及可用習知光微影及蝕刻技術加以圖案化。在另一示意具體實施例中，可進行保形CVD或ALD製程以形成由氧化鉿構成的閘極絕緣層40A。之後，在設備100上方可沉積一層或多層金屬層(會變成閘極電極40B)與閘極帽蓋層材料(未圖示)，例如，氮化矽。
在此時，可進行傳統製造技術以完成設備100的製造。例如，可形成由諸如氮化矽之類構成與最終閘極結構40鄰接的側壁間隔體(未圖示)。在形成該間隔體後，若需要，可進行磊晶生長製程以在鰭部28A中位在間隔體外的部份上形成附加半導體材料(未圖示)。然後，用傳統技術在設備上方可形成附加接觸及金屬化層。
熟諳此技術領域者在讀完本申請案後應瞭解，揭示於本文的方法係廣泛地針對形成FinFET設備之鰭部的各種方法，其係藉由氧化心軸結構的側壁，移除該心軸結構的氧化部份，藉此定義厚度減少之心軸結構，在該厚度減少之心軸結構上形成複數個鰭部以及進行蝕刻製程以選擇性地移除該厚度減少之心軸結構的至少一部份，藉此暴露該等鰭部中之每一者的至少一部份。在示意實施例中，該心軸結構係藉由在半導體材料中形成複數個溝槽來形成的鰭狀心軸結構11A，但是本發明不應被視為受限於本文所揭示的示意實施例。亦即，該心軸結構可形成於半導體基板中或上方，以及它不需要具有本文所描述的示意鰭狀結 構。例如，在一個具體實施例中，該心軸可直接形成於基板中，以及可省略形成額外的半導體材料層，亦即，層11。然後，如上述，可加工形成於基板中的心軸結構，亦即，氧化鰭狀心軸的側壁，移除該等氧化區以定義厚度減少之心軸，生長半導體材料於厚度減少之心軸的側壁上、等等。
以上所揭示的特定具體實施例均僅供圖解說明，因為熟諳此技術領域者在受益於本文的教導後顯然可以不同但等價的方式來修改及實施本發明。例如，可用不同的順序完成以上所提出的製程步驟。此外，除非在以下申請專利範圍有提及，不希望本發明受限於本文所示之構造或設計的細節。因此，顯然可改變或修改以上所揭示的特定具體實施例而所有此類變體都被認為仍然是在本發明的範疇與精神內。因此，本文提出以下的申請專利範圍尋求保護。
10‧‧‧半導體基板
11A‧‧‧心軸結構
11B‧‧‧厚度減少之鰭式心軸結構
11R‧‧‧表面
22‧‧‧絕緣材料層
22R‧‧‧凹陷上表面
28A‧‧‧半導體材料間隔體/鰭部
100‧‧‧新穎FinFET半導體設備

Claims (39)

  1. 一種形成設備的方法，係包含：形成具有側壁的心軸結構；進行氧化製程，以氧化該心軸結構之至少一部份，藉此在該心軸結構的該等側壁上定義氧化區；移除該等氧化區，藉此定義厚度減少之心軸結構；形成複數個鰭部於該厚度減少之心軸結構上；以及進行蝕刻製程，以選擇性地移除該厚度減少之心軸結構的至少一部份，以便藉此暴露該等鰭部中之每一者的至少一部份。
  2. 如申請專利範圍第1項所述之方法，更包括：在該等鰭部之該等暴露部份的至少一部份附近形成最終閘極結構。
  3. 如申請專利範圍第1項所述之方法，其中，形成該心軸結構包括：在半導體材料中，藉由蝕刻複數個溝槽而形成鰭狀心軸結構。
  4. 如申請專利範圍第1項所述之方法，其中，在由矽、鍺或矽鍺構成的半導體基板上方形成該心軸結構。
  5. 如申請專利範圍第4項所述之方法，其中，該等鰭部由III-V族材料、砷化鎵銦、砷化鎵、砷化銦、或砷化銻銦中之一者構成。
  6. 如申請專利範圍第1項所述之方法，其中，該心軸結構與該等鰭部由不同的半導體材料構成。
  7. 如申請專利範圍第1項所述之方法，其中，在由矽、鍺或矽鍺構成的半導體基板中形成該心軸結構。
  8. 如申請專利範圍第1項所述之方法，其中，形成該複數個鰭部於該厚度減少之心軸結構上包括：形成磊晶生長半導體材料於該厚度減少之心軸結構上；以及對於該磊晶生長半導體材料進行非等向性蝕刻製程，藉此在該厚度減少之心軸結構上定義由該磊晶生長半導體材料構成的該複數個鰭部。
  9. 如申請專利範圍第1項所述之方法，其中，該等側壁為實質垂直取向之側壁。
  10. 一種形成設備的方法，係包含：在第一半導體材料上方形成經圖案化之遮罩層；通過該經圖案化之遮罩層，進行至少一個第一蝕刻製程，以形成由該第一半導體材料構成的心軸結構，該心軸結構具有側壁；進行氧化製程，以氧化該心軸結構之至少一部份，藉此在該心軸結構的該等側壁上定義氧化區；進行至少一個第二蝕刻製程，以移除該等氧化區，藉此定義厚度減少之心軸結構；在該厚度減少之心軸結構上形成第二半導體材料，該第二半導體材料係與該第一半導體材料不同；通過該經圖案化之遮罩層，進行至少一個第三蝕刻製程，以移除該第二半導體材料之部份，以便藉此定義由該第二半導體材料構成的複數個鰭部於該厚度減少之心軸結構上；以及進行至少一個第四蝕刻製程，以選擇性地移除該厚度減少 之心軸結構的至少一部份，以便藉此暴露該等鰭部中之每一者的至少一部份。
  11. 如申請專利範圍第10項所述之方法，其中，在進行該至少一個第三蝕刻製程後，該複數個鰭部係位在該經圖案化之遮罩層之部份下方。
  12. 一種形成設備的方法，係包含：在半導體基板上方形成鰭式心軸結構；進行氧化製程，以氧化該鰭式心軸結構之至少一部份，藉此在該鰭式心軸結構上定義氧化區；移除該等氧化區，藉此定義厚度減少之鰭式心軸結構；在該厚度減少之鰭式心軸結構上形成複數個鰭部；以及進行蝕刻製程，以選擇性地移除該厚度減少之鰭式心軸結構的至少一部份，以便藉此暴露該等鰭部中之每一者之至少一部份。
  13. 如申請專利範圍第12項所述之方法，更包括：在該等鰭部之該等暴露部份的至少一部份附近形成最終閘極結構。
  14. 如申請專利範圍第12項所述之方法，其中，該半導體基板由矽構成，以及該鰭式心軸結構由矽、鍺或矽鍺化合物中之一者構成，以及該等鰭部由III-V族材料、砷化鎵銦、砷化鎵、砷化銦或砷化銻銦中之一者構成。
  15. 如申請專利範圍第13項所述之方法，其中，該最終閘極結構包含由高k絕緣材料構成的閘極絕緣層，以及由至少一層金屬構成的閘極電極。
  16. 如申請專利範圍第13項所述之方法，其中，該最終閘極結構 包含由氧化物構成的閘極絕緣層，以及由多晶矽構成的閘極電極。
  17. 如申請專利範圍第12項所述之方法，其中，形成該鰭式心軸結構包括：在該半導體基板上方形成第一半導體材料的第一層；在該第一半導體材料之該第一層上方形成經圖案化之遮罩層；以及通過該經圖案化之遮罩層，進行至少一個第一蝕刻製程，藉此在該第一半導體材料之該第一層中形成複數個隔開溝槽，藉此定義由該第一半導體材料構成的該鰭式心軸結構。
  18. 如申請專利範圍第17項所述之方法，其中，該基板由與該第一半導體材料不同的第二半導體材料構成。
  19. 如申請專利範圍第12項所述之方法，其中，移除該等氧化區包括：進行濕蝕刻製程或乾蝕刻製程，以移除該等氧化區。
  20. 如申請專利範圍第12項所述之方法，其中，在該厚度減少之鰭式心軸結構上形成該複數個鰭部包括：在該厚度減少之鰭式心軸結構上形成磊晶生長半導體材料；以及通過經圖案化之遮罩層，對於該磊晶生長半導體材料進行非等向性蝕刻製程，藉此在該厚度減少之鰭式心軸結構上定義由該磊晶生長半導體材料構成的該複數個鰭部。
  21. 如申請專利範圍第12項所述之方法，其中，進行該蝕刻製程以選擇性地移除該厚度減少之鰭式心軸結構之至少一部份以便藉此暴露該等鰭部中之每一者之至少一部份包括：進行定時 蝕刻製程。
  22. 一種形成設備的方法，係包含：形成由第一半導體材料構成的鰭式心軸結構於由與該第一半導體材料不同之第二半導體材料構成的半導體基板上方；進行氧化製程，以氧化該鰭式心軸結構之至少一部份，藉此在該鰭式心軸結構上定義氧化半導體材料區；移除該等氧化半導體材料區，藉此定義厚度減少之鰭式心軸結構；在該厚度減少之鰭式心軸結構上形成複數個鰭部，該等鰭部由磊晶生長半導體材料構成；進行蝕刻製程，以選擇性地移除該厚度減少之鰭式心軸結構的至少一部份，以便藉此暴露該等鰭部中之每一者之至少一部份；以及在該等鰭部之該等暴露部份的至少一部份附近形成最終閘極結構。
  23. 如申請專利範圍第22項所述之方法，其中，該半導體基板由矽構成，以及該鰭式心軸結構由矽、鍺或矽鍺化合物中之一者構成，以及該等鰭部由III-V族材料、砷化鎵銦、砷化鎵、砷化銦或砷化銻銦中之一者構成。
  24. 如申請專利範圍第22項所述之方法，其中，該磊晶生長半導體材料為與該第一及該第二半導體材料不同的半導體材料。
  25. 如申請專利範圍第22項所述之方法，其中，形成該鰭式心軸結構包括：在該半導體基板上方形成該第一半導體材料的第一層； 在該第一半導體材料之該第一層上方形成經圖案化之遮罩層；以及通過該經圖案化之遮罩層，進行至少一個第一蝕刻製程，藉此在該第一半導體材料之該第一層中形成複數個隔開溝槽，藉此定義由該第一半導體材料構成的該鰭式心軸結構。
  26. 如申請專利範圍第22項所述之方法，其中，移除該等氧化半導體材料區包括：進行濕蝕刻製程或乾蝕刻製程，以移除該等氧化半導體材料區。
  27. 如申請專利範圍第22項所述之方法，其中，在該厚度減少之鰭式心軸結構上形成該複數個鰭部包括：在該厚度減少之鰭式心軸結構上形成該磊晶生長半導體材料；以及通過經圖案化之遮罩層，對於該磊晶生長半導體材料進行非等向性蝕刻製程，藉此在該厚度減少之鰭式心軸結構上定義由該磊晶生長半導體材料構成的該複數個鰭部。
  28. 如申請專利範圍第22項所述之方法，其中，進行該蝕刻製程以選擇性地移除該厚度減少之鰭式心軸結構之至少一部份以便藉此暴露該等鰭部中之每一者之至少一部份包括：進行定時蝕刻製程。
  29. 一種形成設備的方法，係包含：形成第一半導體材料的第一層於由與該第一半導體材料不同之第二半導體材料構成的半導體基板上方；形成經圖案化之遮罩層於該第一半導體材料之該第一層上方； 通過該經圖案化之遮罩層，進行至少一個第一蝕刻製程，藉此在該第一半導體材料之該層中形成複數個隔開溝槽，藉此定義由該第一半導體材料構成的鰭式心軸結構；形成一層絕緣材料於該基板上方以及於該等隔開溝槽中，該絕緣材料層具有暴露該鰭式心軸結構之一部份的上表面；進行氧化製程，以氧化該鰭式心軸結構之該暴露部份，藉此在該鰭式心軸結構上定義氧化半導體材料區；移除該等氧化半導體材料區，藉此定義厚度減少之鰭式心軸結構；在存在該經圖案化之遮罩層下，形成磊晶生長半導體材料於該厚度減少之鰭式心軸結構上；通過該經圖案化之遮罩層，對於該磊晶生長半導體材料進行非等向性蝕刻製程，藉此定義由該磊晶生長半導體材料構成的複數個鰭部於該厚度減少之鰭式心軸結構上；移除該經圖案化之遮罩層；進行蝕刻製程，以選擇性地移除該厚度減少之鰭式心軸結構的至少一部份，以便藉此暴露該等鰭部中之每一者之至少一部份；以及在該等鰭部之該等暴露部份的至少一部份附近形成最終閘極結構。
  30. 如申請專利範圍第29項所述之方法，其中，該第一半導體材料由矽鍺構成，該第二半導體材料由矽構成，以及該磊晶生長半導體材料由下列之其中一者構成：III-V族材料、砷化鎵銦、 砷化鎵、砷化銦或砷化銻銦。
  31. 如申請專利範圍第29項所述之方法，其中，該磊晶生長半導體材料為與該第一及該第二半導體材料不同的半導體材料。
  32. 如申請專利範圍第29項所述之方法，其中，該經圖案化之遮罩層由氮化矽構成。
  33. 一種形成設備的方法，係包含：在由半導體材料構成之基板中形成複數個隔開溝槽，藉此定義由該半導體材料構成的心軸結構；進行氧化製程，以氧化該心軸結構之至少一部份，藉此在該心軸結構上定義氧化區；移除該等氧化區，藉此定義厚度減少之心軸結構；形成複數個鰭部於該厚度減少之心軸結構上；以及進行蝕刻製程，以選擇性地移除該厚度減少之心軸結構的至少一部份，以便藉此暴露該等鰭部中之每一者的至少一部份。
  34. 如申請專利範圍第33項所述之方法，其中，形成該心軸結構包括：形成經圖案化之遮罩層於該基板上方；以及通過該經圖案化之遮罩層，進行至少一個第一蝕刻製程，藉此形成該複數個隔開溝槽。
  35. 如申請專利範圍第33項所述之方法，其中，形成該複數個鰭部於該厚度減少之心軸結構上包括：形成磊晶生長半導體材料於該厚度減少之心軸結構上；以及 通過經圖案化之遮罩層，對於該磊晶生長半導體材料進行非等向性蝕刻製程，藉此在該厚度減少之心軸結構上定義由該磊晶生長半導體材料構成的該複數個鰭部。
  36. 如申請專利範圍第33項所述之方法，其中，進行該蝕刻製程以選擇性地移除該厚度減少之心軸結構之至少一部份以便藉此暴露該等鰭部中之每一者之至少一部份包括：進行定時蝕刻製程。
  37. 如申請專利範圍第33項所述之方法，其中，該心軸結構為鰭狀心軸結構。
  38. 一種形成設備的方法，係包含：形成經圖案化之遮罩層於由第一半導體材料構成的基板上方；進行至少一個第一蝕刻製程，以在該基板中形成複數個隔開溝槽，該等溝槽定義由該第一半導體材料構成的心軸結構；進行氧化製程，以氧化該心軸結構之至少一部份，藉此在該心軸結構上定義氧化區；進行至少一個第二蝕刻製程，以移除該等氧化區，藉此定義厚度減少之心軸結構；在該厚度減少之心軸結構上形成第二半導體材料，該第二半導體材料係與該第一半導體材料不同；通過該經圖案化之遮罩層，進行至少一個第三蝕刻製程，以移除該第二半導體材料的數個部份，以便藉此定義由該第二半導體材料構成的複數個鰭部於該厚度減少之心軸結構上；以及 進行至少一個第四蝕刻製程，以選擇性地移除該厚度減少之心軸結構的至少一部份，以便藉此暴露該等鰭部中之每一者的至少一部份。
  39. 如申請專利範圍第38項所述之方法，其中，在進行該至少一個第三蝕刻製程後，該複數個鰭部係位在該經圖案化之遮罩層之部份下方。
TW102140842A 2013-02-01 2013-11-11 使用心軸氧化製程形成鰭式場效電晶體半導體設備之鰭部的方法 TWI511197B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/757,069 US8716156B1 (en) 2013-02-01 2013-02-01 Methods of forming fins for a FinFET semiconductor device using a mandrel oxidation process

Publications (2)

Publication Number Publication Date
TW201432811A true TW201432811A (zh) 2014-08-16
TWI511197B TWI511197B (zh) 2015-12-01

Family

ID=50552776

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102140842A TWI511197B (zh) 2013-02-01 2013-11-11 使用心軸氧化製程形成鰭式場效電晶體半導體設備之鰭部的方法

Country Status (6)

Country Link
US (1) US8716156B1 (zh)
KR (1) KR101504311B1 (zh)
CN (1) CN103972100B (zh)
DE (1) DE102014201625B4 (zh)
SG (1) SG2014003149A (zh)
TW (1) TWI511197B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI710003B (zh) * 2016-03-30 2020-11-11 美商英特爾公司 形貌特徵之自我對準堆積之技術
TWI744255B (zh) * 2015-11-30 2021-11-01 台灣積體電路製造股份有限公司 半導體結構的製造方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140035069A1 (en) * 2011-06-04 2014-02-06 Avalanche Technology Inc. Field effect transistor having a trough channel
US8987835B2 (en) * 2012-03-27 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with a buried semiconductor material between two fins
US9634000B2 (en) * 2013-03-14 2017-04-25 International Business Machines Corporation Partially isolated fin-shaped field effect transistors
US9178043B2 (en) * 2013-06-21 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Non-planar transistors with replacement fins and methods of forming the same
US9054218B2 (en) * 2013-08-07 2015-06-09 International Business Machines Corporation Method of manufacturing a FinFET device using a sacrificial epitaxy region for improved fin merge and FinFET device formed by same
US9412603B2 (en) * 2013-11-19 2016-08-09 Applied Materials, Inc. Trimming silicon fin width through oxidation and etch
US9064901B1 (en) * 2013-12-23 2015-06-23 International Business Machines Corporation Fin density control of multigate devices through sidewall image transfer processes
US9236474B2 (en) 2014-02-21 2016-01-12 Stmicroelectronics, Inc. Method to form strained channel in thin box SOI structures by elastic strain relaxation of the substrate
US9660080B2 (en) 2014-02-28 2017-05-23 Stmicroelectronics, Inc. Multi-layer strained channel FinFET
US9530777B2 (en) * 2014-03-04 2016-12-27 Stmicroelectronics, Inc. FinFETs of different compositions formed on a same substrate
US9755033B2 (en) * 2014-06-13 2017-09-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming vertical structure
US9209279B1 (en) * 2014-09-12 2015-12-08 Applied Materials, Inc. Self aligned replacement fin formation
US10269791B2 (en) 2015-03-16 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Field-effect transistors having transition metal dichalcogenide channels and methods of manufacture
US10269968B2 (en) * 2015-06-03 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including fin structures and manufacturing method thereof
US9583623B2 (en) 2015-07-31 2017-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including fin structures disposed over buffer structures and manufacturing method thereof
US9679809B1 (en) * 2016-03-22 2017-06-13 Globalfoundries Inc. Method of forming self aligned continuity blocks for mandrel and non-mandrel interconnect lines
US9953883B2 (en) 2016-04-11 2018-04-24 Samsung Electronics Co., Ltd. Semiconductor device including a field effect transistor and method for manufacturing the same
KR102514505B1 (ko) * 2016-04-11 2023-03-29 삼성전자주식회사 반도체 소자의 제조 방법
EP3300117B1 (en) 2016-09-22 2024-07-17 IMEC vzw Method for manufacturing a high aspect ratio channel semiconductor device
US9899515B1 (en) 2016-10-31 2018-02-20 International Business Machines Corporation Fabrication of a pair of vertical fin field effect transistors having a merged top source/drain
TWI604569B (zh) * 2016-11-15 2017-11-01 新唐科技股份有限公司 半導體裝置及其形成方法
US10163914B2 (en) * 2017-03-08 2018-12-25 Globalfoundries Inc. Method of reducing fin width in FinFET SRAM array to mitigate low voltage strap bit fails
US10062577B1 (en) * 2017-07-11 2018-08-28 United Microelectronics Corp. Method of fabricating III-V fin structures and semiconductor device with III-V fin structures
KR102466356B1 (ko) 2017-08-30 2022-11-15 삼성전자주식회사 반도체 소자 및 그 제조방법
US10790380B2 (en) 2017-10-20 2020-09-29 Mediatek Inc. Semiconductor chip and manufacturing method thereof
US10424482B2 (en) 2017-12-19 2019-09-24 International Business Machines Corporation Methods and structures for forming a tight pitch structure
US10930767B2 (en) * 2018-07-16 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-like field effect transistor patterning methods for achieving fin width uniformity
CN112151448B (zh) * 2019-06-28 2023-05-26 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6967351B2 (en) 2001-12-04 2005-11-22 International Business Machines Corporation Finfet SRAM cell using low mobility plane for cell stability and method for forming
US6995412B2 (en) 2002-04-12 2006-02-07 International Business Machines Corporation Integrated circuit with capacitors having a fin structure
US6989308B2 (en) 2004-03-11 2006-01-24 International Business Machines Corporation Method of forming FinFET gates without long etches
US7259420B2 (en) 2004-07-28 2007-08-21 International Business Machines Corporation Multiple-gate device with floating back gate
US7102181B1 (en) 2005-04-22 2006-09-05 International Business Machines Corporation Structure and method for dual-gate FET with SOI substrate
US20070018239A1 (en) 2005-07-20 2007-01-25 International Business Machines Corporation Sea-of-fins structure on a semiconductor substrate and method of fabrication
US7510939B2 (en) 2006-01-31 2009-03-31 International Business Machines Corporation Microelectronic structure by selective deposition
EP1987541A1 (en) * 2006-02-13 2008-11-05 Nxp B.V. Double-gate semiconductor devices having gates with different work functions and methods of manufacture thereof
US7517764B2 (en) 2006-06-29 2009-04-14 International Business Machines Corporation Bulk FinFET device
US7691690B2 (en) * 2007-01-12 2010-04-06 International Business Machines Corporation Methods for forming dual fully silicided gates over fins of FinFet devices
US20090001470A1 (en) 2007-06-26 2009-01-01 Anderson Brent A Method for forming acute-angle spacer for non-orthogonal finfet and the resulting structure
US20090124097A1 (en) * 2007-11-09 2009-05-14 International Business Machines Corporation Method of forming narrow fins in finfet devices with reduced spacing therebetween
US8039326B2 (en) 2009-08-20 2011-10-18 Globalfoundries Inc. Methods for fabricating bulk FinFET devices having deep trench isolation
US7947589B2 (en) 2009-09-02 2011-05-24 Freescale Semiconductor, Inc. FinFET formation with a thermal oxide spacer hard mask formed from crystalline silicon layer
US8324036B2 (en) * 2009-11-09 2012-12-04 International Business Machines Corporation Device having and method for forming fins with multiple widths for an integrated circuit
US8466034B2 (en) * 2010-03-29 2013-06-18 GlobalFoundries, Inc. Method of manufacturing a finned semiconductor device structure
US8633076B2 (en) * 2010-11-23 2014-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method for adjusting fin width in integrated circuitry
US8557675B2 (en) * 2011-11-28 2013-10-15 Globalfoundries Inc. Methods of patterning features in a structure using multiple sidewall image transfer technique

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI744255B (zh) * 2015-11-30 2021-11-01 台灣積體電路製造股份有限公司 半導體結構的製造方法
TWI710003B (zh) * 2016-03-30 2020-11-11 美商英特爾公司 形貌特徵之自我對準堆積之技術

Also Published As

Publication number Publication date
US8716156B1 (en) 2014-05-06
KR20140099212A (ko) 2014-08-11
CN103972100A (zh) 2014-08-06
SG2014003149A (en) 2014-09-26
DE102014201625A1 (de) 2014-08-07
TWI511197B (zh) 2015-12-01
DE102014201625B4 (de) 2015-08-20
CN103972100B (zh) 2016-03-16
KR101504311B1 (ko) 2015-03-19

Similar Documents

Publication Publication Date Title
TWI511197B (zh) 使用心軸氧化製程形成鰭式場效電晶體半導體設備之鰭部的方法
US11133404B2 (en) FinFET device including a stem region of a fin element
US9318342B2 (en) Methods of removing fins for finfet semiconductor devices
US9614058B2 (en) Methods of forming low defect replacement fins for a FinFET semiconductor device and the resulting devices
US9530775B2 (en) Methods of forming different FinFET devices having different fin heights and an integrated circuit product containing such devices
US9000537B2 (en) FinFET devices having recessed liner materials to define different fin heights
US8703557B1 (en) Methods of removing dummy fin structures when forming finFET devices
US9704973B2 (en) Methods of forming fins for FinFET semiconductor devices and the selective removal of such fins
US9779960B2 (en) Hybrid fin cutting processes for FinFET semiconductor devices
US8691640B1 (en) Methods of forming dielectrically isolated fins for a FinFET semiconductor by performing an etching process wherein the etch rate is modified via inclusion of a dopant material
US20150279999A1 (en) Finfet devices with different fin heights in the channel and source/drain regions
KR102609555B1 (ko) 전계효과 트랜지스터, cmos 시스템온칩 및 이의 제조방법
US9117875B2 (en) Methods of forming isolated germanium-containing fins for a FinFET semiconductor device
US8889500B1 (en) Methods of forming stressed fin channel structures for FinFET semiconductor devices
US9524908B2 (en) Methods of removing portions of fins by preforming a selectively etchable material in the substrate
US9887094B1 (en) Methods of forming EPI semiconductor material on the source/drain regions of a FinFET device
US9269628B1 (en) Methods of removing portions of at least one fin structure so as to form isolation regions when forming FinFET semiconductor devices
TWI511292B (zh) 形成具有替代通道材料之鰭式場效電晶體設備的方法
TW201628090A (zh) 半導體元件及其製作方法
US20150255555A1 (en) Methods of forming a non-planar ultra-thin body device
TWI576898B (zh) 形成具有閘極環繞通道組構的奈米線裝置的方法及該奈米線裝置
US20150129970A1 (en) Methods and structures for eliminating or reducing line end epi material growth on gate structures
US9117930B2 (en) Methods of forming stressed fin channel structures for FinFET semiconductor devices
US9171922B1 (en) Combination finFET/ultra-thin body transistor structure and methods of making such structures