TWI710003B - 形貌特徵之自我對準堆積之技術 - Google Patents

形貌特徵之自我對準堆積之技術 Download PDF

Info

Publication number
TWI710003B
TWI710003B TW106104061A TW106104061A TWI710003B TW I710003 B TWI710003 B TW I710003B TW 106104061 A TW106104061 A TW 106104061A TW 106104061 A TW106104061 A TW 106104061A TW I710003 B TWI710003 B TW I710003B
Authority
TW
Taiwan
Prior art keywords
material layer
space
depositing
features
sidewalls
Prior art date
Application number
TW106104061A
Other languages
English (en)
Other versions
TW201801140A (zh
Inventor
連納德 P. 居萊爾
尼克 林德特
Original Assignee
美商英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾公司 filed Critical 美商英特爾公司
Publication of TW201801140A publication Critical patent/TW201801140A/zh
Application granted granted Critical
Publication of TWI710003B publication Critical patent/TWI710003B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明涉及用於經圖案化特徵之自我對準堆積的方法及架構。一初始經圖案化特徵縱橫比可經維持或增加，以(例如)緩解該特徵在一或多個削減性裝置製造製程期間之侵蝕。一經圖案化特徵高度可在不變更鄰近特徵之間的一有效間隔之情況下予以增加，可進一步依賴於該間隔以(例如)進一步圖案化一底層材料。一經圖案化特徵可藉由諸如一金屬或介電質之一材料以一自我對準方式保形地封端，以(例如)在無需使用一遮罩蝕刻來界定帽蓋之情況下在具有一合適空間寬度與線高度縱橫比之一初始圖案上形成一功能性裝置層。

Description

形貌特徵之自我對準堆積之技術
本發明係有關於形貌特徵之自我對準堆積之技術。
發明背景
積體電路(integrated circuit；IC)中之胞元密度正不斷增加。在縮小之胞元覆蓋面積內，豎直的特徵定向在朝向單片3D整合之路徑中變得愈發重要。豎直定向之特徵常常需要緊密地控制於某一範圍的z高度內，以(例如)達成特定效能度量或確保提供至下游製程之特徵縱橫比係合適的。
製造技術常常是削減性的，因此為達成最後特徵z高度，一種技術可藉由足以承受特徵之後續侵蝕的初始高度圖案化特徵。然而，此策略直接限制特徵密度和最小胞元覆蓋面積。無關於給定圖案化製程可達成的特徵縱橫比(例如，豎直高度：側向空間)，若必須將高度或特徵間距中之一些犧牲為與特徵高度侵蝕相關聯的額外負荷，則最終產品度量將受損。
因此，能實現形貌特徵架構和技術之最初 圖案化縱橫比的較高效利用的架構和技術可係有利的。
依據本發明之一實施例，係特地提出一種奈米製造方法，其包含：圖案化具有側壁的一對特徵，該等側壁在其間界定一空間；在該等特徵之一頂部表面上方及該等側壁上方沈積一第一材料層；在該第一材料層上方沈積一第二材料層，其中該第二材料之沈積並不充分保形以在覆蓋該等側壁的該第一材料層之所有部分上方形成該第二材料層；及藉由移除該第一材料層之未由該第二材料層保護的區域同時保留該等特徵之該頂部表面上方的該第一材料層來曝露該等側壁之至少一部分。
101:用於基於縱橫比之形貌控制的方法
105、110、115、120、125、130:操作
201:光柵圖案
205:基體層
206:載體
210:線
311:頂部表面
312:側壁
420:第一材料層
510:第二材料層
905:行動計算平台
906:伺服器機器
910:整合系統
915:電池
920:擴展視圖
925:RF(無線)積體電路(RFIC)
930:功率管理積體電路(PMIC)
935:控制器
950:經封裝單片式SoC
960:插入件
1000:計算裝置
1002:主機板
1004:處理器
1005:平台
1006:伺服器機器/通訊晶片
CD:臨界尺寸/橫向寬度/線寬度
CD2、CD3:橫向寬度
D:側壁高度
H:線側壁高度
Hc:帽蓋高度
Hc2:量
P:間距/平面
S:寬度
S2:空間
S3:最小帽蓋空間
T:厚度
在隨附圖式中作為實例而非限制說明本文中所描述之材料。為簡單及清晰說明起見，諸圖中所說明之元件未必係按比例繪製。舉例而言，為了清楚起見，可相對於其他元件放大一些元件之尺寸。此外，在認為適當時，已在諸圖當中重複參考標記以指示對應或類似元件。在諸圖中：圖1為說明根據一些實施例的用於形貌特徵之自我對準堆積的方法之流程圖；圖2為根據一些實施例的光柵圖案之平面圖；圖3、圖4、圖5、圖6、圖7及圖8說明根據一些實施例的在執行來自圖1中所說明之方法的選定操作之後圖2中所展示之光柵圖案的橫截面圖； 圖9說明根據實施例的利用包括經保形封端之形貌特徵的SoC之行動計算平台及資料伺服器機器；及圖10為根據一些實施例的電子計算裝置之功能方塊圖。
較佳實施例之詳細說明
參考所附諸圖描述一或多個實施例。雖然詳細描繪及論述特定組配及配置，但應理解此僅係為達成說明之目的。熟習相關技術者將認識到，在不脫離本說明書之精神及範疇的情況下其他組配及配置係可能的。熟習相關技術者將顯而易見，可在除了本文中所詳細描述之內容之外的多種其他系統及應用中利用本文中所描述之技術及/或配置。
在下文詳細描述中參考形成詳細描述的部分且說明例示性實施例的隨附圖式。此外，應理解，在不脫離所主張標的物之範疇的情況下，可利用其他實施例，且可進行結構及/或邏輯改變。亦應注意，例如向上、向下、頂部、底部等等之方向及參考可僅僅用以促進圖式中之特徵的描述。因此，以下詳細描述不以限制意義進行且所主張標的物之範疇僅僅由所附申請專利範圍及其等效物來界定。
在以下描述中，闡述眾多細節。然而，熟習此項技術者將顯而易見，可在並無此等特定細節之情況下實踐實施例。在一些情況下，以方塊圖形式展示熟知方 法及裝置而非進行詳細展示以免混淆實施例。貫穿本說明書對「一實施例」或「一個實施例」或「一些實施例」之參考意謂結合該實施例描述之特定特徵、結構、功能或特性包括於至少一個實施例中。因此，貫穿本說明書在各種地方出現的片語「在一實施例中」或「在一個實施例中」或「一些實施例」未必參考同一實施例。此外，在一或多個實施例中，可以任何合適方式組合特定特徵、結構、功能或特性。舉例而言，可在與兩個實施例相關聯之特定特徵、結構、功能或特性並不彼此排他之任何處組合第一實施例與第二實施例。
除非上下文另外清晰指示，否則如本說明書及所附申請專利範圍中所使用，單數形式「一(a/an)」及「該」意欲亦包括其複數形式。亦將理解，如本文中所使用之術語「及/或」係指且涵蓋相關聯所列項目中之一或多者的任何及所有可能組合。
術語「耦接」及「連接」連同其衍生詞可在本文中用以描述組件之間的功能或結構關係。應理解，此等術語並不意欲為彼此之同義詞。確切而言，在特定實施例中，「連接」可用於指示兩個或多於兩個元件彼此直接實體接觸、光學接觸或電氣接觸。「耦接」可用於指示兩個或多於兩個元件彼此直接或間接(其間具有其他介入元件)實體接觸或電氣接觸，及/或兩個或多於兩個元件彼此合作或互動(例如，如呈因果關係)。
如本文中所使用之術語「上方」、「之下」、 「之間」及「上」係指在此等實體關係值得注意的情況下一個組件或材料相對於其他組件或材料之相對位置。舉例而言，在材料之上下文中，安置於另一材料上方或之下的一種材料或一材料可直接接觸或可具有一或多種介入材料。此外，安置於兩種材料或多種材料之間的一種材料可直接接觸兩個層或可具有一或多個介入層。相反地，在第二材料或一材料「上」的第一材料或一材料與第二材料/彼材料直接接觸。在組件組合件之上下文中存在類似區別。
如貫穿本說明書及申請專利範圍中所使用，由術語「……中之至少一者」或「……中之一或多者」結合的項目清單可意謂所列出項的任何組合。舉例而言，片語「A、B或C中之至少一者」可意謂A；B；C；A及B；A及C；B及C；或A、B及C。
下文描述用於經圖案化特徵之自我對準堆積的方法及架構。描述一些例示性實施例以說明使用非保形沈積之典型遮蔽(shadowing)現象來形成多種特徵架構。在一些實施例中，初始經圖案化特徵縱橫比經維持或增加，以(例如)緩解或消除特徵在一或多個削減性裝置製造製程期間之侵蝕。在一些實施例中，經圖案化特徵高度係在不變更鄰近特徵之間的有效間隔之情況下予以增加，可進一步依賴於該間隔來(例如)圖案化底層材料。因而，本文中所描述之一些實施例可用以改良蝕刻遮罩或其他犧牲性結構之穩定性。在一些實施例中，藉由諸如金屬或介電質之材料封端經圖案化特徵以形成功能裝置層，而無需 使用遮罩蝕刻來界定帽蓋。在一些實施例中，基於具有合適的線高度與空間寬度(line height-to-space width)縱橫比之初始圖案形成電氣絕緣金屬線之光柵。在一些實施例中，可藉由本文中描述之技術形成可給隨後蝕刻帶來困難的磁性穿隧接面(magnetic tunneling junction；MTJ)薄膜或任何薄膜之光柵。因而，本文中所描述之一些實施例可用以直接形成永久性裝置結構。儘管將線空間光柵說明為例示性實施例，但同一技術可應用於其他形貌結構，諸如柱或導柱之2D光柵。
圖1為說明根據一些實施例的用於基於縱橫比之形貌控制的方法101之流程圖。方法101在操作105處開始，在該操作中接收具有形貌特徵圖案之基體。特徵圖案包括兩個鄰近側壁之間的至少一空間。此空間可(例如)具有為用於給定圖案化製程之最小可解析空間的最小側向尺寸(臨界尺寸或「CD」)。在一些實施例中，該空間在鄰近特徵之間，諸如在基體上方延伸的一對大體上平行線之間。
方法101在操作110處繼續，在該操作中將第一材料層沈積於特徵圖案上方。在一些有利實施例中，藉由保形沈積製程沈積第一材料層。無關於相對於由基體界定之平面的表面定向，此製程皆能夠在所有特徵表面上沈積具有極均勻厚度之薄膜。一種此製程為原子層沈積(atomic layer deposition；ALD)，該製程以其亞奈米層級厚度控制及均勻性而為人所熟知。在特徵圖案包括兩個 鄰近側壁之間的至少一空間之一些例示性實施例中，第一材料層保形地沈積至側壁上以及空間之底部表面上。在將第一材料層沈積於界定空間之側壁上之後，剩餘空間之CD可顯著自操作105處所接收之空間CD減少。
方法101在操作115處繼續，在該操作中將第二材料層沈積於特徵圖案上方。在一些例示性實施例中，第二材料層具有不同於第一材料層之組成。在一些其他實施例中，藉由缺乏操作110處所利用之製程的保形性之沈積製程沈積第二材料層。有利地，操作115處所利用之沈積製程不能將第二材料層充分保形地沈積於側壁之整個表面上方，且因此第一材料層的靠近或接近特徵之基部的一些部分經遮蔽免於第二材料之流出物。相比於非垂直於離子流之表面(例如，特徵之側壁)，已知諸如物理氣相沈積(即，濺鍍沈積)之許多方向沈積製程在垂直於離子流的表面(例如，特徵之頂部)上較快沈積材料。可在操作115處利用任一此製程。
取決於特徵之縱橫比，操作115處所利用之沈積製程可較保形或較不保形。在特徵圖案包括兩個鄰近側壁之間的至少一空間之一些實施例中，若側壁高度僅為沈積第一材料層之後的空間CD之幾倍，則操作115處所利用之沈積製程可需要高度非保形以確保特徵側壁之一些部分並未由第二材料覆蓋。然而，若側壁高度為(例如)沈積第一材料層之後的空間CD之3倍至10倍，則操作115處所利用之沈積製程可較保形並仍達成所要結構。在操作 115之後，經圖案化特徵之側壁高度可增加達(例如)沈積於特徵之頂部表面上的第二材料與空間底部中之第二材料的厚度差。在頂部表面處的鄰近特徵之間的空間之側向CD亦可由於沈積第二材料層而變得較小。然而，在有利實施例中，在特徵圖案之任何部分被第二材料閉塞、橋接及/或「形成洞眼」之前終止沈積操作115。形成洞眼現象為諸如PVD之許多非保形沈積的充分表徵屬性。
方法101在操作120處繼續，在該操作中自形貌特徵側壁之至少一部分移除第一材料層。在操作120處移除的第一材料層之部分將為並未由操作115處所沈積之第二材料層充分保護的部分。在操作115之後，至少第一材料層保留於特徵圖案之某一部分上。通常，因為第一材料層由第二材料層遮罩，所以由第二材料層之最厚部分保護的第一材料層之部分將被保留。在一些有利實施例中，僅保留靠近或接近特徵的第二材料層最快沈積之頂部表面的第一材料層。移除靠近或接近特徵之間的空間的第二材料被遮蔽之底部表面的第一材料層。對於第一材料層及第二材料層為不同組成之例示性實施例，操作120可利用相比第二材料選擇性地(或較快)蝕刻第一材料之蝕刻製程。在進行充分選擇性蝕刻情況下，經由操作120可保留第二材料層厚度為某一最小值的區域中之第二材料。對於在操作120處利用非選擇性蝕刻之實施例，可在操作120處完全移除第二材料且僅保留第二材料層厚度為某一最大值處的第一材料層。值得注意的係，對於特徵圖案包括兩 個鄰近側壁之間的至少一空間之例示性實施例，在操作120之後，空間(至少靠近特徵之基部)的CD大體上相同於操作105處所接收之特徵圖案的CD。然而，側壁之高度必然已自操作105處所接收之特徵圖案的高度增加，此係因為至少已保留靠近特徵之頂部表面的第一材料層。
方法101在操作125處繼續，在該操作中可在需要時移除第二材料層。移除第二材料層可有利地將(例如，靠近圖案特徵之頂部表面的空間之)CD維持為較接近於操作105處所接收之特徵圖案的CD。移除第二材料層還可有利地改良形貌特徵之有效均勻性，此係由於僅剩餘靠近特徵之頂部表面的經保形沈積之第一材料層。在操作125之後，形貌特徵之頂部部分已補充有保形第一材料層。特徵將因此包括包含第一材料之「帽蓋」或「頭盔」。
方法101在操作130處繼續，在該操作中(例如)使用任何已知技術完成裝置處理。此等技術可進一步經由操作105至125利用特徵圖案堆積。在一些有利實施例中，特徵圖案進一步用作後續蝕刻製程之遮罩。舉例而言，可在特徵圖案存在之情況下蝕刻由特徵圖案遮罩之基體層以將圖案平移至基體層。值得注意的係，因為此蝕刻將高度取決於特徵圖案與基體之介面處的空間之CD，所以基體蝕刻可形成與如特徵圖案中最初所界定之特徵側壁準確對準的凹陷。包含第一材料層(及可能第二材料層)之帽蓋或頭盔可僅在帽蓋可改良特徵圖案對基體蝕刻之穩定性的意義上影響基體蝕刻。舉例而言，甚至在帽蓋完全 由基體蝕刻侵蝕之情況下，特徵圖案可具有大體上相同於操作105處所接收之側壁高度。因此，可對抗特徵高度之侵蝕並將形貌維持處於所要靶向。
在其他實施例中，在整個後續裝置處理中可保留包括至少第一材料之帽蓋。舉例而言，在帽蓋為金屬之情況下，可在最後裝置中利用金屬化特徵圖案，諸如(但不限於)記憶體胞元之多個電氣獨立字線或位元線、電晶體閘極電極及/或源極/汲極接觸件，或互連金屬化路由。作為另一實例，在第一材料層為介電質或可以磁性方式極化之材料且特徵圖案包括電極的情況下，可在最後裝置中利用功能化特徵，諸如(但不限於)電容器胞元之陣列、自旋電子(例如，MTJ)胞元或其類似者。
如上文所提到，方法101可應用於多種應用。為進一步說明一些實施例之各種特徵及態樣，下文在圖2至圖8之上下文中進一步描述蝕刻遮罩應用。圖2為根據一些實施例的線/空間光柵圖案之平面圖。在圖2中，實線表示形成電晶體層之頂部參考表面的突出材料，而虛線表示安置於另一上覆材料下方之突出材料。加粗點虛線表示沿著其之橫截面圖在對光柵圖案執行來自方法101之選定操作之後進一步提供為根據一些實施例的圖3至圖8的平面。
參考圖2，光柵圖案201包括由寬度S之介入空間分離的線210。線210安置於基體層205上方。線210具有橫向寬度CD(例如，x尺寸)及進一步取決於曝露 於線210之間的空間內之基體層205的橫向寬度的間距p。線210可具有任何縱向長度(例如，y尺寸)。光柵圖案201之尺寸可隨圖案化能力而變化，且如下文進一步描述，特徵縱橫比相比橫向尺寸之變化較顯著。在一些例示性實施例中，CD在5nm至50nm之範圍內改變而P在10nm至100nm之範圍內改變。因此，在一些實施例中，鄰近線210可間隔開5nm至50nm。
對於本文中之實施例，基體層205之架構可非限制性地變化。基體層205可為安置於已知適於支援薄膜製造之任何載體206上方的任何材料層。作為一個實例，基體層205可為介電材料層、半導體材料層或導電材料層(例如，金屬層)。作為另一實例，基體層205可為自其製造電晶體通道之一或多種半導體材料。對於此等實施例，基體層205可為已知適於電晶體(例如，FET)之任何半導體組成，諸如(但不限於)第IV族材料(例如，Si、Ge、SiGe)、第III-V族材料(例如，GaAs、InGaAs、InAs、InP)或第III-N族材料(例如，GaN、AlGaN、InGaN)。在一些有利實施例中，基體層205係單晶的。基體層205亦可係多晶的，例如在基體層205為經沈積薄膜半導體材料情況下。在一些實施例中，基體層205先前已圖案化至上方安置線210的一或多個特徵中。對於此等實施例，基體層205可包含非平面半導體主體(例如，鰭片)、金屬條帶、介電條帶或其類似者。基體層205可安置於諸如一或多種材料(例如，結晶狀半導體)之載體206 上方，基體層205在該載體上生長或沈積或基體層205在製造光柵圖案201之前或之後被傳送至該載體。舉例而言，載體可為單片堆疊式裝置中之電晶體層、聚合物薄片或非基體層205原生之任何其他基體。
圖3進一步說明沿著圖2中表示之A-A'線的光柵圖案201之橫截面圖。如所展示，每一線210包括側壁312，其具有在平面P處介接基體層205的線210之基部與頂部表面311之間延伸的側壁高度H。儘管以具有無限光滑度之理想豎直側壁312進行說明，但應瞭解，實際側壁可具有給定圖案化製程之非正交斜率及有限粗糙度特性。線側壁高度H可隨線寬度CD及間距P在一範圍內變化，其中特徵縱橫比(H：S)充分高以確保恰當地遮蔽後續非保形沈積製程。在CD為5nm至50nm，S為5nm至10nm且P為10nm至100nm之一些例示性實施例中，對於3至10之H：S縱橫比H為50nm至200nm。然而，光柵特徵201可具有高於10之線高度與線空間縱橫比。
在所說明之實施例中，線210具有單一均質材料，諸如奈米製造技術中已知之任何介電、半導電或導電材料。例示性材料包括二氧化矽、氮化矽、氮氧化矽、低k介電質(例如，低於4.0之介電常數)、高k介電質(例如，高於9.0之相對介電常數)、多晶及非晶形Si、SiGe、Ge、含碳材料(例如，金剛石狀碳)、元素金屬、金屬合金、金屬氮化物、碳化物及其類似者。在其他實施例中，線210包含具有不同組成之多個材料層的豎直堆 疊。此堆疊中之每一層又可為奈米製造技術中已知之任何介電、半導電或導電材料。在其他實施例中，線210包含具有不同組成之多個材料層的側向堆疊。此堆疊可(例如)包含與第二材料一起具有大約等於H之高度的第一材料，其亦延伸高度H且形成側壁312(例如，由介電隔片環繞之閘極電極)。此堆疊中之每一層又可為奈米製造技術中已知之任何介電、半導電或導電材料。
圖4為在沈積第一材料層420之後沿著A-A'線的光柵201之橫截面圖。材料層420可(例如)在操作110(圖1)處經保形地沈積或另外以保形方式形成。如所說明，材料層420在線側壁312及頂部表面311兩者上具有大體上相同(例如，<5%不同)之厚度T。在形成材料層420之後，線210保持具有側壁高度H，但橫向線寬度增加達側壁厚度T之大約兩倍至CD 2 。鄰近線210之間的空間同樣地降低至S2，其小於S達側壁厚度T之大約兩倍。第一材料可沈積至如由鄰近線之間的間隔限制之任何厚度，使得第一材料並不填充或閉塞光柵圖案201中之任何線。在一些例示性實施例中，材料層420沈積至1nm至10nm之厚度T(例如，在S<10nm情況下T<5nm)。在沈積材料層420之後，線高度：線空間縱橫比將已自初始光柵圖案之縱橫比增加。
材料層420可具有任何已知組成。舉例而言，材料層420可包括介電薄膜、半導體薄膜或導電薄膜。儘管說明單一材料層，但多層堆疊亦係可能的。在一 些實施例中，材料層420之組成相同於線210之一或多種材料的組成，從而有效地放大線及變更間距P之線：空間部分。在一些有利實施例中，材料層420具有不同於線210之一或多種材料的組成。在一些此等實施例中，材料層420為可自線210選擇性地移除(蝕刻)之材料。在一些其他實施例中，材料層420為相比線210之一或多種材料給後續蝕刻製程帶來較大阻力之材料。
可藉由已知適於在具有特定縱橫比之光柵圖案上各向同性地及/或保形地沈積材料之任何製程沈積材料層420。在一些實施例中，藉由ALD製程沈積材料層420。舉例而言，材料層420可包含與ALD製程之金屬有機前驅體相關聯之金屬。在一個例示性實施例中，材料層420包含作為導電薄膜或介電薄膜之Al(例如，A;2O3)。在另一例示性實施例中，材料層420包含一些其他金屬氧化物，諸如HfO2，或金屬矽酸鹽，諸如HfSiOx或TaSiOx。在一些其他實施例中，藉由CVD製程沈積材料層420。舉例而言，材料層420可包含介電質，諸如氮化矽、氮氧化矽或二氧化矽。在線210包含諸如Si、SiGe、Ge、GaAs或其類似者之半導體的一些其他實施例中，材料層420可藉由任何已知磊晶製程磊晶地生長以在光柵圖案上方提供合適之保形晶體生長。在再其他實施例中，材料層420係經由(例如)藉由熱氧化或電漿氧化及/或氮化而轉換線210之一部分形成。
圖5為在沈積第二材料層510之後沿著 A-A'線的光柵201之橫截面圖。材料層510可(例如)在操作115(圖1)處經各向異性地或非保形地沈積或以其他方式形成。如圖5中所展示，材料層510主要形成於頂部線表面311上方，從而僅覆蓋等於帽蓋高度H c 的側壁312之上部部分。在沈積材料層510之後，線高度：線空間縱橫比已自初始光柵圖案之縱橫比進一步增加。由於非保形沈積操作期間之縱橫比遮蔽，並無材料層510形成於側壁312之剩餘部分(例如，H-H c )上。因為一些側壁沈積可發生於帽蓋高度H c 內，所以線210之橫向寬度可自CD 2 增加至CD 3 ，從而將頂部表面311處之線空間減少至最小帽蓋空間S 3 。在有利實施例中，材料層510沈積至所限制厚度以維持非零帽蓋空間S 3 。帽蓋空間S3有利地大於零以免閉塞或在線210之間形成洞眼。在一些例示性實施例中，材料層510在線頂部表面311上方沈積至1nm至10nm之厚度(例如，在S<10nm情況下<5nm)。上方形成至少一些材料層510的側壁312之頂部部分將隨頂部表面311之形狀及側壁312之斜率而變化。舉例而言，在線具有平坦頂部且在頂部表面311與側壁312之間存在突然過渡之情況下H c 可僅為幾奈米，如圖5中所說明。同樣地，若側壁312具有負斜率(例如，底切式頂部表面311)，則遮蔽得到增強且H c 可僅為幾奈米。經磨圓頂部表面及/或正傾斜側壁可導致帽蓋高度H c 為側壁高度H之相當大部分。
材料層510可具有任何已知組成。舉例而 言，材料層510可包括介電薄膜、半導體薄膜或導電薄膜。儘管說明單一材料層，但多層堆疊亦係可能的。在一些實施例中，材料層510之組成相同於線210及/或材料層420之一或多種材料的組成。在一些有利實施例中，材料層510具有不同於材料層420之組成。在一些此等實施例中，材料層510為可自其選擇性地移除(蝕刻)材料層420之材料，且反之亦然。在一些其他實施例中，材料層510為可自線210選擇性地移除(蝕刻)之材料。舉例而言，材料層510可具有耐受材料層420之蝕刻劑且易由對線210之材料具有極少影響之蝕刻劑蝕刻的化合物。
可藉由已知適於在具有特定縱橫比之光柵圖案上各向異性地及/或非保形地沈積材料層510之任何製程沈積材料層510。在一些實施例中，利用諸如(但不限於)PVD之方向沈積製程。濺鍍靶可由實際上任何材料形成，但一些材料可比其他材料較適於達成與光柵之其他材料的組成區分。舉例而言，在材料層420或線210包含氧化物之情況下，材料層510可包含由反應性濺鍍或共鍍技術沈積之非氧化物(例如，半導體、金屬、氮摻雜之金屬、碳摻雜之金屬或金屬碳氮化物)。在一個例示性實施例中，材料層510包含Si。在另一例示性實施例中，材料層510包含TiN、TaN、TaN。在再其他實施例中，材料層510包含Co、Pt、Ru、CoFeB中之一或多者。
圖6為在移除材料層420之未由材料層510保護的部分之後沿著A-A'線的光柵201之橫截面圖。在 光柵圖案201未由材料層510閉塞之有利實施例中，蝕刻劑物質能夠近接所有線210之空間內的材料層420。材料層420接著可(例如)在操作120(圖1)處經選擇性地蝕刻或以其他方式移除。如圖6中所展示，自除了等於帽蓋高度H c 的側壁312之上部部分之外的側壁312移除材料層420，在該上部部分處材料層510提供保護遮罩。亦自鄰近線210之間的底部表面移除材料層420，從而曝露線210之基部處的基體層205。
在一些有利實施例中，針對線210選擇性地蝕刻材料層420。在由圖6表示之一些其他實施例中，針對線210且針對材料層510選擇性地蝕刻材料層420。在一些實施例中，藉由濕式化學蝕刻劑或乾式(例如，電漿)蝕刻製程各向同性地蝕刻材料層420。蝕刻劑化學物質及技術可為此項技術中已知適於給定材料層420之組成的目的之任何化學物質及技術。舉例而言，在材料層420包含Al2O3之情況下，可利用磷酸、氫氧化氨、TMAH或硝酸溶液中之任一者以移除材料層420之曝露區域。
在移除材料層420之曝露部分之後，接著可針對材料層420之剩餘部分選擇性地移除材料層510。替代地，材料層510可作為多層帽蓋保留於線210上。保留材料層510可有利地為線210添加額外高度並作為蝕刻遮罩而添加進一步穩定性。移除材料層510可有利地最小化帽蓋厚度、帽蓋厚度變化並幾乎近似光柵最初所圖案化成之橫向寬度及間距(例如，在線210之頂部及底部兩者 處)。值得注意的係，甚至在保留材料層510之情況下，即使帽蓋之寬度已增加至CD 3 ，基體層205之介面處的底部線寬度及間距仍可大體上如同最初所圖案化成之寬度及間距(例如，橫向寬度等於CD，底部空間等於S)。
圖7為在移除材料層510之後沿著A-A'線的光柵201之橫截面圖。在一些實施例中，經封端形貌特徵可保留於大體上如所說明之最後裝置結構中及/或用作犧牲性結構。如所展示，光柵201現在包含具有具第一線寬度及空間寬度的基部材料之線210，其中帽蓋材料420安置於基部材料上方且環繞基部材料之頂部部分以界定大於第一線寬度之第二線寬度及小於第一空間寬度的第二空間寬度。
材料層510可(例如)在操作125(圖1)處經選擇性地蝕刻或以其他方式移除。在一些例示性實施例中，針對材料層420及線210兩者選擇性地移除材料層510，從而使材料層420之帽蓋在頂部線表面311上方延伸。材料層420之帽蓋還可環繞(例如)側壁312之達量H c2 的較小部分，從而給予帽蓋類似於頭盔之形狀。在一些有利實施例中，針對線210及材料層420之剩餘部分選擇性地蝕刻材料層510。舉例而言，可藉由濕式化學蝕刻劑或乾式(例如，電漿)蝕刻製程各向同性地蝕刻材料層510。蝕刻劑化學物質及技術可為此項技術中已知適於給定材料層510之組成的目的之任何化學物質及技術。舉例而言，在材料層510包含Si之情況下，可進一步取決於 線210及材料層420之組成，利用磷酸、氫氧化鉀或TMAH溶液中之一或多者以移除材料層510。
在移除材料層420之側壁部分(且可能亦移除材料層510)之後，光柵圖案可包含具有大體上相同於最初所圖案化成之橫向寬度及間距(至少在基體之介面處)的線。在一些實施例中，經封端光柵圖案接著可(例如)在操作130(圖1)處用作增強型遮罩以將光柵圖案平移至一或多個底層基體層中。圖8為在蝕刻基體層205之後沿著A-A'線的經保形地封端之光柵201之橫截面圖。基體層205可經各向異性地蝕刻以具有蝕刻至高度D之側壁，其與線側壁312對準。舉例而言，側壁高度D可為5nm至50nm。已知適於蝕刻基體層205之任何蝕刻製程可用以移除未由光柵圖案201保護的基體層205之部分。在基體層205為半導體層(或經圖案化半導體鰭片)之一個實例中，可充分蝕刻穿過半導體以將層(鰭片)分叉成大體上等於橫向寬度CD之較小長度。如圖8中所展示，材料層420之保形帽蓋大體上由基體層蝕刻去除。因而，線210具有幾乎相同於其在初始圖案化之後所具有的形貌特性。儘管材料層420在所說明之實例中大體上經去除，但在其他實施例中至少一些厚度之材料層420可保留於頂部表面311上。
在蝕刻基體層205之後，可根據已知適用於給定裝置之任何技術進行線210及/或環繞基體層205之製造。舉例而言，若待自經圖案化基體層205製造電晶 體，則可對經圖案化基體層205執行任何已知電晶體製造製程。此等處理可(但無需)在電晶體製造製程中進一步利用線210。舉例而言，線210可充當最終移除或可變成永久性裝置結構之犧牲性心軸。在任一情況中，甚至在消除處理對所曝露形貌特徵之影響的意義上降低與削減性基體蝕刻製程相關聯之形貌特徵侵蝕。
鑒於上文描述，將瞭解，在具有合適縱橫比之形貌特徵上自我對準地形成保形帽蓋之技術可容易地在製造製程中應用一或多次以對抗特徵侵蝕及/或形成保形地沈積於特徵上方之任何材料的離散帽蓋。
圖9說明利用SoC之行動計算平台及資料伺服器機器，該SoC包括經保形地封端之形貌特徵，例如，包含經封端形貌特徵之陣列的經保形地封端之光柵。伺服器機器906可為(例如)包括安置於托架內且一起經網路連接以用於電子資料處理的任何數目個高效能計算平台之任何商業伺服器，其在例示性實施例中包括經封裝單片式SoC 950。行動計算平台905可為經組配以用於電子資料顯示、電子資料處理、無線電子資料傳輸或其類似者中之每一者的任何攜帶型裝置。舉例而言，行動計算平台905可為平板電腦、智慧型手機、膝上型電腦等中之任一者，且可包括顯示螢幕(例如，電容性、電感性、電阻性或光學觸控螢幕)、晶片級或封裝級整合系統910及電池915。
無論係安置於擴展視圖920中所說明之整合 系統910內，抑或作為伺服器機器906內之獨立封裝晶片，單片式SoC 950皆包括記憶體區塊(例如，RAM)、包括至少一個經保形地封端之形貌特徵(例如，包含經封端形貌特徵之陣列的經保形地封端之光柵)的處理器區塊(例如，微處理器、多核心微處理器、圖形處理器或其類似者)。單片式SoC 950可進一步連同功率管理積體電路(power management integrated circuit；PMIC)930、包括寬頻RF(無線)傳輸器及/或接收器(TX/RX)(例如，包括數位基頻及類比前端模組，其進一步包含傳輸路徑上之功率放大器及接收路徑上之低雜訊放大器)之RF(無線)積體電路(RFIC)925以及控制器935中之一或多者耦接至板、基體或插入件960。
功能性地，PMIC 930可執行電池電力調節、DC至DC轉換等，且因此具有耦接至電池915之輸入及將電流供應提供至其他功能模組之輸出。如進一步說明，在例示性實施例中，RFIC 925具有耦接至天線(未圖示)以實施數個無線標準或協定中之任一者的輸出，標準或協定包括(但不限於)Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、長期演進(long term evolution；LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽、其衍生標準以及指定為3G、4G、5G及超出4G之任何其他無線協定。在替代性實施中，此等板級模組中之每一者可整合至單獨IC上或整合 於單片式SoC 950中。
圖10為根據一些實施例的電子計算裝置之功能方塊圖。計算裝置1000可發現於(例如)平台1005或伺服器機器1006內部。裝置1000進一步包括代管數個組件之主機板1002，該等組件諸如(但不限於)處理器1004(例如，應用程式處理器)，其可進一步併有至少一個經保形地封端之形貌特徵，例如，包含經封端形貌特徵之陣列的經保形地封端之光柵。處理器1004可實體上及/或電氣耦接至主機板1002。在一些實例中，處理器1004包括封裝於處理器1004內之積體電路晶粒。大體而言，術語「處理器」或「微處理器」可指處理來自暫存器及/或記憶體之電子資料以將彼電子資料變換成可進一步儲存於暫存器及/或記憶體中之其他電子資料的任何裝置或裝置部分。
在各種實例中，一或多個通訊晶片1006亦可實體上及/或電氣耦接至主機板1002。在其他實施中，通訊晶片1006可為處理器1004之部分。取決於其應用，計算裝置1000可包括可能或可能不實體上且電氣耦接至主機板1002的其他組件。此等其他組件包括(但不限於)依電性記憶體(例如，DRAM)、非依電性記憶體(例如，ROM)、快閃記憶體、圖形處理器、數位信號處理器、密碼處理器、晶片組、天線、觸控螢幕顯示器、觸控螢幕控制器、電池、音訊編解碼器、視訊編解碼器、功率放大器、全球定位系統(global positioning system；GPS)裝置、羅盤、加速度計、陀螺儀、揚聲器、攝影機及大容量 儲存裝置(諸如，硬碟機、固態磁碟機(solid-state drive；SSD)、緊密光碟(compact disk；CD)、數位多功能光碟(digital versatile disk；DVD)等等)或其類似者。
通訊晶片1006可實現無線通訊以將資料傳送至計算裝置1000及自該計算裝置傳送資料。術語「無線」及其衍生詞可用以描述可經由非固體媒體來經由使用經調變電磁輻射傳達資料之電路、裝置、系統、方法、技術、通訊通道等。該術語並不暗示相關聯裝置不含有任何導線，但在一些實施例中該等裝置可能不含有導線。通訊晶片1006可實施數個無線標準或協定中之任一者，包括(但不限於)本文中在別處所描述之彼等標準或協定。如所論述，計算裝置1000可包括多個通訊晶片1006。舉例而言，第一通訊晶片可專用於短程無線通訊(諸如，Wi-Fi及藍芽)，且第二通訊晶片可專用於遠程無線通訊(諸如，GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他)。
雖然已參考各種實施描述本文中所闡述之某些特徵，但此描述並不意欲以限制性意義來解釋。因此，應將熟習關於本發明之此項技術者顯而易見的對本文中所描述之實施以及其他實施的各種修改認為係屬於本發明之精神及範疇內。
將認識到，本發明之原理不限於如此描述之實施例，而係可在不脫離所附申請專利範圍之範疇的情況下以修改及更改進行實踐。舉例而言，上文實施例可包 括如下文進一步提供之特徵的特定組合。
在一或多個第一實施例中，一種奈米製造方法包含：圖案化具有側壁的一對特徵，該等側壁在其間界定一空間；在該等特徵之一頂部表面上方及該等側壁上方沈積一第一材料層；在該第一材料層上方沈積一第二材料層，其中該第二材料之沈積並不充分保形以在覆蓋該等側壁的該第一材料層之所有部分上方形成該第二材料層；及藉由移除該第一材料層之未由該第二材料層保護的區域同時保留該等特徵之該頂部表面上方的該第一材料層來曝露該等側壁之至少一部分。
為了促進第一實施例，沈積該第一材料層進一步包含一保形CVD或ALD沈積製程，且沈積該第二材料層進一步包含一非保形PVD沈積製程。
為了促進上文緊接之第一實施例，該非保形PVD沈積進一步包含以第一速率在該頂部表面上方沈積該第二材料，該第一速率超過在較接近該特徵之基部處沈積該第二材料之第二速率。
為了促進第一實施例，沈積該第一材料層進一步包含藉由一ALD製程沈積包含Al之一材料。
為了促進第一實施例，沈積該第二材料層包含濺鍍沈積矽、一金屬或其一氮化物中之至少一者。
為了促進第一實施例，移除該第一材料層之未由該第二材料層保護的區域進一步包含針對該第二材料層選擇性地各向同性蝕刻該第一材料層。
為了促進第一實施例，該方法進一步包含蝕刻安置於該空間內的一基體之一曝露部分，該基體蝕刻去除來自該等特徵之該頂部表面的該第一材料層之至少一部分。
為了促進上文緊接之第一實施例，蝕刻該基體去除該第一材料層之全部。
為了促進第一實施例，該方法進一步包含在移除該第一材料層之未由該第二材料層保護的區域之後，針對該第一材料層選擇性地蝕刻該第二材料層。
為了促進第一實施例，該圖案化將該對特徵界定為具有等於該特徵之一基部處的該空間之一第一側向寬度與該等側壁之一第一高度的一比率的一第一線空間與線高度縱橫比。沈積該第一材料層將該空間之該側向寬度減少至一第二側向寬度。移除該第一材料層之該等區域將該空間之該第二側向寬度增加回至該空間之該第一側向寬度，同時將該第一側壁高度增加達該第一材料層之至少一厚度。
在一或多個第二實施例中，一種製造一電晶體之方法包含：將一對特徵圖案化為具有鄰近側壁，該等側壁界定一空間，在該空間內曝露一半導體鰭片；在該等特徵之一頂部表面上方及該等鄰近側壁上方沈積一第一材料層；在該第一材料層上方沈積一第二材料層，其中該等鄰近側壁具有充分高度以至少遮蔽該空間免於該第二材料之沈積；移除該第一材料層之未由該第二材料層保護的 區域同時保留至少在該頂部表面上方的該第一材料層；及與該等鄰近側壁對準地將該空間蝕刻至該鰭片中，該等特徵藉由至少該第一材料層保護而免於該鰭片蝕刻之至少一部分。
為了促進第二實施例，相比該第二材料層，該第一材料層係藉由一較保形製程沈積。
為了促進第二實施例，沈積該第一材料層進一步包含一保形CVD或ALD沈積製程。沈積該第二材料層進一步包含一非保形PVD沈積製程。移除該第一材料層之區域包含針對該第二材料層選擇性地各向同性蝕刻該第一材料層。將該空間蝕刻至該鰭片中進一步包含各向異性地蝕刻曝露於該等特徵之該等鄰近側壁之間的該鰭片。
為了促進上文緊接之第二實施例，沈積該第一材料層進一步包含藉由一ALD製程沈積包含Al之一材料。沈積該第二材料層包含濺鍍沈積矽、一金屬或其一氮化物中之至少一者。
為了促進第二實施例，該方法進一步包括移除該第二材料層同時保留安置於該頂部表面上方的該第一材料層之一部分。
為了促進第二實施例，移除該第二材料層進一步包含藉由針對特徵對具有選擇性之一蝕刻劑進行一各向同性蝕刻。
為了促進第二實施例，該空間小於10nm， 該等側壁具有至少為該空間之高度之三倍的一高度，該第一材料層經沈積至1nm至5nm之一厚度，且該第二材料層經沈積至1nm至5nm之一厚度。
在一或多個第三實施例中，一種半導體裝置包含：多個凹陷，其在形成具有第一線寬度及空間寬度之一光柵圖案的一基體材料中；及多個形貌特徵，其安置於該基體材料上方。該等形貌特徵進一步包含具有具該第一線寬度及該空間寬度之該光柵圖案的一基部材料，且一帽蓋材料安置於該基部材料上方且環繞該基部材料之一頂部部分，以界定大於該第一線寬度之一第二線寬度及小於該第一空間寬度之一第二空間寬度。
為了促進第三實施例，該帽蓋材料係保形的，在該等特徵之一頂部表面上與該頂部部分內之該等特徵的一側壁上具有相同厚度。
為了促進第三實施例，該空間小於10nm，該等側壁具有至少為該空間之高度之三倍的高於該基體材料之一高度，該第一材料層經沈積至1nm至5nm之一厚度，且該第二材料層經沈積至1nm至5nm之一厚度。
然而，上文實施例就此而言不受限制，且在各種實施中，上文實施例可包括僅採取此等特徵之子集、採取此等特徵之不同次序、採取此等特徵之不同組合及/或採取不同於所明確地列舉之彼等特徵的額外特徵。因此，應參考所附申請專利範圍連同此等申請專利範圍授權的等效物之全部範疇來判定本發明之範疇。
201‧‧‧光柵圖案
205‧‧‧基體層
210‧‧‧線
311‧‧‧頂部表面
312‧‧‧側壁
420‧‧‧第一材料層
CD‧‧‧臨界尺寸/橫向寬度/線寬度
H‧‧‧線側壁高度
Hc2‧‧‧量
P‧‧‧間距/平面
S‧‧‧寬度

Claims (20)

  1. 一種奈米製造方法，其包含：圖案化具有側壁的一對特徵，該等側壁在其間界定一空間；在該等特徵之一頂部表面上方及該等側壁上方沈積一第一材料層；在該第一材料層上方沈積一第二材料層，其中該第二材料之沈積係無法充分地保形來在覆蓋該等側壁的該第一材料層之所有部分上方形成該第二材料層；以及藉由移除該第一材料層之未由該第二材料層保護的區域同時保留該等特徵之該頂部表面上方的該第一材料層來曝露該等側壁之至少一部分。
  2. 如請求項1之方法，其中：沈積該第一材料層進一步包含一保形CVD或ALD沈積製程；且沈積該第二材料層進一步包含一非保形PVD沈積製程。
  3. 如請求項2之方法，其中該非保形PVD沈積進一步包含以一第一速率在該頂部表面上方沈積該第二材料，該第一速率超過在較接近該特徵之一基部處沈積該第二材料之一第二速率。
  4. 如請求項2之方法，其中沈積該第一材料層進一步包含以一ALD製程沈積包含Al之一材料。
  5. 如請求項2之方法，其中沈積該第二材料 層包含濺鍍沈積矽、一金屬或其之一氮化物中之至少一者。
  6. 如請求項1之方法，其中移除該第一材料層之未由該第二材料層保護的區域進一步包含針對該第二材料層選擇性地同向性地蝕刻該第一材料層。
  7. 如請求項1之方法，其中該方法進一步包含蝕刻安置於該空間內的一基體之一曝露部分，該基體蝕刻耗用來自該等特徵之該頂部表面的該第一材料層之至少一部分。
  8. 如請求項7之方法，其中蝕刻該基體耗用該第一材料層之全部。
  9. 如請求項1之方法，其中該方法進一步包含在移除該第一材料層之未由該第二材料層保護的該等區域之後，針對該第一材料層選擇性地蝕刻該第二材料層。
  10. 如請求項1之方法，其中：該圖案化將該對特徵界定為具有一第一線空間對線高度縱橫比，該第一線空間對線高度縱橫比等於該特徵之一基部處的該空間之一第一側向寬度對該等側壁之一第一高度的一比率；沈積該第一材料層將該空間之該側向寬度減少至一第二側向寬度；且移除該第一材料層之該等區域將該空間之該第二側向寬度增加回至該空間之該第一側向寬度，同時將該第一側壁高度增加達該第一材料層之至少一厚度。
  11. 一種製造一電晶體之方法，其包含：將一對特徵圖案化為具有鄰近之側壁，該等側壁界定一空間，在該空間內曝露一半導體鰭片；在該等特徵之一頂部表面上方及該等鄰近側壁上方沈積一第一材料層；在該第一材料層上方沈積一第二材料層，其中該等鄰近之側壁具有充分高度以至少遮蔽該空間免於該第二材料之沈積；移除該第一材料層之未由該第二材料層保護的區域同時保留至少在該頂部表面上方的該第一材料層；以及對準於該等鄰近側壁蝕刻該空間進入該鰭片中，該等特徵藉由至少該第一材料層保護而免受至少一部分之該鰭片蝕刻。
  12. 如請求項11之方法，其中相比該第二材料層，該第一材料層係藉由一較保形製程沈積。
  13. 如請求項11之方法，其中：沈積該第一材料層進一步包含一保形CVD或ALD沈積製程；沈積該第二材料層進一步包含一非保形PVD沈積製程；移除該第一材料層之區域包含針對該第二材料層選擇性地同向性地蝕刻該第一材料層；且蝕刻該空間進入該鰭片中進一步包含異向性地蝕刻曝露於該等特徵之該等鄰近之側壁之間的該鰭片。
  14. 如請求項13之方法，其中：沈積該第一材料層進一步包含以一ALD製程沈積包含Al之一材料；且沈積該第二材料層包含濺鍍沈積矽、一金屬或其之一氮化物中之至少一者。
  15. 如請求項11之方法，其進一步包含：移除該第二材料層同時保留安置於該頂部表面上方的該第一材料層之一部分。
  16. 如請求項15之方法，其中移除該第二材料層進一步包含以針對特徵對具有選擇性之一蝕刻劑進行一同向性蝕刻。
  17. 如請求項11之方法，其中：該空間係小於10nm；該等側壁具有至少為該空間之大小之三倍的一高度；該第一材料層經沈積至1nm至5nm之一厚度；且該第二材料層經沈積至1nm至5nm之一厚度。
  18. 一種半導體裝置，其包含：於一基體中之複數個凹陷，以形成具有第一線寬度及第一空間寬度之一光柵圖案；以及安置於該基體上之複數個形貌特徵，該等形貌特徵進一步包含：一基部，其具有具該第一線寬度及該第一空間寬度之該光柵圖案；以及 一帽蓋材料，其安置於該基部上方且包繞該基部之一頂部部分，以界定大於該第一線寬度之一第二線寬度及小於該第一空間寬度之一第二空間寬度。
  19. 如請求項18之裝置，其中該帽蓋材料係保形的，在該等特徵之一頂部表面上與該頂部部分內之該等特徵的一側壁上具有相同厚度。
  20. 如請求項19之裝置，其中：該第一空間寬度小於10nm；該等側壁具有至少為該第一空間寬度之大小之三倍的在該基體上之一高度；該帽蓋材料經沈積至1nm至5nm之一厚度。
TW106104061A 2016-03-30 2017-02-08 形貌特徵之自我對準堆積之技術 TWI710003B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/US2016/024911 WO2017171751A1 (en) 2016-03-30 2016-03-30 Self-aligned build-up of topographic features
WOPCT/US16/24911 2016-03-30
??PCT/US16/24911 2016-03-30

Publications (2)

Publication Number Publication Date
TW201801140A TW201801140A (zh) 2018-01-01
TWI710003B true TWI710003B (zh) 2020-11-11

Family

ID=59966282

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106104061A TWI710003B (zh) 2016-03-30 2017-02-08 形貌特徵之自我對準堆積之技術

Country Status (3)

Country Link
US (1) US10541143B2 (zh)
TW (1) TWI710003B (zh)
WO (1) WO2017171751A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10818494B2 (en) * 2018-09-07 2020-10-27 Globalfoundries Inc. Metal on metal multiple patterning
US11948874B2 (en) 2020-06-26 2024-04-02 Intel Corporation Vertically spaced intra-level interconnect line metallization for integrated circuit devices
US20220157708A1 (en) * 2020-11-17 2022-05-19 Intel Corporation Vertical metal splitting using helmets and wrap-around dielectric spacers
US20220406696A1 (en) * 2021-06-16 2022-12-22 Intel Corporation Package substrate with glass core having vertical power planes for improved power delivery
TWI799233B (zh) * 2022-01-24 2023-04-11 南亞科技股份有限公司 具有減少突起的記憶胞的記憶體元件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200707577A (en) * 2005-06-03 2007-02-16 Toshiba Kk Semiconductor device and method of fabricating the same
TW201324681A (zh) * 2011-12-07 2013-06-16 Nanya Technology Corp 具有加強帽蓋層之半導體結構及其製作方法
TW201432811A (zh) * 2013-02-01 2014-08-16 Globalfoundries Us Inc 使用心軸氧化製程形成鰭式場效電晶體半導體設備之鰭部的方法
US20140256106A1 (en) * 2012-11-07 2014-09-11 Globalfoundries Inc. Prevention of fin erosion for semiconductor devices
TW201539665A (zh) * 2014-03-04 2015-10-16 Taiwan Semiconductor Mfg Co Ltd 環繞式接點
JP2015536581A (ja) * 2012-12-07 2015-12-21 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ ＦｉｎＦＥＴ構造物およびＦｉｎＦＥＴ構造物を形成する方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080090348A1 (en) 2006-09-28 2008-04-17 Chang Peter L D Gate-assisted silicon-on-insulator on bulk wafer and its application to floating body cell memory and transistors
US8058138B2 (en) * 2008-07-17 2011-11-15 Micron Technology, Inc. Gap processing
US8476168B2 (en) * 2011-01-26 2013-07-02 International Business Machines Corporation Non-conformal hardmask deposition for through silicon etch
JP5981106B2 (ja) * 2011-07-12 2016-08-31 東京エレクトロン株式会社 プラズマエッチング方法
US9236397B2 (en) * 2014-02-04 2016-01-12 Globalfoundries Inc. FinFET device containing a composite spacer structure

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200707577A (en) * 2005-06-03 2007-02-16 Toshiba Kk Semiconductor device and method of fabricating the same
TW201324681A (zh) * 2011-12-07 2013-06-16 Nanya Technology Corp 具有加強帽蓋層之半導體結構及其製作方法
US20140256106A1 (en) * 2012-11-07 2014-09-11 Globalfoundries Inc. Prevention of fin erosion for semiconductor devices
JP2015536581A (ja) * 2012-12-07 2015-12-21 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ ＦｉｎＦＥＴ構造物およびＦｉｎＦＥＴ構造物を形成する方法
TW201432811A (zh) * 2013-02-01 2014-08-16 Globalfoundries Us Inc 使用心軸氧化製程形成鰭式場效電晶體半導體設備之鰭部的方法
TW201539665A (zh) * 2014-03-04 2015-10-16 Taiwan Semiconductor Mfg Co Ltd 環繞式接點

Also Published As

Publication number Publication date
US20190096685A1 (en) 2019-03-28
TW201801140A (zh) 2018-01-01
WO2017171751A1 (en) 2017-10-05
US10541143B2 (en) 2020-01-21

Similar Documents

Publication Publication Date Title
TWI710003B (zh) 形貌特徵之自我對準堆積之技術
US10109583B2 (en) Method for creating alternate hardmask cap interconnect structure with increased overlay margin
CN105765703B (zh) 在多个鳍状物间距结构当中的笔直、高和一致的鳍状物的蚀刻技术
KR102437717B1 (ko) 디바이스 제조를 위한 산화물 층들의 원자 층 제거에 의한 전이 금속 건식 에칭
JP6415686B2 (ja) ボイドにより破壊を加速させたｍｏｓ型アンチヒューズ
KR20180019523A (ko) 제2 또는 제3 행 전이 금속 박막들의 퇴적을 위한 선천적으로 선택적인 전구체들
TW201626575A (zh) 用於半導體裝置之限制的磊晶區域和製造具有限制的磊晶區域之半導體裝置的方法
TW201801323A (zh) 包括以一介電質材料加襯裡的一深通孔的電晶體胞元
US10930729B2 (en) Fin-based thin film resistor
US11121040B2 (en) Multi voltage threshold transistors through process and design-induced multiple work functions
JP6849199B2 (ja) フィン端部応力誘起フィーチャを有する半導体デバイス
US11749733B2 (en) FIN shaping using templates and integrated circuit structures resulting therefrom
US11217456B2 (en) Selective etching and controlled atomic layer etching of transition metal oxide films for device fabrication
TWI723081B (zh) 基於鰭部的III-V/Si或Ge的互補金屬氧化物半導體（ＣＭＯＳ）自對準閘極邊緣（ＳＡＧＥ）整合
US20230071699A1 (en) Gate end cap and boundary placement in transistor structures for n-metal oxide semiconductor (n-mos) performance tuning
US10340220B2 (en) Compound lateral resistor structures for integrated circuitry
US20200066897A1 (en) Ultra-scaled fin pitch processes having dual gate dielectrics and the resulting structures
US11063151B2 (en) Metal chemical vapor deposition approaches for fabricating wrap-around contacts and resulting structures
CN112542443A (zh) 利用有色阻挡的自对准图案化以及由其形成的结构
US20220199544A1 (en) Cap structure for interconnect dielectrics and methods of fabrication
US20230197817A1 (en) Low temperature, high germanium, high boron sige:b pepi with titanium silicide contacts for ultra-low pmos contact resistivity and thermal stability
TW202105736A (zh) 具有垂直溝槽之源極或汲極結構
WO2018009158A1 (en) Conformal films including metal gallium carbide and metal indium carbide for device applications and their fabrication