TW201430945A - 晶圓製程期間以惰性氫氦混合物進行的原位腔室清潔 - Google Patents

晶圓製程期間以惰性氫氦混合物進行的原位腔室清潔 Download PDF

Info

Publication number
TW201430945A
TW201430945A TW102145893A TW102145893A TW201430945A TW 201430945 A TW201430945 A TW 201430945A TW 102145893 A TW102145893 A TW 102145893A TW 102145893 A TW102145893 A TW 102145893A TW 201430945 A TW201430945 A TW 201430945A
Authority
TW
Taiwan
Prior art keywords
chamber
substrate
hydrogen
plasma
processing step
Prior art date
Application number
TW102145893A
Other languages
English (en)
Other versions
TWI575598B (zh
Inventor
Robert Dinsmore
John C Forster
Song-Moon Sun
Cheng-Hsiung Tsai
Glen T Mori
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW201430945A publication Critical patent/TW201430945A/zh
Application granted granted Critical
Publication of TWI575598B publication Critical patent/TWI575598B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0381—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明之實施例大體上關於一種用於在基板處理期間清潔處理腔室的方法。第一基板處理步驟期間，在處理腔室中由氬、氦與氫之氣體混合物形成電漿。在第二基板處理步驟中，於處理腔室中形成氬電漿。

Description

晶圓製程期間以惰性氫氦混合物進行的原位腔室清潔
本發明之實施例大體上關於一種用於在處理基板的同時減少顆粒沉積且清潔腔室的方法。更詳言之，本發明之實施例關於一種晶圓處理期間以惰性氫氦混合物進行的原位腔室清潔。
晶片封裝期間，金屬層用於將焊接材料連接至黏接墊(bond pad)，該黏接墊電連接半導體元件。大體而言，用於底層凸塊金屬化(UBM)製程的進料晶圓由嵌在聚合物鈍化層中的金屬墊構成，所述聚合物層諸如聚亞醯胺層。金屬墊(諸如鋁墊)必須在UBM之前先清潔，以從金屬墊表面移除任何原生氧化物(諸如氧化鋁)。
第1A圖是先前技術的封裝預清潔製程腔室100的示意圖。目前，使用蝕刻製程將原生氧化物114從鋁墊112之表面移除。蝕刻製程大體上利用鹵素電漿106(諸如氬電漿)以用離子轟擊基板110之表面，以濺射(移除)存在於基板110之表面上的非期望材料。該蝕刻從鋁墊112表面移除原生 氧化物114(該原生氧化物大體上減少導電率)，但該蝕刻也濺射118聚合物層116，該聚合物層116會再度沉積於半導體處理腔室套組102的內表面104上。內表面104上的該再度沉積之聚合物108增加腔室中顆粒的存在，而可能導致基板110的非期望污染並且增加封裝預清潔製程的缺陷。
大體而言，濺射在腔室套組的內表面上的聚合物被鋁糊(aluminum paste)黏覆，以減少腔室中顆粒污染物的存在。然而，腔室中的鋁糊貼是耗時的且減少處理量，因為在該糊貼製程期間基板大體上不存在於腔室中。因此，期望減少聚合物再度沉積於腔室之內表面上的量。提供氧電漿至腔室以執行灰化製程在從腔室之內表面移除聚合物方面是有效的，但腔室中氧的存在會引發金屬墊氧化，在金屬墊上產生非期望的原生氧化物，如前文所討論。因此，在執行灰化製程的同時不能處理基板，這減低了處理量。
因此，本技術中需要的是一種減少處理腔室之內表面上的聚合物沉積物的方法，且該方法不會促進原生氧化物形成，且減少鋁糊貼之頻率，該鋁糊貼是用於覆蓋腔室內表面上再度沉積之聚合物。
本發明之實施例大體上關於一種用於在處理腔室中清潔基板的方法。在第一基板處理步驟期間，於處理腔室中從氬、氦與氫之氣體混合物形成電漿。在第二基板處理步驟中，於處理腔室中形成氬電漿。第一處理步驟與第二處理步驟的組合透過消除清潔期間移除每一基板的需要而增加處理 量。
100‧‧‧基板
102‧‧‧套組
104‧‧‧內表面
106‧‧‧鹵素電漿
108‧‧‧再度沉積之聚合物
110‧‧‧基板
112‧‧‧鋁墊
114‧‧‧原生氧化物
116‧‧‧聚合物層
118‧‧‧濺射
150‧‧‧半導體處理腔室
152‧‧‧基底
154‧‧‧側壁
156‧‧‧蓋
158‧‧‧內部處理區域
159‧‧‧腔室空間
162‧‧‧渦輪泵
164‧‧‧氣體板
166A、166B、166C‧‧‧氣體入口
168A、168B‧‧‧射頻電源
170‧‧‧基板支撐件
172‧‧‧氣密式密封物
174、176、178‧‧‧氣體管
200‧‧‧方法
210-240‧‧‧步驟
透過參考實施例(一些實施例繪示於附圖中)可得到上述簡要總結之本發明之更具體敘述，而以此方式詳盡地瞭解前述之本發明特徵。然而，應注意，附圖僅繪示本發明之典型的實施例，因此不應被視為限制本發明之範疇，因本發明可容許其他等效的實施例。
第1A圖是先前技術的封裝預清潔製程的示意圖；第1B圖是先前技術的其中可操作本發明的通用處理腔室結構與配管建構的示意圖；及第2圖是流程圖，該流程圖反映出根據本發明之某些實施例的用於在基板處理期間清潔處理腔室的方法。
本發明之實施例大體上關於一種用於在基板處理期間清潔處理腔室的方法。第一基板處理步驟期間，在處理腔室中由氬、氦與氫之氣體混合物形成電漿。在第二基板處理步驟中，於處理腔室中形成氬電漿。
第2圖是方法步驟流程圖，該等方法步驟用於在晶圓處理期間以惰性氫氦混合物進行的原位腔室清潔。雖然方法步驟是與通用的硬體實施例一併描述，但發明所屬技術領域中具有通常知識者將瞭解，裝設成以任何順序執行該等方法步驟的任何系統都落入本發明之範疇中。將參考第1B圖中所提供之300mm基板處理腔室與配管結構討論第2圖的方法。
大體而言，封裝預清潔製程可在半導體處理腔室中執行。應考量用於清潔處理腔室的方法可在可購自美國加州聖克拉拉市的應用材料公司的各種腔室中執行。較佳的腔室是ChargerTM預清潔腔室。應注意，也可利用可購自其他製造商的腔室以操作本發明。
大體而言，可操作本發明的半導體處理腔室150包括腔室主體，該腔室主體包括基底152、側壁154與蓋156，該基底152、側壁154與蓋156由金屬(諸如不鏽鋼或鋁)或其他類似材料製成。該腔室基底152、側壁154與蓋156界定腔室空間159，在該腔室空間159內配置有處理套組102。處理套組102內的空間界定內部處理區域158，該內部處理區域158裝設成處理基板110。待處理之基板110不限於任何特定尺寸或形狀。該基板110可以是圓形晶圓或可以是多邊形、方形、矩形、彎曲或任何非圓形的工件。也可在腔室150外部提供用於控制腔室150內側之氣體壓力的手段，諸如節流閥(圖中未示)與渦輪泵162。
大體而言，氣體板(gas panel)164或類似裝置裝設成將氣體通過氣體入口166A-C遞送至腔室150。氣體入口166A-C可包含單一入口或配置在腔室150之不同區域中的多重入口。一個實施例中，由氣體板164供應且遞送通過氣體入口166A的氣體通過耦接腔室蓋156的氣體分配板(圖中未示)而進入內部處理區域158。於此實施例中可設置氣密式密封物172以防止氣體從內部處理區域158漏損至腔室空間中。氣體板164可供應由質量流量控制器(或類似物)計量 的氣體。可遞送至腔室的示範性氣體包括鹵素氣體、惰性氣體(諸如氦與氬)與氫氣，以及前述氣體之組合與混合物。分配板大體上具有複數個口孔，該等口孔形成為穿過該分配板，容許氣體流進內部處理區域158。該等口孔可具有不同的平面尺寸(size)、立體尺寸(dimension)與橫跨氣體分配板上的分佈，以便在內部處理區域158中以不同的流速(flow rate)及/或流量(flow volume)遞送氣體。另一實施例中，可利用多個氣體入口166A-C提供氣體至腔室150內的多個位置。
射頻電源168A可耦接氣體分配板或氣體饋送管174，以透過匹配網路(圖中未示)供應射頻電力，該匹配網路裝設成助於在內部處理區域158中生成電漿。另一實施例中，射頻電源168B可另外耦接基板支撐件170，該基板支撐件170適於在處理期間支撐基板110。視情況任選，可使用遠端電漿系統(圖中未示)在腔室150的內部處理區域158中產生電漿。大體上以約13.56MHz至約60MHz之間的頻率將射頻電力提供至腔室150，但是，取決於腔室中所執行的基板處理類型，可將該射頻電力設成遞送其他頻率。一個實施例中，可從RF電源168A-B於一個或多個位置同步提供多個頻率至腔室150。較佳實施例中，射頻電源168B之至少一者耦接基板支撐件170。
基板支撐件170穿過腔室150之基座152配置在腔室150中。基板支撐件170可由鋁、陶瓷或其他適合材料製造。基板支撐件170耦接致動器(圖中未示)且可在腔室150 內在第一位置與第二位置之間於垂直走向上移動，該第一位置設置成接收晶圓，而該第二位置設置成提供基板於處理位置以供在內部處理區域158中處理。基板支撐件170也可包括加熱元件(圖中未示)，該加熱元件裝設成加熱配置於該加熱元件上的基板110。
控制器可耦接基板處理腔室的各種部件，以助於控制腔室清潔製程，該控制器包括中央處理單元(CPU)、記憶體與CPU所用的支援電路。為了如上述助於控制腔室，CPU可以是可用在工業環境中的任何形式的通用電腦處理器之一，以控制各種腔室與次處理器。記憶體(或電腦可讀媒體)耦接CPU且可以是一或多種易於取得的記憶體，諸如隨機存取記憶體(RAM)、唯讀記憶體(ROM)、軟碟、硬碟或任何其他形式的遠端或本端的數位儲存器。支援電路耦接CPU以用習知方式支援處理器。這些電路大體上包括高速緩衝存儲器、電源供應器、時脈電路、輸入/輸出電路、次系統與類似物。用於清潔處理腔室的製程(如此述之製程)大體上儲存在記憶體中作為軟體常式。軟體常式亦可儲存於第二CPU及/或由第二CPU執行，該第二CPU位在由該CPU控制的硬體的遠端。
大體而言，將基板110提供至處理腔室150以供封裝預清潔製程。一個實施例中，鋁層112配置在基板110上且被厚的聚亞醯胺鈍化層116所包覆。鋁層的多個部分暴露，從而提供鋁接觸墊。原生氧化物114一般存在於鋁接觸墊之表面上且必須在後續封裝製程(諸如金屬化)之前移除。原 生氧化物114大體上是鋁接觸墊表面上的薄膜，且是由在先前處理或移送製程中鋁對氧或其他氧化環境的暴露所造成。
用於清潔處理腔室的方法始於將具有氧化黏接墊(諸如鋁接觸墊)的基板110移送到處理腔室150(步驟210)。可透過任何習知手段將基板110移送至處理腔室150。接著，執行步驟220，透過以下方式：在處理腔室150的內部處理區域158中形成氬氣、氦氣與氫氣之氣體混合物的電漿。一個實施例中，氬、氦與氫可在遞送至內部處理區域158之前先混合。此實施例中，單一氣體入口(諸如氣體入口166A)提供氣體混合物至腔室的內部處理區域158。另一實施例中，可用與氦或氫分開的方式遞送氬至內部處理區域158。此實施例中，可裝設多個入口166A-C以在腔室150內不同位置提供氣體。
於300mm基板之一個實施例中，提供至腔室150的氬是純的氬氣。在將氬引燃成電漿期間，氬氣是以標準狀態下每分鐘約300立方公分(300sccm)至約400sccm之間提供至內部處理區域158。以氬電漿處理期間，氬氣是以約25sccm至約150sccm之間(諸如約65sccm)提供至內部處理區域158。以約95：5至約5：95之間的氦：氫比提供氦氣與氫氣至腔室空間159或內部處理區域158。在引燃成電漿以及處理這兩個階段期間，以約18sccm至約200sccm之間(諸如約100sccm)將氦氣與氫氣提供至腔室空間159或內部處理區域158。此實施例中，氦是惰性載氣且氫是反應性氣體。
一旦提供氣體混合物至腔室的內部處理區域158， 則供應射頻電流至腔室結構(諸如分配板、氣體管174或基板支撐件170)，以產生氣體混合物之電漿。一個實施例中，可用約13.56MHz的頻率與約0W至約900W之間(諸如約400W)的功率提供射頻電流至氣體混合物。另一實施例中，可用約60MHz的頻率與約200W至約1400W之間(諸如約800W)的功率提供射頻電流至氣體混合物。任一實施例中，內部處理區域158的壓力維持在約1mT至約100mT之間，諸如大約介於7mT至約25mT之間。大體而言，內部處理區域158內的壓力比腔室空間159內的壓力大三倍。內部處理區域158與腔室空間159之間的壓力差是透過控制下述氣流而維持：提供至腔室的氣流以及用泵162從腔室排放的氣流。氣體混合物電漿中的氬透過移除存在於鋁接觸墊上的原生氧化物層114而蝕刻基板110之表面。氬離子轟擊原生氧化物層114且將原生氧化物從鋁接觸墊表面濺射而去。氣體混合物電漿中的氬也藉由濺射而將聚亞醯胺116從基板110之表面移除。當聚亞醯胺116從基板110之表面移除時，所濺射的聚亞醯胺大體上在內部處理區域158中呈粒狀體，且最終會沉積在處理套組102的內表面上。
氫電漿與濺射的聚亞醯胺反應，以形成碳氫化合物氣體，該碳氫化合物氣體隨後可從腔室150抽除。較佳實施例中，在聚亞醯胺沉積在處理套組102的內表面上之前，氫氣與濺射的聚亞醯胺反應。另一實施例中，氫氣與先前沉積在處理套組102的內表面上的聚亞醯胺反應，以減少處理套組102的內表面上的濺射聚亞醯胺層的厚度。應考量，應以 一種方式提供氫電漿至腔室空間159與內部處理區域158，該方式使氫電漿得以接觸處理套組102之內表面整體。這樣的方式可由如前文所述之分配板中的口孔、氣體入口166A-C的位置以及流量控制器所控制。
一個實施例中，氦減少基板110被維持的溫度。一個實施例中，基板110的溫度可從約120℃減少至約-10℃。溫度的減少改善原生氧化物層114從鋁接觸墊表面的移除。溫度的減少也減少鋁接觸墊可氧化的速率。一個實施例中，在夾持基板110期間可以約18sccm提供氦氣與氫氣混合物至腔室，且於處理基板100期間可以約100sccm提供氦氣與氫氣混合物至腔室。某些實施例中，可透過氣體管174、176與178之任一者提供氦，或者可透過氣體管174、176與178之組合提供氦。較佳實施例中，從與提供氫的相同氣體管提供氦氣。
一個實施例中，氣體混合物電漿可蝕刻基板110且清潔處理套組102約1秒至約60秒，諸如約30秒。在此實施例中，蝕刻製程從鋁接觸墊之表面移除大約67%的原生氧化物層114。因此，一旦步驟220完成後，一些原生氧化物可能殘留在鋁接觸墊表面上。另一實施例中，以氣體混合物蝕刻可進行達約30秒至約60秒，諸如約45秒。此實施例中，蝕刻製程將已從鋁接觸墊表面移除實質上所有的原生氧化物層114。已顯示包含反應性氫氣的氣體混合物使處理套組102之內表面上沉積的聚亞醯胺厚度減少大約11%-70%。聚亞醯胺厚度的減少使必須用腔室清潔製程、鋁糊貼或灰化清潔處 理套組102的頻率減少，此舉提供增加的處理量。
另一實施例中，可與氫一併提供氬至內部處理區域158。此實施例中，氦不存在於腔室150中。以約95：5至約5：95之間的氬：氫比提供氬與氫。供應射頻電力至腔室150以產生氬與氫混合物之電漿。如前文所述，氬電漿蝕刻基板110表面，且氫電漿與濺射的聚亞醯胺反應，而形成碳氫化合物氣體。大體而言，排除氦的混合物可與實質上與含有氦之混合物相同的方式執行。
在步驟230，於內部處理區域158中形成氬電漿。類似於前述的氣體混合物，提供氬至內部處理區域158，且提供射頻電流產生氬電漿。一個實施例中，可用約13.56MHz的頻率與約0W至約900W之間(諸如約300W)的功率提供射頻電流至氬氣。另一實施例，可用約60MHz的頻率與約200W至約1400W之間(諸如約800W)的功率提供射頻電流至氬氣。在步驟230，以約300sccm至約400sccm之間(諸如約300sccm)提供氬氣至內部處理區域158以供引燃電漿。在處理期間，以約25sccm至約150sccm之間(諸如約65sccm)提供氬氣至內部處理區域158。步驟230期間，內部處理區域158維持在約1mT至約100mT之間的壓力，諸如介於約7mT至約10mT之間。在接續步驟220的此步驟230中，不提供氦或氫。氬電漿蝕刻基板110表面，以從鋁接觸墊之表面移除殘餘的原生氧化物，諸如在步驟220期間未被移除的原生氧化物。一個實施例中，以氬氣蝕刻進行達約10秒至約20秒。相信純的氬電漿比用電漿氣體混合物(即，氬/氦/ 氫)進行的蝕刻產生更清潔的鋁表面。因此，步驟230的僅有氬之電漿的「往回清潔」製程提供可為後續封裝應用所接受的鋁接觸墊之清潔度。
另一實施例中，可用交替的方式重覆步驟220與230，以達成期望的下述組合：原生氧化物移除，以及在內部處理區域158中的與剛沉積在處理套組102內表面上的聚亞醯胺粒狀物質有所減少。應考量腔室150可在步驟220與230之後或在執行步驟220與230之序列後抽空，以減少腔室之內部處理區域158中所存在的非期望的粒狀物質或碳氫化合物氣體存在，而防止基板110污染。
由於與氫電漿的反應而造成在處理套組102之內表面上沉積的聚亞醯胺減少使處理套組102必須經受清潔製程的頻率減少或使以新的處理套組置換處理套組102的頻率減少。隨著腔室150中執行的清潔製程愈少，處理量可增加。
最後，在步驟240，將基板移送出處理腔室150。可藉由任何已知的習知手段將基板110移送出處理腔室150，且可用新的基板重覆步驟210-240。
雖然前述內容涉及本發明之實施例，但可不背離本發明之基本範疇設計其他與進一步之實施例，且本發明之範疇由隨後的申請專利範圍所決定。
200‧‧‧方法
210-240‧‧‧步驟

Claims (14)

  1. 一種用於清潔處理腔室的方法，該方法包含以下步驟：在一第一基板處理步驟期間，於該處理腔室中從氬氣、氦氣與氫氣之一氣體混合物形成一電漿；及在一第二基板處理步驟期間，於該處理腔室中形成一氬電漿。
  2. 如請求項1所述之方法，其中該第一基板處理步驟從一鋁接觸墊移除一原生氧化物且從一基板之一表面移除一聚亞醯胺化合物。
  3. 如請求項1所述之方法，其中該第一基板處理步驟執行約1秒至約60秒。
  4. 如請求項2所述之方法，其中在該第一基板處理步驟期間，該基板的一溫度是從約-10℃至約120℃。
  5. 如請求項2所述之方法，其中相較於該第二基板處理步驟，於該第一基板處理步驟期間，在該腔室之一內表面上沉積較少量的該聚亞醯胺化合物。
  6. 如請求項2所述之方法，其中該氫氣與該聚亞醯胺化合物反應而形成一碳氫化合物。
  7. 如請求項6所述之方法，其中在該聚亞醯胺化合物可沉積在該腔室之一內表面上之前，從該基板之該表面移除的該聚亞醯胺化合物與該氫氣反應。
  8. 如請求項6所述之方法，其中該氫氣與先前沉積在該腔室之一內表面上的一聚亞醯胺化合物反應。
  9. 如請求項6所述之方法，其中接著從該腔室抽除該碳氫化合物。
  10. 如請求項1所述之方法，其中包含氦與氫之該氣體混合物的一部分提供一氦對氫的比例，該比例在約95：5至約5：95之間。
  11. 如請求項1所述之方法，其中該氣體混合物之電漿與該氬電漿包含一射頻電漿。
  12. 如請求項1所述之方法，其中該第二基板處理步驟執行約10秒至約20秒。
  13. 如請求項1所述之方法，其中在該第二基板處理步驟期間，一基板之一溫度包含約120℃。
  14. 如請求項1所述之方法，其中該第二基板處理步驟清潔 一基板之一表面上的一鋁接觸墊以供一後續封裝製程所用。
TW102145893A 2013-01-17 2013-12-12 晶圓製程期間以惰性氫氦混合物進行的原位腔室清潔 TWI575598B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/743,646 US9269562B2 (en) 2013-01-17 2013-01-17 In situ chamber clean with inert hydrogen helium mixture during wafer process

Publications (2)

Publication Number Publication Date
TW201430945A true TW201430945A (zh) 2014-08-01
TWI575598B TWI575598B (zh) 2017-03-21

Family

ID=51164242

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102145893A TWI575598B (zh) 2013-01-17 2013-12-12 晶圓製程期間以惰性氫氦混合物進行的原位腔室清潔

Country Status (3)

Country Link
US (1) US9269562B2 (zh)
TW (1) TWI575598B (zh)
WO (1) WO2014113148A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI674617B (zh) * 2016-05-03 2019-10-11 美商應用材料股份有限公司 用於在電漿清潔製程之後執行電漿處理製程的方法
US11502002B2 (en) 2018-05-28 2022-11-15 Daicel Corporation Method for manufacturing semiconductor device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201316446D0 (en) * 2013-09-16 2013-10-30 Spts Technologies Ltd Pre-cleaning a semiconductor structure
GB201420935D0 (en) 2014-11-25 2015-01-07 Spts Technologies Ltd Plasma etching apparatus
US9543273B2 (en) * 2015-01-19 2017-01-10 International Business Machines Corporation Reduced volume interconnect for three-dimensional chip stack
KR20180100044A (ko) * 2015-08-17 2018-09-06 온토스 이큅먼트 시스템즈 상압 플라즈마 처리 단계들을 이용한 에피택셜 성장

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163280A (ja) * 1996-12-02 1998-06-19 Tokyo Electron Ltd 検査方法及び検査装置
US7053002B2 (en) 1998-12-04 2006-05-30 Applied Materials, Inc Plasma preclean with argon, helium, and hydrogen gases
US6313042B1 (en) 1999-09-03 2001-11-06 Applied Materials, Inc. Cleaning contact with successive fluorine and hydrogen plasmas
KR100360399B1 (ko) * 2000-03-07 2002-11-13 삼성전자 주식회사 반구형입자(ｈｓｇ)막을 구비한 반도체소자의 제조방법
US20020144655A1 (en) * 2001-04-05 2002-10-10 Chiang Tony P. Gas valve system for a reactor
JP3865695B2 (ja) * 2002-07-16 2007-01-10 沖電気工業株式会社 エッチング装置の電極部劣化防止機構、エッチング装置、エッチング装置の電極部劣化防止方法及びエッチング方法
JP2011189338A (ja) 2010-02-22 2011-09-29 Hitachi High-Tech Instruments Co Ltd プラズマ洗浄方法
GB201006327D0 (en) 2010-04-15 2010-06-02 Linde Ag Gas treatment methods
CN103443906B (zh) 2011-03-04 2016-03-30 应用材料公司 触点清洁的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI674617B (zh) * 2016-05-03 2019-10-11 美商應用材料股份有限公司 用於在電漿清潔製程之後執行電漿處理製程的方法
US11502002B2 (en) 2018-05-28 2022-11-15 Daicel Corporation Method for manufacturing semiconductor device
TWI829697B (zh) * 2018-05-28 2024-01-21 日商大賽璐股份有限公司 半導體裝置製造方法

Also Published As

Publication number Publication date
WO2014113148A1 (en) 2014-07-24
US9269562B2 (en) 2016-02-23
US20140196746A1 (en) 2014-07-17
TWI575598B (zh) 2017-03-21

Similar Documents

Publication Publication Date Title
TWI575598B (zh) 晶圓製程期間以惰性氫氦混合物進行的原位腔室清潔
US9051655B2 (en) Boron ionization for aluminum oxide etch enhancement
TWI811367B (zh) 膜之蝕刻方法及電漿處理裝置
TWI549213B (zh) 基板處理裝置，半導體裝置之製造方法及記錄媒體
JP6199250B2 (ja) 被処理体を処理する方法
TW201804508A (zh) 用於在電漿處理腔室中之原位腔室清潔效率強化的電漿處理製程
TW202117931A (zh) 間隙填充沉積製程
TW569344B (en) Insulation-film etching system
TW201635414A (zh) 矽膜之成膜方法及成膜裝置
JP2012204644A (ja) プラズマ処理装置及びプラズマ処理方法
TW200947547A (en) Plasma etching method, plasma etching apparatus, and storage medium
JP2008112803A (ja) 成膜方法および基板処理装置
JP6041709B2 (ja) 金属層をエッチングする方法
CN105632863B (zh) 等离子刻蚀装置
TW201742149A (zh) 蝕刻方法
JP2015041624A (ja) シリコン酸化膜をエッチングする方法
JP2014183184A (ja) コバルト及びパラジウムを含む膜をエッチングする方法
TW202118357A (zh) 薄膜沉積腔、多功能遮蔽盤以及多功能遮蔽盤的使用方法
JP4716566B2 (ja) 基板上の銅酸化物を還元するプラズマ加工チャンバ、及び、その方法
JP6742287B2 (ja) 半導体製造方法及びプラズマ処理装置
TW202210658A (zh) 用於預清潔及處置晶圓表面之方法及裝置
JP2010199475A (ja) プラズマ処理装置のクリーニング方法及び記憶媒体
JP2017059750A (ja) 被処理体を処理する方法
TW201727695A (zh) 處理被處理體之方法
TW202015128A (zh) 微電子工件製造用之矽氮化物層的區域選擇性蝕刻方法