TW201427021A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201427021A
TW201427021A TW102145499A TW102145499A TW201427021A TW 201427021 A TW201427021 A TW 201427021A TW 102145499 A TW102145499 A TW 102145499A TW 102145499 A TW102145499 A TW 102145499A TW 201427021 A TW201427021 A TW 201427021A
Authority
TW
Taiwan
Prior art keywords
semiconductor material
semiconductor
oxide
fin
disposed
Prior art date
Application number
TW102145499A
Other languages
English (en)
Other versions
TWI525829B (zh
Inventor
Chi-Yuan Chen
Teng-Chun Tsai
Kuo-Yin Lin
Wan-Chun Pan
Hsiang-Pi Chang
Shi-Ning Ju
Yen-Yu Chen
Hongfa Luan
Kuo-Cheng Ching
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW201427021A publication Critical patent/TW201427021A/zh
Application granted granted Critical
Publication of TWI525829B publication Critical patent/TWI525829B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明提供一種半導體裝置及其製造方法，包括：部分製造包含半導體鰭之鰭式場效電晶體，此半導體鰭包括第一半導體材料及第二半導體材料，設於第一半導體材料上；移除半導體鰭之第二半導體材料之頂部；露出第一半導體材料之頂部；移除第一半導體材料之頂部；氧化第一半導體材料及第二半導體材料，其中氧化第一半導體材料及第二半導體材料包括形成包含第一厚度之第一氧化物於第一半導體材料上及形成包含第二厚度之第二氧化物於第二半導體材料上，第一厚度大於第二厚度；自第二半導體材料移除第二氧化物；及完成鰭式場效電晶體之製造。

Description

半導體裝置及其製造方法
本發明係有關於半導體裝置及其製造方法，特別係有關於一種鰭式場效電晶體及其製造方法。
半導體裝置被使用於各種電子應用中，例如個人電腦、手機、數位相機、及其他電子裝置。半導體裝置之製造通常為依序沉積絕緣層或介電層、導電層、及半導體層於半導體基底上，以微影製程圖案化各材料層並於其上形成電路元件。
半導體技術近來發展出多重閘極場效電晶體(MuGFET)，其通常為合併多個閘極於單一裝置的金氧半場效電晶體(MOSFET)。此多重閘極可藉由單一閘極控制，此時此多重閘極表面的電性動作如同單一閘極；或者，此多重閘極可藉由各獨立的閘極控制。
多重閘極場效電晶體的其中一種係為鰭式場效電晶體(FinFET)，其為一種具有鰭狀半導體通道之電晶體結構，此鰭狀半導體通道垂直舉升於積體電路之矽表面。近來，一種鰭式場效電晶體的設計係為環繞式閘極(gate-all-around)鰭式場效電晶體，其閘極材料圍繞通道區的所有側邊。
根據本揭露的某些實施例，一種半導體裝置之製造方法包括：部分製造包含半導體鰭之鰭式場效電晶體(FinFET)，其中此半導體鰭包括第一半導體材料及第二半導體材料，設於第一半導體材料上；移除半導體鰭之第二半導體材料之頂部；露出第一半導體材料之頂部；自第二半導體材料下方移除第一半導體材料之頂部；氧化第一半導體材料及第二半導體材料，其中氧化第一半導體材料及第二半導體材料包括形成包含第一厚度之第一氧化物於第一半導體材料上及形成包含第二厚度之第二氧化物於第二半導體材料上，第一厚度大於第二厚度；自第二半導體材料移除第二氧化物；及完成鰭式場效電晶體之製造。
根據其他實施例，一種半導體裝置之製造方法包括：部分製造包含半導體鰭之鰭式場效電晶體(FinFET)，其中此半導體鰭包括第一半導體材料，設於工作件上，此第一半導體材料鄰接隔離區，此半導體鰭更包括第二半導體材料，設於第一半導體材料上；移除半導體鰭之第二半導體材料之頂部；凹蝕隔離區以露出第一半導體材料頂部的側壁；自第二半導體材料下方移除第一半導體材料之頂部；氧化第一半導體材料及第二半導體材料，其中氧化第一半導體材料及第二半導體材料包括形成包含第一厚度之第一氧化物於第一半導體材料上及形成包含第二厚度之第二氧化物於第二半導體材料上，此第一厚度大於第二厚度；自第二半導體材料移除第二氧化物及自第一半導體材料移除部分第一氧化物；形成閘極介電層於第二半導體材料上並圍繞第二半導體材料；及形成閘極於閘極介電層 上並圍繞閘極介電層。
根據其他實施例，一種半導體裝置包括：設於工作件上之鰭，此鰭包括第一半導體材料，設於工作件上；此第一半導體材料之氧化物，設於第一半導體材料上；第二半導體材料，設於第一半導體材料之氧化物上；導電材料，設於第二半導體材料上並圍繞第二半導體材料，部分導電材料設於第一半導體材料之氧化物與第二半導體材料之間；第一絕緣材料，圍繞第二半導體材料，此第一絕緣材料之第一部分設於第二半導體材料之上表面與導電材料之間，此第一絕緣材料之第二部分設於第二半導體材料之下表面與導電材料之間；及第二絕緣材料，圍繞半導體材料之區域，部分第二絕緣材料設於導電材料與第一半導體材料的氧化物之間，其中導電材料包括環繞式閘極(gate-all-around)鰭式場效電晶體(FinFET)之閘極，其中第二半導體材料包括環繞式閘極鰭式場效電晶體之通道區。
100‧‧‧半導體裝置
102‧‧‧工作件
104‧‧‧隔離區
104’‧‧‧凹蝕前的隔離區104
105‧‧‧工作件102之一部分
106‧‧‧第一半導體材料
108‧‧‧第二半導體材料
108’‧‧‧凹蝕前的第二半導體材料
109‧‧‧鰭
109’‧‧‧凹蝕前的鰭
110‧‧‧源極區及汲極區
110a及110b‧‧‧源極區及汲極區
112、114及116‧‧‧犧牲材料層
118及120‧‧‧側壁間隔物
122‧‧‧蝕刻停止層
124‧‧‧層間介電層
130‧‧‧凹蝕後第一氧化層露出的部分
132‧‧‧凹口
134a‧‧‧第一端點
134b‧‧‧第二端點
136‧‧‧第一氧化物
138‧‧‧第二氧化物
140‧‧‧第一氧化物136的一部分
142‧‧‧第一氧化物136的一部分
150‧‧‧環繞式閘極鰭式鰭式場效電晶體
158‧‧‧第一絕緣材料
160‧‧‧第一絕緣材料158的第一層
162‧‧‧第一絕緣材料158的第二層
164‧‧‧第一絕緣材料158的第一部分
166‧‧‧第一絕緣材料158的第二部分
168‧‧‧第二絕緣材料
170‧‧‧閘極
170’‧‧‧閘極170的導電材料的一部分
172‧‧‧第二絕緣材料168的一部分
d1、d2及d3‧‧‧尺寸
第1圖係根據本發明的某些實施例所繪製的於製程最初階段的鰭式場效電晶體的透視圖；第2圖係根據本發明的某些實施例所繪製的鰭式場效電晶體，此鰭式場效電晶體由移除第1圖之鰭式場效電晶體的鰭的頂部而得；第3A及3B圖各別為於第2圖的鰭式場效電晶體中凹蝕鰭的第二半導體材料及鄰近鰭的絕緣材料後的X軸與Y軸圖；第4A及4B圖各別為於第3A及3B圖的鰭式場效電晶體中移 除鰭的第一半導體材料的頂部後的X軸與Y軸圖；第5A及5B圖各別為於第4A及4B圖的鰭式場效電晶體中形成第一氧化物於鰭的第一半導體材料上及形成第二氧化物於鰭的第二半導體材料上後的X軸與Y軸圖；第6A及6B圖各別為於第5A及5B圖的鰭式場效電晶體中移除第二半導體材料上之第二氧化物後的X軸與Y軸圖；第7A及7B圖各別為完成鰭式場效電晶體製程後的第6A及6B圖的鰭式場效電晶體；及第8圖係根據某些實施例之包含環繞式閘極鰭式場效電晶體之半導體裝置製造方法之流程圖。
本發明接下來將會提供許多不同的實施例以實施本發明中不同的特徵。值得注意的是，這些實施例提供許多可行之發明概念並可實施於各種特定情況。然而，在此所討論之這些特定實施例僅用於舉例說明，但非用於限定本發明之範圍。
本揭露之某些實施例係關於環繞式閘極鰭式場效電晶體。新穎的環繞式閘極鰭式場效電晶體之製造方法及其結構將於此描述。
參見第1圖，其係為根據本揭露之某些實施例所繪製之半導體裝置100的透視圖。該半導體裝置包括處於製程最初階段之鰭式場效電晶體。此半導體裝置100包括工作件102。此工作件102可包括一半導體基底，此半導體基底可包括例如矽或其它半導體材料，且可以被絕緣層覆蓋。工作件102可包 括其他主動元件或電路(未顯示)。例如，工作件102可包括設於單晶矽上的氧化矽。此工作件102可包括其他導電層或其它半導體元件，例如電晶體、二極體等。可以使用如GaAs、InP、Si/Ge或SiC的化合物半導體並取代矽。在某些實施例中，工作件102可包括絕緣層上覆矽(silicon-on-insulator)或絕緣層上覆鍺(germanium-on-insulator)基底。
在第1圖中，半導體裝置100之鰭式場效電晶體被部分製造。第一半導體材料106設於工作件102上，第二半導體材料108設於第一半導體材料上，在某些實施例中，第一半導體材料106包括SiGe，且第一半導體材料106包括約30nm至50nm之厚度。在某些實施例中，第二半導體材料108包括具有約30nm至50nm厚度的Si、Ge或III-V族材料。例如，在第二半導體材料108包括III-V族材料之實施例中，此第二半導體材料108可包括InSb、InGaSb、InAs、InGaAs、GaAs、GaSb、GaAs或前述之組合。在某些實施例中，第二半導體材料108包括氧化速率低於第一半導體材料106的氧化速率的材料。另外，第一半導體材料106與第二半導體材料108可包括其他材料與尺寸。
第一半導體材料106與第二半導體材料108包括半導體材料的鰭109，此鰭109以一預定高度垂直凸出於工作件102上，此預定高度可為約10至20nm。在某些實施例中，鰭109也包括工作件102之105部分。在某些實施例中，部分鰭109可於SOI或GOI基底上形成。在其他實施例中，包括第一半導體材料106及第二半導體材料108的適當材料的材料層可沉積於 工作件102上，接著，圖案化並形成鰭109。在某些實施例中，鰭109可包括約15至50nm之寬度且可以用15至50nm間隔。另外，鰭109可包括其他尺寸且可以用其他間距間隔。
部分鰭109可包括鰭式場效電晶體的源極區及汲極區110a及110b。例如，第二半導體材料108的頂部可以磊晶成長並形成源極區及汲極區110a及110b。在某些實施例中，源極區及汲極區110a及110b包括磊晶成長於鰭109的第二半導體材料108上之SiCP。另外，源極區及汲極區110a及110b可包括其他材料且可用其他方法形成，例如使用沉積法。在第1圖中，包括源極區及汲極區110a及110b於邊緣的鰭109延伸至鰭式場效電晶體的通道區及閘極區中的材料層112、116、118及120下，此鰭式場效電晶體的通道區及閘極區將於之後形成並於此更進一步討論。在某些實施例中，此通道區及閘極區不包括鰭109中源極區及汲極區110a及110b磊晶成長擴大的區域。
第1圖之部分製造的鰭式場效電晶體包括隔離區104，此隔離區104設於鰭109各部分之間並圍繞鰭109之各部分，此鰭109包括第一半導體材料106、第二半導體材料108及工作件102之105部分。在某些實施例中，隔離區104包括淺溝槽隔離(STI)區。例如，此隔離區104包括SiO2、SixNy、SiON、前述之多層結構或前述之組合。另外，此隔離區104可包括其他材料。
第1圖所示之部分製造的鰭式場效電晶體包括多個材料層112、114、116、118及120，此材料層設於隔離區104、半導體材料106、108及包括鰭109之工作件102的105部分上。 材料層114、112及116係犧牲材料層，用來將後續形成的鰭式場效電晶體的閘極和閘極介電層定形。例如，材料層114包括絕緣材料例如SiO2、SixNy或SiON，材料層112包括多晶矽層且設於材料層114上。材料層116包括硬罩幕材料，其包括一或多層絕緣材料層，例如SixNy及/或SiCN。材料層118及120係側壁間隔物材料，其包括例如氧化物或氮化物之絕緣材料。另外，材料層112、114、116、118及120可包括其他材料。
接著，形成蝕刻停止層(CESL)112於側壁間隔物120上。形成一層間介電層(ILD)124於蝕刻停止層112、隔離區104及源極區及汲極區110a及110b上，如第2圖之透視圖所示。此層間介電層124包括例如SiO2或其它絕緣物之絕緣材料。材料層114、112及116也以一或多個蝕刻步驟移除，亦如第2圖所示。
第2圖也顯示半導體裝置100之鰭式場效電晶體的兩個視角X及Y，此X及Y視角將於第3A、3B、4A、4B、5A、5B、6A、6B、7A及7B圖顯示。第3A、4A、5A、6A及7A圖係為各製程階段中沿著第2圖X線之視圖。第3B、4B、5B、6B及7B圖係為各製程階段中沿著第2圖Y線之視圖。值得注意的是，為了圖示之簡潔，第3A、3B、4A、4B、5A、5B、6A、6B、7A及7B圖之視圖並未包含所有第1及2圖所示之材料層。
第3A及3B圖各別為於第2圖之鰭式場效電晶體中移除鰭109之頂部後的X軸與Y軸視圖。例如，根據某些實施例，移除鰭109之第二半導體材料108的頂部。凹蝕隔離區104並露出鰭109之第一半導體材料106的頂部。在某些實施例中， 使用單一蝕刻步驟移除鰭109之第二半導體材料108的頂部及隔離區104的頂部。在其他實施例中，使用第一蝕刻步驟以移除鰭109之第二半導體材料108的頂部，並使用第二蝕刻步驟以移除隔離區104的頂部並露出鰭109之第一半導體材料106的頂部。
第3A及3B圖顯示半導體裝置100，此半導體裝置100的鰭109的第二半導體材料108與鄰近鰭109的隔離區104的絕緣材料被凹蝕。在凹蝕前的第二半導體材料108為108’，並以虛線(dashed line)表示，在凹蝕前的隔離區104為104’，並以虛線(dashed line)表示於第3A圖。例如，根據第二半導體材料108及隔離區104的材料及蝕刻製程的種類，第二半導體材料108及隔離區104可以用單一蝕刻步驟或兩個蝕刻步驟進行凹蝕。在某些實施例中，第二半導體材料108及隔離區104同時被凹蝕。
接著，進行蝕刻製程以移除鰭109的第一半導體材料106的頂部。第4A及4B圖各別為於第3A及3B圖的鰭式場效電晶體中移除鰭109的第一半導體材料106的頂部後的X軸與Y軸圖，此第一半導體材料106設於第二半導體材料108之下。可使用對第一半導體材料106的材料具有選擇性的蝕刻步驟。於蝕刻步驟中，部分第一半導體材料106被蝕刻，而第二半導體材料108仍留在結構中。在另一實施例，部分第二半導體材料108在移除鰭109的第一半導體材料106的頂部的蝕刻製程中亦被移除。
移除第一半導體材料106的頂部後，凹口132形成 於第二半導體材料108之下。在第4A圖中，第二半導體材料108看似”浮”於經凹蝕的第一半導體材料106上。然而，在第4B圖中，可以看到第二半導體材料藉由源極及汲極區110、部分第一半導體材料106及間隔物120固定於第一端點134a及與第一端點134a相對的第二端點134b。在一實施例中，第一半導體材料106的凹口132的垂直高度包括尺寸d1，此尺寸d1包括約1nm至5nm。另外，包括尺寸d1的凹口132的垂直高度可包括其他尺寸。
接著，進行氧化步驟形成氧化物於第一半導體材料106及第二半導體材料108上。第5A及5B圖各別為於第4A及4B圖的鰭式場效電晶體中形成第一氧化物136於鰭109的第一半導體材料106上及形成第二氧化物138於鰭109的第二半導體材料108上後的X軸與Y軸圖。在某些實施例中，於單一氧化步驟中同時形成第一氧化物136於第一半導體材料106上及第二氧化物138於第二半導體材料108上。在其他實施例中，第一及第二氧化物136及138可於兩個獨立的氧化步驟中形成。
在第一半導體材料106包括SiGe及第二半導體材料108包括Si的實施例中，第一氧化物136包括SiGeOx，第二氧化物138包括SiOx(例如SiO2)。例如，第一氧化物136包括第一半導體材料106與氧結合的材料，第二氧化物138包括第二半導體材料108與氧結合的材料。在某些實施例中，第二氧化物138包括SiOx、GeOx、InSbOx、InGaSbOx、InAsOx、InGaAsOx、GaAsOx、GaSbOx或GaAsOx。另外，第一氧化物136與第二氧化物138可包括其他材料。
第一氧化物136包括第一厚度，此第一厚度包括尺寸d2；第二氧化物138包括第二厚度，此第二厚度包括尺寸d3。在某些實施例中，尺寸d2包括約10nm至20nm。在某些實施例中，尺寸d3包括約1nm至2nm。根據某些實施例，尺寸d2大於尺寸d3。根據某些實施例，尺寸d2至少為尺寸d3的5倍以上。另外，第一氧化物136的尺寸d2及第二氧化物138的尺寸d3的厚度可包括其他尺寸或比例相似的尺寸。
根據某些實施例，第一半導體材料106的氧化速率大於第二半導體材料108的氧化速率。例如，SiGe的氧化速率大於Si的氧化速率，特別是在某些環境或氧化條件下。根據某些實施例，進行氧化步驟使第一半導體材料106的氧化程度大於第二半導體材料108的氧化程度。在某些實施例中，第一半導體材料106以第一氧化速率氧化，第二半導體材料108以第二氧化速率氧化，其中第一氧化速率至少為第二氧化速率的5倍以上。在某些實施例中，第一氧化速率至少為第二氧化速率的6倍以上。在某些實施例中，第一氧化速率至少為第二氧化速率的約10-20倍以上。
在某些實施例中，第一半導體材料及第二半導體材料106及108可使用臨場蒸氣產生(in-situ steam generation)製程、溼爐管製程及/或H2/O2電漿製程氧化。在某些實施例中，進行臨場蒸氣產生製程以氧化第一半導體材料及第二半導體材料106及108。在某些實施例中，此臨場蒸氣產生製程包括於300℃至800℃之溫度，5Torr至40Torr之壓力，5s.l.m.(standard liters per minute)至50s.l.m.之總氣體流量，2%至33%之H2%，30 秒至10分鐘之製程時間之製程條件下引入氧氣。在某些實施例中，溼爐管製程包括300℃至800℃之溫度，200Torr至760Torr之壓力，5L(Liter)至20L之總H2O流量及10分鐘至200分鐘之製程時間。在另一實施例中，進行H2/O2電漿製程以氧化第一半導體材料及第二半導體材料106及108。此H2/O2電漿製程包括製程條件為300℃至800℃之溫度，0.1Torr至20Torr之壓力，10W(Watt)至4000W之無線射頻功率，100s.c.c.m.(standard cubic centimeters per minute)至4000s.c.c.m.之總氣體流量(H2+O2)及20秒至20分鐘之製程時間之高溫製程。另外，臨場蒸氣產生製程、溼爐管製程及/或H2/O2電漿製程可包括其他製程參數。亦可使用其它製程方法在第一半導體材料106及第二半導體材料108露出的部分個別形成第一氧化物136及第二氧化物138。
接著，自第二半導體材料108移除第二氧化物138。第6A及6B圖各別為於第5A及5B圖的鰭式場效電晶體中移除第二半導體材料108上之第二氧化物138後的X軸與Y軸圖。第二氧化物138係使用蝕刻步驟移除。
在某些實施例中，移除第二氧化物138的蝕刻步驟亦移除第一氧化物136的140部分(第6B圖之虛線部分)。在某些實施例中，第一氧化物136的140部分與第二氧化物138同時被移除。在其他實施例中，第一氧化物136的140部分未被移除。在某些實施例中，移除第二氧化物138的蝕刻步驟亦被用來移除第一氧化物136。在某些實施例中，由於第二氧化物138的形成速率小於第一氧化物136的形成速率，第二氧化物138的厚度 尺寸d3小於第一氧化物136的厚度尺寸d2，因此第一氧化物136的142部分留在第一半導體材料106上(第6B圖)。
接著，繼續進行鰭式場效電晶體150之製造以完成半導體裝置100之製程。第7A及7B圖各別為完成鰭式場效電晶體150製程後的第6A及6B圖的鰭式場效電晶體。閘極介電層158/168形成於第二半導體材料108上並圍繞第二半導體材料108，包括導電材料之閘極170形成於閘極介電層158/168上並圍繞閘極介電層158/168。閘極介電層158/168包括一層或多層絕緣材料層。例如，閘極介電層158/168可包括第一絕緣材料158，此第一絕緣材料158包括第一層160，此第一層160為二氧化矽並具有5至20埃之厚度。第一絕緣材料158包括高介電常數絕緣材料的第二層162。例如，此第二層162可為HfO2或ZrO2。第二層162之介電常數大於SiO2的介電常數。在某些實施例中，第一絕緣材料158具有約10至30埃之厚度。在某些實施例中，閘極介電層158/168可包括第二絕緣材料168，此第二絕緣材料168沉積於閘極170沉積之前。第二絕緣材料168包括高介電常數絕緣材料，例如HfO2或ZrO2，並具有約10至30埃之厚度。在某些實施例中，第二絕緣材料168可以省略。另外，閘極介電層158/168可包括單一材料層及/或可包括其他材料和尺寸。
在某些實施例中，閘極170材料包括導電材料，例如TiN、TaN、TiAl、TiN、AlTi、AlTiO及/或W，並具有約100至300埃之厚度。另外，閘極170材料可包括其他材料及尺寸。閘極材料沉積後，部分閘極170延伸並圍繞第二半導體材料108 的所有側邊，如第7A圖所示。因此，鰭式場效電晶體150包括環繞式閘極裝置。
第二半導體材料108包括環繞式閘極鰭式鰭式場效電晶體150的通道區。在某些實施例中，第二半導體材料108包括奈米線。鰭式場效電晶體150包括鄰近奈米線之第一端點134a的源極區110及鄰近奈米線之第二端點134b的汲極區110，此第二端點134b與第一端點134a相對。在某些實施例中，源極區110與汲極區110包括SiCP。另外，源極區110與汲極區110可包括其它材料。第一半導體材料106的氧化部分，例如第一氧化物136，包括設於源極區110與汲極區110之間的絕緣材料。例如，以第一氧化物136作為源極區110與汲極區110之間的絕緣物。
如第7A及7B圖所示，包括環繞式閘極鰭式鰭式場效電晶體150的半導體裝置100包含設於工作件102上的鰭109。在某些實施例中，此鰭109包括工作件102之105部分；第一半導體材料106，設於工作件102之105部分上，第一半導體材料106的氧化物，設於第一半導體材料106上(例如第一氧化物136)。鰭109包括第二半導體材料108，設於第一氧化物136上。鰭109亦包括導電材料(例如閘極170)，設於第二半導體材料108上並圍繞第二半導體材料108。導電材料170之170’部分設於第一氧化物136與第二半導體材料108之間。鰭式場效電晶體150的鰭109包括圍繞第二半導體材料108的第一絕緣材料158，第一絕緣材料158的第164部分設於第二半導體材料108的上表面與閘極170的導電材料之間，第一絕緣材料158的第二部 分166設於第二半導體材料108的下表面與閘極170的導電材料的170’部分之間。第二絕緣材料168圍繞閘極170的導電材料區域，第二絕緣材料168的172部分設於閘極170的導電材料的170’部分與第一氧化物136之間。鰭109以一預定高度垂直凸出於工作件102上。例如，此預定高度為約10至20nm。第一絕緣材料158、閘極170材料的170’部分、第二絕緣材料168填入第一半導體材料106的第一氧化物136與第二半導體材料108之間的凹口132。
在第7A及7B圖所示之製程步驟之後，額外的絕緣材料層(未顯示)可形成於鰭式場效電晶體150之上。接點(未顯示)可形成於絕緣材料層之中並電性連接鰭式場效電晶體150，例如連接至閘極170及源極區及汲極區110。在後段製程中，導線與導孔(未顯示)可形成於鰭式場效電晶體150上。
第8圖係根據某些實施例之包含環繞式閘極鰭式場效電晶體150之半導體裝置100的製造方法的流程圖。在步驟182中，部分製造包含半導體鰭109之鰭式場效電晶體150，其中此半導體鰭109包括第一半導體材料106及第二半導體材料108，設於第一半導體材料106上(參見第1圖)。在步驟184中，移除半導體鰭109之第二半導體材料108之頂部；露出第一半導體材料106之頂部(參見第2、3A及3B圖)。在步驟186中，自第二半導體材料108下方移除第一半導體材料106之頂部(參見第4A及4B圖)。在步驟188中，氧化第一半導體材料106及第二半導體材料108，形成包含第一厚度之第一氧化物136於第一半導體材料106上，此第一厚度包括尺寸d2，形成包含第二厚度之 第二氧化物138於第二半導體材料108上，此第二厚度包括尺寸d3，第一厚度(包括尺寸d2)大於第二厚度(包括尺寸d3)(參見第5A及5B圖)。在步驟190中，自第二半導體材料108移除第二氧化物138(參見第6A及6B圖)。在步驟192中，完成鰭式場效電晶體150之製造(參見第7A及7B圖)。
本揭露之某些實施例包括半導體裝置100之製造方法，此半導體裝置100包括環繞式閘極鰭式場效電晶體150。本揭露之某些實施例亦包括半導體裝置100之製造方法，此半導體裝置100包括本發明描述之新穎環繞式閘極鰭式場效電晶體150結構。
本揭露之某些實施例的優點包括提供新穎的環繞式閘極鰭式場效電晶體150的製造方法，此製造方法使用具有不同氧化速率的材料以形成所需之結構。新穎的熱氧化製程用來形成Si/Ge/III-V環繞式閘極鰭式場效電晶體150。環繞式閘極鰭式場效電晶體150包括三維(3D)環繞式閘極奈米線結構，其通道包括Si、Ge及/或III-V族材料(亦即第二半導體材料108)。
在某些實施例中，可同時氧化第一半導體材料106及第二半導體材料108。由於第一半導體材料106及第二半導體材料108具有不同的氧化速率，包含第一氧化物136的較厚的氧化層形成於源極區及汲極區110之間，而包含第二氧化物138的較薄的氧化層圍繞包含通道的第二半導體材料108。在某些實施例中，藉由熱氧化製程可達到大於5比1之氧化速率比率(亦即第一半導體材料106的氧化速率對第二半導體材料108的氧化速率的比率)，並得到品質更佳的第一氧化物136。留在結構 中當作是源極與汲極區110之間的絕緣物的第一半導體材料106的第一氧化層136越厚，其防止第一半導體材料106中的漏電流的能力越好。
使用本案描述之熱氧化工具與方法，第一氧化物136及第二氧化物138係以自對準之方式形成。由於第一氧化物136具有比第二氧化物138厚的厚度，第二氧化物138可使用單一蝕刻步驟移除，並留下自對準的第一氧化物136於結構中。凹口132形成於第一半導體材料106與第二半導體材料108之間，因此閘極材料可以完全地圍繞包含通道的第二半導體材料108並形成環繞式閘極鰭式場效電晶體150。包含通道的第二半導體材料108包括奈米線，因此可增進氧化物與半導體界面間陷態位的密度(Dit)(亦即第一絕緣材料158與第二半導體材料108之間)，並更進一步增進裝置的性能，例如增進環繞式閘極鰭式場效電晶體150的互導電性(Gm)、載子移動率、汲極電流及/或次臨界擺幅(sub-threshold swing)。此外，新穎的環繞式閘極鰭式場效電晶體150的結構、設計、製造方法可簡易地實施於目前的製程步驟中。
雖然本發明的實施例及其優點已揭露如上，但應該瞭解的是，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作更動、替代與潤飾。此外，本發明之保護範圍並未侷限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟，任何所屬技術領域中具有通常知識者可從本發明揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及 步驟，只要可以在此處所述實施例中實施大抵相同功能或獲得大抵相同結果皆可根據本發明使用。因此，本發明之保護範圍包括上述製程、機器、製造、物質組成、裝置、方法及步驟。另外，每一申請專利範圍構成個別的實施例，且本發明之保護範圍也包括各個申請專利範圍及實施例的組合。
100‧‧‧半導體裝置
102‧‧‧工作件
104‧‧‧隔離區
105‧‧‧工作件102之一部分
106‧‧‧第一半導體材料
108‧‧‧第二半導體材料
109‧‧‧鰭
118‧‧‧側壁間隔物
124‧‧‧層間介電層
132‧‧‧凹口
136‧‧‧第一氧化物
150‧‧‧環繞式閘極鰭式鰭式場效電晶體
158‧‧‧第一絕緣材料
160‧‧‧第一絕緣材料158的第一層
162‧‧‧第一絕緣材料158的第二層
164‧‧‧第一絕緣材料158的第一部分
166‧‧‧第一絕緣材料158的第二部分
168‧‧‧第二絕緣材料
170‧‧‧閘極
170’‧‧‧閘極170的導電材料的一部分
172‧‧‧第二絕緣材料168的一部分

Claims (10)

  1. 一種半導體裝置之製造方法，包括：部分製造包含一半導體鰭之鰭式場效電晶體，其中該半導體鰭包括一第一半導體材料及一第二半導體材料，設於該第一半導體材料上；移除該半導體鰭之第二半導體材料之頂部；露出該第一半導體材料之頂部；自該第二半導體材料下方移除該第一半導體材料之頂部；氧化該第一半導體材料及該第二半導體材料，其中氧化該第一半導體材料及該第二半導體材料包括形成包含一第一厚度之第一氧化物於該第一半導體材料上及形成包含一第二厚度之第二氧化物於該第二半導體材料上，該第一厚度大於該第二厚度；自該第二半導體材料移除該第二氧化物；及完成該鰭式場效電晶體之製造。
  2. 如申請專利範圍第1項所述之半導體裝置之製造方法，其中移除該第二氧化物也自該第一半導體材料移除該第一氧化物之第一部分，留下該第一氧化物之第二部分於該第一半導體材料上。
  3. 如申請專利範圍第1項所述之半導體裝置之製造方法，其中氧化該第一半導體材料及該第二半導體材料包括一臨場蒸氣產生(in-situ steam generation)製程、一溼爐管製程或一H2/O2電漿製程。
  4. 一種半導體裝置之製造方法，包括： 部分製造包含一半導體鰭之鰭式場效電晶體(FinFET)，其中該半導體鰭包括一第一半導體材料，設於一工作件上，該第一半導體材料鄰接一隔離區，該半導體鰭更包括一第二半導體材料，設於該第一半導體材料上；移除該半導體鰭之第二半導體材料之頂部；凹蝕該隔離區以露出該第一半導體材料頂部的側壁；自該第二半導體材料下方移除該第一半導體材料之頂部；氧化該第一半導體材料及該第二半導體材料，其中氧化該第一半導體材料及該第二半導體材料包括形成包含一第一厚度之第一氧化物於該第一半導體材料上及形成包含一第二厚度之第二氧化物於該第二半導體材料上，該第一厚度大於該第二厚度；自該第二半導體材料移除該第二氧化物及自該第一半導體材料移除部分該第一氧化物；形成一閘極介電層於該第二半導體材料上並圍繞該第二半導體材料；及形成一閘極於該閘極介電層上並圍繞該閘極介電層。
  5. 如申請專利範圍第4項所述之半導體裝置之製造方法，其中該第一半導體材料以一第一氧化速率氧化，其中該第二半導體材料以一第二氧化速率氧化，其中該第一氧化速率大於5倍之該第二氧化速率。
  6. 一種半導體裝置，包括：一鰭，設於一工作件上，該鰭包括：一第一半導體材料，設於該工作件上； 該第一半導體材料之一氧化物，設於該第一半導體材料上；一第二半導體材料，設於該第一半導體材料之氧化物上；一導電材料，設於該第二半導體材料上並圍繞該第二半導體材料，部分該導電材料設於該第一半導體材料之氧化物與該第二半導體材料之間；一第一絕緣材料，圍繞該第二半導體材料，該第一絕緣材料之第一部分設於該第二半導體材料之上表面與該導電材料之間，該第一絕緣材料之第二部分設於該第二半導體材料之下表面與該導電材料之間；及一第二絕緣材料，圍繞該半導體材料之區域，部分該第二絕緣材料設於該導電材料與該第一半導體材料的氧化物之間，其中該導電材料包括一環繞式閘極(gate-all-around)鰭式場效電晶體(FinFET)之閘極，其中該第二半導體材料包括一環繞式閘極鰭式場效電晶體之通道區。
  7. 如申請專利範圍第6項所述之半導體裝置，其中該通道區包括一擇自大抵由Si、Ge、III-V族材料及前述之組合所組成之族群的材料。
  8. 如申請專利範圍第6項所述之半導體裝置，其中該通道區包括一奈米線。
  9. 如申請專利範圍第8項所述之半導體裝置，更包括一源極區鄰近該奈米線之第一端點及一汲極區鄰近該奈米線之第二端點，該第二端點與該第一端點相對。
  10. 如申請專利範圍第9項所述之半導體裝置，其中該源極區與該汲極區包括SiCP。
TW102145499A 2012-12-28 2013-12-11 半導體裝置及其製造方法 TWI525829B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/730,640 US8889497B2 (en) 2012-12-28 2012-12-28 Semiconductor devices and methods of manufacture thereof

Publications (2)

Publication Number Publication Date
TW201427021A true TW201427021A (zh) 2014-07-01
TWI525829B TWI525829B (zh) 2016-03-11

Family

ID=51016184

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102145499A TWI525829B (zh) 2012-12-28 2013-12-11 半導體裝置及其製造方法

Country Status (3)

Country Link
US (2) US8889497B2 (zh)
CN (1) CN103915345B (zh)
TW (1) TWI525829B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI578525B (zh) * 2015-02-12 2017-04-11 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9947773B2 (en) * 2012-08-24 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor arrangement with substrate isolation
US9048087B2 (en) 2013-03-14 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for wet clean of oxide layers over epitaxial layers
US9136332B2 (en) 2013-12-10 2015-09-15 Taiwan Semiconductor Manufacturing Company Limited Method for forming a nanowire field effect transistor device having a replacement gate
US9112033B2 (en) 2013-12-30 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain structure of semiconductor device
US9236474B2 (en) 2014-02-21 2016-01-12 Stmicroelectronics, Inc. Method to form strained channel in thin box SOI structures by elastic strain relaxation of the substrate
US9660080B2 (en) * 2014-02-28 2017-05-23 Stmicroelectronics, Inc. Multi-layer strained channel FinFET
US9318384B2 (en) * 2014-03-24 2016-04-19 International Business Machines Corporation Dielectric liner for a self-aligned contact via structure
US9590105B2 (en) * 2014-04-07 2017-03-07 National Chiao-Tung University Semiconductor device with metal alloy over fin, conductive layer over channel region of fin, and semiconductive layer over conductive layer and formation thereof
US10199502B2 (en) * 2014-08-15 2019-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Structure of S/D contact and method of making same
US9620607B2 (en) 2014-12-04 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Gate all around device structure and Fin field effect transistor (FinFET) device structure
US9954107B2 (en) * 2015-05-05 2018-04-24 International Business Machines Corporation Strained FinFET source drain isolation
US9536981B1 (en) * 2015-09-29 2017-01-03 International Business Machines Corporation Field effect transistor device spacers
KR102323943B1 (ko) 2015-10-21 2021-11-08 삼성전자주식회사 반도체 장치 제조 방법
JP6928763B2 (ja) * 2015-11-03 2021-09-01 東京エレクトロン株式会社 マイクロ波プラズマによりナノワイヤの角を丸め、調整する方法
KR102402482B1 (ko) * 2015-11-27 2022-05-25 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9899490B2 (en) 2016-02-03 2018-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with changeable gate length and method for forming the same
DE112016006574T5 (de) * 2016-03-11 2018-11-29 Intel Corporation Techniken zum ausbilden von transistoren, die gruppe-iii-v-material-nanodrähte aufweisen, welche gruppe-iv-materialopfreschichten verwenden
US10332986B2 (en) * 2016-08-22 2019-06-25 International Business Machines Corporation Formation of inner spacer on nanosheet MOSFET
US11049773B2 (en) * 2016-09-30 2021-06-29 Intel Corporation Art trench spacers to enable fin release for non-lattice matched channels
US10483378B2 (en) 2017-08-31 2019-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial features confined by dielectric fins and spacers
TW202230452A (zh) * 2020-08-02 2022-08-01 美商應用材料股份有限公司 用於環繞式閘極奈米片輸出入裝置之共形氧化

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW591132B (en) 1999-06-17 2004-06-11 Taiwan Semiconductor Mfg Method of growing SiGe epitaxy
KR100672933B1 (ko) 2003-06-04 2007-01-23 삼성전자주식회사 세정 용액 및 이를 이용한 반도체 소자의 세정 방법
KR101142138B1 (ko) 2003-09-10 2012-05-10 신에쯔 한도타이 가부시키가이샤 적층기판의 세척방법, 기판의 접합방법 및 접합 웨이퍼의제조방법
KR100526887B1 (ko) * 2004-02-10 2005-11-09 삼성전자주식회사 전계효과 트랜지스터 및 그의 제조방법
KR100528486B1 (ko) * 2004-04-12 2005-11-15 삼성전자주식회사 불휘발성 메모리 소자 및 그 형성 방법
KR100585157B1 (ko) * 2004-09-07 2006-05-30 삼성전자주식회사 다수의 와이어 브릿지 채널을 구비한 모스 트랜지스터 및그 제조방법
KR100707208B1 (ko) * 2005-12-24 2007-04-13 삼성전자주식회사 Ｇａａ 구조의 핀-펫 및 그 제조 방법
US8012839B2 (en) * 2008-02-29 2011-09-06 Chartered Semiconductor Manufacturing, Ltd. Method for fabricating a semiconductor device having an epitaxial channel and transistor having same
US8361869B2 (en) * 2010-12-08 2013-01-29 Institute of Microelectronics, Chinese Academy of Sciences Method for manufacturing suspended fin and gate-all-around field effect transistor
US8723268B2 (en) * 2012-06-13 2014-05-13 Synopsys, Inc. N-channel and P-channel end-to-end finFET cell architecture with relaxed gate pitch
US9136383B2 (en) * 2012-08-09 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9966471B2 (en) 2014-06-27 2018-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked Gate-All-Around FinFET and method forming the same
TWI578525B (zh) * 2015-02-12 2017-04-11 台灣積體電路製造股份有限公司 半導體裝置及其形成方法
US10763368B2 (en) 2015-02-12 2020-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked gate-all-around FinFET and method forming the same
US11335809B2 (en) 2015-02-12 2022-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked Gate-All-Around FinFET and method forming the same

Also Published As

Publication number Publication date
US20140183633A1 (en) 2014-07-03
US9153657B2 (en) 2015-10-06
US20150028389A1 (en) 2015-01-29
CN103915345B (zh) 2017-03-01
US8889497B2 (en) 2014-11-18
CN103915345A (zh) 2014-07-09
TWI525829B (zh) 2016-03-11

Similar Documents

Publication Publication Date Title
TWI525829B (zh) 半導體裝置及其製造方法
US11043561B2 (en) Multi-gate device and method of fabrication thereof
CN108122846B (zh) 包括鳍式场效应晶体管的半导体器件及其形成方法
CN106469654B (zh) 半导体装置及其制造方法
CN107527801B (zh) 半导体器件及其形成方法
TW202036662A (zh) 半導體裝置的形成方法
CN105529357A (zh) 用于FinFET的方法和结构
US9865709B2 (en) Selectively deposited spacer film for metal gate sidewall protection
TWI611459B (zh) 半導體裝置及其製造方法
CN110034015B (zh) 一种纳米线围栅器件的形成方法
TW202205449A (zh) 半導體裝置及其形成方法
US20220367659A1 (en) Gate-all-around devices with optimized gate spacers and gate end dielectric
TWI696216B (zh) 半導體裝置及其製造方法
US9812558B2 (en) Three-dimensional transistor and methods of manufacturing thereof
CN109473398B (zh) 半导体元件及其制造方法
TWI799177B (zh) 半導體裝置及其製造方法
TW202109623A (zh) 形成半導體裝置的方法
TWI795774B (zh) 填充結構及其製造方法
TWI767417B (zh) 半導體裝置及其製造方法
TW202347511A (zh) 半導體裝置及其製造方法