TW201415599A - 具有電介質厚度改進控制的多層電子結構 - Google Patents

具有電介質厚度改進控制的多層電子結構 Download PDF

Info

Publication number
TW201415599A
TW201415599A TW102116166A TW102116166A TW201415599A TW 201415599 A TW201415599 A TW 201415599A TW 102116166 A TW102116166 A TW 102116166A TW 102116166 A TW102116166 A TW 102116166A TW 201415599 A TW201415599 A TW 201415599A
Authority
TW
Taiwan
Prior art keywords
layer
copper
microns
dielectric material
thickness
Prior art date
Application number
TW102116166A
Other languages
English (en)
Other versions
TWI603450B (zh
Inventor
Dror Hurwitz
Alex Huang
Original Assignee
Zhuhai Advanced Chip Carriers&Electronic Substrate Solutions Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Advanced Chip Carriers&Electronic Substrate Solutions Technologies Co Ltd filed Critical Zhuhai Advanced Chip Carriers&Electronic Substrate Solutions Technologies Co Ltd
Publication of TW201415599A publication Critical patent/TW201415599A/zh
Application granted granted Critical
Publication of TWI603450B publication Critical patent/TWI603450B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本發明提供一種具有電介質厚度改進控制的多層電子結構，其包括層壓在介電材料內的銅子結構層，所述介電材料包括在聚合物基質中的連續玻璃纖維，其特徵在於，所述介電材料沒有孔隙，並且每個介電材料層的厚度控制在預定厚度的+-3微米內，標准偏差小於1微米。本發明還提供一種制造該多層電子結構的方法，所述方法包括電鍍銅子結構；在所述銅子結構上層疊包括聚合物樹脂的介電預浸料；對離型膜施加200-600psi的壓力，所述離型膜的硬度高於所述預浸料的硬度，但低於固化樹脂的硬度；以及在保持壓力的同時通過固化循環進行加熱。

Description

具有電介質厚度改進控制的多層電子結構
本發明系關於一種多層電子支撐結構例如插件及其制造方法。
在對於越來越複雜的電子元件的小型化需求越來越大的帶動下，諸如計算機和電信設備等消費電子產品的集成度越來越高。這已經導致要求支撐結構如IC基板和IC插件具有通過介電材料彼此電絕緣的高密度的多個導電層和通孔。
這種支撐結構的總體要求是可靠性和適當的電氣性能、薄度、剛度、平坦性、散熱性好和有競爭力的單價。
在實現這些要求的各種途徑中，一種廣泛實施的創建層間互連通孔的制造技術是采用激光鑽孔，所鑽出的孔穿透後續布置的介電基板直到最後的金屬層，後續填充金屬，通常是銅，該金屬通過鍍覆技術沈積在其中。這種成孔方法有時也被稱為“鑽填”，由此產生的通孔可稱為“鑽填通孔”。
但是，鑽填孔方法存在大量缺點。因為每個通孔需要單獨鑽孔，所以生產率受限，並且制造複雜的多通孔IC基板和插件的成本變得高昂。在大型陣列中，通過鑽填方法難以生產出高密度和高品質、彼此緊密相鄰且具有不同的尺寸和形狀的通孔。此外，激光鑽出的通孔具有穿過介電材料厚度的粗糙側壁和內向錐度。該錐形減小了通孔的有效直徑。特別是在超小通孔直徑的情況下，也可能對於先前的導電金屬層的電接觸產生不利影響，由此導致可靠性問題。而且，在被鑽的電介質是包括聚合物基體中的玻璃或陶瓷纖維的複合材料時，側壁特別粗糙，並且這種粗糙度可能會產生附加的雜散電感。
鑽出的通孔的填充過程通常是通過銅電鍍來完成的。電鍍沈積技術會導致凹痕，其中在通孔頂部出現小坑。或者，當通孔通道被填充超過其容納量的銅時，可能造成溢出，從而產生突出超過周圍材料的半球形上表面。凹痕和溢出往往在如制造高密度基板和插件時所需的後續上下堆疊通孔時造成困難。此外，應該認識到，大的通孔通道難以均勻填充，特別是在其位於插件或IC基板設計的同一互連層內的小通孔附近時。
雖然可接受的尺寸範圍和可靠性正在隨著時間的推移而改善，但是上文所述的缺點是鑽填技術的內在缺陷，並且會限制可制造的通孔的尺寸範圍。還應該注意的是，激光鑽孔是制造圓形通孔通道的最好方法。雖然可以通過激光銑削制造狹縫形狀的通孔通道，但是，可有效制造的鑽填孔的幾何形狀範圍比較有限。通過鑽填工藝制造通孔是昂貴的，並且難以利用相對具有成本效益的電鍍工藝用銅來均勻和一致地填充由此形成的通孔通道。
在複合介電材料中激光鑽出的孔實際上被限制在60×10-6m直徑，並且由於所涉及的燒蝕過程以及所鑽的複合材料的性質，甚至因此而遭受到顯著的錐度形狀以及粗糙側壁的不利影響。
除了上文所述的激光鑽孔的其它限制外，鑽填技術的另一限制在於難以在同一層中產生不同直徑的通孔，這是因為當鑽出不同尺寸的通孔通道並隨後用金屬填充以制造不同尺寸通孔時，通孔通道的填充速率不同。因此，作為鑽填技術的特徵性的凹痕或溢出的典型問題被惡化，因為不可能對不同尺寸通孔同時優化沈積速率。
克服鑽填方法的許多缺點的可選解決方案是利用又稱為“圖案鍍覆”的技術，通過將銅或其它金屬沈積到在光刻膠中形成的圖案內來制造。
在圖案鍍覆中，首先沈積種子層。然後在其上沈積光刻膠層，隨後曝光形成圖案，並且選擇性移除該圖案以制成暴露出種子層的溝槽。通過將銅沈積到光刻膠溝槽中來形成通孔柱。然後移除剩余的光刻膠，蝕刻掉種子層，並在其上及其周圍層壓通常為聚合物浸漬玻璃纖維氈的介電材料，以包圍所述通孔柱。然後，可以使用各種技術和工藝來減薄所述 介電材料，將其平坦化並暴露出所述通孔柱頂部以允許由此導電連接到底平面或基准面，用於在其上形成下一金屬層。可在其上通過重複該過程來沈積後續的金屬導體層和通孔柱，以形成所需的多層結構。
在一個替代但緊密關聯的技術即下文所稱的“面板鍍覆”中，將連續的金屬或合金層沈積到基板上。在其頂部沈積光刻膠層，並在其中顯影出圖案。剝除顯影光刻膠的圖案，選擇性地暴露出其下的金屬，該金屬可隨後被蝕刻掉。未顯影的光刻膠保護其下方的金屬不被蝕刻掉，並留下直立的特徵結構和通孔的圖案。剝除未顯影光刻膠後，在所述直立的銅特徵結構和/或通孔柱上及周圍層壓介電材料，如聚合物浸漬玻璃纖維氈。
通過上述圖案鍍覆或面板鍍覆方法創建的通孔層通常被稱為銅制“通孔柱”和特徵層。
應該認識到，微電子演化的一般推動力涉及制造更小、更薄、更輕和更大功率的高可靠性產品。使用厚且有芯的互連不能得到超輕薄的產品。為了在互連IC基板或“插件”中形成更高密度的結構，需要具有甚至更小連接的更多層。事實上，有時希望在彼此的頂部上堆疊元件。
如果在銅或其它合適的犧牲基板上沈積鍍覆層壓結構，則可以蝕刻掉基板，留下獨立的無芯層壓結構。可以在預先附著在犧牲基板上的側面上沈積其它層，由此能夠形成雙面累積，從而最大限度地減少翹曲並有助於實現平坦化。
一種制造高密度互連的靈活技術是構建由在介電基質中的金屬通孔或特徵結構構成的圖案或面板鍍覆多層結構。所述金屬可以是銅，所述電介質可以是纖維增強聚合物，通常使用的是具有高玻璃化轉變溫度(Tg)的聚合物，例如聚酰亞胺。這些互連可以是有芯的或無芯的，並可包括用於堆疊元件的空腔。它們可具有奇數或偶數層。實現技術描述在授予Amitec-Advanced Multilayer Interconnect Technologies Ltd.的現有專利中。例如，赫爾維茨(Hurwitz)等人的題為“高級多層無芯支撐結構及其制造方法(Advanced multilayer coreless support structures and method for their fabrication)”的美國專利US 7,682,972描述了一種制造包括在電介質 中的通孔陣列的獨立膜的方法，所述膜用作構建優異的電子支撐結構的前體。該方法包括以下步驟：在包圍犧牲載體的電介質中制造導電通孔膜，和將所述膜與犧牲載體分離以形成獨立的層壓陣列。基於該獨立膜的電子基板可通過將所述層壓陣列減薄和平坦化，隨後終止通孔來形成。該公報通過引用全文並入本文。
赫爾維茨(Hurwitz)等人的題為“用於芯片封裝的無芯空腔基板及其制造方法(Coreless cavity substrates for chip packaging and their fabrication)”的美國專利US 7,669,320描述了一種制造IC支撐體的方法，所述IC支撐體用於支撐與第二IC芯片串聯的第一IC芯片；所述IC支撐體包括在絕緣周圍材料中的銅特徵結構和通孔的交替層的堆疊，所述第一IC芯片可粘合至所述IC支撐體，所述第二IC芯片可粘合在所述IC支撐體內部的空腔中，其中所述空腔是通過蝕刻掉銅基座和選擇性蝕刻掉累積的銅而形成的。該公報通過引用全文並入本文。
赫爾維茨(Hurwitz)等人的題為“集成電路支撐結構及其制造方法(integrated circuit support structures and their fabrication)”的美國專利US 7,635,641描述了一種制造電子基板的方法，包括以下步驟：(A)選擇第一基礎層；(B)將蝕刻阻擋層沈積到所述第一基礎層上；(C)形成交替的導電層和絕緣層的第一半堆疊體，所述導電層通過貫穿絕緣層的通孔而互連；(D)將第二基礎層塗覆到所述第一半堆疊體上；(E)將光刻膠保護塗層塗覆到第二基礎層上；(F)蝕刻掉所述第一基礎層；(G)移除所述光刻膠保護塗層；(H)移除所述第一蝕刻阻擋層；(I)形成交替的導電層和絕緣層的第二半堆疊體，導電層通過貫穿絕緣層的通孔而互連；其中所述第二半堆疊體具有與第一半堆疊體基本對稱的構造；(J)將絕緣層塗覆到交替的導電層和絕緣層的所述第二半堆疊體上；(K)移除所述第二基礎層，以及，(L)通過將通孔末端暴露在所述堆疊體的外表面上並對其塗覆終止物來終止基板。該公報通過引用全文並入本文。
本發明的第一方面涉及提供一種電子支撐結構，該結構包括層壓在介電材料內的銅子結構層，所述介電材料包括在聚合物基質中的 連續玻璃纖維，其特徵在於介電材料層是無孔隙的並且每個介電材料層的厚度控制在預定厚度的+/-3微米內，其標准偏差小於1微米。
通常，銅子結構包括銅特徵層和從銅特徵層延伸的銅通孔層，其中每個介電材料層包括包覆在介電材料層內的特徵層和銅通孔層二者，並且每個介電材料層的厚度在20微米至60微米的範圍內。
通常，相鄰的介電材料層具有相同的厚度+-3微米。
通常，聚合物基質包括選自熱固性樹脂和熱塑性樹脂的聚合物樹脂。
通常，聚合物基質還包括無機填料。
本發明的第二方面涉及多層電子支撐結構的外層，其包括層壓在介電材料內的銅子結構，所述介電材料包括在聚合物基質中的連續玻璃纖維，其特徵在於，介電材料層是無孔隙的並且具有20微米至60微米範圍內的厚度，其中在固化之後和進一步處理之前，所述介電材料層的特徵在於具有平滑的上表面並且覆蓋最高的銅子結構的介電材料層不超過10微米厚。
優選地，所述最高的銅子結構是銅通孔柱，並且介電材料層覆蓋所述通孔柱的兩端不超過10微米。
本發明的再一方面涉及提供一種制造多層電子支撐結構的方法，所述方法包括電鍍銅子結構；在所述銅子結構上層疊包括聚合物樹脂的介電預浸料；對離型膜施加200-600psi的壓力，所述離型膜的硬度高於預浸料的硬度，但低於固化樹脂的硬度；以及在保持壓力的同時通過固化循環進行加熱。
通常，所述銅子結構包括通孔柱。
通常，所述方法的特徵在於所述固化樹脂具有高度平坦的表面，所述表面通過小於10微米的固化樹脂覆蓋所述通孔柱上端。
通常，所述離型膜包括聚對苯二甲酸乙二醇酯(PET)。
優選地，所述離型膜的厚度至少為25μm。
優選地，所述離型膜的厚度不超過75μm。
在一些實施方案中，所述離型膜的至少一個表面上塗覆有 矽氧烷。
在一些實施方案中，所述離型膜的兩個表面上塗覆有矽氧烷。
在一些實施方案中，所述銅子結構包括特徵層。
在一些實施方案中，所述固化循環包括加熱至完全固化溫度並在完全固化溫度維持30至90分鍾。
在一些實施方案中，所述固化循環包括加熱至部分固化溫度並保持30至90分鍾，冷卻並施加選自機械、化學和化學機械加工的減薄及平滑化過程，然後再加熱至完全固化溫度30至90分鍾。
在全文中，術語微米或μm是指微米或10-6米。
100‧‧‧多層支撐結構
110、112、114、116‧‧‧介電層
108‧‧‧特徵結構
102、104、106‧‧‧功能層或特徵層
118‧‧‧通孔
10‧‧‧基板
12‧‧‧特徵層、特徵結構
14‧‧‧通孔層、通孔柱
16‧‧‧電介質、介電層、電介質預浸料
18‧‧‧介電層
20‧‧‧壓機
22‧‧‧離型層
24‧‧‧上表面
26‧‧‧凹部
t‧‧‧厚度
616b‧‧‧預浸料
616c‧‧‧介電層
618‧‧‧固化預浸料
618A‧‧‧電介質預浸料
618a‧‧‧預浸料
618b‧‧‧預浸料
618c‧‧‧預浸料
622a‧‧‧壓機墊
622b‧‧‧壓機墊
622c‧‧‧壓機墊
624b‧‧‧上表面
圖1是現有技術中的多層複合支撐結構的簡化截面圖。
圖2是一種常規制造工藝的流程圖。
圖3是第二常規制造工藝的流程圖。
圖4是對硬表面進行層壓的示意圖。
圖5是對軟表面進行層壓的示意圖。
圖5a是通過圖5的過程可得到的結構的顯微照片。
圖6a-c示出對雙動壓機墊進行層壓的示意圖。
圖6d是示出通過圖6a-c的過程可得到的結構的顯微照片。
圖7a和7b是一個實施例中在通孔柱密集區和通孔柱稀疏區中的通孔柱上方及周邊的電介質的截面顯微照片，示出可得到無孔隙、平坦光滑的介電材料，只需移除相對很少的材料來暴露出銅通孔柱的端部。
圖8a和8b是另一個實施例中在通孔柱密集區和通孔柱稀疏區中的通孔柱上方及周邊的電介質的截面顯微照片，示出可得到無孔隙、平坦光滑的介電材料，只需移除相對很少的材料來暴露出銅通孔柱的端部。
為了更好地理解本發明並示出本發明的實施方式，純粹以舉例的方式參照附圖。
具體參照附圖時，必須強調的是特定的圖示是示例性的並且目的僅在於說明性地討論本發明的優選實施方案，並且基於提供被認為是對於本發明的原理和概念方面的描述最有用和最易於理解的圖示的原因而被呈現。就此而言，沒有試圖將本發明的結構細節以超出對本發明基本理解所必需的詳細程度來圖示；參照附圖的說明使本領域技術人員認識到本發明的幾種形式可如何實際體現出來。
在以下說明中，涉及的是包括在介電基體中的金屬通孔的支撐結構，特別是在聚合物基體中的銅通孔柱，所述聚合物基體例如是玻璃纖維增強的聚酰亞胺、環氧樹脂或BT樹脂(雙馬來酰亞胺/三嗪樹脂)或它們的共混物。
其它實施方案使用其它的熱塑性或熱固性聚合物。
圖1是現有技術的多層複合支撐結構的簡化截面圖。如US 7,682,972、US 7,669,320和US 7,635,641中所述，例如，現有技術的多層支撐結構100包括被絕緣各層的介電層110、112、114、116隔離的元件或特徵結構108的功能層102、104、106。穿過介電層的通孔118提供在相鄰的功能層或特徵層102、104、106與特徵結構108之間的電連接。因此，特徵層102、104、106包括在X-Y平面內通常敷設在所述層內的特徵結構108，以及跨介電層110、112、114、116導通電流的通孔118。通孔118大體設計為具有最小的電感並得到充分的隔離以在其間具有最小的電容。
參照圖2，在一些實施方案中，特徵層可以通過下列步驟制造：獲得包括在電介質層中的上通孔層的基板，在其周圍進行抛光、減薄、平坦化或以其他方式進行處理以暴露出其中的銅-步驟(a)。在具有暴露的通孔端部的基板上覆蓋通常是銅的種子層-步驟(b)。種子層通常具有約0.5微米至1.5微米的厚度，並且可通過例如濺射或化學鍍來沈積。
為了幫助粘附，種子層可包括第一粘附金屬薄層，其可由例如鈦、鉻或鎳-鉻合金制造，並且通常具有0.04微米至0.1微米範圍的厚度。隨後，在種子層上沈積光刻膠層-步驟(c)，並且進行曝光以形成特徵結構的負性圖案-步驟(d)。通過電鍍或化學鍍在所述金屬圖案內 沈積金屬通常是銅-步驟(e)以制造特徵層。移除光刻膠層以留下直立特徵層-步驟(f)。接著，在種子層和直立特徵層上沈積更深的第二光刻膠層-步驟(g)，並且在所述更深的第二光刻膠層中顯影出包括至少一個溝槽的通孔柱圖案，所述至少一個溝槽在X-Y平面內的長尺寸是其在X-Y平面內的短尺寸的至少3倍長-步驟(h)。在所述更深的第二光刻膠層的圖案內電鍍或化學鍍銅以制造通孔柱以及至少一個非圓柱形通孔柱，所述至少一個非圓柱形通孔柱在X-Y平面內的長尺寸是其在X-Y平面內的短尺寸的至少3倍長-步驟(i)。然後，剝除第二光刻膠層，保留下通孔柱和至少一個非圓柱形通孔柱，所述至少一個非圓柱形通孔柱在X-Y平面內的長尺寸是其在X-Y平面內的短尺寸的至少3倍長-步驟(j)。然後，通過將所述結構暴露於例如氫氧化銨或氯化銅的濕蝕刻來移除種子層-步驟(k)，接著在特徵層和通孔層上層壓介電層-步驟(l)。接著，可以通過機械、化學或化學機械研磨或抛光對介電材料進行減薄以暴露出金屬，同時也使上表面平坦化-步驟(m)，然後可以在減薄表面上沈積第二金屬種子層-步驟(n)。
介電材料可包括聚合物，例如聚酰亞胺、環氧樹脂、雙馬來酰亞胺、三嗪及其混合物，所述介電材料可包括無機增強物，其通常包括玻璃纖維和陶瓷顆粒。實際上，介電材料通常由聚合物樹脂浸漬的包括陶瓷顆粒填料的織造纖維預浸料制成。
應該認識到，除了圖2所述的圖案鍍覆外，在圖3所示的替代方法中，至少一個通孔層由以下步驟制造：獲得包括具有暴露的銅的底部特徵層的基板-步驟(i)。利用通常為銅的種子層覆蓋所述底部特徵層-步驟(ii)。通常利用電鍍或化學鍍在所述種子層上沈積通常為銅的金屬層-步驟(iii)。在所述金屬層上沈積光刻膠層-步驟(iv)，並且顯影出通孔的正性圖案-步驟(v)。蝕刻掉暴露的金屬層-步驟(vi)。當用銅制造時，可以使用濕的銅蝕刻劑，例如氫氧化銨或氯化銅。剝除殘留的光刻膠-步驟(vii)，留下在所述通孔層中直立的至少一個元件，以及在所述通孔層中的至少一個元件上層壓介電材料-步驟(viii)。為了構建其它層，可以減薄電介質以暴露出金屬-步驟(ix)，然後可以在底表面上 沈積金屬種子層-步驟(x)。
在上述兩種方法中，將包括在樹脂預浸料中的纖維的介電層敷設在通孔柱上並隨後在加熱壓機中固化以生成覆蓋通孔的介電層。為了暴露出通孔端部並且確保用於敷設進一步的特徵層和通孔層以構建結構的平坦度，通過機械、化學或化學機械加工(CMP)對介電材料進行減薄和平坦化。
參照圖4，示出具有覆蓋電介質16的特徵層12和通孔層14的基板10.電介質包括在聚合物樹脂中的連續纖維，其作為預浸料提供並在壓機20中進行熱壓以固化樹脂。已經發現，當電介質預浸料材料被壓機20的硬表面直接壓下時，電介質16的上表面可以變得平坦並且電介質16的厚度得到良好控制，但是存在在介電層內形成孔隙18的趨勢，通常是在與基板10(或底層)的界面處。
參照圖5，因為介電層被施加在特徵結構12或者特徵結構12和通孔柱14的表面形貌上，所以當在電介質預浸料16和壓機20之間插入較軟的離型層22時，預浸料順應銅特徵結構12和通孔柱14，從而消除孔隙18。但是，如此形成的介電層16的上表面24趨向於跟隨下方形貌而成波浪形起伏。需要在進一步構建之前移除這種波浪狀起伏，因而需要移除較不為人所知量的材料並且難以獲得所期望的厚度。此外，有時介電層16的上表面24的凹部26可能下陷至所需厚度t之下，所以減薄至所需厚度t導致所得到的表面包括該凹部26，消除該凹部需要移除更多的材料，使得所得到的厚度小於t，這再次引起精確厚度控制的困難。為了克服這個問題，使用厚的預浸料，但是然後必須移除更多的材料以獲得所需厚度t，並且為了暴露出通孔柱14的端部需要進行額外的研磨，使得難以獲得高容許度的電介質厚度t。
因此，是否使用軟的離型層，都難以在控制介電層厚度的同時，避免產生孔隙和獲得平滑的上表面。
圖5a是通過參照圖5描述的方法制造的實際結構的顯微照片。
通過在研磨後使用兩種層壓技術，已經發現有可能實現+ -10微米且標准偏差為+-3微米的厚度控制。使用不需要進行減薄和平坦化的鑽填技術，電介質的厚度可以控制到+-7.5微米，所以雖然鑽填技術存在其它缺點，但是對於介電層厚度控制而言，鑽填技術是有利的。
參照圖6，在本發明中，在將介電材料層壓至金屬結構上時使用雙動壓機墊，該金屬結構可以是銅通孔柱和/或銅特徵層。在一個實施方案中，雙動壓機墊由聚酯制成。用於此目的的一種特別有用的聚酯是聚對苯二甲酸乙二醇酯PET，膜形式的PET通常是BoPET(雙軸取向拉伸聚對苯二甲酸乙二醇酯)。為了防止粘住預浸料和壓機，在雙動壓機墊的一個表面並且優選兩個表面上塗覆矽氧烷。
BoPET(雙軸取向拉伸聚對苯二甲酸乙二醇酯)膜具有高粘度和熱穩定性。它被廣泛用於電容器、繪圖材料、薄膜基材和錄音磁帶等。
聚對苯二甲酸丁二醇酯的性質示於下表中：
聚對苯二甲酸乙二醇酯薄膜的性質示於下表中：
包括兩面塗有矽氧烷的PET的市售材料可得自Zacros，日 本藤森工業株式會社(Fujimori Kogyo Co.LTD)，並且可以獲得各種厚度的材料。已經發現25微米厚的Zacros膜表現良好，也有50微米和75微米厚度的膜。
基本上，參照圖6a，在基板10、銅特徵結構12和通孔柱14上敷設電介質預浸料618A，在預浸料618a上設置雙動壓機墊622a，在室溫和250-500psi的壓力下閉合壓機。參看圖6b，這種由於雙動壓機墊比預浸料618b更軟而具有順應性的冷壓消除孔隙，但是導致預浸料616b的上表面624b順應下方的通孔14和特徵結構12，使得上表面產生波浪形(即使不是鋸齒形的話)。然後將壓機升溫至固化溫度持續30-90分鍾以固化預浸料618的聚合物，同時保持壓力。升溫速度可以是每分鍾1度至每分鍾10度，這取決於所用的預浸料樹脂。不希望受到任何特定理論的約束，以下是對該現象的可能解釋：選定的壓機墊622a比預浸料618a的聚合物基體更硬，但是加熱的壓機墊622b比熔融的聚合物618b更軟。因此，在固化循環過程中，由於預浸料的聚合物基體軟化(618a至618b)，所以粘彈性壓機墊(622a至622b)回複其變形並且平坦化，得到圖6c所示的壓機墊622c和預浸料618c。通過這種方式，得到具有平滑上表面和可控厚度的包覆鍍銅形貌的無孔隙介電層616c。此外，沈積在下方銅結構上的電介質的量可以減少，使得只需要移除最小量的材料來暴露出這些銅結構的端部。
預浸料的固化溫度是所使用的聚合物樹脂的函數。對於基質是環氧樹脂和聚酰亞胺更換唔的E705G玻璃纖維織物而言，固化溫度為230℃。對於環氧樹脂或BT，最終固化溫度可以是180℃至190℃。當需 要移除大量材料以暴露出通孔柱的端部時，已經發現可以在中間溫度對預浸料進行部分固化，然後冷卻、減薄，接著再加熱到最終固化溫度。E705G玻璃纖維織物的中間溫度為150℃至200℃的範圍。對於其它的環氧樹脂和BT，部分固化可在150℃-160℃發生。
利用雙動壓機墊的方法，已發現沈積的覆蓋下方的銅通孔或特徵結構的無孔隙介電層有可能後續移除的材料小於10微米或甚至小於5微米。由於精確地知道所要移除的材料量，所以有可能使減薄過程標准化，並將電介質厚度有效地控制在+-3微米，標准偏差小於1微米。這使得采用銅通孔方法制造的電子基板具有的電介質厚度控制能夠毫不遜色於采用鑽填方法得到的電介質厚度控制。
概念證明
采用25微米厚Zacros膜得到以下結果。
圖6d是通過圖6a-c的方法可得到的結構的截面的顯微照片。
圖7a和7b是該結構的柱密集區和柱稀疏區的截面照片。該電介質是兩層1027 E705G玻璃纖維織物，最高壓力為250psi。電介質樹脂的厚度從柱密集區的79.1微米變化至柱稀疏區的80.8微米，亦即變化小於2微米。在通孔柱的上方，介電層的厚度從柱密集區的26.8微米變化至住稀疏區的25.1微米，同樣地變化小於2微米。
圖8a和8b是結構的柱密集區和柱稀疏區的截面的顯微照片。該電介質是兩層E705G玻璃纖維織物，但此時一層是1017，另一層是1027。施加的最高壓力為500psi。電介質樹脂的厚度從柱密集區的74.3微米變化至柱稀疏區的71.5微米，即變化小於2微米。在通孔柱的上方，介電層的厚度從柱密集區的16.5微米變化至柱稀疏區的17.9微米，同樣地變化小於2微米。
這樣的層壓結構可以通過預定的抛光方案減薄到暴露出銅柱的端部。例如，通過在2個大氣壓的壓力下施加#800陶瓷刷，並且以每分鍾2米的速度進行兩次和以每分鍾3米的速度進行一次，兩次成層得到標准偏差為0.8的38微米厚的電介質以及平滑的上表面。
應該理解的是，在對後續鑽填互連中的銅特徵結構進行層壓時，可有利地采用本文所公開的雙動壓機墊概念，雖然該雙動壓機墊特別有利於通孔柱層壓，並不限於與通孔柱技術一起使用。
特別應當理解的是，利用雙動壓機墊概念，可將介電層厚度保持在+-3微米的範圍內，這優於采用鑽填技術的現有技術中的厚度控制，由於有利於阻抗控制，因此更小的公差有利於改善電氣性能。
本領域技術人員將會認識到，本發明不限於上文中具體圖示和描述的內容。而且，本發明的範圍由所附權利要求限定，包括上文所述的各個技術特徵的組合和子組合以及其變化和改進，本領域技術人員在閱讀前述說明後將會預見到這樣的組合、變化和改進。
在權利要求書中，術語“包括”及其變體例如“包含”、“含有”等是指所列舉的組件被包括在內，但一般不排除其他組件。

Claims (18)

  1. 一種電子支撐結構，其包括層壓在介電材料內的銅子結構層，所述介電材料包括在聚合物基質中的連續玻璃纖維，其特徵在於，介電材料層是無孔隙的，並且每個介電材料層的厚度控制在預定厚度的+-3微米內，標准偏差小於1微米。
  2. 如請求項1所述的電子支撐結構，其中該銅子結構包括銅特徵層和從所述銅特徵層延伸的銅通孔層，其中每個介電材料層包括均包覆在所述介電材料內的所述銅特徵層和所述銅通孔層，並且每個介電材料層的厚度在20微米至60微米的範圍內。
  3. 如請求項2所述的電子支撐結構，其中相鄰的介電材料層具有相同的厚度+-3微米。
  4. 如請求項1所述的電子支撐結構，其中所述聚合物基質包括選自熱固性樹脂和熱塑性樹脂中的聚合物樹脂。
  5. 如請求項4所述的電子支撐結構，包括所述聚合物基質還包括無機填料。
  6. 一種多層電子支撐結構的外層，所述多層電子支撐結構的外層包括層壓在介電材料內的銅子結構，所述介電材料包括在聚合物基質中的連續玻璃纖維，其特徵在於，介電材料層是無孔隙的並且具有20微米至60微米範圍內的厚度，其中在固化之後和進一步處理之前，所述介電材料層的特徵在於具有平滑的上表面並且覆蓋最高的銅子結構的介電材料層不超過10微米厚。
  7. 如請求項6所述的多層電子支撐結構的外層，其中所述最高的銅子結構是銅通孔柱，並且所述介電材料層覆蓋所述通孔柱的厚度不超過10微米。
  8. 一種制造多層電子支撐結構的方法，所述方法包括電鍍銅子結構；在所述銅子結構上層疊包括聚合物樹脂的介電預浸料；對離型膜施加200-600psi的壓力，所述離型膜的硬度高於所述預浸料的硬度，但低於固化樹脂的硬度；以及在保持壓力的同時通過固化循環進行加熱。
  9. 如請求項8所述的方法，其中所述銅子結構包括銅通孔柱。
  10. 如請求項9所述的方法，其中所述方法的特徵在於所述固化樹脂具有高度平坦的表面，所述表面覆蓋所述通孔柱的端部的固化樹脂厚度小於10 微米。
  11. 如請求項8所述的方法，其中所述離型膜包括聚對苯二甲酸乙二醇酯PET。
  12. 如請求項8所述的方法，其中所述離型膜具有至少25微米的厚度。
  13. 如請求項8所述的方法，其中所述離型膜具有不大於75微米的厚度。
  14. 如請求項8所述的方法，其中所述離型膜的至少一個表面上塗覆有矽氧烷。
  15. 如請求項8所述的方法，其中所述離型膜的兩個表面上均塗覆有矽氧烷。
  16. 如請求項8所述的方法，其中所述銅子結構包括特徵層。
  17. 如請求項8所述的方法，其中所述固化循環包括加熱至完全固化溫度和保持所述完全固化溫度30至90分鍾。
  18. 如請求項8所述的方法，其中所述固化循環包括加熱至部分固化溫度並保持30至90分鍾，冷卻並施加選自機械、化學和化學機械加工的減薄及平滑化過程，然後再加熱至完全固化溫度持續30至90分鍾。
TW102116166A 2012-10-15 2013-05-07 Multilayer electronic structure with improved dielectric thickness control TWI603450B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/652,122 US8997342B2 (en) 2012-10-15 2012-10-15 Method of fabrication, a multilayer electronic structure and structures in accordance with the method

Publications (2)

Publication Number Publication Date
TW201415599A true TW201415599A (zh) 2014-04-16
TWI603450B TWI603450B (zh) 2017-10-21

Family

ID=50455853

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102116166A TWI603450B (zh) 2012-10-15 2013-05-07 Multilayer electronic structure with improved dielectric thickness control

Country Status (5)

Country Link
US (1) US8997342B2 (zh)
JP (1) JP2014082436A (zh)
KR (1) KR101564973B1 (zh)
CN (1) CN103731970B (zh)
TW (1) TWI603450B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150195912A1 (en) * 2014-01-08 2015-07-09 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Substrates With Ultra Fine Pitch Flip Chip Bumps
US9642261B2 (en) * 2014-01-24 2017-05-02 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Composite electronic structure with partially exposed and protruding copper termination posts
US11004792B2 (en) 2018-09-28 2021-05-11 Intel Corporation Microelectronic device including fiber-containing build-up layers

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4306925A (en) * 1977-01-11 1981-12-22 Pactel Corporation Method of manufacturing high density printed circuit
JP2003188048A (ja) * 2001-12-20 2003-07-04 Kyocera Corp コンデンサ素子およびコンデンサ素子内蔵多層配線基板
JP4903987B2 (ja) * 2004-03-19 2012-03-28 東レ・ダウコーニング株式会社 半導体装置の製造方法
JP2006108211A (ja) * 2004-10-01 2006-04-20 North:Kk 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法
IL171378A (en) * 2005-10-11 2010-11-30 Dror Hurwitz Integrated circuit support structures and the fabrication thereof
TWI548320B (zh) * 2007-09-11 2016-09-01 Ajinomoto Kk Manufacturing method of multilayer printed circuit board
US9406658B2 (en) * 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof

Also Published As

Publication number Publication date
KR101564973B1 (ko) 2015-11-02
TWI603450B (zh) 2017-10-21
US8997342B2 (en) 2015-04-07
CN103731970A (zh) 2014-04-16
KR20140048022A (ko) 2014-04-23
CN103731970B (zh) 2018-09-28
JP2014082436A (ja) 2014-05-08
US20140102765A1 (en) 2014-04-17

Similar Documents

Publication Publication Date Title
US9269593B2 (en) Multilayer electronic structure with integral stepped stacked structures
JP6079993B2 (ja) 多層穴を製作するためのプロセス
TWI556700B (zh) 具有不同尺寸通孔的多層電子結構
TWI556702B (zh) 具有在平面內方向上延伸的一體化通孔的多層電子結構
TWI466610B (zh) 封裝結構及其製作方法
TWI667946B (zh) 軟式電路板基材及其製作方法
TWI603450B (zh) Multilayer electronic structure with improved dielectric thickness control
JP6264597B2 (ja) 多層電子支持構造体の層間の位置合わせ
JP2007221068A (ja) フラッシュプリント配線板およびその製造方法ならびにフラッシュプリント配線板からなる多層プリント配線板。
JP2001068856A (ja) 絶縁樹脂シート及びその製造方法
JP2006339440A (ja) スルービアをもつ基板及びその製造方法
JP5944493B2 (ja) 円盤状コイルおよび円盤状コイルの製造方法
JP3817430B2 (ja) プリント配線板用積層体
JP2007042721A (ja) 多層配線基板とその製造方法
WO2003095204A1 (en) An improved thermal conducting system and laminates produced thereform
JP2023518965A (ja) 多層基板及びその製造方法
TW201216807A (en) Method for manufacturing coreless substrate and coreless substrate using the method
JPH10224042A (ja) 多層配線基板