TW201411837A - 高壓接面場效電晶體 - Google Patents

Abstract

一種高壓接面場效電晶體（High Voltage Junction Field Effect Transistor，HV JFET）。高壓接面場效電晶體包括一基底、一汲極、一源極及一P型頂層。汲極設置於基底之上。源極設置於基底之上。源極及汲極之間形成一通道。P型頂層設置於通道之上。

Description

高壓接面場效電晶體

本發明是有關於一種接面場效電晶體，且特別是有關於一種高壓接面場效電晶體。

隨著半導體技術的發展，一種接面場效電晶體（Junction Field Effect Transistor，JFET）已廣泛應用於各式電子產品中。

在接面場效電晶體中，汲極與源極之間形成一通道。閘極位於通道之兩側。透過閘極的電壓來控制空乏區的大小，以使通道產生夾止現象（pitch off），進而控制通道的開關。

接面場效電晶體可以用來作為恆流二極體或者定值電阻。或者，接面場效電晶體也可在低頻和高頻中被用來調節訊號電壓。

由於高壓半導體技術的發展，更發展出一種高壓接面場效電晶體。目前研究人員努力改善高壓接面場效電晶體的效能。

本發明係有關於一種高壓接面場效電晶體，其利用P型頂層之設計，以避免漏電流從表面穿越，進而有效降低高壓接面場效電晶體之臨界電壓（breakdown voltage）。

根據本發明之一方面，提出一種高壓接面場效電晶體（High Voltage Junction Field Effect Transistor，HV JFET）。高壓接面場效電晶體包括一基底、一汲極、一源極及一P型頂層。汲極設置於基底之上。源極設置於基底之上。源極及汲極之間形成一通道。P型頂層設置於通道之上。

為讓本發明之上述內容能更明顯易懂，下文特舉各種實施例，並配合所附圖式，作詳細說明如下：

以下係提出各種實施例進行詳細說明，其利用P型頂層之設計，以避免發生漏電流，進而有效降低高壓接面場效電晶體（High Voltage Junction Field Effect Transistor，HV JFET）之臨界電壓（breakdown voltage）。然而，實施例僅用以作為範例說明，並不會限縮本發明欲保護之範圍。此外，實施例中之圖式係省略部份元件，以清楚顯示本發明之技術特點。

第一實施例

請參照第1圖，其繪示第一實施例之高壓接面場效電晶體100之俯視圖。高壓接面場效電晶體100包括一基底110P（繪示於第5圖）、一汲極120N、一源極130N及一P型頂層140P。汲極120N及源極130N設置於基底110P之上。源極120N及汲極130N之間形成一通道150。P型頂層140P設置於通道150之上。在通道150關閉時，P型頂層140P可以避免漏電流從基底110P之表面穿越。

請參照第1～2圖，第2圖繪示第1圖之高壓接面場效電晶體100之N型井160N及P型井170P之示意圖。高壓接面場效電晶體100更包括一N型井160N、二P型井170P及二閘極180P。從第2圖可以更清楚瞭解N型井160N與P型井170P之關係。P型井170P及N型井160N設置於基底110P上。由於基底110P位於N型井160N及P型井170P之下，故以虛線標示。在本實施例中，基底110P及P型井170P皆為P型，N型井160N則為N型。

如第1圖所示，源極130N及汲極120N設置於N型井160N內，通道150係形成於N型井160N內。在本實施例中，源極130N及汲極120N係為N型重摻雜層。閘極180P設置於P型井170P內。在本實施例中，閘極180P係為P型重摻雜層。

請參照第3圖，其繪示第1圖之高壓接面場效電晶體300沿截面線3-3’之剖面圖。從第3圖來看，此些P型井170P設置於N型井160N之兩側，使得N型井160N在此處產生空乏區。空乏區寬度是逆向偏壓的函數，空乏區之寬度到達一定程度時，可以使通道150（繪示於第1圖）被夾止（pinch off）。第3圖所繪示出之N型井160N即為通道150之一部分。本實施例將P型頂層140P設置於通道150上，P型頂層140P可以避免漏電流從N型井160N之表面穿越，進而有效降低高壓接面場效電晶體100之臨界電壓（breakdown voltage）。

請參照第2圖，P型井170P沿一環狀線排列，而相互連接成一C字形結構。環狀線環繞N型井160N。如第1圖所示，汲極120N位於環狀線之幾何中心點，而源極130N位於環狀線之外。P型井170P所環繞之區域形成一飄移區（drift region）190。飄移區190可以提供高壓接面場效電晶體100之耐高壓的特性。

如第1圖所示，P型井170P所連接之C字形結構具有一缺口171，P型頂層140P位於缺口171，源極130N位於缺口171之外。在缺口171處，P型井170P位於通道150之兩側，而使缺口171處的通道150能夠產生夾止現象。本實施例將P型頂層140P設置於缺口171處，當夾止現象發生時，可以有效地防止漏電流從缺口171之表面穿越。

請參照第4圖，其繪示第1圖之高壓接面場效電晶體100沿截面線4-4’之剖面圖。第1圖之截面線4-4’係從汲極120N切向源極130N，並穿越缺口171。從第4圖來看，汲極120N及源極130N之間在N型井160N中形成通道150。通道150的夾止現象將形成於缺口171處。P型頂層140P設置於通道150上，可以避免夾止現象發生時，漏電流從缺口171處的表面穿越。

此外，如第4圖所示，高壓接面場效電晶體100更包括數個場氧化層191、一N型調整層192N及一P型調整層193P。為避免俯視圖過於複雜，第1圖並未繪示出此些場氧化層191。場氧化層191用以間隔汲極120N、P型頂層140P及源極130N。N型調整層192N及P型調整層193P設置N型井160N內，並位於場氧化層191之下。P型調整層193P設置於N型調整層192N之下，使得通道150略為朝下偏移，以避免通道150過於接近表面。如此一來，更可改善高壓接面場效電晶體100之臨界電壓。

請參照第5圖，其繪示第1圖之高壓接面場效電晶體100沿截面線5-5’之剖面圖。第1圖之截面線5-5’係從汲極120N切向閘極180P，而沒有穿越缺口171。從第5圖來看，場氧化層191用以間隔汲極120N及閘極180P。N型調整層192N及P型調整層193P也設置N型井160N內，並位於場氧化層191之下。在汲極120N及閘極180P之間，形成上述的飄移區190，以提供高壓接面場效電晶體100之耐高壓的特性。

關於高壓接面場效電晶體100之製造方法，以下搭配第3～4圖詳細說明如下。如第3圖所示，首先，提供基底110P。接著，於基底110P內形成N型井160N及P型井170P。

然後，如第4圖所示，形成P型調整層193P及N型調整層192N於N型井160N內。接著，形成場氧化層191。

接著，如第4圖所示，摻雜N型材料以形成汲極120N及源極130N。然後，如第4圖所示，摻雜P材料以形成閘極180P（繪示於第3圖）及P型頂層140P。其中摻雜N型材料及摻雜P型材料之步驟可以交換順序，端視設計及製程需求而定。

然後，如第3圖所示，形成絕緣層194覆蓋N型井160N及P型井170P。至此即完成本實施例之高壓接面場效電晶體100。

此外，本實施例之高壓接面場效電晶體100不僅可以避免漏電流從基底110P之表面穿越以及改善臨界電壓，並且適用於區域性矽表面氧化隔離（local oxidation of silicon，LOCOS）技術、淺溝渠隔離（shallow trench isolation，STI）技術、深溝渠隔離（deep trench isolation，DTI）技術、絕緣層上覆矽（silicon-on insulator，SOI）技術及磊晶（EPI）技術。

第二實施例

請參照第6圖，其繪示第二實施例之高壓接面場效電晶體200之俯視圖。本實施例之高壓接面場效電晶體200與第一實施例之高壓接面場效電晶體100不同之處在於通道250之數量，其餘相同之處不再重複敘述。

如第6圖所示，本實施例之六個P型井270P被六個缺口271所隔開。此些P型井270P沿環狀線對稱地排列。此些缺口271也沿環狀線對稱地排列。

此外六個源極230N設置於六個缺口271之外，汲極220N與六個源極230N之間形成六個通道250。此些通道250均穿越飄移區290。六個通道250的臨界電壓實質上相同。此些源極230N電性連接至同一端點，六個通道250之臨界電壓的總和即為高壓接面場效電晶體200之臨界電壓。

第三實施例

請參照第7圖，其繪示第三實施例之高壓接面場效電晶體300之俯視圖。本實施例之高壓接面場效電晶體300與第二實施例之高壓接面場效電晶體200不同之處在於通道350之排列方式與數量，其餘相同之處不再重複敘述。

如第7圖所示，本實施例之十二個P型井370P被十二個缺口371所隔開。此些P型井370P沿環狀線對稱地排列。此些缺口371也沿環狀線對稱地排列。在此實施例中，環狀線實質上呈橢圓狀。

此外十二個源極330N設置於十二個缺口371之外，汲極320N與十二個源極330N之間形成十二個通道350。此些通道350均穿越飄移區390。此些源極330N電性連接至同一端點，十二個通道350之臨界電壓的總和即為高壓接面場效電晶體300之臨界電壓。

綜上所述，雖然本發明已以各種實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、200、300．．．高壓接面場效電晶體

110P．．．基底

120N、220N、320N．．．汲極

130N、230N、330N．．．源極

140P．．．P型頂層

150、250、350．．．通道

160N．．．N型井

170P、270P、370P．．．P型井

171、271、371．．．缺口

180P．．．閘極

190、290、390．．．飄移區

191．．．場氧化層

192N．．．N型調整層

193P．．．P型調整層

194．．．絕緣層

第1圖繪示第一實施例之高壓接面場效電晶體（High Voltage Junction Field Effect Transistor，HV JFET）之俯視圖。

第2圖繪示第1圖之高壓接面場效電晶體之N型井及P型井之示意圖。

第3圖繪示第1圖之高壓接面場效電晶體沿截面線3-3’之剖面圖。

第4圖繪示第1圖之高壓接面場效電晶體沿截面線4-4’之剖面圖。

第5圖繪示第1圖之高壓接面場效電晶體沿截面線5-5’之剖面圖。

第6圖繪示第二實施例之高壓接面場效電晶體之俯視圖。

第7圖繪示第三實施例之高壓接面場效電晶體之俯視圖。

100．．．高壓接面場效電晶體

110P．．．基底

140P．．．P型頂層

160N．．．N型井

170P．．．P型井

180P．．．閘極

194．．．絕緣層

Claims (10)

1. 一種高壓接面場效電晶體（High Voltage Junction Field Effect Transistor，HV JFET），包括：
   一基底；
   一汲極，設置於該基底之上；
   一源極，設置於該基底之上，該源極及該汲極之間形成一通道；以及
   一P型頂層，設置於該通道之上。
2. 如申請專利範圍第1項所述之高壓接面場效電晶體，更包括：
   二閘極，設置於該通道之兩側。
3. 如申請專利範圍第1項所述之高壓接面場效電晶體，其中該基底係為P型，該高壓電晶體更包括：
   一N型井，設置於該基底上，該源極及該汲極設置於該N型井內；以及
   二P型井，設置於該N型井之兩側。
4. 如申請專利範圍第3項所述之高壓接面場效電晶體，其中該P型頂層設置於該N型井上。
5. 如申請專利範圍第3項所述之高壓接面場效電晶體，其中該些P型井相互連接。
6. 如申請專利範圍第3項所述之高壓接面場效電晶體，其中該些P型井沿一環狀線排列，該環狀線環繞該N型井。
7. 如申請專利範圍第6項所述之高壓接面場效電晶體，其中該汲極位於該環狀線之幾何中心點。
8. 如申請專利範圍第6項所述之高壓接面場效電晶體，其中該源極位於該環狀線之外。
9. 如申請專利範圍第6項所述之高壓接面場效電晶體，其中該些P型井沿該環狀線排列且連接成一C字形結構，該C字形結構具有一缺口，該P型頂層位於該缺口。
10. 如申請專利範圍第9項所述之高壓接面場效電晶體，其中該源極位於該缺口之外。