TW201405770A - 積體化裝置 - Google Patents

積體化裝置 Download PDF

Info

Publication number
TW201405770A
TW201405770A TW102111631A TW102111631A TW201405770A TW 201405770 A TW201405770 A TW 201405770A TW 102111631 A TW102111631 A TW 102111631A TW 102111631 A TW102111631 A TW 102111631A TW 201405770 A TW201405770 A TW 201405770A
Authority
TW
Taiwan
Prior art keywords
groove
integrated device
substrate
insulating material
wiring
Prior art date
Application number
TW102111631A
Other languages
English (en)
Inventor
Mitsutoshi Makihata
Masayoshi Esashi
Shuji Tanaka
Masanori Muroyama
Hirofumi Funabashi
Yutaka Nonomura
Yoshiyuki Hata
Hitoshi Yamada
Takahiro Nakayama
Ui Yamaguchi
Original Assignee
Univ Tohoku
Toyota Chuo Kenkyusho Kk
Toyota Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Tohoku, Toyota Chuo Kenkyusho Kk, Toyota Motor Co Ltd filed Critical Univ Tohoku
Publication of TW201405770A publication Critical patent/TW201405770A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/008—MEMS characterised by an electronic circuit specially adapted for controlling or driving the same
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Measuring Fluid Pressure (AREA)
  • Pressure Sensors (AREA)
  • Element Separation (AREA)

Abstract

本發明提供絕緣耐性優異的積體化裝置。於鄰接的裝置彼此之間，設有側面(152)以傾斜面構成的溝(150)。以被設置電子電路或MEMS裝置之側為表面時，溝(150)藉由傾斜面由表面朝向背面寬幅變窄。藉由於溝(150)中介著模鑄材(絕緣材料)(160)，複數裝置以相互電氣絕緣的狀態機械性接合。形成使鄰接的裝置彼此取得電氣導通的配線材(171)時，係以沿著溝(150)的側面及底面的方式形成。於背面取出配線時，於溝(150)的底面(151)形成孔，配線材(171)由孔往背面露出。

Description

積體化裝置
本發明係關於積體化裝置。
使用積體化複數裝置的積體化裝置。作為積體化裝置，例如有半導體積體電路廣為人知。進而來因為MEMS技術的進步，半導體晶片上一體設置耗電量大的裝置的情形變多。因此，成為在一個半導體裝置之中組入使用大電力的複數裝置。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2008-281403號公報
[專利文獻2]日本特開2006-208248號公報
例如，想要把MEMS或功率MOS電晶體積體 電路、IGBT積體化於一個半導體裝置，有必要使這些相互間導電絕緣。但是，一般而言被形成於半導體基板上的介電質分離，絕緣電壓很低，並不充分。因此，會有產生介電質結合，產生串訊等問題。
本發明之積體化裝置，係相互分離的複數異種裝置被機械性接合而成，其特徵為：在鄰接的前述裝置彼此之間，設有側面以傾斜面構成的溝，把設置機能元件之側作為表面時，前述溝藉由前述傾斜面由表面朝向背面寬幅變窄，藉由在前述溝中介著絕緣材料，使前述複數裝置在相互為電氣絕緣的狀態機械性接合。
在本發明，最好是中介於前述溝的前述絕緣材料為鑄模材。
在本發明，最好是前述絕緣材料構成前述溝的底面。
在本發明，最好是前述絕緣材料構成前述溝的側面及底面。
在本發明，最好是前述絕緣材料，被充填於前述溝內。
在本發明，最好是前述絕緣材料，以連續覆蓋前述複數裝置的表面與前述溝內的方式設置。
在本發明，最好是前述絕緣材料，係與被形成於前述裝置的表面之絕緣膜相同的材料形成，與前述絕 緣膜連續。
在本發明，最好是具有經由前述溝而設置，使鄰接的前述裝置彼此電氣導通之配線材，前述配線材，以沿著前述溝的側面及底面的方式形成。
在本發明，最好是前述配線材與前述裝置之間有絕緣膜中介，前述配線材與前述裝置為電氣絕緣。
在本發明，最好是於前述溝的底面被形成孔，前述配線材由前述孔往背面露出。
在本發明，最好是於前述溝內被充填前述絕緣材料，藉由被充填於前述溝的前述絕緣材料保護前述配線材。
在本發明，最好是被充填於前述溝的前述絕緣材料的表面被平坦化，於該平坦面之上以橫跨前述溝的方式，形成使鄰接的前述裝置彼此取得電氣導通的配線。
在本發明，最好是前述機能元件，為電子電路或MEMS裝置。
在本發明，最好是前述機能元件，為高電力驅動裝置。
在本發明，最好是前述裝置，被形成於矽半導體基板、化合物半導體基板、金屬薄板基板、玻璃基板、陶瓷基板、印刷電路板及樹脂基板之任一種基板上。
本發明之積體化裝置之製造方法，係製造前述積體化裝置之製造方法，特徵為具備：於基板的表面以不貫通此基板的深度形成前述溝的步驟、以絕緣材料掩埋 前述溝內之至少底面的步驟、以及藉由研磨前述基板的背面進行薄化而使鄰接的裝置彼此分離的步驟。
本發明之積體化裝置之製造方法，係製造前述積體化裝置之方法，特徵為具備：在基板的背面貼附支撐膜的步驟、由前述基板的表面形成貫通基板但不貫通前述支撐膜的深度的溝的步驟、以絕緣材料掩埋前述溝內之至少底面的步驟，以及剝離前述支撐膜的步驟。
在本發明，最好是前述絕緣材料為鑄模材。
10‧‧‧晶圓(基板)
11‧‧‧可撓基板
12‧‧‧絕緣性基板
100‧‧‧半導體裝置
110‧‧‧裝置區域
111‧‧‧半導體基板
112‧‧‧壓力感應器
113‧‧‧下部電極
114‧‧‧隔膜部
115‧‧‧電極
116‧‧‧接著層
117‧‧‧支撐基板
118‧‧‧支撐膜
120‧‧‧半導體裝置區域
121‧‧‧半導體基板
123‧‧‧開口
130‧‧‧半導體裝置區域
131‧‧‧半導體基板
140‧‧‧半導體裝置區域
141‧‧‧半導體基板
150‧‧‧溝
151‧‧‧底面
152‧‧‧側面
153‧‧‧開口
160‧‧‧鑄模材(絕緣膜)
161‧‧‧絕緣膜
162‧‧‧半導體層
163‧‧‧鑄模材
164‧‧‧絕緣膜
165‧‧‧鑄模材
165V‧‧‧通孔
171‧‧‧配線材
172‧‧‧背面配線
173‧‧‧配線
180‧‧‧多層配線層
181‧‧‧接觸墊
圖1係顯示半導體裝置的表面之立體圖。
圖2係顯示半導體裝置的背面之立體圖。
圖3為圖1之III-III線之剖面圖。
圖4A係供說明第1實施型態的製造方法之圖。
圖4B係供說明第1實施型態的製造方法之圖。
圖5係供說明第1實施型態的製造方法之圖。
圖6係供說明第1實施型態的製造方法之圖。
圖7係供說明第1實施型態的製造方法之圖。
圖8係供說明第1實施型態的製造方法之圖。
圖9係供說明第1實施型態的製造方法之圖。
圖10係供說明第1實施型態的製造方法之圖。
圖11係供說明第1實施型態的製造方法之圖。
圖12係供說明第1實施型態的製造方法之圖。
圖13係供補充說明第1實施型態的製造方法之圖。
圖14係供補充說明第1實施型態的製造方法之圖。
圖15係供補充說明第1實施型態的製造方法之圖。
圖16係供說明第2實施型態之圖。
圖17係供說明第2實施型態之圖。
圖18係供說明第2實施型態之圖。
圖19係供說明第2實施型態之圖。
圖20係供說明第2實施型態之圖。
圖21係供說明第2實施型態之圖。
圖22係供說明第2實施型態之圖。
圖23係供說明第2實施型態之圖。
圖24係供說明第2實施型態之圖。
圖25係顯示溝的設置方法的變化之圖。
圖26係顯示溝的設置方法的變化之圖。
圖27係供說明第3實施型態之圖。
圖28係供說明第3實施型態之圖。
圖29係供說明第3實施型態之圖。
圖30係供說明第3實施型態之圖。
圖31係供說明第3實施型態之圖。
圖32係供說明第3實施型態之圖。
圖33係供說明第3實施型態之圖。
圖34係供說明第3實施型態之圖。
圖35係供說明第3實施型態之圖。
圖36係供說明第3實施型態之圖。
圖37係供說明第3實施型態之圖。
圖38係供說明第3實施型態之圖。
圖39係供說明第4實施型態之圖。
圖40係供說明第4實施型態之圖。
圖41係供說明第4實施型態之圖。
圖42係供說明第4實施型態之圖。
圖43係供說明第4實施型態之圖。
圖44係供說明第5實施型態之圖。
圖45係供說明第5實施型態之圖。
圖46係供說明第6實施型態之圖。
圖47係供說明第6實施型態之圖。
圖48係供說明第7實施型態之圖。
圖49係供說明第7實施型態之圖。
圖50係供說明第7實施型態之圖。
圖51係供說明第8實施型態之圖。
圖示本發明的實施型態同時參照圖中賦予各要素的符號進行說明。
又，於說明中多半利用剖面圖，但考慮到圖式的判讀容易，省略了影線。因為在狹窄區域附加影線的話，反而會有使圖式變得難以判讀之虞。即使省略影線，對於從事該領域的業者應不會招致誤解。
(第1實施型態)
圖1係顯示半導體裝置的表面之立體圖。
圖2係顯示半導體裝置的背面之立體圖。
圖3為圖1之III-III線之剖面圖。
如圖1所示，可知相關於第1實施型態的半導體裝置(積體化裝置)100，係被接合著複數裝置區域110、120、130、140而成者。在此，藉由4個裝置區域110、120、130、140構成1個半導體裝置。於圖1，左後方裝置區域起開始以順時針方向，分別命名為第1半導體裝置區域110、第2半導體裝置區域120、第3半導體裝置區域130、第4半導體裝置區域140。
於第1半導體裝置區域110，其上面被貼覆著MEMS(微電子機械系統；Micro Electro Mechanical Systems)之壓力感應器112。由第2半導體裝置區域120至第4半導體裝置區域140分別被組入半導體積體電路。這些半導體積體電路，例如為雜訊去除濾波器電路、驅動電路、邏輯演算電路等。此處，作為一例，於第2半導體裝置區域120，被組入LSI(大型積體電路，Large Scale Integration)122。第3半導體裝置區域130，包含IGBT(絕緣閘極雙極性電晶體；Insulated Gate Bipolar Transistor)132，例如組入電力控制開關電路。於第4半導體裝置區域140，包含功率MOSFET142，例如組入驅動電路。
適當參照圖1至圖3，說明本實施型態之構 造。
在本實施型態，複數半導體裝置區域110~140被機械地接合時，接合部如圖1或圖3所示，藉由溝150的底面151接合。
為了說明，把第1半導體裝置區域110的半導體基板稱為第1半導體基板111、第2半導體裝置區域120的半導體基板稱為第2半導體基板121、第3半導體裝置區域130的半導體基板稱為第3半導體基板131、第4半導體裝置區域140的半導體基板稱為第4半導體基板141。
如圖1或圖3所示，半導體基板彼此被分開，完全為不同個體。換句話說，第1半導體基板111、第2半導體基板121、第3半導體基板131、第4半導體基板141，並不是連結為1塊基板，而是相互分離的。半導體基板111~141彼此為分離，所以相互之半導體裝置區域110~140之間被構成溝150。此時，溝150，以由表面側朝向背面側寬幅變窄的方式側面152成為傾斜面。又，在圖3，溝150的側面152為平坦的面，但只要是傾斜面，即使不是平坦面而是彎曲的面亦可。
於溝150中介有鑄模材160。藉由在溝150中介著鑄模材160，半導體基板111~141彼此機械性接合。於第1實施型態，鑄模材160兼做絕緣膜，覆蓋第1至第4半導體基板111~141表面，同時形成溝的底面及斜面。
此外，以電氣連接鄰接的半導體裝置區域110 ~140的方式，經由溝150的斜面152及底面151設有作為再配線層之配線材171。此處，於絕緣膜(鑄模材)160的表面側被形成配線材171。如此，複數之半導體裝置區域彼此，其基板不是連接的，而是機械性接合，而且導電連接。
此外，如圖2及圖3所示，構成溝150的底面151的鑄模材(絕緣膜)160的一部分開口於背面側，配線材171由該開口153往背面露出。露出於此背面的配線材171作為背接點，與背面配線172連接。
說明具有這樣的構成的第1實施型態之製造方法。
參照圖4至圖12進行說明。
首先，準備一枚半導體晶圓10，於特定的位置做入LSI(122)等電路。接著，藉由旋轉刀片等，如圖4A所示於半導體晶圓10的表面形成溝150。作為旋轉刀片，例如可以使用DISCO公司製造的Z09刀片。在此時間點，溝150沒有斷開晶圓10的必要，只要特定深度的切入即可。
溝150的側面152，在此時間點先做成傾斜面。使溝150的側面152為傾斜面時，例如可以使用具有傾斜角的旋轉刀片。在此，作為一例舉出使用傾斜角為55度的旋轉刀片。
使對晶圓表面垂直的面的傾斜角為0度的話，如圖4B所示，傾斜面的傾斜角θ比0°大比90°小。 作為傾斜角θ，只要是比0°大比90°小的值即可，較佳的範圍可以舉出5°到85°，最佳的範圍為30°到60°程度。作為傾斜角θ的最佳值，要考慮半導體裝置100的大小或溝內加工的容易度而決定。傾斜角θ太大的話，溝150的面積會變廣，從而使半導體裝置100變大。傾斜角θ太小的話，溝內的加工會變得困難。例如，傾斜角θ小的話，會有無法於溝內形成絕緣膜，或填充鑄模材，或形成配線材171之疑慮。如此綜合考量後設計適切的傾斜角θ。
接著，如圖5所示，於表面形成絕緣膜160。
作為絕緣膜160，可以利用以SiO2，或TEOS(四乙氧基矽烷、Si(OC2H5)4、Tetraethyl orthosilicate)、BCB(苯環丁烯)為首之各種無機、有機的絕緣膜。
其次，於圖6，形成經由溝150的配線層171。
依照溝150的斜面152及底面151，形成取得相鄰的半導體裝置區域110~140彼此的導電連接之配線171。配線171，由金屬材料例如藉由蒸鍍Au(金)或Al(鋁)而形成。
與此同時，考慮到之後配置MEMS感應器112，在成為第1半導體裝置區域110的區域同時形成下部電極113。
其次，於圖7，形成接著層116。接著層116，係供把MEMS壓力感應器112的上部構造之隔膜部114貼附於第1半導體裝置區域110的表面者。接著層 116亦可為BCB(苯環丁烯)。
接著，如圖8所示，把MEMS壓力感應器112的隔膜部114貼附於第1半導體裝置區域110的表面。又，如圖8所示，隔膜部114，藉由蝕刻等加工為特定的形狀，於其背面已設有電極115。
接著，如圖9所示，研磨晶圓10的背面使晶圓薄化。此時，研磨至溝150的底面151之鑄模材(絕緣膜)160露出的程度。藉此，半導體裝置區域(110，120)彼此變成藉由溝而分離。
接著，如圖10所示，於背面形成絕緣膜161。接著，如圖11所示，把背面圖案化。亦即，由背面部分除去絕緣膜161及溝150的底面151之鑄模材(絕緣膜)160，使溝150內的金屬配線171往背面露出。此外，同時因應必要，形成供半導體裝置區域(120)的背部接觸之用的開口123。
接著，如圖12所示，進行背面的配線172。
最後，如果必要的話，進行元件分離。在此，完成半導體裝置100。
又，在先前之例被省略，但在有導電連接絕緣膜(鑄模材)160的下層之電路與再配線層(配線材)171的場合，進行如下步驟。亦即，於圖5的步驟與圖6的步驟之間，如圖13所示，於絕緣膜160形成開口(接觸孔)160H，其後，只要蒸鍍金屬配線171即可。其後，進行薄化(圖14)，進而，於背面拉出金屬配線(圖15)。
根據這樣的第1實施型態可以達成以下的效果。
(1)如從前那樣以半導體基板連接，無法積體化必須要耐壓數百伏特的電子元件。
這一點，在本實施型態，半導體裝置100的半導體裝置區域110~140藉由溝電氣分離的同時，半導體裝置區域彼此的接合是根據中介於溝150的鑄模材(絕緣膜)160之機械性接合。藉此，得到電氣絕緣的同時，也實現積體化。進而，由絕緣膜(鑄模材)160之上形成配線材171的話，使基板10與配線材171絕緣也比較容易。亦即，半導體裝置區域與鄰接的裝置區域在電氣上完全絕緣，訊號的串訊等也變得極小。
藉此，可以實現具有數十到數百伏特的耐壓之元件的積體化。例如，第1實施型態所例示的，可以實現使必須要大電力的機能元件(MEMS感應器112)與驅動控制單元(LSI、IGBT、功率MOS電晶體等)一體化之積體化裝置。
這超過了從前的SIP(System In Package)或SOC(System On Chip)的限制，是可以達成異種裝置的積體化的優異技術。
(2)在本實施型態，溝150的側面152為傾斜面，在溝內進行種種加工是容易的。例如，溝150的側面152為垂直(亦即θ=0°)的話，要在溝150的側面152蒸鍍金屬配線是相當難的。這一點，只要溝150的側面152傾斜的話，可以藉由蒸鍍簡便而且確實地形成配線171。同 樣地，絕緣膜160的形成也只要溝150的側面152為斜面的話就變得容易。
(3)於背面取出電氣接觸時，本實施型態為簡單的構造，而且製造也簡便。附傾斜面的溝150之中形成配線171，使晶圓10薄化而於背面取出配線171。而且加工溝150的步驟，係與LSI(122)等的製作為完全獨立的步驟，可以在製作LSI之前或是之後皆可。此處，作為在背面取出配線的方法，已知有日本特開2011-134982號公報或特開2011-66449號公報所示的方法。這些從前的方法，係於LSI之製造時在半導體基板形成細微貫通孔，在此細微貫通孔充填導電性物質的方法。但是，在製造LSI時形成細微貫通孔相當費事，而且難度也高。
此外，對細微的貫通孔充填導電性物質也很費事，且難度也高。進而，為了絕緣貫通孔的側面與導電性物質而在細微貫通孔的內部形成絕緣膜是相當困難的，以這樣的薄膜(數μm以下)無法得到充分的絕緣耐壓。進而，充填至半導體基板的細微貫通孔的導電性材料也有誘發腐蝕之虞。
相對於這一點，本實施型態的構成及製造方法具有單純、簡便、而且可信賴性高的優點。
(4)在本實施型態，接合複數半導體裝置區域成為積體化裝置時，並不是一個一個把完成的各個半導體裝置區域貼合而成為集合體。亦即，在本發明，是在由一個晶圓製造積體化裝置的一連串步驟之中，具有往背面取 出配線、絕緣以及接合。對此，往背面取出配線、絕緣、接合全部都要以獨立的步驟來進行的話，步驟數會增大，而且接合強度也變弱。針對這一點，根據本實施型態的構造及製造方法的話，可以減少步驟數，而且可以增強接合強度。
(5)在本實施型態，於背面取出的金屬配線171，係被形成於溝的傾斜面以及底面者。藉由溝的側面傾斜，例如可以藉著蒸鍍等簡易的製程確實形成沒有斷點的金屬配線171。這與例如在細微貫通孔充填導電性材料的方法相比，不只簡單，而且可信賴性也高。
(6)在本實施型態，溝係以2個側面夾著，被形成於溝的內側的配線171受到保護。例如，作為把配線往背面繞拉的方法，也可以考慮經由半導體裝置區域的側面把表側的配線往背面拉出。但是，如此般配線伸出半導體裝置區域的側面的話，配線有變得容易受到損傷的疑慮。
針對這點，於半導體裝置的內側形成於溝內的配線耐久性很高。
(7)作為配線材171的金屬配線，形成於絕緣膜(鑄模材)之上。藉此，可以電氣絕緣半導體基板與配線。
同時，可以解消半導體基板與金屬配線之相容性問題，維持二者的密接性。
又，金屬配線171之背面取出當然只要在必 要的處所進行即可，沒有必要使所有的金屬配線171由溝的底面往背面露出。進而，不需要使金屬配線171往背面拉出的話，也沒有拉出金屬配線171的必要。總之，於圖15，由背面來看時，溝的底面亦可沒有開口。
僅僅根據金屬配線171的表面來導電連接即以足夠的場合，背接點或背面配線就沒有必要。
這樣的構成，也意味著半導體基板彼此分離而導致絕緣耐性的效果很充分。
(第2實施型態)
其次，例示第2實施型態。
第2實施型態的構造與前述第1實施型態基本上相同，作為支撐基板使用玻璃或樹脂之絕緣性材料。
參照圖16至圖24依序進行說明。
作為第2實施型態，如圖16所示，使用在絕緣性基板12之上被層積半導體層162的基板。於此基板12加工溝150。亦即，在此狀態，溝150的斜面152及底面151為基板12。
其次，如圖17、圖18所示，於溝150形成金屬配線171。
在前述第1實施型態，於溝150內也在絕緣膜(160)之上被形成金屬配線171。在第2實施型態，於溝150內，金屬配線171直接形成於絕緣性基板12。
其次，如圖19、圖20所示，於絕緣性基板 12的表面及溝內形成鑄模材163。
作為鑄模材163，例如使用BCB(苯環丁烯)，藉由旋轉塗布法來塗布即可。進而，考慮到下一步驟，先研磨鑄模材的表面使其平坦化。
其次，如圖21所示，把研磨背面時之支撐基板117貼附於絕緣性基板12表面。此時，鑄模材(在此為BCB)163成為接著材。
接著，薄化絕緣性基板12，成為圖22、圖23那樣。亦即，在薄化的時間點金屬配線171由溝150的底面151往背面露出。此外，半導體裝置區域彼此雖為分離，但在溝150被充填鑄模材163，所以裝置區域彼此的接合是堅固的。
其次，如圖24所示，於背面形成配線172。最後因應需要，剝除支撐基板117。
根據這樣的第2實施型態的話，除了前述第1實施型態的效果以外，還可以達成以下的效果。
(8)溝150以鑄模材163填滿，所以半導體裝置區域彼此之接合是堅固的。此外，溝內以鑄模材163填滿，所以金屬配線171受到保護。進而，半導體裝置(積體化裝置)全體的強度也增加。
(9)在本實施型態，使溝150以鑄模材163掩埋，進而機械研磨表面的話，可以消除表面的凹凸而使其平坦。例如，與設置細微貫通孔後掩埋該孔而使其平坦的作法相比，以鑄模材埋掉溝以後進行機械研磨是較為容易 的。
(10)於第2實施型態，溝的側面傾斜也是有意義的。例如，溝的側面若是垂直的話，在鑄模材壓入溝時恐有鑄模材無法進入到每個角落之虞。例如，會出現溝太細，要把鑄模材壓入以側面與底面構成的直角的角落會很困難的場合。
這一點，在本實施型態，藉由溝150的側面152為傾斜，而可以使鑄模材163確實地充填至溝的各個角落。藉此，鄰接的裝置區域彼此的接合變得堅固，可以提高裝置的耐久性、信賴性。
(第3實施型態)
作為第3實施型態，例示溝的設置方式之變化。
在前述第1實施型態及第2實施型態，溝150如圖25所示，隔著特定的間隔一條一條地形成。
此處，溝150，因應於往背面拉出配線的必要，而僅在必要的位置形成必要的數量即可。例如，圖26所示，以狹窄的間隔設置溝150亦可。
例示了以這樣狹窄的間隔設置的溝的利用型態。
最終，切斷溝150與溝150之間，如圖38所示，製造使配線在複數處所於背面拉出的壓力感應器(MEMS感應器)112。
由圖27依序說明製造步驟。
如圖27所示於晶圓10表面形成溝150。此 處，於晶圓10的表面形成LSI等機能元件，於其上形成多層配線層180。於多層配線層180先設置機能元件(LSI等)之接觸墊181。進而，亦有在以旋轉刀片形成溝150時發生多層配線層180的剝離或碎屑之虞的情形。
在此場合，形成溝150之前，預先除去形成溝150的區域之多層配線層180(參照圖27)。
其次，如圖28所示，洗淨溝150內之後，作為絕緣膜164堆積1mm的SiO2。接著，藉由噴霧塗布器塗布光阻遮罩之後，除去墊上的SiO2。
例如使用CHF3+Ar除去SiO2。
其次，於圖29，形成經由溝150的金屬配線171。此時，作為與絕緣膜(SiO2)164之接著層，濺鍍Ti，而且電鍍Au。
接著，如圖30所示，包含溝150的區域，於晶圓10的表面塗布作為鑄模材165之BCB(苯環丁烯)。藉此，於溝150內充填鑄模材165。進而，進行部分固化，使BCB部分聚合。接著，為了使表面平坦化，進行機械研磨。
接著，如圖31所示，於鑄模材165形成通孔165V使墊181露出。於鑄模材(BCB)165的圖案化，使用光阻。以機械研磨使鑄模材165的表面平坦，所以可以進行這樣的根據光蝕刻之圖案化。
接著，如圖32所示，於鑄模材165上形成電極113。電極113例如為Al(鋁)。
其次，如圖33所示，把MEMS壓力感應器112的上部構造之隔膜部114貼附於晶圓10上面。此時，部分聚合，進而進行了平坦化的鑄模材(BCB)165成為接著層。
其次，如圖34所示，把隔膜部114作為支撐基板，研磨晶圓10的背面，薄化晶圓10。
接著，如圖35所示，於背面形成絕緣膜161。絕緣膜161，例如為BCB或者TEOS膜。
其次，如圖36所示，於背面，部分除去溝150的底面151之絕緣膜164、161。藉此，使金屬配線171由溝150的底面151往背面露出。
接著，如圖37所示，於背面形成金屬配線172。金屬配線172，與前述相同，能夠以Ti與Au形成。如此進行，實現配線171之背面拉出。
最後，如圖38所示，將元件(壓力感應器112)分離。如前所述，切斷溝150與溝150之間。如此一來，可得到於背面取出配線171的壓力感應器(MEMS感應器)112。
根據這樣的第3實施型態可以達成以下的效果。
(11)藉由適當設計設置溝的位置或間隔等，可以在所要的位置，設置所要數目的電極之背面取出。
(第4實施型態)
在前述實施型態，藉由研磨晶圓的背面使晶圓薄化。作為第4實施型態，說明不研磨背面，而利用支撐膜的貼附與剝離之例。
首先，如圖39所示，準備半導體基板10，做入必要的電路。接著，如圖40所示，於基板10的背面貼附支撐膜118。支撐膜118係可以再剝離者，例如利用可熱剝離的薄片亦可。
接著，如圖41所示，由基板10的表面形成溝150。溝150的深度，為貫通基板10的程度。在圖41，溝150被削入支撐膜118，但是否，切削支撐膜118顯然不是問題。但是，不能夠把支撐膜118切到使其分離的深度。
其次，如圖42所示，形成經由溝150的電氣配線171。進而，包含溝150的區域，於晶圓10的表面塗布作為鑄模材163之BCB(苯環丁烯)。
最後，如圖43所示，剝離支撐膜118。如此一來，成為電氣配線171由溝150的底面往背面取出。
根據這樣的第4實施型態可以達成以下的效果。
(12)不研磨背面亦可，加工上簡便。
(第5實施型態)
在前述實施型態使用了半導體基板。
對此，作為第5實施型態，例如使用具有柔軟性的可 撓電路板亦可。
除了可撓電路板及可撓的配線以外，作為鑄模材使用有伸縮性的樹脂。如此一來，可得具有往背面取出配線的可撓基板。特別是，如第4實施型態這樣不研磨背面的製造方法的話，即使可撓基板也可以適用本發明。
圖44、圖45係對可撓基板11貼附支撐膜118，進而形成溝150的情形。
圖44係沿著長邊方向形成溝150之例，圖45係沿著短邊方向形成溝150之例。
考慮到溝150內具有金屬配線的構造，也考慮到特定的屈曲模式之耐受性等而設計溝150的方向或形狀為佳。
(第6實施型態)
如到目前為止所說明的，係於背面側取出配線，所以僅層積此積體化裝置就可以取得上基板與下基板之電氣導通。亦即，把圖46所示之一層積體化裝置如圖47那樣進行層積。此時，鑄模材165也成為接著上下之接著層。
如此般可以簡單地達成三次元實裝。
(第7實施型態)
在前述實施型態，係藉由旋轉刀片形成溝。
作為變形例3，顯示數個溝形狀的變化。
圖48係藉由雷射加工形成溝者。於溝內雷射加工痕形成於溝的深度方向。
圖49係藉由V字形刀片形成溝者。於溝內加工痕沿著刀片的進行方向形成加工痕。
圖50係藉由噴砂形成溝者。溝內之面為粗糙的粗面，例如形成平均粗糙度數十微米的加工痕。
藉由機械加工形成溝的話，於溝內之面形成微觀或者巨觀的凹凸。藉由利用這樣的凹凸，可以使下底基板與其上的樹脂或金屬密接，可以解決相性問題。
(第8實施型態)
在前述實施型態，設置供取得裝置區域彼此的電氣導通之用的電氣配線171時，配線材171以經由溝的方式設置。亦即，金屬配線171，以循著溝的斜面152及底面151的方式設置。此處，裝置區域間的配線，如圖51所示，亦可把溝150以鑄模材163掩埋後，以跨過溝150的方式設置配線173。
於圖51，以鑄模材163掩埋溝150後，機械研磨鑄模材163使其平坦化。接著，經過變得平坦的鑄模材163之上，形成導電連接鄰接的裝置區域彼此的配線173。
即使是這樣的構成，裝置區域彼此分離同時以鑄模材結合，成為絕緣耐性優異的積體化裝置。
又，本發明不以前述實施型態為限，在不逸脫本發明的趣旨的範圍可以適當變更。作為基板，為具有剛性的基板，除了矽半導體基板以外，亦可為根據其他化合物的半導體基板，或者是金屬薄板、玻璃、陶瓷、印刷 電路板等。此外，作為具有柔軟性的基板，亦可使用以樹脂或薄的金屬板構成的基板。
作為機能元件之一例，例示了壓力感應器，但不論感應器或是致動器當然都可以。
作為感應器，除了壓力感應器以外，亦可為力感應器、溫度感應器等，當然沒有限制。
於基板表面接合MEMS裝置時，其接合層亦可為BCB等鑄模材，其他亦可為焊錫、共晶焊錫、金屬間化合物、低融點金屬，或者是利用低剛性的金屬突起相互卡合亦可。
此申請案，係以2012年3月30日提出申請的日本申請案特願2012-079811為基礎主張優先權，將其揭示的全部內容取入。
100‧‧‧半導體裝置
110‧‧‧裝置區域
111‧‧‧半導體基板
112‧‧‧壓力感應器
120‧‧‧半導體裝置區域
121‧‧‧半導體基板
122‧‧‧LSI
130‧‧‧半導體裝置區域
131‧‧‧半導體基板
132‧‧‧IGBT(絕緣閘極雙極性電晶體)
140‧‧‧半導體裝置區域
141‧‧‧半導體基板
142‧‧‧MOSFET
150‧‧‧溝
151‧‧‧底面
152‧‧‧側面
160‧‧‧鑄模材(絕緣膜)
171‧‧‧配線材

Claims (18)

  1. 一種積體化裝置，係相互分離的複數異種裝置被機械性接合而成之積體化裝置，其特徵為：在鄰接的前述裝置彼此之間，設有側面以傾斜面構成的溝，把設置機能元件之側作為表面時，前述溝藉由前述傾斜面由表面朝向背面寬幅變窄，藉由在前述溝中介著絕緣材料，使前述複數裝置在相互為電氣絕緣的狀態機械性接合。
  2. 如申請專利範圍第1項之積體化裝置，其中中介於前述溝的前述絕緣材料為鑄模材。
  3. 如申請專利範圍第1項之積體化裝置，其中前述絕緣材料構成前述溝的底面。
  4. 如申請專利範圍第1項之積體化裝置，其中前述絕緣材料構成前述溝的側面及底面。
  5. 如申請專利範圍第1項之積體化裝置，其中前述絕緣材料，被充填於前述溝內。
  6. 如申請專利範圍第1項之積體化裝置，其中前述絕緣材料，以連續覆蓋前述複數裝置的表面與前述溝內的方式設置。
  7. 如申請專利範圍第1項之積體化裝置，其中前述絕緣材料，係與被形成於前述裝置的表面之絕緣膜相同的材料形成，與前述絕緣膜連續。
  8. 如申請專利範圍第1項之積體化裝置，其中具有經由前述溝而設置，使鄰接的前述裝置彼此電氣導通之配線材，前述配線材，以沿著前述溝的側面及底面的方式形成。
  9. 如申請專利範圍第8項之積體化裝置，其中前述配線材與前述裝置之間有絕緣膜中介，前述配線材與前述裝置為電氣絕緣。
  10. 如申請專利範圍第8項之積體化裝置，其中於前述溝的底面被形成孔，前述配線材由前述孔往背面露出。
  11. 如申請專利範圍第8項之積體化裝置，其中於前述溝內被充填前述絕緣材料，藉由被充填於前述溝的前述絕緣材料保護前述配線材。
  12. 如申請專利範圍第5項之積體化裝置，其中被充填於前述溝的前述絕緣材料的表面被平坦化，於該平坦面之上以橫跨前述溝的方式，形成使鄰接的前述裝置彼此取得電氣導通的配線。
  13. 如申請專利範圍第1項之積體化裝置，其中前述機能元件，為電子電路或MEMS裝置。
  14. 如申請專利範圍第13項之積體化裝置，其中前述機能元件，為高電力驅動裝置。
  15. 如申請專利範圍第1項之積體化裝置，其中 前述裝置，被形成於矽半導體基板、化合物半導體基板、金屬薄板基板、玻璃基板、陶瓷基板、印刷電路板及樹脂基板之任一種基板上。
  16. 一種積體化裝置之製造方法，係製造申請專利範圍第1項所記載的積體化裝置之製造方法，其特徵為具備：於基板的表面以不貫通此基板的深度形成前述溝的步驟、以絕緣材料掩埋前述溝內之至少底面的步驟、以及藉由研磨前述基板的背面進行薄化而使鄰接的裝置彼此分離的步驟。
  17. 一種積體化裝置之製造方法，係製造申請專利範圍第1項所記載的積體化裝置之方法，其特徵為具備：在基板的背面貼附支撐膜的步驟、由前述基板的表面形成貫通基板但不貫通前述支撐膜的深度的溝的步驟、以絕緣材料掩埋前述溝內之至少底面的步驟，以及剝離前述支撐膜的步驟。
  18. 如申請專利範圍第16項之積體化裝置之製造方法，其中前述絕緣材料為鑄模材。
TW102111631A 2012-03-30 2013-03-29 積體化裝置 TW201405770A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012079811A JP6022792B2 (ja) 2012-03-30 2012-03-30 集積化デバイス及び集積化デバイスの製造方法

Publications (1)

Publication Number Publication Date
TW201405770A true TW201405770A (zh) 2014-02-01

Family

ID=49258878

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102111631A TW201405770A (zh) 2012-03-30 2013-03-29 積體化裝置

Country Status (4)

Country Link
US (1) US9478503B2 (zh)
JP (1) JP6022792B2 (zh)
TW (1) TW201405770A (zh)
WO (1) WO2013145555A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10515939B2 (en) * 2015-02-17 2019-12-24 Mediatek Inc. Wafer-level package having multiple dies arranged in side-by-side fashion and associated yield improvement method
WO2017038403A1 (ja) * 2015-09-01 2017-03-09 ソニー株式会社 積層体
US9996725B2 (en) * 2016-11-03 2018-06-12 Optiz, Inc. Under screen sensor assembly
JP6915902B2 (ja) * 2017-03-08 2021-08-04 国立大学法人東北大学 感圧センサ装置および感圧センサ装置の製造方法
US11410968B2 (en) 2019-10-18 2022-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MX9305603A (es) 1992-09-14 1994-05-31 Pierre Badehi Metodo y aparato para producir dispositivos de circuito integrado.
US6624505B2 (en) 1998-02-06 2003-09-23 Shellcase, Ltd. Packaged integrated circuits and methods of producing thereof
IL123207A0 (en) 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
IL133453A0 (en) 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
KR100855015B1 (ko) 2000-12-21 2008-08-28 테쎄라 테크놀로지스 헝가리 케이에프티. 패키징된 집적회로 및 그 제조 방법
US6677700B2 (en) 2000-12-22 2004-01-13 Thomson Licensing S. A. Cathode-ray tube having a focus mask using partially conductive insulators
JP2003124431A (ja) * 2001-10-17 2003-04-25 Sony Corp ウェーハ状シート、チップ状電子部品、およびそれらの製造方法
JP4876240B2 (ja) * 2005-01-28 2012-02-15 国立大学法人 東京大学 触覚センサ及びその製造方法
JP4559993B2 (ja) * 2006-03-29 2010-10-13 株式会社東芝 半導体装置の製造方法
JP4977825B2 (ja) * 2007-05-09 2012-07-18 国立大学法人 東京大学 剪断力検出装置及び物体把持システム
US8043895B2 (en) * 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
JP5328924B2 (ja) 2009-10-14 2013-10-30 国立大学法人東北大学 センサ装置およびセンサ装置の製造方法
WO2011045836A1 (ja) 2009-10-14 2011-04-21 国立大学法人東北大学 センサ装置およびセンサ装置の製造方法
JP5600427B2 (ja) 2009-12-25 2014-10-01 株式会社フジクラ 貫通配線基板の材料基板
JP2011066449A (ja) 2010-12-20 2011-03-31 Fujikura Ltd 貫通配線基板の製造方法、複合基板の製造方法、及びこれらの製造方法により形成された貫通配線基板や複合基板を用いた電子装置の製造方法

Also Published As

Publication number Publication date
JP2013211365A (ja) 2013-10-10
US20150333046A1 (en) 2015-11-19
US9478503B2 (en) 2016-10-25
JP6022792B2 (ja) 2016-11-09
WO2013145555A1 (ja) 2013-10-03

Similar Documents

Publication Publication Date Title
TWI594325B (zh) 多重中介層基板電路組件以及其製造方法
TWI427700B (zh) 三維積層構造之半導體裝置之製造方法
CN101572239B (zh) 半导体模组
US20050104204A1 (en) Wafer-level package and its manufacturing method
US6525415B2 (en) Three-dimensional semiconductor integrated circuit apparatus and manufacturing method therefor
TW201405770A (zh) 積體化裝置
US20220238481A1 (en) Chip assembling on adhesion layer or dielectric layer, extending beyond chip, on substrate
US8598694B2 (en) Chip-package having a cavity and a manufacturing method thereof
US8975118B2 (en) Component having a via and method for manufacturing it
TW200412214A (en) Semiconductor device and method of manufacturing the same
JP4601686B2 (ja) 半導体装置および半導体装置の製造方法
TW200401400A (en) Semiconductor device manufacturing method and electronic equipment using same
JP5389464B2 (ja) 半導体装置の製造方法
KR100744700B1 (ko) 반도체장치
JP5115295B2 (ja) 半導体装置およびその製造方法
TWI544592B (zh) 封裝結構及其製法
US11171066B2 (en) Semiconductor panels, semiconductor packages, and methods for manufacturing thereof
JPH0666407B2 (ja) 立体型半導体装置の製造方法
US11251081B2 (en) Method for producing a plurality of semiconductor chips and semiconductor chip
WO2021117191A1 (ja) 部品モジュールおよびその製造方法
KR100874047B1 (ko) 회로 장치 및 그 제조 방법
TWI294260B (en) Carrier board structure with semiconductor component embedded therein and method for fabricating the same
TW201025516A (en) Electronic component for wiring, method for manufacturing the electronic component, electronic device package to be used with the electronic component packaged therein, and method for manufacturing the electronic device package
KR20060121061A (ko) 미세구조물 패키지 및 그 제조 방법