TW201347253A - 儲存裝置及儲存單元 - Google Patents

儲存裝置及儲存單元 Download PDF

Info

Publication number
TW201347253A
TW201347253A TW102106320A TW102106320A TW201347253A TW 201347253 A TW201347253 A TW 201347253A TW 102106320 A TW102106320 A TW 102106320A TW 102106320 A TW102106320 A TW 102106320A TW 201347253 A TW201347253 A TW 201347253A
Authority
TW
Taiwan
Prior art keywords
layer
electrode
ion source
storage device
resistance
Prior art date
Application number
TW102106320A
Other languages
English (en)
Other versions
TWI540776B (zh
Inventor
Hiroaki Sei
Kazuhiro Ohba
Takeyuki Sone
Minoru Ikarashi
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201347253A publication Critical patent/TW201347253A/zh
Application granted granted Critical
Publication of TWI540776B publication Critical patent/TWI540776B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明揭示一種儲存裝置，該儲存裝置包含：一第一電極；一儲存層，其包含一離子源層；及一第二電極。該第一電極、該儲存層及該第二電極以此次序提供。該離子源層包含一硫屬元素、氧及選自元素週期表之4族、5族及6族元素之群組之一或多個過渡金屬元素。

Description

儲存裝置及儲存單元
本發明係關於一種藉助於包含一離子源層之一儲存層之一電性質之一改變來儲存資訊之儲存裝置及儲存單元。
一般而言，使用NOR或NAND型快閃記憶體作為半導體非揮發性記憶體供用於資料儲存。此等類型之半導體非揮發性記憶體已藉由使個別記憶體裝置及驅動電晶體小型化而達成一大容量。然而，指出，其小型化受限，此乃因寫入或抹除資料需要一高電壓，且注入至每一浮動閘極之電子之數目受侷限。
目前，提出電阻改變類型之記憶體(諸如，電阻隨機存取記憶體(ReRAM)或相變隨機存取記憶體(PRAM))作為潛在地超出小型化之限制之下一代非揮發性記憶體(舉例而言，參見第2006-196537號日本未審查專利申請公開案及Waser等人之「Advanced Material」，第21卷，第2932頁(2009))。此等記憶體具有其中一電阻改變層形成於兩個電極之間的一簡單結構，且其寫入及抹除操作藉助於電阻改變層之電阻改變來執行。考量電阻改變之一個原因係原子或離子藉助熱或一電場行進以形成一導電路徑。
除如上文所闡述之用於使記憶體小型化之技術之外，亦存在稱作一多值技術之用於達成記憶體之一大容量之另一技術。具體而言，此技術已藉由使得一單個裝置能夠執行多位元記錄而達成多值記錄。 若每一裝置記錄2位元(4值)或3位元(8值)資料，則總容量加倍或成為三倍。
經組態以藉助於一電阻改變而寫入及抹除資料之記憶體被要求藉助一低電流來保持相對高電阻值。為了實現多值記錄，舉例而言，需要一記憶體在一低電阻值(舉例而言，數十kΩ或更低)與一高電阻值(舉例而言，數百kΩ至數MΩ)之間均勻排列若干中間電阻值(舉例而言，數十kΩ至數MΩ)，且保持此等電阻值達一長時間。
在小型化非揮發性記憶體中，隨著裝置面積減小，其電阻趨向於增加，如上文所闡述。此外，小型化涉及電晶體之驅動電流之減小。因此，由於使每一裝置小型化，因此用於寫入資料之驅動電流減小，藉此進一步增加低電阻狀態中之電阻值。出於上述原因，難以控制多值記錄所需之中間氧化狀態(中間電阻值)及保持此等中間電阻值。
期望提供一種使得可能保持藉助一低電流記錄之相對高電阻值且改良控制此等電阻值之一效能之儲存裝置及儲存單元。
根據本發明之一實施例之一儲存裝置包含：一第一電極；一儲存層，其包含一離子源層；及一第二電極。該第一電極、該儲存層及該第二電極以此次序提供。該離子源層包含一硫屬元素、氧及選自元素週期表之4族、5族及6族元素之群組之一或多個過渡金屬元素。
一旦沿一「正方向」(舉例而言，其中第一電極及第二電極分別具有負電壓電位及正電壓電位)將一脈衝電壓施加至處於一初始狀態中的根據本發明之上文所闡述實施例之儲存裝置或將一脈衝電流供應至該儲存裝置，離子源層中所含有之金屬元素即電離且金屬離子在儲存層(舉例而言，一電阻改變層)中擴散，或氧離子在其中行進。因此，在電阻改變層中形成一氧空位。此致使具有一低氧化狀態之一低 電阻部分(導電路徑)形成於儲存層中，以使得電阻改變層之電阻減小(記錄狀態)。同時，一旦沿一「負方向」(舉例而言，其中第一電極及第二電極分別具有正電壓電位及負電壓電位)將一脈衝電壓施加至處於低電阻狀態中之裝置，電阻改變層中之金屬離子即行進至離子源層，或氧離子自離子源層行進。因此，在導電路徑中氧空位減小。作為回應，含有金屬元素之導電路徑不再存在，且電阻改變層移位至高電阻狀態(初始或抹除狀態)。
離子源層含有硫屬元素、氧及過渡金屬元素。特定而言，元素週期表之4族、5族及6族元素中之一或多個金屬元素用於該過渡金屬元素。元素週期表之4族、5族及6族中之過渡金屬元素比任何其他過渡金屬元素更可能與氧鍵合。出於此原因，該高化學穩定導電路徑得以形成，其中在不施加電壓時抑制金屬離子或氧離子行進。
根據本發明之一實施例之一儲存單元具備複數個儲存裝置及一脈衝施加區段。該脈衝施加區段選擇性地將一脈衝電壓施加至該等儲存裝置或將若干脈衝電流供應至該等儲存裝置。該等儲存裝置中之每一者包含：一第一電極；一儲存層，其包含一離子源層；及一第二電極。該第一電極、該儲存層及該第二電極以此次序提供。該離子源層包含一硫屬元素、氧及選自元素週期表之4族、5族及6族元素之群組之一或多個過渡金屬元素。
在根據本發明之上文所闡述實施例之儲存裝置及儲存單元中之每一者中，包含硫屬元素、氧及過渡金屬元素之離子源層提供為儲存層。特定而言，關於過渡金屬元素，使用元素週期表之4族、5族及6族元素中之一或多個金屬元素。在此組態之情形下，化學穩定導電路徑得以形成，其中在不施加電壓時抑制金屬離子或氧離子行進，且因此中間電阻值之穩定性得以改良。因此，可在寫入資料時易於控制中間電阻值且改良保持此等中間電阻值之效能。
應理解，前述一般說明及以下詳細說明兩者皆係例示性的，且意欲提供對如所主張之技術之進一步闡釋。
1‧‧‧儲存裝置
2‧‧‧儲存單元
10‧‧‧下部電極
20‧‧‧儲存層
21‧‧‧離子源層
22‧‧‧電阻改變層
30‧‧‧上部電極/板狀電極
41‧‧‧矽基板/基板
42‧‧‧元素分離層
43‧‧‧源極-汲極區
44‧‧‧閘極電極
45‧‧‧插塞層
46‧‧‧金屬導線層
47‧‧‧插塞層
48‧‧‧作用區
51‧‧‧接觸部分
52‧‧‧接觸部分
60‧‧‧脈衝施加區段
BL‧‧‧位元線
Tr‧‧‧金屬氧化物半導體電晶體
WL‧‧‧字線
包含隨附圖式以提供對本發明之一進一步理解，且該等圖式併入本說明書中並構成本說明書之一部分。該等圖式圖解說明實施例且與說明書一起用以闡釋本技術之原理。
圖1係根據本發明之一實施例之一儲存裝置之一組態之一剖面圖。
圖2係包含圖1之儲存裝置之一記憶體陣列之一組態之一剖面圖。
圖3係記憶體陣列之一平面圖。
圖4A、圖4B及圖4C係在一熱加速保持測試之前及其之後的本發明之實施例之實例(實驗1)中之電阻值及電導值之分佈圖表。
圖5係繪示在熱加速保持測試之前及其之後的每一材料系統之電導值之一變化之一特性圖。
圖6A至圖6F係在熱加速保持測試之前及其之後的實驗2中之電導值之分佈圖表。
圖7A及圖7B係實驗2中之電阻值之分佈圖表。
圖8係繪示在熱加速保持測試之前及其之後的每一材料系統之電導值之一變化之一特性圖。
圖9A至圖9D係在熱加速保持測試之前及其之後的實驗3中之電導值之分佈圖表。
圖10A至圖10E係在熱加速保持測試之前及其之後的實驗4中之電導值之分佈圖表。
圖11係繪示實驗5中一氧注入量與一氧含量之間的一關係之一特性圖。
圖12A至圖12G係在熱加速保持測試之前及其之後的實驗5中之電導值之分佈圖表。
圖13A至圖13D係在熱加速保持測試之前及其之後的實驗6中之電導值之分佈圖表。
下文中，參考隨附圖式，將依以下次序闡述本發明之一實施例及諸如此類。
1.實施例
1-1.儲存裝置
1-2.儲存單元
2.實例
[實施例] (1-1.儲存裝置)
圖1係根據本發明之一實施例之一儲存裝置1之一組態之一剖面圖。儲存裝置1依以下次序包含：一下部電極10(第一電極)；一儲存層20；及一上部電極30(第二電極)。
舉例而言，下部電極10提供於其中形成有一互補金屬氧化物半導體(CMOS)電路之一矽基板41上(如下文將闡述(參見圖2))且充當至CMOS電路之一連接。下部電極10由供一半導體製程中使用之一佈線材料(諸如鎢(W)、氮化鎢(WN)、銅(Cu)、鋁(Al)、鉬(Mo)、鉭(Ta)、矽化物或諸如此類)組態。若下部電極10由可能在一電場內致使離子導電之一材料(諸如Cu)組態，則由Cu或諸如此類製成之下部電極10之表面可塗佈有較不可能致使離子導電或熱擴散之一材料，諸如鎢(W)、氮化鎢(WN)、氮化鉭(TaN)或諸如此類。
儲存層20具有其中一離子源層21及一電阻改變層22以此次序層壓於上部電極30上之一結構。離子源層21含有變為正離子以在電阻改 變層22中形成一導電路徑之元素及具有負電離之一能力之元素。應注意，在此情形中，金屬離子(可移動離子)係指正離子，如上文所闡述。
此實施例之離子源層21含有作為可負電離之離子導電材料之一或多個硫屬元素(包含碲(Te)、硫(S)及硒(Se))，且進一步含有氧(O)。另外，離子源層21含有作為具有正電離之一能力之金屬元素之一個或者兩個或兩個以上過渡金屬元素，特定而言，元素週期表之4族(鈦(Ti)、鋯(Zr)及鉿(Hf))中、5族(釩(V)、鈮(Nb)及鉭(Ta))中及6族(鉻(Cr)、鉬(Mo)及鎢)中之一個或者兩個或兩個以上金屬元素。
在此實施例中，離子源層21經提供而與上部電極30接觸。在離子源層21中，過渡金屬元素、硫屬元素及氧(如上文所闡述)經鍵合以形成一金屬硫屬化物氧化物(metal chalcogenide oxide)層。金屬硫屬化物氧化物層主要具有一非晶結構，且起一粒子供應源之作用。在離子源層21附近或在電阻改變層22中，含有上述過渡金屬元素之導電路徑比任何其他過渡金屬元素更化學穩定，且趨向於呈現一中間氧化狀態且保持此狀態。出於此原因，控制儲存裝置1之電阻值及保持資料之效能得以改良。
由過渡金屬元素形成之導電路徑或其周圍區能夠呈現由分別展現低、中及高電阻值之一金屬狀態、一硫屬化合物狀態及一個氧化物狀態構成之三個狀態。電阻改變層22之電阻取決於三個狀態混合程度來判定，且藉由改變此混合物狀態而展現各種電阻值(中間電阻值)。在此實施例中，將具有形成展現中間電阻值之一化學穩定導電路徑之一能力之過渡金屬元素用於離子源層21，如上文所闡述。此改良控制電阻值(特定而言，儲存裝置1中之中間電阻值)及保持資料之效能。
在此實施例中，電阻改變層22含有一金屬氧化物、一金屬氮化物或一金屬氮氧化物，且經提供而與下部電極10接觸。電阻改變層22 在一預定電壓施加於下部電極10與上部電極30之間時使其電阻變化。不存在對用於電阻改變層22之一金屬材料之特定限制，只要電阻改變層22係在一初始狀態中具有一高電阻(諸如約數MΩ至數百GΩ)之一層即可。舉例而言，當使用一金屬氧化物作為用於電阻改變層22之一材料時，可期望使用形成具有一高電阻或一高帶隙之Zr、Hf、Al、一稀土元素或諸如此類作為該金屬元素。當使用一金屬氮化物時，就其中電阻改變層22達到約數MΩ至數百GΩ之一電阻之一優點而言，可期望亦使用Zr、Hf、Al、一稀土元素或諸如此類，且導電路徑可能由於抹除操作期間氧之移動而氧化並具有一高電阻。同樣，當使用一金屬氮氧化物時，亦不存在對其金屬元素之限制，只要其達到約數MΩ至數百GΩ即可。可判定電阻改變層22之厚度以便達到具有約數MΩ至數百GΩ之元素電阻，如上文所闡述。較佳地，電阻改變層22之厚度係(舉例而言)約1 nm至10 nm，然而，最佳厚度可取決於元素之大小或離子源層21之電阻值而變化。
可有意地不形成電阻改變層22。在製造儲存裝置1之一製程期間，離子源層21中所含有之過渡金屬元素及氧經鍵合以使得對應於電阻改變層22之一金屬氧化物膜自然地形成於下部電極10上。另一選擇係，藉由沿一抹除方向施加一偏壓電壓而形成之一個氧化物膜可對應於電阻改變層22。
對於上部電極30，類似於下部電極10，可使用一現有半導體佈線材料。另外，較佳地，上部電極30之一材料穩定以便不透過後退火而與離子源層21反應。
當透過下部電極10及上部電極30自一電源電路(脈衝施加區段60)將一脈衝電壓施加至此實施例之儲存裝置1或將一脈衝電流供應至儲存裝置1時，儲存層20改變其電性質(電阻值)。在此性質之情形下，將資訊寫入至儲存裝置1、自儲存裝置1抹除或重新寫入至儲存裝置 1。下文將具體地闡述此操作。
首先，在(舉例而言)上部電極30及下部電極10分別具有正電壓電位及負電壓電位之條件下，將一正電壓施加至在一初始狀態中具有一高電阻之儲存裝置1。作為回應，離子源層21中之過渡金屬元素電離且行進至下部電極10之側，或氧離子自下部電極10之側行進，藉此致使下部電極10之側上之一陰極反應。然後，一還原反應在形成於與下部電極10之界面處之電阻改變層22中發生。由於該還原反應，具有一高氧空位濃度之部分或處於一低氧化狀態中之部分彼此連接，以使得在電阻改變層22中形成一導電路徑。在此情形中，電阻改變層22展現比初始狀態(高電阻狀態)中之彼電阻值低之一電阻值(低電阻狀態)。
在形成導電路徑之後，甚至在將電壓施加至儲存裝置1藉由移除正電壓而停止時，低電阻狀態亦得以保持。透過上述處理，已將資訊寫入至儲存裝置1。若將儲存裝置1應用於僅啟用單次寫入之一儲存單元(即，一可程式化唯讀記憶體(PROM))，則記錄操作僅藉由上述記錄程序完成。
同時，將儲存裝置1應用於啟用抹除之一儲存單元(即，一隨機存取記憶體(RAM)、一電可抹除且可程式化唯讀記憶體(EEPROM)或諸如此類)，一抹除程序係必需的。在抹除程序期間，在(舉例而言)上部電極30及下部電極10分別具有負電壓電位及正電壓電位之條件下，將一負電壓施加至儲存裝置1。作為回應，由於導電路徑中發生之一陽極反應已在電阻改變層22中形成，過渡金屬離子在構成導電路徑的具有一高氧空位濃度之部分或處於一低氧化狀態中之部分中氧化，藉此行進至離子源層21之側。另一選擇係，氧離子自離子源層21行進至環繞電阻改變層22中之導電路徑之區，藉此在導電路徑中減小氧空位濃度或增強氧化狀態。因此，導電路徑被切斷，且電阻改變層22展示之 電阻值自低電阻狀態改變至高電阻狀態。
在導電路徑被切斷之後，甚至在將電壓施加至儲存裝置1藉由移除負電壓而停止時，高電阻值亦得以保持。透過上述處理，已自儲存裝置1抹除資訊。藉由重複上述程序，重複地將資訊寫入至儲存裝置1及將其自儲存裝置1抹除。
在如上文所闡述之儲存裝置1中，舉例而言，假定具有高電阻值及具有低電阻值之狀態分別對應於資訊「0」及「1」。在此情形中，在藉由施加一正電壓而執行之資訊記錄程序期間，資訊「0」改變成「1」。同樣，在藉由施加一負電壓而執行之資訊抹除程序期間，資訊「1」改變成「0」。在此假定中，減小儲存裝置1之電阻之操作對應於寫入操作，且增加儲存裝置1之電阻之操作對應於抹除操作。然而，可相反地定義此對應關係。
在此實施例中，當在寫入操作期間將偏壓電壓施加至下部電極10時，藉由控制偏壓電壓、一極限電阻或施加至一驅動MOS電晶體之一閘極之一電壓來控制所謂的寫入電阻，藉此調整中間電阻值。同樣，在抹除操作期間，調整偏壓電壓、極限電阻或由施加至MOS電晶體之閘極之電壓供應之一電流，藉此控制中間電阻值。以此方式，可不僅提供一個二進制記憶體而且提供一多值記憶體。
舉例而言，藉由調整對應於「0」及「1」之兩個電阻值之間的中間電阻值，新添加兩個位階。在此情形中，達成將資訊之四個值「00」、「01」、「10」及「11」或2個位元記錄至每一裝置。
特定而言，在此實施例之儲存裝置1中，將在含有一硫屬元素及氧之一層中相對穩定之上述過渡金屬元素用於離子源層21中，如上文所闡述。因此，此組態改良控制及保持中間電阻值之效能。此外，當製備一氧量及離子源層21中之過渡金屬元素與硫屬元素之一組合物比率時，控制及保持電阻值之效能得以進一步改良。下文中，將給出對 一較佳氧量及離子源層21中所含有之過渡金屬元素與硫屬元素之一較佳組合物比率之一說明。
如上文所闡述，取決於環繞導電路徑之區內之過渡金屬元素之狀態(即，「金屬/碲化合物/氧化物」之三個狀態)而控制電阻改變層22展現之電阻值。該三個狀態係取決於離子源層21中所含有之氧量而改變，且達成藉由調整氧量以使其屬於10%至55%且包含其兩者之一範圍內而適當地控制該三個狀態。若離子源層21中之氧量大於55%，則過渡金屬元素與氧之鍵合之貢獻變得過強。在此情形中，難以呈現「金屬/碲化合物/氧化物」之三個狀態，藉此使保持中間電阻之效能劣化。同時，若在離子源層21中氧量小於10%，則難以保持中間組合物及鍵合狀態，因此使得難以保持中間電阻值。此情形之確切原因並不明顯，但據信，由於過渡金屬元素與氧之鍵合之貢獻變弱，因此氧、碲及過渡金屬元素之鍵合狀態可能將不平衡。
上述現象適用於除碲之外的硫屬元素，即，具有不同於氧之電負性之硫及硒。可使用硫、硒及碲中之兩者或兩者以上之一組合作為離子源層21中所含有之硫屬元素。應注意，在此實施例中，如上文所闡述，藉由藉助拉塞福背向散射(RBS)量測儲存裝置1中之離子源層21來判定氧量。
除其中之氧量之外，亦由離子源層21中所含有之過渡金屬元素與硫屬元素之組合物比率來控制「金屬/碲化合物/氧化物」之三個狀態。使得三個狀態能夠得以適當控制的過渡金屬元素與硫屬元素之化合物比率屬於3：7至7：3且包含其兩者之一範圍內。若過渡金屬元素與硫屬元素之比率過低，則離子源層21之電阻變得過高。在此情形中，難以甚至藉助由MOS電路產生之一電壓來執行裝置操作。特定而言，在透過一先進製程生產之一優良裝置中，此趨向係顯著的。同時，若過渡金屬元素與硫屬元素之比率過高，則氧、碲及過渡金屬元 素之鍵合狀態趨向於不平衡。因此，可能發生相變或化學改變，因此使得難以保持中間電阻。
下文中，將給出對製造此實施例之儲存裝置1之一方法之一說明。
首先，在其中形成有包含選擇電晶體之一CMOS電路之一基板上形成由(舉例而言)TiN製成之下部電極10。在此情形中，視需要藉助於(舉例而言)逆濺鍍自下部電極10之表面移除一個氧化物及諸如此類。然後，製備具有對應於電阻改變層22、離子源層21及上部電極30之各別材料之組合物之目標，且藉由改變一濺鍍設備中之目標而順序地形成個別層。在此情形中，電極之直徑係約50 nm至300 nm，且同時藉由使用合金膜之構成元素之目標來形成此等合金膜。
在已形成上部電極30之後，形成待連接至上部電極30之一佈線層(未圖解說明)，且該佈線層之一接觸部分連接至儲存裝置1以便在儲存裝置1中獲得一共同電壓電位。然後，層壓層經受一後退火處理。透過上述處理，已生產出儲存裝置1，如圖1中所圖解說明。
如上文所闡述，在儲存裝置1中，藉由將一電壓施加至上部電極30及下部電極10兩者以使得上部電極30及下部電極10中之一者具有一正電壓電位且其另一者具有一負電壓電位而在電阻改變層22中形成導電路徑。由於導電路徑，電阻改變層22之電阻減小，以使得執行一寫入操作。同時，當將其極性與寫入操作時之彼極性相反之一電壓施加至上部電極30及下部電極10時，形成於電阻改變層22中之導電路徑之金屬元素電離，藉此行進至離子源層21。另一選擇係，氧離子自離子源層21行進至電阻改變層22，特定而言，行進至導電路徑之區。作為回應，氧空位濃度減小或氧化狀態增強，藉此切斷導電路徑。因此，電阻改變層22之電阻增加，以使得執行抹除操作。此外，藉由在寫入及抹除操作時製備所施加電壓，控制中間電阻值，藉此達成多值記 錄。
作為採用小型化技術之目前可用儲存裝置之一實例，報告一種具有「下部電極/儲存層/上部電極」之一組態且由含有(舉例而言)氧及過渡金屬元素之一RRAM(註冊商標)材料製成之儲存裝置。在此類型之小型化儲存裝置中，一電晶體之一驅動電流減小，且因此用於一寫入操作之驅動電流減小。因此，低電阻狀態中之電阻進一步增加。因此，高及低電阻狀態中之各別電阻值之一範圍(電阻範圍)變窄。如上文所闡述，為了達成多值記錄，對藉助於電阻之一改變來執行寫入及抹除操作之一記憶體而言需要控制低電阻值與高電阻值之間的中間電阻值且在一長週期內保持此等值。具體而言，為了執行一多值操作，需要將窄電阻範圍分離成(舉例而言)4個位階(2個位元/胞元)或8個位階(3個位元/胞元)且保持此等電阻值。
然而，在如上文所闡述之儲存裝置中，與金屬元素鍵合之一元素限於氧。因此，甚至在一導電路徑藉由施加電壓形成時，此導電路徑之熱性質及化學性質亦不足夠穩定。因此，導電路徑可再次氧化且其電阻可由於長時間儲存或一熱加速而增加。此使得難以保持達成多值記錄所需的高電阻值與低電阻值之間的中間電阻值，特定而言，均勻排列中間電阻值作為多個位元，且在一長週期內保持此等中間電阻值。
同時，在含有過渡金屬元素及硫屬元素(諸如碲)之一儲存裝置中，除過渡金屬元素之外，亦使用銅(Cu)。此一儲存裝置之導電路徑中含有銅(Cu)。銅(Cu)趨向於在硫屬元素之矩陣中致使離子導電。因此，硫屬元素中之銅(Cu)之熱及化學性質並不足夠穩定，因此使得難以控制中間電阻值及在一長週期內保持此等值，此類似於如上文所闡述之目前可用之儲存裝置。
相比而言，在此實施例之儲存裝置1中，使用硫屬元素、氧及過 渡金屬元素作為用於離子源層21之材料，且特定而言，使用元素週期表之4族、5族及6族元素中之一或多個金屬元素作為過渡金屬元素。元素週期表之4族、5族及6族中之各別金屬元素比任何其他過渡金屬元素更可能與氧鍵合，藉此形成化學穩定導電路徑。具體而言，一旦與一氧原子鍵合或陷獲一氧原子，彼等金屬元素中之每一者即不趨向於將其釋放。因此，可形成構成金屬離子在不施加電壓時較不可能自其行進之導電路徑。
如上文所闡述，在此實施例之儲存裝置1中，離子源層21形成有硫屬元素、氧及過渡金屬元素，且特定而言，使用選自元素週期表之4族、5族及6族元素之群組之一或多個金屬元素作為過渡金屬元素。在此組態之情形下，在不施加電壓時形成化學穩定導電路徑，藉此使得可能易於控制中間氧化狀態(中間電阻值)，且改良保持此等中間電阻值之效能。
(1-2.儲存單元)
一儲存單元(記憶體)藉由(舉例而言)依一列或以一矩陣方式將諸多儲存裝置1陣列化而構成。在此情形中，視需要，用於一元素選擇之一MOS電晶體或二極體可連接至每一儲存裝置1，藉此構成記憶體胞元。此外，每一記憶體胞元可透過一導線連接至(舉例而言)一感測放大器、一位址記錄器及一寫入/抹除/讀取電路。
圖2及圖3圖解說明其中諸多儲存裝置1以一矩陣方式配置之儲存單元(記憶體胞元陣列)之一實例。更詳細而言，圖2圖解說明儲存單元之一剖面組態，且圖3圖解說明其一平面組態。對於此記憶體陣列中之每一儲存裝置1，連接至其下部電極10之一導線及連接至其上部電極30之一導線經提供以便彼此相交。舉例而言，每一儲存裝置1安置於此等導線之相交處附近。
個別儲存裝置1共用電阻改變層22、離子源層21及上部電極30。 換言之，電阻改變層22、離子源層21及上部電極30中之每一者由個別儲存裝置1所共同之一單個層(同一層)構成。上部電極30充當彼此毗鄰配置之胞元所共同之一板狀電極PL。
下部電極10經提供以用於每一記憶體胞元，且下部電極10中之毗鄰者彼此電絕緣。充當一記憶體胞元之每一儲存裝置1由對應於每一下部電極10之一位置界定。下部電極10連接至用於一胞元選擇之對應MOS電晶體Tr，且各別儲存裝置1提供於此等MOS電晶體Tr上方。
每一MOS電晶體Tr包含形成於由一元素分離層42分離的基板41之一區內之源極-汲極區43及一閘極電極44。一側壁絕緣層形成於每一閘極電極44之一壁表面上。每一閘極電極44亦充當一字線WL，字線WL係每一儲存裝置1之位址導線中之一者。每一MOS電晶體Tr中之源極-汲極區43中之一者透過一插塞層45、一金屬導線層46及一插塞層47電連接至每一儲存裝置1之下部電極10。每一MOS電晶體Tr中之源極-汲極區43中之另一者透過插塞層45連接至金屬導線層46。每一金屬導線層46連接至一位元線BL(參見圖3)，位元線BL係每一儲存裝置1之另一位址導線。在圖3中，每一MOS電晶體Tr之一作用區48由一鏈線繪示。此外，接觸部分51連接至儲存裝置1之下部電極10，且接觸部分52連接至位元線BL。
在如上文所闡述之記憶體陣列中，當MOS電晶體Tr之閘極由字線WL接通且一電壓被施加至位元線BL時，一電壓透過MOS電晶體Tr之源極-汲極被施加至選定記憶體胞元之下部電極10。此處，當施加至下部電極10之電壓之一極性相對於上部電極30(板狀電極PL)處之一電壓電位為負時，儲存裝置1之電阻轉變成低電阻狀態，如上文所闡述。以此方式，將資訊寫入至選定記憶體胞元。同時，當將相對於上部電極30(板狀電極PL)處之電壓電位之一正電位之一電壓施加至下部電極10時，儲存裝置1之電阻再次轉變至高電阻狀態。以此方 式，所寫入資訊自選定記憶體胞元抹除。舉例而言，當自記憶體胞元讀取經寫入資訊時，MOS電晶體Tr選擇此記憶體胞元，且將一預定電壓或電流施加或供應至選定記憶體胞元。在此情形中，取決於儲存裝置1之電阻狀態而改變之電流或電壓透過連接至位元線BL或板狀電極PL之一端之感測放大器或諸如此類來偵測。施加至或供應至選定記憶體胞元之電壓或電流設定為低於或小於儲存裝置1之電阻於其處轉變之電壓或諸如此類之一臨限值。
如上文所闡述，此實施例之儲存單元2適用於各種類型之記憶體裝置。舉例而言，儲存單元2適用於任何記憶體組態，包含：僅啟用一單次寫入操作之PROM；啟用一電抹除操作之EEPROM；及啟用高速寫入、抹除及重現操作之所謂的RAM。
[2.實例]
下文中，將闡述本發明之一項實施例之特定實例。
(實驗1：由實施例之材料製成之儲存裝置及現有案例之電阻保持性質)
藉由使用儲存裝置1之上述製造方法製作樣本1-1至1-3。首先，藉助逆濺鍍清潔已藉由將一電晶體嵌入於一基板中而形成的由TiN製成之下部電極10；將一Al膜形成為約2 nm之一厚度；及藉助氧電漿氧化該Al膜以形成一AlOx膜作為電阻改變層22。接下來，使Zr 50%及Te 50%(原子百分比)經受藉助一氬氣程序氣體之反應性濺鍍，其中使氬(Ar)及氧混合以使得Ar(sccm)與氧(sccm)之一流量比率係75：5。因此，將約45 nm厚之一ZrTeOx層形成為離子源層21。隨後，將約30 nm厚之一W膜形成為上部電極30。最後，使此所得物在320℃下經受一熱處理達兩個小時，且然後將其圖案化，以使得製作成儲存裝置(樣本1-1)。此外，透過類似處理製作樣本1-2及1-3。如下以「下部電極/電阻改變層/離子源層/上部電極」之次序展示個別樣本之組合物。
(樣本1-1)TiN/Al(2 nm)-Ox/Zr50Te50-Ox(45 nm)/W(30 nm)
(樣本1-2)TiN/Al(2 nm)-Ox/Zr50Te50(45 nm)/W(30 nm)
(樣本1-3)TiN/ZrOx(5 nm)/W(30 nm)
藉由使用上述樣本製作各別記憶體陣列。在每一樣本中，將裝置電導3 μS及10 μS分別設定為二進制位階1及2。此外，每一樣本執行60位元資料之一寫入操作。更詳細而言，將寫入電壓設定為3.5 V，且使閘極電壓以0.05 V步長自0.8 V增加。在使閘極電壓增加之同時，將寫入脈衝電壓施加至每一樣本，直至每一樣本之電導變為一預設定電導值為止。當其電導達到該預設定電導值時，每一樣本停止寫入操作。以此方式，個別電導值得以均勻排列。在其中樣本甚至在將寫入脈衝電壓施加40次或40次以上時亦不展現預設定電導值之情形中，此時使此樣本終止寫入操作。接下來，使每一樣本在150℃下經受一熱加速保持測試達一個小時。然後，量測每一樣本之電阻值之變化(圖4A、圖4B及圖4C之左側部分)及電導值之變化(圖4A、圖4B及圖4C之右側部分)。
二進制位階1(3 μS)及2(10 μS)中之每一者對應於在高電阻狀態與低電阻狀態之彼電阻值之間的一中間電阻值。在使用由現有案例中所使用之一材料組態之一離子源層之情形中，難以線性排列電導值及保持此等值。在圖4A至圖4C之左側部分中展示的電導值之分佈圖表中，橫向軸表示由一常態分佈之標準差σ標準化之一累積頻率分佈，且每一資料標記由一機率%指示。另外，橫向軸表示一電導值(μS)。每一實心圓圈指示資料設定之後的一讀出值，且每一空心圓指示熱加速保持測試之後的一電導值分佈。
如上文所闡述，可藉由使儲存裝置及電晶體小型化來增加一記憶體之容量。然而，經小型化電晶體之驅動電流減小，此涉及記錄電流之減小。因此，記憶體被要求在100 kΩ或100 kΩ以上之一電阻下或 在10 μs或10 μs以下之一電導(對應於位階1及2)下操作。樣本1-1(圖4A)展現在熱加速保持測試之前及其之後的一極小電阻值移位量。同時，關於樣本1-1之電導值，其初始電導值係0.002 μS，且兩個分佈曲線係分別形成於3 μS及10 μS之附近中。此結果表明，樣本1-1在位階1及2下正常地執行寫入操作。此外，位階1及2中之每一者下之電導值接近等化，且分佈曲線中之每一者指示熱加速保持測試中之一小電導值移位量。出於上述原因，考量到樣本1-1配備有適當地控制及保持中間電阻值之性質。接下來，比較其中離子源層21僅由過渡金屬元素及硫屬元素構成之樣本1-2及其中不形成離子源層且形成僅由氧化鋯製成之一層作為儲存層20之樣本1-3與樣本1-1。樣本1-2及樣本1-3兩者皆不能適當地保持100 kΩ或100 kΩ以上之電阻值；亦不能適當地展現位階1及2下之電導值之寫入分佈；且指示在熱加速保持測試之前及其之後的一大電導值移位量。
位階1(3μS)下之一電導值最難以保持，且因此清楚地揭示一儲存裝置之效能。圖5係藉由使用用於位階1之資料而繪示由在熱加速保持測試之前及其之後的樣本1-1至1-3中之每一者之各別電導形成之分佈曲線自一理想線(指示其中電導值在熱加速保持測試之前及其之後根本不變化之一理想狀態)偏離程度之一性質圖。在圖5之圖式中，橫向軸表示在熱加速保持測試之前的一電導分佈中之一電導值，且垂直軸表示在熱加速度保持測試之後的電導分佈中之個別值之曲線圖。圖5揭示，與由現有案例中所使用之材料製成之儲存裝置(樣本1-2及1-3)相比，其中將過渡金屬元素、碲(Te)及氧用於離子源層21的根據本發明之一項實施例之樣本1-1改良將電導值保持於低電導範圍內之性質。換言之，可由此理解，藉由使用一過渡金屬元素、碲(Te)及氧作為用於離子源層21之材料而改良已對多值記憶體要求的控制及保持中間電阻值之性質。
(實驗2：其中使用各種過渡金屬元素之儲存裝置之性質)
透過類似於用於上述儲存裝置(樣本1)之彼處理之處理製作樣本2-1至2-19。在此等樣本當中，使用分別由TiN、Al(2nm)-Ox及W(30 nm)製成之相同下部電極、電阻改變層及上部電極。個別樣本中之離子源層之組合物列示如下。
(樣本2-1)Ti40 Te60-Ox(45 nm)
(樣本2-2)Zr40 Te60-Ox(45 nm)
(樣本2-3)Hf40 Te60-Ox(45 nm)
(樣本2-4)V50 Te50-Ox(45 nm)
(樣本2-5)Nb40 Te60-Ox(45 nm)
(樣本2-6)Ta40 Te60-Ox(45nm)
(樣本2-7)Cr40 Te60-Ox(45 nm)
(樣本2-8)Mo40 Te60-Ox(45 nm)
(樣本2-9)W40 Te60-Ox(45 nm)
(樣本2-10)Co40 Te60-Ox(45 nm)
(樣本2-11)Mn55 Te45-Ox(45 nm)
(樣本2-12)Ni40 Te60-Ox(45 nm)
(樣本2-13)Pd40 Te60-Ox(45 nm)
(樣本2-14)Cu40 Te60-Ox(45 nm)
(樣本2-15)Ag50 Te50-Ox(45 nm)
(樣本2-16)Zn50 Te50-Ox(45 nm)
(樣本2-17)CuZrTeAl(45 nm)
(樣本2-18)AlZrTeO(45 nm)
(樣本2-19)CuZrTeO(45 nm)
以使得其電導值針對每60個位元在位階1(3μS)與位階2(10μS)之間變化之一方式將資料寫入至在上述條件下製作之樣本2-1及2-19中 之每一者。然後，在熱加速保持測試之前及其之後量測每一樣本中之電導值之一變化。圖6A至圖6F分別繪示在熱加速保持測試之前及其之後樣本2-3、2-12、2-15、2-17、2-18及2-19之電導值之分佈。此外，在儲存層20經形成且在320℃下執行一退火程序之後進行膜剝離測試。隨後，在裝置微處理時確認膜之浮動及剝離，且在一表1中展示此等結果。
在根據上文所闡述實施例之樣本2-3(圖6A)中，使用元素週期表 之4族中之Hf作為離子源層21中之一過渡金屬元素。樣本2-3比使用現有案例之材料之上述樣本1-2及1-3在位階1及2兩者下更適當地保持電導值。相比而言，舉例而言，其中使用元素週期表之10族中之Ni作為一過渡金屬元素之樣本2-12(圖6B)展現在寫入資料之後一降級之電導分佈。具體而言，位階1及2下之電導值中之大多數電導值在熱加速保持測試之後減小至約0。因此，電阻值並未得以適當保持。雖然圖中未展示，但上述趨勢亦適用於其中分別使用錳(Mn)(在7族中)及鈀(Pd)(在10族中)之樣本2-11及2-13兩者。如圖6C中所展示，事實上，未能將資料寫入至使用銀(Ag)(在11族中)之樣本2-15。此失敗亦在鈷(Co)(在9族中)(樣本2-10)、銅(Cu)(在11族中)(樣本2-14)及鋅(Zn)(在12族中)(樣本2-16)中發生。除4族、5族及6族中之一過渡金屬元素之外，樣本2-17(+CuAl)、2-18(+Al)及2-19(+Cu)中之每一者亦具有含有除4族、5族及6族之外的族中之一過渡金屬元素之離子源層。如圖6D至圖6F中所展示，樣本2-17、2-18及2-19中之任一者皆不展現一充分保持性質，此乃因類似於樣本2-12，位階1及2下之大多數或所有電導值在熱加速保持測試之後減小至約0。雖然圖中未展示，但類似於樣本2-3，其中之每一者具有含有元素週期表之4族、5族及6族中之一過渡金屬元素之離子源層之樣本2-1、2-2及2-4至2-9具有控制及保持位階1及2兩者下之電導值之適當性質。
在(樣本2-10及2-13至2-16之)離子源層(該等離子源層中之每一者含有除4族至6族之外的族中之一過渡金屬元素，特定而言，該等離子源層分別含有Ni、Pd、Ag、Cu、Zn)中，膜之浮動或剝離在於320℃下之退火之後或在裝置微處理時發生。因此，樣本2-10及2-13至2-16難以適當地形成其元素結構。關於具有此實驗組合物比率之Mn(樣本2-11)及Ni(樣本2-12)，在形成儲存層20之後或在裝置微處理時觀察不到膜之浮動或剝離。然而，Mn(樣本2-11)及Ni(樣本2-12)中之任一者 可致使具有一特定組合物比率之膜之浮動或剝離。因此，可由此理解，對於根據本技術之實施例之離子源層21，較佳使用選自元素週期表之4族至6族中之彼等過渡金屬元素之一過渡金屬元素。
圖7A及圖7B分別繪示在熱加速保持測試之前及其之後的樣本2-18及2-19之電阻值變化。可由此理解，類似於上述樣本1-2及1-3，當使用除元素週期表之4族至6族中之彼等過渡金屬元素之外的一過渡金屬元素作為用於離子源層之一額外元素時，保持100 kΩ或100 kΩ以上之電阻值之效能降級。
類似於圖5，圖8係繪示在熱加速保持測試之前及其之後的位階1下之樣本2-1至2-9及2-17中之每一者之一電導值分佈之一特性圖。此處，樣本2-1至2-9各自具有已含有4族、5族及6族中之一過渡金屬元素之離子源層，且除上述元素之外，樣本2-17亦具有進一步含有Cu及Al之離子源層。樣本2-1至2-9中之每一者之分佈曲線在熱加速保持測試之後並未自3.5 μS至5 μS之附近中之一理想線極大地偏離。相比而言，樣本2-17之分佈曲線自理想線極大地偏離，此乃因在熱加速保持測試之後，在3.5 μS至5 μS之附近中之分佈曲線係約0。
(實驗3：藉由組合4族至6族中之複數個過渡金屬元素而形成之儲存裝置之性質)
透過類似於用於儲存裝置(樣本1及2)之彼處理之處理製作複數個儲存裝置(樣本3-1至3-4)。在每一樣本中，由元素週期表之4族至6族中之過渡金屬元素之一組合製成離子源層。然後，使樣本在150℃下經受熱加速保持測試達一個小時，且量測電導值之變化(圖9A至圖9D)。在樣本3-1至3-4當中，使用分別由TiN、Al(2nm)-Ox及W(30 nm)製成之相同下部電極、電阻改變層及上部電極。個別樣本中之離子源層之組合物列示如下。
(樣本3-1)TaHfTe-Ox(45 nm)
(樣本3-2)MoHfTe-Ox(45 nm)
(樣本3-3)TiHfTe-Ox(45 nm)
(樣本3-4)NbHfTe-Ox(45 nm)
圖9A至圖9D揭示，與由現有案例中所使用之一材料製成之樣本1-2及1-3相比，甚至在將兩個或兩個以上過渡金屬元素組合於離子源層中時，只要其係元素週期表之4族至6族中之金屬元素即可，儲存裝置亦展現控制及保持位階1及2兩者下之電導值之一適當效能。
(實驗4：過渡金屬元素與硫屬元素之比率)
透過類似於用於上述儲存裝置(樣本1至3)之彼處理之處理製作複數個儲存裝置1。在此等儲存裝置1中，將構成離子源層21之ZrTe-Ox中之Zr與Te之組合物比率分別設定為20：80(樣本4-1)、30：70(樣本4-2)、50：50(樣本4-3)、70：30(樣本4-4)及80：20(樣本4-5)。然後，使樣本4-1至4-5在150℃下經受熱加速保持測試達一個小時，且量測電導值之變化。在圖10A至圖10E中展示各別結果。在樣本4-1至4-5當中，使用分別由TiN、Al(2nm)-Ox及W(30 nm)製成之相同下部電極10、電阻改變層22及上部電極30。
(樣本4-1)Zr20 Te80-Ox(45 nm)
(樣本4-2)Zr30 Te70-Ox(45 nm)
(樣本4-3)Zr50 Te50-Ox(45 nm)
(樣本4-4)Zr70 Te30-Ox(45 nm)
(樣本4-5)Zr80 Te20-Ox(45 nm)
自樣本4-2至4-4(圖10B、圖10C及圖10D)顯而易見，當過渡金屬元素(Zr)與硫屬元素(Te)之一比率屬於30：70至70：30之一範圍內時，電導值在保持之前及其之後並未極大地移位，且因此得以適當地保持。關於在上述範圍之外的樣本4-1(圖10A)，未能將資料寫入至樣本或自其抹除。考量此情形之一原因係膜之剝離在儲存層之形成之後 在裝置微處理時由於黏合之降低而發生。此外，樣本4-5(圖10E)在寫入操作時展現一極度降級之電導值分佈。考量此情形之一原因係電阻減小，藉此使得難以將一電壓施加至裝置。
自上述結果顯而易見，當設定離子源層21中除氧以外的過渡金屬元素與硫屬元素之一比率以使其屬於3：7至7：3之一範圍內時，在寫入操作時提供適當電導分佈及保持性質。此外，亦顯而易見，若設定離子源層21中之過渡金屬元素與硫屬元素之一組合物比率以使其在上述範圍之外時，可出現之一缺點在於(舉例而言)儲存層20之黏合顯著降低或離子源層之電阻明顯減小，因此使得難以將一電壓施加至裝置。因此，在此情形中，控制中間電阻值係幾乎不可能的。
(實驗5：離子源層中之氧含量)
製作樣本5-1至5-6以便判定離子源層中之氧含量。首先，使Zr 50%及Te 50%(原子百分比)經受藉助與氧混合之一Ar程序氣體之反應性濺鍍，藉此形成與離子源層21相同之約45 nm厚之ZrTeOx層。此外，在樣本5-1至5-6中，在將Ar(sccm)與氧(sccm)之氣體流量比率分別設定為75：0、75：3、75：5、75：7、75：10、75：15及75：20之條件下形成ZrTeOx層。將氧(sccm)/Ar(sccm)之一值設定為屬於0至0.267之一範圍內。在樣本5-1至5-6當中，使用分別由TiN、Al(2nm)-Ox及W(30 nm)製成之相同下部電極10、電阻改變層22及上部電極30。
關於在層形成時氧(sccm)與Ar(sccm)之氣體流量比率，藉助RBS量測樣本5-1至5-6之離子源層21中之氧含量。在圖11中展示結果。關於每一樣本之離子源層21，下文列示藉助RBS量測之氧組合物及氧(sccm)與Ar(sccm)之氣體流量比率。在此情形中，在以下條件下進行藉助RBS之量測。MC解析度係4.0 Key/ch；能量解析度係20 keV；一偵測器之一前部孔徑直徑係5 mm；一入射離子係4He++；一入射能量 係2.275 MeV；一波束入射角係90°；一波束電流(樣本電流)係約20 nA；一入射波束直徑係2 mm；一樣本旋轉角係45°；一波束輻照量係40 μC；且一樣本室中之真空度係約2至6 Torr。另外，藉由使用160°之一法向偵測器角之一背向散射角及高達103°之一適當掠射偵測器角來進行量測。
(樣本5-1)O2/Ar=0 ZrTe-O：3.1%
(樣本5-2)O2/Ar=0.04 ZrTe-O：10%
(樣本5-3)O2/Ar=0.067 ZrTe-O：15%
(樣本5-4)O2/Ar=0.093 ZrTe-O：28%
(樣本5-5)O2/Ar=0.133 ZrTe-O：50%
(樣本5-6)O2/Ar=0.2 ZrTe-O：55%
(樣本5-7)O2/Ar=0.267 ZrTe-O：60%
圖11揭示，隨著氧(sccm)與Ar(sccm)之比率自0改變至0.2，離子源層21中所含有之氧含量自3.1%改變至55%。然而，在量測期間，當氧(sccm)/Ar(sccm)比率係0時氧含量指示之值3.1%可受背景雜訊影響。因此，在此情形中，估計實際氧含量係3.1%或3.1%以下。此外，製作具有樣本5-1至5-7之組合物之各別記憶體陣列，且使其在150℃下經受熱加速保持測試達一個小時。量測記憶體陣列之電導值(圖12A至圖12G)，且關於藉助RBS量測之氧含量，比較熱加速保持測試中之樣本之電導值之變化。
具有3.1%或3.1%以下之一氧含量之樣本5-1(圖12A)難以等化位階1(3 μS)及2(10 μS)兩者下之電導值。另外，各別電導值在熱加速保持測試之前及其之後極大地移位。相比而言，樣本5-2至5-5(圖12B至圖12E)使得可能接近等化位階1及2兩者下之電導值，且各別電導值在熱加速保持測試之前及其之後並未極大地移位。特定而言，在此等樣本當中，具有28%之一氧含量之樣本5-4(圖12D)展現一適當結果。 具體而言，在位階1及2兩者下各別電導值在熱加速保持測試之前及其之後幾乎不移位。具有55%之一氧含量之樣本5-6(圖12F)難以執行一寫入操作，此乃因裝置電阻由於氧量之增加而增加。然而，在位階1及2兩者下各別電導值在熱加速保持測試之前及其之後並未極大地移位。因此，考量樣本5-6以使得能夠多值記錄。具有60%之一氧含量之樣本5-7(圖12G)未能在一必要電導值下執行一寫入操作，此乃因裝置之初始電阻值顯著增加。考量上述結果，顯而易見，使得中間電阻值能夠得以控制及保持的儲存裝置1之離子源層21中之氧含量係約10%至55%。
(實驗6：電阻改變層之材料)
透過類似於用於樣本1-1之彼處理之處理來製作儲存裝置1(樣本6-1至6-4)。在樣本6-1至6-4中之每一者中，將Zr50 Te50-Ox用於離子源層21。此外，在樣本6-1至6-4中，替代上述樣本中所使用之AlOx，將HfOx(樣本6-1)、AlN(樣本6-2)、ZrOx(樣本6-3)及YOx(樣本6-4)分別用於電阻改變層22。類似於如上文所闡述之實驗1至4，使樣本6-1至6-4在150℃下經受熱加速保持測試達一個小時，且量測電導值之變化(圖13A至圖13D)。圖13A至圖13D揭示，樣本6-1至6-4中之每一者展現一適當保持性質，此乃因類似於根據此實施例之上述樣本之結果，在位階1及2兩者下各別電導值在熱加速保持測試之後並未極大地移位。因此，明顯地，不存在對根據本發明之上文所闡述實施例之儲存裝置中之電阻改變層22之一材料之特定限制，只要其係金屬元素之一個氧化物膜、氮化物膜或氮氧化物膜即可。
實驗1至6之結果表明，對於包含由電阻改變層及離子源層構成之儲存層之儲存裝置，當使用一硫屬元素、氧及包含於過渡金屬元素中的4族至6族中之一金屬元素作為用於離子源層之材料時，可獨立於用於電阻改變層之一材料改良保持及控制高電阻狀態與低電阻狀態中 之彼等電阻值之間的中間電阻值之效能。在此儲存裝置之情形下，電阻改變多值記憶體之效能得以改良，藉此使得可能提供具有一大容量之電阻改變記憶體(儲存單元)。此外，當設定離子源層21中之一氧量以使其屬於10%至55%且包含其兩者之一範圍內且設定過渡金屬元素與一硫屬元素之一比率以使其屬於3：7至7：3之一範圍內時，保持中間電阻值之效能得以進一步改良，藉此使得可能提供較可靠之儲存單元。
到目前為止，已闡述本發明之實例性實施例及實例。應注意，本發明並不限於上文所闡述實施例及實例，且可涵蓋對本發明之各種修改。
舉例而言，在上文所闡述實施例及實例中，已具體地闡述儲存裝置1、儲存單元2及記憶體陣列之組態。然而，在每一組態中，可不提供所有層，或可提供任何其他額外層。每一層之材料以及形成每一層之方法及條件並不限於實施例及諸如此類中所闡述之彼等材料以及方法及條件。另一選擇係，可採用任何其他材料及方法。舉例而言，可將任何給定額外元素用於離子源層21，只要如上文所闡述之元素比率並未改變或對多值記憶體要求之性質並未降低即可。
上述實施例及諸如此類之儲存裝置1可採用其中交換離子源層及電阻改變層之各別垂直位置之一倒置結構。此外，儲存裝置1可採用具有一或多個適合二極體之一交叉點結構或系統，以便增加記憶體容量。另一選擇係，可垂直地堆疊多個記憶體裝置。如上文所闡述，各種已知記憶體結構可應用於儲存裝置1。
此外，本技術囊括本文中所闡述及本文中所併入之各種實施例及修改中之某些實施例及修改或所有實施例及修改之任何可能組合。
依據本發明之上文所闡述實例性實施例、修改及實例可達成至少以下組態。
(1)一種儲存裝置，其包含：一第一電極；一儲存層，其包含一離子源層；及一第二電極，該第一電極、該儲存層及該第二電極以此次序提供，其中該離子源層包含一硫屬元素、氧及選自元素週期表之4族、5族及6族元素之群組之一或多個過渡金屬元素。
(2)如(1)之儲存裝置，其中包含於該離子源層中之該氧之一量屬於大約10%至大約55%且包含其兩者之一範圍內。
(3)如(1)或(2)之儲存裝置，其中包含於該離子源層中之該一或多個過渡金屬元素與該硫屬元素之一比率屬於大約3：7至7：3且包含其兩者之一範圍內。
(4)如(1)至(3)中任一者之儲存裝置，其中該一或多個過渡金屬元素選自由鈦、鋯及鉿組成之群組。
(5)如(1)至(4)中任一者之儲存裝置，其中該儲存層包含一電阻改變層，該電阻改變層比該第二電極更靠近於該第一電極而提供且包含一金屬氧化物膜、一金屬氮化物膜及一金屬氮氧化物膜中之一者。
(6)如(1)至(5)中任一者之儲存裝置，其中該儲存層包含一電阻改變層，且該電阻改變層具有回應於一低電阻部分之形成而變化之一電阻，該低電阻部分在於該第一電極與該第二電極之間施加一電壓時形成於該電阻改變層中且含有該一或多個過渡金屬元素或一氧空位。
(7)如(1)至(6)中任一者之儲存裝置，其中該離子源層不含銅及鋁。
(8)一種具有複數個儲存裝置及一脈衝施加區段之儲存單元，該 脈衝施加區段選擇性地將一脈衝電壓施加至該等儲存裝置或將若干脈衝電流供應至該等儲存裝置，該等儲存裝置各自包含：一第一電極；一儲存層，其包含一離子源層；及一第二電極，該第一電極、該儲存層及該第二電極以此次序提供，其中該離子源層包含一硫屬元素、氧及選自元素週期表之4族、5族及6族元素之群組之一或多個過渡金屬元素。
本發明含有與於2012年3月30日在日本專利局提出申請之日本優先權專利申請案JP 2012-080643中所揭示之彼標的物相關之標的物，該日本優先權專利申請案之全部內容據此以引用方式併入。
熟習此項技術者應理解，可取決於設計要求及其他因素而做出各種修改、組合、子組合及變更，只要其屬於隨附申請專利範圍或其等效物之範疇內即可。
1‧‧‧儲存裝置
10‧‧‧下部電極
20‧‧‧儲存層
21‧‧‧離子源層
22‧‧‧電阻改變層
30‧‧‧上部電極/板狀電極

Claims (7)

  1. 一種儲存裝置，其包括：一第一電極；一儲存層，其包含一離子源層；及一第二電極，該第一電極、該儲存層及該第二電極係以此次序提供，其中該離子源層包含一硫屬元素、氧及選自由元素週期表之4族、5族及6族元素組成之群組之一或多個過渡金屬元素。
  2. 如請求項1之儲存裝置，其中包含於該離子源層中之該氧之一量屬於大約10%至大約55%且包含其兩者之一範圍內。
  3. 如請求項1之儲存裝置，其中包含於該離子源層中之該一或多個過渡金屬元素與該硫屬元素之一比率屬於大約3：7至大約7：3且包含其兩者之一範圍內。
  4. 如請求項1之儲存裝置，其中該一或多個過渡金屬元素選自由鈦、鋯及鉿組成之群組。
  5. 如請求項1之儲存裝置，其中該儲存層包含一電阻改變層，該電阻改變層係比該第二電極更靠近於該第一電極而提供且包含一金屬氧化物膜、一金屬氮化物膜及一金屬氮氧化物膜中之一者。
  6. 如請求項1之儲存裝置，其中該儲存層包含一電阻改變層，且該電阻改變層具有回應於一低電阻部分之形成而變化之一電阻，該低電阻部分在於該第一電極與該第二電極之間施加一電壓時形成於該電阻改變層中且含有該一或多個過渡金屬元素或一氧空位。
  7. 一種具有複數個儲存裝置及一脈衝施加區段之儲存單元，該脈衝施加區段選擇性地將一脈衝電壓施加至該等儲存裝置或將若干脈衝電流供應至該等儲存裝置，該等儲存裝置各自包括：一第一電極；一儲存層，其包含一離子源層；及一第二電極，該第一電極、該儲存層及該第二電極以此次序提供，其中該離子源層包含一硫屬元素、氧及選自由元素週期表之4族、5族及6族元素組成之群組之一或多個過渡金屬元素。
TW102106320A 2012-03-30 2013-02-22 儲存裝置及儲存單元 TWI540776B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012080643A JP6050015B2 (ja) 2012-03-30 2012-03-30 記憶素子および記憶装置

Publications (2)

Publication Number Publication Date
TW201347253A true TW201347253A (zh) 2013-11-16
TWI540776B TWI540776B (zh) 2016-07-01

Family

ID=49233652

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102106320A TWI540776B (zh) 2012-03-30 2013-02-22 儲存裝置及儲存單元

Country Status (5)

Country Link
US (1) US9466791B2 (zh)
JP (1) JP6050015B2 (zh)
KR (1) KR102062403B1 (zh)
CN (1) CN103367635B (zh)
TW (1) TWI540776B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI731903B (zh) * 2016-05-20 2021-07-01 美商橫杆股份有限公司 非化學計量電阻式切換記憶體裝置和製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8921821B2 (en) 2013-01-10 2014-12-30 Micron Technology, Inc. Memory cells
US9252359B2 (en) 2013-03-03 2016-02-02 Adesto Technologies Corporation Resistive switching devices having a switching layer and an intermediate electrode layer and methods of formation thereof
JP6430306B2 (ja) 2015-03-19 2018-11-28 東芝メモリ株式会社 不揮発性記憶装置
US10529777B2 (en) 2015-03-31 2020-01-07 Sony Semiconductor Solutions Corporation Switch device and storage unit
KR101858557B1 (ko) * 2017-11-10 2018-05-16 주식회사 옥타곤엔지니어링 다중 x형 보강철근체가 구비된 철근콘크리트 기둥
JP2019129239A (ja) * 2018-01-25 2019-08-01 ソニーセミコンダクタソリューションズ株式会社 記憶素子および記憶装置
JP2021048258A (ja) * 2019-09-18 2021-03-25 キオクシア株式会社 抵抗変化素子
US11158791B2 (en) * 2019-11-21 2021-10-26 Applied Materials, Inc. MIEC and tunnel-based selectors with improved rectification characteristics and tunability
KR102674105B1 (ko) * 2019-12-12 2024-06-12 에스케이하이닉스 주식회사 가변 저항 소자를 포함하는 반도체 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4815804B2 (ja) 2005-01-11 2011-11-16 ソニー株式会社 記憶素子及び記憶装置
KR101100427B1 (ko) * 2005-08-24 2011-12-30 삼성전자주식회사 이온 전도층을 포함하는 불휘발성 반도체 메모리 장치와 그제조 및 동작 방법
JP4539885B2 (ja) * 2007-08-06 2010-09-08 ソニー株式会社 記憶素子および記憶装置
JP4466738B2 (ja) * 2008-01-09 2010-05-26 ソニー株式会社 記憶素子および記憶装置
JP4549401B2 (ja) * 2008-03-11 2010-09-22 富士通株式会社 抵抗記憶素子の製造方法
KR20100049824A (ko) * 2008-11-04 2010-05-13 삼성전자주식회사 저항 메모리 장치 및 그 제조 방법.
JP2011124511A (ja) * 2009-12-14 2011-06-23 Sony Corp 記憶素子および記憶装置
JP5732827B2 (ja) 2010-02-09 2015-06-10 ソニー株式会社 記憶素子および記憶装置、並びに記憶装置の動作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI731903B (zh) * 2016-05-20 2021-07-01 美商橫杆股份有限公司 非化學計量電阻式切換記憶體裝置和製造方法

Also Published As

Publication number Publication date
JP6050015B2 (ja) 2016-12-21
KR20130111286A (ko) 2013-10-10
CN103367635A (zh) 2013-10-23
CN103367635B (zh) 2018-02-06
TWI540776B (zh) 2016-07-01
US20130256622A1 (en) 2013-10-03
KR102062403B1 (ko) 2020-01-03
JP2013211411A (ja) 2013-10-10
US9466791B2 (en) 2016-10-11

Similar Documents

Publication Publication Date Title
TWI540776B (zh) 儲存裝置及儲存單元
TWI491023B (zh) 記憶體元件，製造其之方法，及記憶體裝置
TWI542054B (zh) 記憶體元件，製造其之方法，及記憶體裝置
KR101913860B1 (ko) 기억 소자 및 기억 장치
KR101796790B1 (ko) 기억 소자 및 기억 장치
TWI379413B (zh)
JP5728919B2 (ja) 記憶素子および記憶装置
JP2012199336A (ja) 記憶素子および記憶装置
KR20150093149A (ko) 기억 소자 및 기억 장치
JP2012182172A (ja) 記憶素子および記憶装置
JP4465969B2 (ja) 半導体記憶素子及びこれを用いた半導体記憶装置
JP6162931B2 (ja) 記憶素子および記憶装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees