TW201336112A - 螢光粉薄膜製作方法及相應的發光二極體封裝方法 - Google Patents

螢光粉薄膜製作方法及相應的發光二極體封裝方法 Download PDF

Info

Publication number
TW201336112A
TW201336112A TW101105530A TW101105530A TW201336112A TW 201336112 A TW201336112 A TW 201336112A TW 101105530 A TW101105530 A TW 101105530A TW 101105530 A TW101105530 A TW 101105530A TW 201336112 A TW201336112 A TW 201336112A
Authority
TW
Taiwan
Prior art keywords
emitting diode
phosphor powder
mold
light
substrate
Prior art date
Application number
TW101105530A
Other languages
English (en)
Other versions
TWI501429B (zh
Inventor
Lung-Hsin Chen
Wen-Liang Tseng
Pin-Chuan Chen
Original Assignee
Advanced Optoelectronic Tech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Optoelectronic Tech filed Critical Advanced Optoelectronic Tech
Publication of TW201336112A publication Critical patent/TW201336112A/zh
Application granted granted Critical
Publication of TWI501429B publication Critical patent/TWI501429B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K11/00—Luminescent, e.g. electroluminescent, chemiluminescent materials
    • C09K11/02—Use of particular materials as binders, particle coatings or suspension media therefor
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K11/00—Luminescent, e.g. electroluminescent, chemiluminescent materials
    • C09K11/08—Luminescent, e.g. electroluminescent, chemiluminescent materials containing inorganic luminescent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements

Abstract

一種螢光粉薄膜的製作方法，包括以下步驟：提供一模具，包括第一模具與第二模具，第一模具與第二模具相互配合以形成一成型腔，第一模具上設置有一開孔與成型腔相連通；將螢光粉與透明膠體的混合物填充至第一模具的開孔中；提供一活塞，使該活塞沿第一模具的開孔從第一模具往第二模具運動以將螢光粉與透明膠體的混合物擠壓至填充所述成型腔；使螢光粉與透明膠體的混合物固化以形成螢光粉薄膜；以及將螢光粉薄膜與模具相分離。本發明還涉及一種應用上述螢光粉薄膜的發光二極體的封裝方法。

Description

螢光粉薄膜製作方法及相應的發光二極體封裝方法
本發明涉及一種螢光粉薄膜的製作方法及應用該螢光粉薄膜的發光二極體的封裝方法。
發光二極體(Light Emitting Diode，LED)是一種可將電流轉換成特定波長範圍的光電半導體元件。發光二極體以其亮度高、工作電壓低、功耗小、易與積體電路匹配、驅動簡單、壽命長等優點，從而可作為光源而廣泛應用於照明領域。
現有的發光二極體封裝結構通常包括基板、位於基板上的電極、承載於基板上並與電極電性連接的發光二極體晶片以及覆蓋發光二極體晶片於基板上的封裝體。為改善發光二極體晶片發光特性，通常會在發光二極體封裝結構中設置螢光粉。螢光粉通常是採用噴塗的方式塗覆在封裝體的出光面上，然而由於噴塗的隨機性容易導致螢光粉分佈不均勻；或者在形成封裝體之前混合在封裝材料中，而由於封裝材料凝固時懸浮在封裝材料中的螢光粉會發生沈積，從而亦會導致固化後的封裝體中的螢光粉分佈不均勻，從而影響發光二極體封裝結構最終的出光效果。
有鑒於此，有必要提供一種螢光粉分佈較均勻的螢光粉薄膜的製作方法及應用該螢光粉薄膜的發光二極體的封裝方法。
一種螢光粉薄膜的製作方法，包括以下步驟：提供一模具，包括第一模具與第二模具，第一模具與第二模具相互配合以形成一成型腔，第一模具上設置有一開孔與成型腔相連通；將螢光粉與透明膠體的混合物填充至第一模具的開孔中；提供一活塞，使該活塞沿第一模具的開孔從第一模具往第二模具運動以將螢光粉與透明膠體的混合物擠壓至填充所述成型腔；使螢光粉與透明膠體的混合物固化以形成螢光粉薄膜；以及將螢光粉薄膜與模具相分離。
一種發光二極體的封裝方法，包括以下步驟：提供一基板，其表面設置有相互絕緣的第一電極以及第二電極；在基板上設置發光二極體晶片，所述發光二極體晶片的與基板相對的表面設置有第一電極墊片與第二電極墊片，所述第一電極墊片與第二電極墊片分別與第一電極與第二電極接觸而形成電連接；以及將上述螢光粉製作方法所製作的螢光粉薄膜貼附到發光二極體晶片的與基板相反的表面。
在本發明所提供的螢光粉薄膜的製作方法中，將螢光粉與透明膠體的混合物藉由活塞擠壓進成型腔中，可以控制成型腔的厚度來控制螢光粉薄膜的厚度。並且，在螢光粉薄膜的成型過程中，螢光粉不容易在透明膠體中沈積。因此，上述方法製作的螢光粉薄膜具有較高的品質與可控性，在改善發光二極體封裝結構的出光特性方面具有較大的優勢。
本發明所提供的螢光粉薄膜的製作方法，其步驟具體如下所述。
請參見圖1，提供一模具10，其包括第一模具11與第二模具12。第一模具11與第二模具12相互配合以形成一成型腔13。第一模具11上設置有一個開孔111，該開孔111與成型腔13相連通。在本實施例中，第二模具12的上表面開設有凹槽121。凹槽121與第一模具11一起形成所述成型腔13。根據需要，第一模具11還可以設置排氣孔112。所述排氣孔112設置於成型腔13的邊緣位置並與成型腔13相互連通。
請參見圖2，將螢光粉141與透明膠體142的混合物14填充至第一模具11的開孔111中。所述螢光粉141選自硫化物、矽酸鹽、氮化物、氮氧化物與釔鋁石榴石其中之一或其混合物。所述透明膠體142選自矽膠或者環氧樹脂。螢光粉141均勻分散在透明膠體142之中。
請參見圖3，提供一活塞15。該活塞15的大小與面積略小於開孔111的大小與面積從而使活塞15可以伸入至開孔111中。活塞15沿第一模具11的開孔111從第一模具11往第二模具12運動以擠壓所述螢光粉141與透明膠體142的混合物14。所述混合物14受活塞15的擠壓的作用沿成型腔13的兩側運動，從而填滿整個成型腔13。在混合物14填充整個成型腔13的過程中，成型腔13裏面的空氣可藉由排氣孔112排出至外界。
請參見圖4，在螢光粉141與透明膠體142的混合物14填滿所述成型腔13後，將混合物14固化以形成螢光粉薄膜16。此時，將螢光粉薄膜16與模具10的第一模具11與第二模具12相分離，即完成螢光粉薄膜16的製作過程。
根據需要，在將螢光粉薄膜16與模具10分離之前，可以先對螢光粉薄膜16進行圖案化處理。請參見圖5，在螢光粉薄膜16固化之前，採用切割、壓印或蝕刻的方法使螢光粉薄膜16形成多個第一通孔161與多個第二通孔162。
切割所述螢光粉薄膜16以形成多個螢光粉薄膜單元163，如圖6所示。每個螢光粉薄膜單元163都包括至少一個第一通孔161與至少一個第二通孔162。
在上述的螢光粉薄膜16的製作過程中，將螢光粉141與透明膠體142的混合物14藉由活塞15擠壓進成型腔13。因此，可以控制成型腔13的厚度來控制螢光粉薄膜16的厚度。並且，在混合物14填充所述成型腔13的過程中，由於螢光粉141與透明膠體142會持續地進行混合，從而使螢光粉141均勻分佈在透明膠體142中。藉由上述方法製作的螢光粉薄膜16具有較高的品質與可控性，在改善發光二極體的出光特性方面具有較大的優勢。
上述方法所製作的螢光粉薄膜16可應用于發光二極體封裝過程中。
請參見圖7，提供一基板21。基板21的表面設置有相互絕緣的第一電極22以及第二電極23。所述第一電極22從基板21的頂面延伸至基板21的底面。同樣地，所述第二電極23亦從基板21的頂面延伸至基板21的底面。在本實施例中，所述基板21的表面還進一步設置有反射杯24。反射杯24與基板21一起共同形成一反射腔241。所述反射腔241的開口大小沿遠離基板21的方向上逐漸增大。然後，在基板21上設置發光二極體晶片25。所述發光二極體晶片25的與基板21相對的表面上設置有第一電極墊片251與第二電極墊片252。第一電極墊片251與第二電極墊片252藉由焊接的方式分別與第一電極22與第二電極23電學接觸。在本實施例中，所述發光二極體晶片25設置於反射腔241內部。反射杯24環繞設置於發光二極體晶片25的周圍。發光二極體晶片25所發出的朝向反射杯24的光線被反射杯24的內側面所反射而朝向發光二極體晶片25的出光方向。
請參見圖8，將螢光粉薄膜16貼附到發光二極體晶片25的與基板21相反的表面上。發光二極體晶片25所發出的光線經過螢光粉薄膜16後再出射到外界環境。
根據需要，還可以在反射腔241內部設置透明封裝層26，以覆蓋所述發光二極體晶片25以及螢光粉薄膜16，如圖9所示。所述透明封裝層26可防止發光二極體晶片25以及螢光粉薄膜16受外界的水汽或者灰塵的影響。
圖10至圖13為本發明另一實施例所提供的發光二極體封裝方法的流程示意圖。
請參見圖10，提供一基板31。基板31的表面設置有相互絕緣的第一電極32以及第二電極33。所述第一電極32從基板31的頂面延伸至基板31的底面。同樣地，所述第二電極33亦從基板31的頂面延伸至基板31的底面。在本實施例中，所述基板31的表面還進一步設置有反射杯34。反射杯34與基板31一起共同形成一反射腔341。所述反射腔341的開口大小沿遠離基板31的方向上逐漸增大。然後，在基板31上設置發光二極體晶片35。所述發光二極體晶片35的與基板31相反的表面上設置有第一電極墊片351與第二電極墊片352。在本實施例中，所述發光二極體晶片35設置於反射腔341內部。反射杯34環繞設置於發光二極體晶片35的周圍。發光二極體晶片35所發出的朝向反射杯34的光線被反射杯34的內側面所反射而朝向發光二極體晶片35的出光方向。
請參見圖11，將上述過程所製作的螢光粉薄膜單元163貼附在發光二極體晶片35的與基板31相反的表面，所述第一電極墊片351穿設于第一通孔161，所述第二電極墊片352穿設于第二通孔162。
請參見圖12，藉由導線361、362使第一電極墊片351與第二電極墊片352分別與第一電極32與第二電極33電學連接。
請參見圖13，在反射腔341內部設置透明封裝層37，以覆蓋所述發光二極體晶片35以及螢光粉薄膜單元163。所述透明封裝層37可防止發光二極體晶片35、螢光粉薄膜單元163以及導線361、362受外界的水汽或者灰塵的影響。
綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施方式，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
10．．．模具
11．．．第一模具
111．．．開孔
112．．．排氣孔
12．．．第二模具
121．．．凹槽
13．．．成型腔
14．．．混合物
141．．．螢光粉
142．．．透明膠體
15．．．活塞
16．．．螢光粉薄膜
161．．．第一通孔
162．．．第二通孔
163．．．螢光粉薄膜單元
21、31．．．基板
22、32．．．第一電極
23、33．．．第二電極
24、34．．．反射杯
241、341．．．反射腔
25、35．．．發光二極體晶片
251、351．．．第一電極墊片
252、352．．．第二電極墊片
26、37．．．透明封裝層
361、362．．．導線
圖1-圖6為本發明實施例所提供的螢光粉薄膜製作方法的流程示意圖。
圖7-圖9為本發明實施例所提供的發光二極體封裝方法的流程示意圖。
圖10-圖13為本發明另一實施例所提供的發光二極體封裝方法的流程示意圖。
163．．．螢光粉薄膜單元
31．．．基板
32．．．第一電極
33．．．第二電極
34．．．反射杯
35．．．發光二極體晶片
351．．．第一電極墊片
352．．．第二電極墊片
37．．．透明封裝層
361、362．．．導線

Claims (11)

  1. 一種螢光粉薄膜的製作方法，包括以下步驟：
    提供一模具，包括第一模具與第二模具，第一模具與第二模具相互配合以形成一成型腔，第一模具上設置有一開孔與成型腔相連通；
    將螢光粉與透明膠體的混合物填充至第一模具的開孔中；
    提供一活塞，使該活塞沿第一模具的開孔從第一模具往第二模具運動以將螢光粉與透明膠體的混合物擠壓至填充所述成型腔；
    使螢光粉與透明膠體的混合物固化以形成螢光粉薄膜；以及
    將螢光粉薄膜與模具相分離。
  2. 如申請專利範圍第1項所述之螢光粉薄膜之製作方法，其中，所述模具進一步包括排氣孔，所述排氣孔形成在第一模具的靠近成型腔邊緣的位置且與成型腔相連通。
  3. 如申請專利範圍第1項所述之螢光粉薄膜之製作方法，其中，在將螢光粉薄膜與模具分離之前，圖案化所述螢光粉薄膜以形成多個第一通孔與多個第二通孔，然後切割所述螢光粉薄膜以形成多個螢光粉薄膜單元，每個螢光粉薄膜單元包括第一通孔與第二通孔。
  4. 如申請專利範圍第3項所述之螢光粉薄膜之製作方法，其中，所述螢光粉薄膜的圖案化過程採用切割、壓印或蝕刻的方法進行。
  5. 一種螢光粉薄膜的製作方法，其改良在於：所述螢光粉薄膜藉由射出成型或壓模成型的方法形成。
  6. 一種發光二極體的封裝方法，包括以下步驟：
    提供一基板，其表面設置有相互絕緣的第一電極以及第二電極；
    在基板上設置發光二極體晶片，所述發光二極體晶片的與基板相對的表面設置有第一電極墊片與第二電極墊片，所述第一電極墊片與第二電極墊片分別與第一電極與第二電極接觸而形成電連接；以及
    將申請專利範圍第1項至第5項任意一項所製作之螢光粉薄膜貼附到發光二極體晶片的與基板相反的表面。
  7. 如申請專利範圍第6項所述之發光二極體之封裝方法，其中，所述基板的設置有發光二極體晶片的表面設置有反射杯，該反射杯環繞發光二極體晶片設置，反射杯與基板共同形成一反射腔，該反射腔的開口大小沿遠離發光二極體晶片的方向上逐漸增大。
  8. 如申請專利範圍第6項所述之發光二極體之封裝方法，其中，在反射腔內部設置透明封裝層，以覆蓋所述發光二極體晶片以及螢光粉薄膜。
  9. 一種發光二極體的封裝方法，包括以下步驟：
    提供一基板，其表面設置有相互絕緣的第一電極以及第二電極；
    在基板上設置發光二極體晶片，所述發光二極體晶片的與基板相反的表面設置有第一電極墊片與第二電極墊片；
    將申請專利範圍第3項或第4項所製作之螢光粉薄膜單元貼附到發光二極體晶片的與基板相反的表面，第一電極墊片穿設于第一通孔，第二電極墊片穿設于第二通孔；以及
    將第一電極墊片與第二電極墊片藉由導線分別與第一電極與第二電極電學連接。
  10. 如申請專利範圍第9項所述之發光二極體之封裝方法，其中，所述基板的設置有發光二極體晶片的表面設置有反射杯，該反射杯環繞發光二極體晶片設置，反射杯與基板共同形成一反射腔，該反射腔的開口大小沿遠離發光二極體晶片的方向上逐漸增大。
  11. 如申請專利範圍第9項所述之發光二極體之封裝方法，其中，在反射腔內部設置透明封裝層，以覆蓋所述發光二極體晶片、螢光粉薄膜以及導線。
TW101105530A 2012-02-16 2012-02-20 螢光粉薄膜製作方法及相應的發光二極體封裝方法 TWI501429B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210034940.3A CN103254889B (zh) 2012-02-16 2012-02-16 荧光粉薄膜制作方法及相应的发光二极管封装方法

Publications (2)

Publication Number Publication Date
TW201336112A true TW201336112A (zh) 2013-09-01
TWI501429B TWI501429B (zh) 2015-09-21

Family

ID=48959116

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101105530A TWI501429B (zh) 2012-02-16 2012-02-20 螢光粉薄膜製作方法及相應的發光二極體封裝方法

Country Status (4)

Country Link
US (1) US8658445B2 (zh)
JP (1) JP2013168647A (zh)
CN (1) CN103254889B (zh)
TW (1) TWI501429B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI626395B (zh) * 2013-06-11 2018-06-11 晶元光電股份有限公司 發光裝置
KR101584201B1 (ko) 2014-01-13 2016-01-13 삼성전자주식회사 반도체 발광소자 및 이의 제조방법
CN104037309A (zh) * 2014-06-23 2014-09-10 江苏博睿光电有限公司 一种led的制造方法
CN104409620A (zh) * 2014-12-17 2015-03-11 木林森股份有限公司 一种小尺寸led灯珠组及灯珠
CN108847440A (zh) * 2015-04-22 2018-11-20 株式会社流明斯 发光器件封装
CN117317078B (zh) * 2023-11-28 2024-04-19 天津德高化成新材料股份有限公司 一种适用于垂直芯片的白光csp制备方法及其应用

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4109756B2 (ja) * 1998-07-07 2008-07-02 スタンレー電気株式会社 発光ダイオード
US6335548B1 (en) * 1999-03-15 2002-01-01 Gentex Corporation Semiconductor radiation emitter package
JP4240730B2 (ja) * 2000-02-16 2009-03-18 大日本印刷株式会社 射出成形同時絵付け方法
JP2002118292A (ja) * 2000-10-11 2002-04-19 Sanken Electric Co Ltd 半導体発光装置
JP2002141559A (ja) * 2000-10-31 2002-05-17 Sanken Electric Co Ltd 発光半導体チップ組立体及び発光半導体リードフレーム
US6518600B1 (en) * 2000-11-17 2003-02-11 General Electric Company Dual encapsulation for an LED
TW558775B (en) * 2002-06-27 2003-10-21 Solidlite Corp Package of compound type LED
TW544960B (en) * 2002-07-26 2003-08-01 Ind Tech Res Inst Package structure of light emitting diode and its method
JP4971672B2 (ja) * 2005-09-09 2012-07-11 パナソニック株式会社 発光装置
JP4453635B2 (ja) * 2005-09-09 2010-04-21 パナソニック電工株式会社 発光装置
US7763478B2 (en) * 2006-08-21 2010-07-27 Cree, Inc. Methods of forming semiconductor light emitting device packages by liquid injection molding
US20080121911A1 (en) * 2006-11-28 2008-05-29 Cree, Inc. Optical preforms for solid state light emitting dice, and methods and systems for fabricating and assembling same
JP2010171342A (ja) * 2009-01-26 2010-08-05 Sony Corp 色変換部材およびその製造方法、発光装置、表示装置
JP5630966B2 (ja) * 2009-04-27 2014-11-26 日亜化学工業株式会社 発光素子チップ組立体およびその製造方法
CN101533886B (zh) * 2009-04-28 2010-08-18 友达光电股份有限公司 发光模块的封装方法
CN102332522A (zh) * 2010-07-15 2012-01-25 展晶科技(深圳)有限公司 发光二极管封装结构及封装方法

Also Published As

Publication number Publication date
US8658445B2 (en) 2014-02-25
CN103254889B (zh) 2015-12-09
TWI501429B (zh) 2015-09-21
US20130217160A1 (en) 2013-08-22
CN103254889A (zh) 2013-08-21
JP2013168647A (ja) 2013-08-29

Similar Documents

Publication Publication Date Title
TWI466336B (zh) 發光二極體製造方法
TWI501429B (zh) 螢光粉薄膜製作方法及相應的發光二極體封裝方法
WO2012163086A1 (en) Submount with cavities and through vias for led packaging
KR20120084554A (ko) 발광소자 패키지 및 그 제조 방법
TW201342672A (zh) 發光二極體封裝結構的製造方法
TW201338213A (zh) 發光二極體封裝結構之製造方法
JP5334123B2 (ja) 半導体発光装置、半導体発光装置アセンブリ、および半導体発光装置の製造方法
TW201322501A (zh) 具有形成於溝槽中之反射壁之發光二極體混合室
TWI455371B (zh) 發光二極體封裝結構的製造方法
TW201507209A (zh) 發光二極體封裝結構及其製造方法
TWI478398B (zh) 發光二極體封裝結構及其螢光薄膜的製造方法
TW201526304A (zh) 發光二極體封裝結構及其封裝方法
TWI455365B (zh) 發光二極體封裝結構的製造方法
TWI445216B (zh) 具有沈積式螢光批覆層之發光二極體封裝結構及其製作方法
TW201515273A (zh) 發光二極體的製造方法
TWI455370B (zh) 發光二極體的製作方法
TW201344977A (zh) 發光二極體封裝結構的製造方法
TW201344989A (zh) 發光二極體封裝結構的製造方法
TWI543412B (zh) 發光二極體及其製造方法
TWI412163B (zh) 發光二極體封裝結構及其製造方法
TWI458136B (zh) 發光二極體封裝方法
TWI538256B (zh) 發光二極體的製造方法
TW201511338A (zh) 發光二極體的封裝方法及其結構
TW201511339A (zh) 發光二極體製造方法
TW201528554A (zh) 發光二極體封裝體的製造方法