TW201325092A - 在高電壓域中供電及從設計以用於在較低電壓域中操作之裝置中形成的電路中的數位資料處理 - Google Patents

Abstract

本發明提供用於處理數位訊號之電路系統及方法，高電壓域中操作之該電路系統包含用於接收高電壓位準之高電壓輸入端及用於接收低電壓位準之低電壓輸入端及包含複數個裝置，該複數個裝置設計為在電壓低於該高電壓域之本地電壓域中供電及最佳地操作。電路系統包括用於接收該本地高電壓位準之另一輸入端。複數個裝置中之至少一些者設置為兩組，每一組具有至少一個裝置，第一組設置為接收中間低參考電壓位準作為低電壓位準訊號及接收高電壓位準作為高電壓位準訊號，及第二組設置為接收本地高電壓位準作為高電壓位準訊號及接收低電壓位準作為低電壓位準訊號；其中中間低參考電壓位準包含藉由自高電壓位準減去本地高電壓位準產生之電壓位準，使得第一組及第二組裝置在位於最佳操作電壓差處操作或接近於最佳操作電壓差處操作。

Description

在高電壓域中供電及從設計以用於在較低電壓域中操作之裝置中形 成的電路中的數位資料處理

本發明之領域係關於數位資料處理之領域及特定而言係關於提供中間電壓以使得設計用於在一個電壓域中操作之裝置能夠在較高電壓域中供電之電路中操作。

電子學領域之發展已經導致電晶體尺寸及氧化物厚度之減少，以便提高處理速率及減少面積。對核心及輸入-輸出裝置兩者供電之電壓之相應降低亦已出現，以便提高速率及減少功率消耗。

因此，對於45 nm之裝置，「標準」外部電源現為1.8 V，過去為3.3 V或2.5 V。為了能夠達到高頻率，氧化物厚度已經減少，及對於1.8 V之裝置而言氧化物厚度現為約28 Å至32 Å(過去氧化物厚度為約50 Å)。較小尺寸之裝置將在甚至更低電壓處操作。

在電路中採用此等新的更小更具脆性之裝置操作之設備可能不得不處理適於舊的較高電壓域之訊號。舉例而言，為與一些較舊的晶片及一些標準協定兼容，一些輸入-輸出單元必須在標稱3.3 V處操作，以便能使用在標稱1.8 V處操作之裝置在此位準處產生訊號。

為了保證此等裝置沒有由於HCI(熱載子注射)而受到過度應力，伴隨氧化物擊穿及使用壽命降低之問題，需要採取預防措施。

保護裝置之一個方法為提供中間電壓供應，使得較高電壓域一分為二。

此中間電壓供應可為新裝置之較低功率域之高電壓供應，在此實例中為1.8 V。裝置於是可經設置介於此中間電壓位準及較高電壓域之高電壓位準(在此情形中為3.3 V)之間，或裝置可經設置介於中間電壓位準及接地電壓位準之間。以此方式，裝置僅經歷1.8 V或3.3 V減去1.8 V所得到之跨裝置的電壓差1.5 V，所以裝置受到保護。

此系統之優點為將已經存在電壓供應提供1.8 V之位準，且因此不需要額外電壓位準發生器。電壓位準發生器佔用功率及面積兩者。然而，缺點為若高電壓位準域之電壓位準變化，則中間位準電壓中存在相對應之變化。此外，介於3.3 V及1.8 V之間操作之裝置具有1.5 V之跨裝置的電壓差，使得裝置將比在接近於1.8 V之最佳操作點處操作之裝置操作得更慢。

替代性解決方案將提供中間電壓，中間電壓為高電壓位準除以2。此將意味著電路之平分兩者將具有相同電壓差跨過該平分兩者。然而，需要消耗功率及面積之額外電壓位準發生器，且用於為裝置供電之電壓差再次遠離最佳值，導致操作速率較慢。

將期望提供彈性系統，該彈性系統可使用設計用於較低電壓位準之裝置處理較高電壓位準，及仍可維持跨各裝置之電壓位準接近於最佳操作電壓，即使輸入高電壓 位準改變。

本發明之第一態樣係提供一種用於處理數位訊號之電路系統，該電路系統包含高電壓輸入端及低電壓輸入端，該高電壓輸入端用於接收高電壓位準，該低電壓輸入端用於接收低電壓位準，該電路系統包含：複數個裝置，該複數個裝置設計為當在本地電壓域中供電時最佳地操作，其中當該低電壓位準等於本地低電壓位準時，本地高電壓位準低於該高電壓位準；另一輸入端，該另一輸入端用於接收該本地高電壓位準；該電路系統之該複數個裝置中之至少一些者，該至少一些者經設置為兩組，每一組具有至少一個裝置，第一組設置於較高電壓域中，該較高電壓域具有中間低參考電壓位準作為低電壓位準及具有該高電壓位準作為高電壓位準，及第二組設置於較低電壓域中，該較低電壓域具有該本地高電壓位準作為高電壓位準及具有該低電壓位準作為低電壓位準；其中該中間低參考電壓位準包含藉由自該高電壓位準減去該本地高電壓位準產生之電壓位準，使得該第一組及該第二組之該等裝置在位於最佳操作電壓差處或接近於該最佳操作電壓差處操作。

本發明認識到當藉由電壓差(該等電壓差大於裝置設 計用於之電壓差)供電之裝置在系統中操作時，儘管該等裝置可藉由使用中間電壓位準保護，但是此中間電壓位準可能不提供用於此等裝置之最佳電壓差。在不同於該等裝置設計用於之電壓差處操作之裝置操作得更慢及更加不可靠。本發明亦認識到裝置設計用於之本地高電壓位準將在系統中之某處為可利用的及可因此被輸入及用作一個中間電壓位準。因此，一組裝置可介於此電壓位準及低電壓位準之間操作，該低電壓位準大體通常跨過系統及可為接地。此等裝置將因此在位於裝置之最佳電壓操作條件處或接近於裝置之最佳電壓操作條件處操作。然而，若在電壓區域之較高部分中操作之裝置使用此中間電壓位準作為該等裝置之低電壓位準，則該等裝置可能不會在接近於該等裝置之最佳電壓差處操作，因為該等裝置將具有高電壓位準減去此本地高電壓位準所得之電壓差跨過該等裝置。除非本地高電壓位準正好為高電壓位準之一半的值，否則此等裝置將不會在接近於裝置之最佳電壓操作條件處操作。

本發明藉由產生另一中間電壓解決此問題，該另一中間電壓用作用於在電壓域之較高部分中操作之一組裝置之中間低參考電壓。此電壓位準自介於高電壓位準及本地高電壓位準之間之電壓差產生及用作用於在電壓域之較高部分中之裝置之中間低參考電壓。因此，此等裝置亦將採用在位於本地電壓差處或至少接近於本地電壓差處之電壓差操作及將因此在位於裝置之最佳操作點處或 接近於裝置之最佳操作點處操作。此外，藉由提供以此方式產生之中間電壓位準，高電壓位準之變化將不會影響跨過裝置之電壓降(因為該變化將影響裝置所經歷之高電壓位準及低電壓位準兩者)。此使得電路系統不但能採用相當不穩定之高電壓位準操作而且使得相同電路系統能用於處理多個高電壓位準，使得設計為採用該3.3 V之高電壓位準操作之系統及設計為採用2.5 V之高電壓位準操作之系統兩者皆可使用此電路系統。

此外，當所使用之中間電壓位準中之一者為本地電壓位準時，僅需要一個電壓發生器以產生另一個中間電壓位準，由於電壓發生器在功率及面積方面代價大，故此舉具有優勢。

在一些實施例中，該電路系統進一步包含電壓位準發生器，該電壓位準發生器經配置以產生該中間低參考電壓位準，該電壓位準發生器接收該高電壓位準及該本地高電壓位準及包含電壓差產生構件，該電壓差產生構件用於產生等於介於該接收之高電壓位準及該接收之本地高電壓位準之間之電壓差之電壓位準及輸出該電壓差作為該中間低參考電壓位準。

儘管中間低參考電壓位準可自外部源接收，但是在一些實施例中，中間低參考電壓位準係藉由電壓位準發生器在電路系統自身內部產生。如前文所提及的，產生取決於高電壓位準及本地高電壓位準之中間低參考電壓位準意味著可追蹤高電壓位準之任何變化，且介於此中間 低參考電壓位準及高電壓位準之間供電之裝置可具有維持跨過裝置之相對恆定之電壓差，該電壓差位於裝置之最佳操作電壓差處或接近於裝置之最佳操作電壓差。

在一些實施例中，該電路系統為輸入輸出電路系統及包含資料輸入端及資料輸出端，該資料輸入端用於接收輸入數位資料訊號，該輸入數位資料訊號具有低於該高電壓位準之輸入高電壓位準及位於該低電壓位準之輸入低電壓位準，該資料輸出端用於輸出具有該高電壓位準及該低電壓位準之數位資料訊號；其中該第一組裝置包含第一電壓位準移位器，該第一電壓位準移位器介於該高電壓位準及該中間低參考電壓位準之間供電及經配置以將該接收之輸入數位資料訊號之該電壓位準自該輸入高電壓位準轉移至該高電壓位準及將該輸入低電壓位準轉移至該中間低參考電壓位準；及該輸入輸出電路系統包含第一開關裝置，該第一開關裝置經配置以連接或隔離該高電壓位準及輸出端，該第一開關裝置藉由該第一電壓位準移位器輸出之該訊號控制；該第二組裝置包含第二電壓位準移位器，該第二電壓位準移位器介於該本地高電壓位準及該低電壓位準之間供電及經配置以將該接收之輸入數位資料訊號之該高電壓位準轉移至該本地高電壓位準；及該輸入輸出電路系統包含第二開關裝置，該第二開關裝置經配置以連接或隔離該低電壓位準及該輸出端，該 第二開關裝置藉由該第二電壓位準移位器輸出之該訊號控制。

本發明之實施例尤其適用於輸入/輸出電路系統，該輸入/輸出電路系統自在較低電壓域中操作之裝置接收數位資料訊號及將該等數位資料訊號轉換為較高電壓域之訊號，以藉由在此較高電壓域中操作之電路接收。在此實施例中，輸入/輸出電路系統由經配置以在本地電壓域中操作之裝置形成，該本地電壓域不同於輸入訊號之電壓域及輸出訊號之電壓域兩者。實施例藉由將較高電壓域劃分為較高部分及較低部分兩個部分來解決此問題，該較高部分內部具有第一組裝置及具有等於較高電壓域之高電壓位準之高電壓位準及等於中間低參考電壓之低電壓位準，該中間低參考電壓為高電壓位準減去本地高電壓位準，該較低部分藉由本地高電壓位準及低電壓位準供電及包含第二組裝置。以此方式，兩組裝置兩者經歷跨過該等裝置之本地電壓差。

第一組裝置將輸入數位資料訊號位準轉移至電壓域之較高部分之電壓位準，且此訊號控制第一開關裝置，該第一開關裝置經配置以連接或隔離高電壓位準與輸出端。以此方式，高電壓位準域之高電壓位準可連接至輸出端以回應於數位資料輸入訊號而產生高位準訊號。

第二組裝置將相同輸入數位資料訊號位準轉移至電壓域之較低部分之電壓位準，且此訊號控制第二開關裝置，該第二開關裝置連接輸出端至低電壓位準。因此， 數位資料訊號控制輸出端是接收高電壓位準還是低電壓位準，並以此方式產生輸入/輸出裝置，該輸入/輸出裝置接收一個電壓域中之數位資料訊號並將該數位資料訊號轉換至較高電壓域。

在一些實施例中，該第一電壓位準移位器包含前級驅動器，該前級驅動器介於該高電壓位準及該中間低參考電壓位準之間供電，且該第二電壓位準移位器包含前級驅動器，該前級驅動器介於該本地高電壓位準及該低電壓位準之間供電。

儘管在一些實施例中第一電壓位準移位器可採用許多方法製造，但該第一電壓位準移位器將包括前級驅動器，該前級驅動器介於高電壓位準及中間低電壓位準之間供電及第二電壓位準移位器將包括前級驅動器，該前級驅動器介於本地高電壓位準及低電壓位準之間供電。

在一些實施例中，該第一開關裝置包含PMOS電晶體，該PMOS電晶體設置為與另一至少一個PMOS電晶體串聯，該另一至少一個PMOS電晶體經配置以在該電晶體閘極處接收該中間低參考電壓。

第一開關裝置可包含電晶體，因為此電晶體將回應於數位輸入訊號而開關且因此可用於回應於此訊號而連接或隔離高電壓軌及輸出端。此電晶體應與另一至少一個電晶體級聯以避免全高電壓位準降落跨過單一電晶體。

在此實施例中，選用PMOS電晶體，使得電晶體中之一者之閘極可固持在中間低參考電壓位準處，使PMOS 電晶體永久接通及提供中間電壓位準，該中間電壓位準阻止高功率域之全電壓差降落跨過電晶體中之一者。

此確實意味著開關裝置回應於具有低值之輸入訊號而連接高電壓位準至輸出端並因此採取動作以將訊號反向。此舉不存在問題，因為只需在某一點處將反向器添加至系統以將輸入訊號或輸出訊號反向。

在一些實施例中，該第二開關裝置包含NMOS電晶體，該NMOS電晶體設置為與另一至少一個NMOS電晶體串聯，該另一至少一個NMOS電晶體經配置以在該電晶體閘極處接收該本地高電壓位準。

類似地，第二開關裝置可為級聯之NMOS電晶體，該等NMOS電晶體回應於高的數位資料訊號而接通，且因此當數位資料訊號為高的時，第二開關裝置連接低電壓位準至輸出端，從而提供輸出數位資料訊號之另一位準。採用類似於PMOS電晶體之方法，永久接通之NMOS電晶體在該電晶體閘極處永久接收V_本地位準，此避免高電壓域之全電壓位準降落跨過電晶體。

本發明之第二態樣係提供一種積體電路，該積體電路包含複數個組件，該複數個組件包括至少一個核心、複數個電壓軌及輸入輸出單元，該至少一個核心用於產生資料訊號；該複數個電壓軌經配置以傳輸電壓位準至該複數個組件，該複數個電壓軌包含：第一電壓軌，該第一電壓軌包含高電壓軌，該高電壓軌用於傳輸高電壓位準；第二電壓軌，該第二電壓軌包含低電壓軌，該低電 壓軌用於傳輸低電壓位準；及第三電壓軌，該第三電壓軌用於傳輸中間電壓位準，該中間電壓位準低於該高電壓位準，該中間電壓位準為用於為該處理器核心供電之高電壓位準；該輸入輸出單元用於自該核心接收該資料訊號及用於將該資料訊號之高電壓位準轉換至較高電壓位準，該輸入輸出單元包含根據本發明之第一態樣之輸入輸出電路系統。

積體電路可包含核心，該等核心在第一低電壓域中產生資料訊號，因為積體電路經常由在低電壓域中操作之小裝置形成，以便增加操作速率及減少功率消耗。此等資料訊號可輸出至在較高電壓域中操作之裝置，諸如USR埠。因此，積體電路可能需要輸入/輸出單元以將數位資料訊號自此低電壓域轉換至較高電壓域。輸入/輸出單元可包含在中間或本地電壓域中操作之裝置。因此，低電壓域資料訊號需要使用位準移位器轉移以產生高電壓域訊號，該等位準移位器係由設計用於中間本地電壓域之裝置形成。

本發明之實施例之輸入/輸出電路系統尤其適合於此目的，因為中間低參考電壓位準之產生係以高電壓位準減去本地電壓位準，並且利用本地電壓位準作為中間高參考電壓使得輸入/輸出單元之裝置能在位於該等裝置之最佳操作電壓條件處或至少接近於該等裝置之最佳操作電壓條件處操作。

儘管電壓位準發生器可位於輸入/輸出單元本身內 部，但是電壓位準發生器亦可位於電路之不同部分中並且中間低參考電壓位準可經由電壓軌接收。若輸入/輸出單元確實具有電壓位準發生器，則輸入/輸出單元可輸出產生之中間低參考電壓位準至電壓軌，使得該中間低參考電壓位準可經傳輸至積體電路上之其他輸入/輸出單元及藉由積體電路上之其他輸入/輸出單元使用。

本發明之第三態樣係提供一種使用電路系統以處理數位訊號之方法，該電路系統在介於高電壓位準及低電壓位準之間之高電壓域中供電，該電路系統包含複數個裝置，該複數個裝置設計為介於本地電壓差之間供電及最佳地操作，其中當該低電壓位準等於本地低電壓位準時，本地高電壓位準低於該高電壓位準；該方法包含以下步驟：接收該高電壓域之該高電壓位準；接收該本地高電壓位準；接收該低電壓位準；藉由自該高電壓域之該高電壓位準減去該本地高電壓位準產生中間低參考電壓位準；將該電路系統之該複數個裝置中之至少一些者設置為兩組，每一組具有至少一個裝置，第一組設置為接收該中間低參考電壓位準作為低電壓位準訊號及接收該高電壓位準作為高電壓位準訊號，且第二組設置為接收該本地高電壓位準作為高電壓位準訊號及接收該低電壓位準作為低電壓位準訊號。

本發明之第四態樣係提供一種用於處理數位訊號之構件，該構件包含高電壓輸入構件及低電壓輸入構件，該高電壓輸入構件用於接收高電壓位準，該低電壓輸入構 件用於接收低電壓位準，該用於處理資料之構件包含：複數個裝置，該複數個裝置設計為介於本地電壓差之間供電及最佳地操作，其中當該低電壓位準等於本地低電壓位準時，本地高電壓位準低於該高電壓位準；另一輸入構件，該另一輸入構件用於接收該本地高電壓位準；電壓位準發生器構件，該電壓位準發生器構件用於產生中間低參考電壓位準，該電壓位準發生器構件接收該高電壓位準及該本地高電壓位準及包含電壓差產生構件，該電壓差產生構件用於產生等於介於該接收之高電壓位準及該接收之本地高電壓位準之間之電壓差之電壓位準及輸出該電壓差作為該中間低參考電壓位準；及資料輸入構件，該資料輸入構件用於接收輸入數位資料訊號，該輸入數位資料訊號具有低於該高電壓位準之輸入高電壓位準及位於該低電壓位準處之輸入低電壓位準；及資料輸出構件，該資料輸出構件用於輸出具有該高電壓位準及該低電壓位準之數位資料訊號；其中該電路系統之該複數個裝置中之至少一些者設置為兩組，每一組具有至少一個裝置，第一組介於該高電壓位準及該中間低參考電壓位準之間供電及第二組介於該本地高電壓位準及該低電壓位準之間供電，使得該第一組及該第二組之該等裝置在位於最佳操作電壓差處或接近於該最佳操作電壓差處操作。

本發明之上述及其他目的、特徵及優點將可從以下說明性實施例之詳細描述中顯而易見，該等實施例將連同 隨附圖式一同解讀。

第1圖示意性地圖示介於VDD及VSS之間之高電壓域中供電之電路系統5，該電路系統5使用設計為在本地較低電壓域中操作之裝置。在此實施例中裝置分組設置。第一組裝置10a在高電壓域之較高部分中操作及第二組裝置12a在電壓域之較低部分中操作。裝置10b及12b設置為分別自較高部分及較低部分接收中間電壓位準訊號以避免該等裝置經歷VDD減去VSS之全電壓差。

裝置並非個別地圖示，而是在此圖中圖示為方塊。由於此等裝置設計為在本地電壓域中操作，故為了提供適當的操作電壓位準，使用兩個中間電壓位準。第一中間電壓位準僅為本地電壓域V_本地之高電壓位準及由於此第一中間電壓位準將出現在系統之某處，故該第一中間電壓位準僅可在輸入端6處接收至電路系統5。

此電壓位準用作電壓域之較低部分之高電壓位準，且第二組裝置12a介於此電壓位準及VSS之間供電，而該組裝置12b在裝置之輸入端處接收處於此兩個電壓位準之訊號。此意味著該組裝置12a至少經歷在位於裝置之最佳電壓差處或接近於裝置之最佳電壓差處之電壓差及因此在位於裝置之最佳操作點處或接近於裝置之最佳操作點處操作。

電壓域之較高部分中之裝置10a經歷高電壓位準VDD 作為該等裝置10a之高電壓訊號。為了讓該等裝置10a接收V_本地之電壓差，第二中間電壓用作此較高電壓域之中間低參考電壓。此電壓位準為高電壓位準減去本地電壓位準及稱為V_低參考。在此實施例中，此電壓位準在輸入端7處接收至電路系統，但是在一些實施例中此電壓位準產生於電路系統內部。藉由使用此電壓作為電壓域之較高部分中之裝置之低參考電壓位準，此等裝置亦經歷V_本地跨過此等裝置。在此實施例中，輸入用於裝置10a及12a之資料訊號及藉由此等裝置處理該資料訊號。藉由裝置10a及12a將訊號分別輸出至輸出裝置10b及12b，該等輸出裝置10b及12b提供介於VDD及VSS及輸出端20之間之連接，由此在高電壓域中產生訊號，該訊號在輸出墊20上輸出。

因此，儘管電路系統5內部之裝置設計為在比為電路系統5供電之電壓域更低之電壓域中操作，但是此較高電壓域中之資料訊號可使用此等裝置及兩個中間電壓位準輸出。此外，藉由利用兩個中間位準，裝置在位於裝置之最佳操作點處或接近於裝置之最佳操作點處操作，讓電路快速及可靠。

第2圖圖示電路系統5之另一實施例。在此實施例中，存在第一位準移位器30及第二位準移位器35。第一位準移位器30在高電壓域之較高部分中供電及具有高電壓位準VDD作為高電壓位準及中間低參考電壓位準V_低參考作為低電壓位準。此位準移位器30接收較低電壓域 中之資料訊號及將訊號轉移至電壓域(該位準移位器30在該電壓域中供電)之位準。在此實施例中，接收之資料訊號具有兩個電壓位準VSS或V_核心中之一者及經轉移以具有兩個電壓位準V_低參考或VDD中之一者。此使得訊號適合於開關PMOS電晶體48，該PMOS電晶體48形成輸出電路系統之部分。

第二電壓位準移位器35亦接收自V_核心變化至VSS之資料訊號及藉由高電壓位準V_本地及低電壓位準VSS供電。因此該第二電壓位準移位器35將輸入資料訊號之電壓位準自VSS及V_核心轉移至VSS及V_本地。將此轉移之資料訊號輸入至NMOS電晶體42之閘極，該NMOS電晶體42形成輸出電路系統之部分。

在此實施例中，較高電壓域之中間低參考電壓位準藉由電壓位準發生器50產生，該電壓位準發生器50在該電壓位準發生器50之輸入端處接收V_本地訊號及VDD訊號，並藉由自VDD訊號減去V_本地訊號產生此中間低參考電壓位準。以此方式，中間低參考訊號將追蹤VDD中之任何變化，及無論VDD之位準如何，只要VDD之位準高於V_本地，則V_本地將降落跨過位準移位器30。

電路系統之輸出部分為級聯之開關裝置42、44、46及48，此允許輸出墊20連接至VDD或者VSS並因此允許產生較高電壓域中之輸出數位資料訊號。在此實施例中，藉由位準移位器30輸出之經位準轉移之資料訊號控制PMOS電晶體48，同時PMOS電晶體46接收中間 低參考電壓訊號及因此永久地接通。因此，當資料訊號為高的時，PMOS電晶體48關閉及輸出端20與高電壓位準隔離。然而，當資料訊號為低的時，位準移位器30之輸出降至V_低參考及電晶體48接通，且由於電晶體46接通，故輸出端20接收VDD。

類似地，對於NMOS電晶體42及44而言，當資料訊號為低的時，則位準移位器輸出VSS及電晶體42關閉及輸出端與VSS隔離。此處如上所解釋，PMOS電晶體48及46接通及因此輸出VDD。當輸入資料訊號變高時，則電晶體42經歷V_本地，及由於電晶體44亦經歷V_本地，故電晶體42及電晶體44兩者皆接通及VSS連接至輸出端20。以此方式，產生反向至彼輸入端之資料訊號，該資料訊號轉移至較高電壓域。

重要的是電晶體42及44及電晶體46及48以此方式級聯及總是永久接通之電晶體接收中間電壓位準中之一者，因為當輸出端正輸出高或低電壓位準中之一者時，此阻止較高電壓域之全電壓位準降落跨過單一電晶體。

第3圖更詳細地圖示類似於第2圖之電路系統。因此，用於產生V_低參考之電壓發生器50圖示為操作放大器52，該操作放大器52接收本地高電壓位準V_本地及高電壓位準VDD兩者及使用分壓器產生V_低參考，V_低參考為VDD減去V_本地。

兩個位準移位器圖示為緩衝器30及35，該等緩衝器30及35包含前級驅動器及介於兩個中間電壓位準之一 者及高或低電壓位準之間供電。自系統之不同部分及自另一電壓域接收之資料訊號藉由電壓位準移位器30及35位準轉移以產生就位準移位器30而言在VDD及V_低參考之間變化之訊號及就位準移位器35而言在V_本地及VSS之間變化之訊號。此等訊號足以分別開關電晶體48及42及將接收之資料訊號轉換為較高電壓域中之反向訊號及在輸出端20處輸出。

因此，在此實施例中，使用在又一不同電壓域中操作之裝置以形成輸入/輸出單元，該輸入/輸出單元接收一個電壓域中之資料訊號及將該訊號轉移至較高電壓域。此等裝置將藉由中間參考電壓之謹慎選擇在位於裝置之最佳點處或接近於裝置之最佳點處操作，該等中間參考電壓提供所需之電壓位準差跨過裝置。

第4a圖圖示根據本發明之實施例之積體電路。在諸如積體電路100之積體電路中，出於功率及速率之理由，核心經常使用小的快速電晶體，該等電晶體在低電壓域中操作。然而，該等積體電路可能需要與外部裝置通訊，該等外部裝置無法在此等電壓域中操作及因此訊號需要經電壓位準轉移。積體電路邊緣上之輸入/輸出單元可提供此功能。

在此實施例中，積體電路100具有核心60，該核心60在介於V_核心及VSS之間之電壓域中操作及產生資料訊號，核心60將該資料訊號輸出至輸入/輸出單元70。此資料訊號在正在使用之輸入輸出單元內部經位準轉移至 適合於周邊裝置80之較高電壓域，在此實施例中該周邊裝置80為USB埠。

積體電路100具有在單元之邊緣四周運行之電壓軌，該等電壓軌為單元之各部分供電。因此，存在低電壓位準軌VSS，VSS對所有電壓域為通用的。存在VDD核心電壓軌、VDDNAT及VDDIO，該VDD核心電壓軌提供高電壓位準用於核心60，該VDDNAT提供高電壓位準用於輸入/輸出單元70及72內部之裝置，該VDDIO為用於周邊裝置80及84操作之高電壓位準。

在此實例中，VDD_核心為1 V，同時VDDNAT為1.8 V及VDDIO為3.3 V。儘管在此實例中VDDIO為3.3 V，但是採用此VDDNAT值，VDDIO可為高於1.8 V及低於3.6 V之任何位準。

此等電壓軌連接至外部插腳以用於在單元80處提供電壓位準。第4b圖更詳細地圖示此等外部連接。

在此實施例中，輸入/輸出單元70自積體電路100之邊緣上之電壓軌接收V_低參考及使用此V_低參考作為該輸入/輸出單元70之中間電壓位準。此電壓位準藉由另一輸入/輸出單元72產生，該輸入/輸出單元72內部具有電壓發生器及提供產生之電壓位準至V_低參考電壓軌。輸入/輸出單元72提供訊號至另一周邊裝置84。

第4b圖圖示如何形成插腳至積體電路之邊緣及從積體電路之邊緣至矽之連接之剖視圖，其中核心60由矽形成。

第5圖圖示說明一種方法中之步驟之流程圖，該方法用於將來自低電壓域之輸入數位資料訊號位準轉移至較高電壓域。因此，數位資料訊號起初自低電壓域接收及經發送至第一電壓位準移位器及第二電壓位準移位器兩者。第一電壓位準移位器將數位資料訊號轉移至高電壓域之位準高V或至中間低參考電壓位準(高V減去本地V)。發送至第二位準移位器之訊號經轉移至較低電壓域，該較低電壓域具有本地V作為該較低電壓域之高電壓位準及電壓域之低電壓位準低V作為該較低電壓域之低位準。以此方式，產生電壓訊號，該等電壓訊號具有不同電壓位準但是每一電壓訊號具有本地V之電壓差。

方法隨後回應於第一位準轉移之訊號之值而連接或者隔離高電壓位準高V與輸出端。類似地，回應於第二位準轉移之訊號而隔離或連接低V與輸出端。因此，取決於輸入數位資料訊號之值，輸出高電壓位準或者將低電壓位準連接至輸出端及以此方式將輸入數位資料訊號經位準轉移至較高電壓域中相對應之數位資料訊號。應注意到，訊號亦經反向但是此訊號可藉由使用簡單的反向器更正，在任何情況下經常需要反向器來緩衝訊號。

儘管此處已經參閱隨附圖式詳細描述本發明之說明性實施例，但是應理解本發明不受限於彼等明確之實施例，及在不背離如隨附申請專利範圍所界定的本發明之範疇及精神之情況下，熟習此項技術者可對本發明作出各種變化及修改。舉例而言，在不背離本發明之範疇的 情況下，可使用獨立請求項之特徵對以下附屬請求項之特徵進行不同組合。

5‧‧‧電路系統

6‧‧‧輸入端

7‧‧‧輸入端

10a‧‧‧裝置

10b‧‧‧裝置

12a‧‧‧裝置

12b‧‧‧裝置

20‧‧‧輸出端/輸出墊

30‧‧‧第一位準移位器/緩衝器

35‧‧‧第二位準移位器/緩衝器

42‧‧‧電晶體

44‧‧‧電晶體

46‧‧‧電晶體

48‧‧‧電晶體

50‧‧‧電壓位準發生器

52‧‧‧操作放大器

60‧‧‧核心

70‧‧‧輸入/輸出單元

72‧‧‧輸入/輸出單元

80‧‧‧周邊裝置

84‧‧‧周邊裝置

100‧‧‧積體電路

第1圖示意性地圖示根據本發明之實施例之電路；第2圖示意性地圖示根據本發明之實施例之輸入/輸出單元；第3圖示意性地圖示第2圖之輸入/輸出單元之更多細節；第4a圖示意性地圖示根據本發明之實施例之積體電路；第4b圖示意性地圖示第4a圖之積體電路之橫截面；及第5圖圖示根據本發明之實施例說明一種方法中之步驟之流程圖。

20‧‧‧輸出端

30‧‧‧第一位準移位器/緩衝器

35‧‧‧第二位準移位器/緩衝器

42‧‧‧電晶體

44‧‧‧電晶體

46‧‧‧電晶體

48‧‧‧電晶體

50‧‧‧電壓位準發生器

52‧‧‧操作放大器

Claims (12)

1. 一種用於處理一數位訊號之電路系統，該電路系統包含一高電壓輸入端及一低電壓輸入端，該高電壓輸入端用於接收一高電壓位準，該低電壓輸入端用於接收一低電壓位準，該電路系統包含：複數個裝置，該複數個裝置設計為當在一本地電壓域中供電時最佳地操作，其中當該低電壓位準等於一本地低電壓位準時，一本地高電壓位準低於該高電壓位準；一另一輸入端，該另一輸入端用於接收該本地高電壓位準；該電路系統之該複數個裝置中之至少一些者，該至少一些者經設置為兩組，每一組具有至少一個裝置，一第一組設置於一較高電壓域中，該較高電壓域具有一中間低參考電壓位準作為一低電壓位準及具有該高電壓位準作為一高電壓位準，及一第二組設置於一較低電壓域中，該較低電壓域具有該本地高電壓位準作為一高電壓位準及具有該低電壓位準作為一低電壓位準；其中該中間低參考電壓位準包含藉由自該高電壓位準減去該本地高電壓位準產生之一電壓位準，使得該第一組及該第二組之該等裝置在位於一最佳操作電壓差處或接近於該最佳操作電壓差處操作。
2. 如請求項1所述之電路系統，該電路系統進一步包含：一電壓位準發生器，該電壓位準發生器經配置以產生該 中間低參考電壓位準，該電壓位準發生器接收該高電壓位準及該本地高電壓位準及包含電壓差產生構件，該電壓差產生構件用於產生等於介於該接收之高電壓位準及該接收之本地高電壓位準之間之該電壓差之一電壓位準及輸出該電壓差作為該中間低參考電壓位準。
3. 一種輸入輸出電路系統，該輸入輸出電路系統包含如請求項1所述之電路系統、一資料輸入端及一資料輸出端，該資料輸入端用於接收一輸入數位資料訊號，該輸入數位資料訊號具有低於該高電壓位準之一輸入高電壓位準及位於該低電壓位準處之一輸入低電壓位準，該資料輸出端用於輸出具有該高電壓位準及該低電壓位準之一數位資料訊號；其中該第一組裝置包含一第一電壓位準移位器，該第一電壓位準移位器介於該高電壓位準及該中間低參考電壓位準之間供電及經配置以將該接收之輸入數位資料訊號之該電壓位準自該輸入高電壓位準轉移至該高電壓位準及自該輸入低電壓位準轉移至該中間低參考電壓位準；及該輸入輸出電路系統包含一第一開關裝置，該第一開關裝置經配置以連接或隔離該高電壓位準及一輸出端，該第一開關裝置藉由該第一電壓位準移位器輸出之該訊號控制；該第二組裝置包含一第二電壓位準移位器，該第二電壓位準移位器介於該本地高電壓位準及該低電壓位準之間供電及經配置以將該接收之輸入數位資料訊號之該高電 壓位準轉移至該本地高電壓位準；及該輸入輸出電路系統包含一第二開關裝置，該第二開關裝置經配置以連接或隔離該低電壓位準及該輸出端，該第二開關裝置藉由該第二電壓位準移位器輸出之該訊號控制。
4. 如請求項3所述之輸入輸出電路系統，其中該第一電壓位準移位器包含一前級驅動器，該前級驅動器介於該高電壓位準及該中間低參考電壓位準之間供電，且該第二電壓位準移位器包含一前級驅動器，該前級驅動器介於該本地高電壓位準及該低電壓位準之間供電。
5. 如請求項3所述之輸入輸出電路系統，其中該第一開關裝置包含一PMOS電晶體，該PMOS電晶體設置為與一另一至少一個PMOS電晶體串聯，該另一至少一個PMOS電晶體經配置以在該電晶體閘極處接收該中間低參考電壓。
6. 如請求項5所述之輸入輸出電路系統，其中該第二開關裝置包含一NMOS電晶體，該NMOS電晶體設置為與一另一至少一個NMOS電晶體串聯，該另一至少一個NMOS電晶體經配置以在該電晶體閘極處接收該本地高電壓位準。
7. 一種積體電路，該積體電路包含：複數個組件，該複數個組件包括至少一個核心，該至少一個核心用於產生一資料訊號；複數個電壓軌，該複數個電壓軌經配置以傳輸電壓位準 至該複數個組件，該複數個電壓軌包含：一第一電壓軌，該第一電壓軌包含一高電壓軌，該高電壓軌用於傳輸一高電壓位準；一第二電壓軌，該第二電壓軌包含一低電壓軌，該低電壓軌用於傳輸一低電壓位準；一第三電壓軌，該第三電壓軌用於傳輸一中間電壓位準，該中間電壓位準低於該高電壓位準，該中間電壓位準為用於為該處理器核心供電之一高電壓位準；一輸入輸出單元，該輸入輸出單元用於自該核心接收該資料訊號及用於將該資料訊號之一高電壓位準轉換至一較高電壓位準，該輸入輸出單元包含如請求項3所述之輸入輸出電路系統。
8. 如請求項7所述之積體電路，該輸入輸出單元進一步包含：一電壓位準發生器，該電壓位準發生器用於產生該中間低參考電壓位準，該電壓位準發生器接收該高電壓位準及該本地高電壓位準及包含電壓差產生構件，該電壓差產生構件用於產生等於介於該接收之高電壓位準及該接收之本地高電壓位準之間之該電壓差之一電壓位準及輸出該電壓差作為該中間低參考電壓位準。
9. 如請求項8所述之積體電路，該積體電路進一步包含：一第四電壓軌，該第四電壓軌用於自該輸入輸出單元之該電壓位準發生器接收該中間低參考電壓位準及用於傳輸該中間低參考電壓；該積體電路進一步包含 一另一輸入輸出單元，該另一輸入輸出單元包含如請求項3所述之電路系統，該另一輸入輸出單元自該第四電壓軌接收該中間低參考電壓。
10. 一種用於處理一數位訊號之構件，該構件包含一高電壓輸入構件及一低電壓輸入構件，該高電壓輸入構件用於接收一高電壓位準，該低電壓輸入構件用於接收一低電壓位準，該用於處理資料之構件包含：複數個裝置，該複數個裝置設計為介於一本地電壓差之間供電及最佳地操作，其中當該低電壓位準等於一本地低電壓位準時，一本地高電壓位準低於該高電壓位準；一另一輸入構件，該另一輸入構件用於接收該本地高電壓位準；一電壓位準發生器構件，該電壓位準發生器構件用於產生一中間低參考電壓位準，該電壓位準發生器構件接收該高電壓位準及該本地高電壓位準及包含電壓差產生構件，該電壓差產生構件用於產生等於介於該接收之高電壓位準及該接收之本地高電壓位準之間之該電壓差之一電壓位準及輸出該電壓差作為該中間低參考電壓位準；及一資料輸入構件，該資料輸入構件用於接收一輸入數位資料訊號，該輸入數位資料訊號具有低於該高電壓位準之一輸入高電壓位準及位於該低電壓位準處之一輸入低電壓位準；及一資料輸出構件，該資料輸出構件用於輸出具有該高電壓位準及該低電壓位準之一數位資料訊 號；其中該電路系統之該複數個裝置中之至少一些者設置為兩組，每一組具有至少一個裝置，一第一組介於該高電壓位準及該中間低參考電壓位準之間供電及一第二組介於該本地高電壓位準及該低電壓位準之間供電，使得該第一組及該第二組之該等裝置在位於一最佳操作電壓差處或接近於該最佳操作電壓差處操作。
11. 一種使用電路系統以處理一數位訊號之方法，該電路系統在介於一高電壓位準及一低電壓位準之間之一高電壓域中供電，該電路系統包含複數個裝置，該複數個裝置設計為介於一本地電壓差之間供電及最佳地操作，其中當該低電壓位準等於一本地低電壓位準時，一本地高電壓位準低於該高電壓位準；該方法包含以下步驟：接收該高電壓域之該高電壓位準；接收該本地高電壓位準；接收該低電壓位準；藉由自該高電壓域之該高電壓位準減去該本地高電壓位準產生一中間低參考電壓位準；將該電路系統之該複數個裝置中之至少一些者設置為兩組，每一組具有至少一個裝置，一第一組設置為接收該中間低參考電壓位準作為一低電壓位準訊號及接收該高電壓位準作為一高電壓位準訊號，且一第二組設置為接收該本地高電壓位準作為一高電壓位準訊號及接收該低 電壓位準作為一低電壓位準訊號。
12. 如請求項11所述之方法，該方法進一步包含以下步驟：接收一輸入數位資料訊號，該輸入數位資料訊號具有低於該高電壓位準之一輸入高電壓位準及位於該低電壓位準處之一輸入低電壓位準；及產生及輸出該高電壓域中之一數位資料訊號，該高電壓域具有該高電壓位準及該低電壓位準；其中在該高電壓域中產生及輸出該數位資料訊號之該步驟包含以下步驟：使用該第一組裝置將該接收之輸入數位資料訊號自該輸入高電壓位準將位準轉移至該高電壓位準及自該輸入低電壓位準將位準轉移至該中間低參考電壓位準；及使用該位準轉移之輸入數位資料訊號控制一第一開關裝置以連接或隔離該高電壓位準至一輸出端，以回應於具有該輸入高電壓位準之該數位輸入資料訊號而輸出一高電壓位準；及使用該第二組裝置將該接收之輸入數位資料訊號自該輸入高電壓位準將位準轉移至該本地高電壓位準；及使用該位準轉移之輸入數位資料訊號控制一第二開關裝置以連接或隔離該低電壓位準至一輸出端，以回應於具有該輸入低電壓位準之該數位輸入資料訊號而輸出一低電壓位準。