TW201322631A - 多時脈即時計數器 - Google Patents

多時脈即時計數器 Download PDF

Info

Publication number
TW201322631A
TW201322631A TW101124985A TW101124985A TW201322631A TW 201322631 A TW201322631 A TW 201322631A TW 101124985 A TW101124985 A TW 101124985A TW 101124985 A TW101124985 A TW 101124985A TW 201322631 A TW201322631 A TW 201322631A
Authority
TW
Taiwan
Prior art keywords
clock
counter
signal
fast
slow
Prior art date
Application number
TW101124985A
Other languages
English (en)
Inventor
Matthew Levi Severson
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of TW201322631A publication Critical patent/TW201322631A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

一種共用即時計數器經組態以在由一快時脈信號或由一慢時脈信號驅動時基於一快時脈週期而提供一準確計數器輸出。組合邏輯電路提供一輸入至該計數器之快時脈信號與一輸入至該計數器之慢時脈信號之間的無頻率突變切換。該計數器始終開啟，且在處於一快時脈模式中時在快時脈之每個循環中使該計數器之計數增加代表快時脈循環之適當合理數目個計數，且在處於一慢時脈模式中時在慢時脈之每個循環中使該計數器之計數增加適當合理數目個快時脈週期。

Description

多時脈即時計數器
本發明係在數位計數器電路之領域中，且更特定言之係關於包括時脈信號之間的無頻率突變切換之多時脈計數器。
數位電路設計經常包括計數器電路以藉由對電路設計中之各種時脈信號或其他信號之循環計數來量測事件之間的時間。在複雜數位系統中，即時計數器可在不同處理單元之間共用以持續追蹤時間。此等共用即時計數器經常包括可藉由(例如)高準確度晶體振盪器產生之高度準確或高解析度之時脈信號。
高解析度時脈信號及高準確度晶體振盪器在極高頻率下操作，且消耗比在較低頻率下操作之較低解析度時脈信號及較低準確度振盪器多得多的能量。為了減少能量消耗，數位電路可經組態以在較低頻率時脈信號適用於處理電路之操作的週期期間切斷高頻時脈信號。
電路可經組態以在各種時間在快時脈信號源與慢時脈信號源之間切換特定時脈信號輸入以節約能量。然而，快時脈信號與慢時脈信號之間的此切換可將不準確性引入至基於經切換時脈信號來提供計數之即時計數器之輸出。因此，在低功率模式期間使用慢時脈信號之系統常常包括兩個單獨計數器：由快時脈驅動之快計數器及由慢時脈驅動之慢計數器。在低功率模式完成後，已基於慢計數器使用 簡單算術以使快計數器前進在低功率模式期間已經過之快時脈週期之數目。此雙計數器方法不利地包括使用多個計數器及乘法電路或軟體。雙計數器方法之另一缺點為基於快時脈之循環的即時計數在低功率模式期間可能不可用。
為了更完整地理解本發明，現參考以下[實施方式]及隨附圖式。在一例示性態樣中，一共用即時計數器經組態以在由一快時脈信號或由一慢時脈信號驅動時基於一快時脈週期提供一準確計數器輸出。組合邏輯電路提供在一輸入至該計數器之快時脈信號與一輸入至該計數器之慢時脈信號之間的無頻率突變切換。該計數器輸出在處於一快時脈模式中時在快時脈之每個循環中增加第一數目個快時脈計數(例如，一個計數)且在處於一慢時脈模式(例如，低功率模式)中時在慢時脈信號之每個循環中增加適當第二數目個快時脈計數。
本發明之態樣包括一用於產生一雙模式計數器之一計數器輸出之方法。該方法包括：在一第一信號路徑上接收一快時脈信號；在一第二信號路徑上接收一慢時脈信號；及在一第三信號路徑上接收一時脈選擇信號。該時脈選擇信號指示對一快時脈模式及一慢時脈模式中之一者之選擇。該時脈選擇信號之轉變係與該慢時脈信號同步。該計數器輸出回應於指示該快時脈模式之該時脈選擇信號而在該快時脈信號之每一週期中增加一第一計數器增量。否則，該計數器輸出回應於指示該慢時脈模式之該時脈選擇信號而 在該慢時脈信號之每一週期中增加一第二計數器增量。該第二計數器增量代表該慢時脈信號之該週期除以該快時脈信號之該週期之一比率。
本發明之態樣包括一計數器裝置，其包括進一步包括一計數輸入路徑、一計數輸出路徑及一計數器時脈輸入路徑之暫存器電路。該電路亦包括具有一第一加法器輸入路徑、一第二加法器輸入路徑及一加法器輸出路徑之加法器電路。該加法器輸出路徑耦接至該暫存器電路之該計數輸入路徑且該第二加法器輸入路徑耦接至該暫存器電路之該計數輸出路徑。根據本發明之態樣，該裝置進一步包括具有一第一可選擇輸入路徑、一第二可選擇輸入路徑、一多工器輸出路徑及多工器選擇器輸入路徑之多工器電路。該多工器輸出路徑耦接至該第一加法器輸入路徑。該第一可選擇輸入路徑耦接至一第一計數器增量信號，且該第二可選擇輸入路徑耦接至一第二計數器增量信號。頻率突變避免電路經組態以回應於一時脈選擇信號而將該計數器時脈輸入路徑耦接至一快時脈或一慢時脈中之任一者。該頻率突變避免電路回應於該時脈選擇信號而將一計數器增量選擇信號提供至該多工器選擇器輸入路徑。該計數器增量選擇信號係與該慢時脈同步。
本發明之其他態樣包括一計數器裝置，其包括：用於在一第一信號路徑上接收一快時脈信號之構件；用於在一第二信號路徑上接收一慢時脈信號之構件；及用於在一第三信號路徑上接收一時脈選擇信號之構件。該時脈選擇信號 指示對一快時脈模式或一慢時脈模式中之一者之選擇。該裝置包括用於使該時脈選擇信號之轉變與該慢時脈信號同步之構件。根據本發明之態樣，該計數器裝置包括用於回應於指示該快時脈模式之該時脈選擇信號而在該快時脈信號之每一週期中使一計數器之一輸出增加一第一計數器增量之構件，及用於回應於指示該慢時脈模式之該時脈選擇信號而在該慢時脈信號之每一週期中使該計數器輸出增加一第二計數器增量之構件。該第二計數器增量代表該慢時脈信號之該週期除以該快時脈信號之該週期之一比率。
本發明已相當概括性地概述本發明之特徵及技術優點，以便可更好地理解以下[實施方式]。下文將描述本發明之額外特徵及優點。熟習此項技術者應瞭解，本發明可容易用作修改或設計用於進行本發明之相同目的之其他結構的基礎。熟習此項技術者亦應認識到，此等等效構造不脫離如附加之申請專利範圍中所闡述的本發明之教示。當結合附圖進行考慮時，自以下描述將較好地理解新穎特徵(該等新穎特徵被咸信為本發明之特徵(關於其組織及操作方法兩者))連同其他目標及優點。然而，應明確理解，該等圖中之每一者僅出於說明及描述目的而提供且並不意欲界定本發明之限制。
呈現隨附圖式以幫助描述態樣。提供該等圖式僅用於說明該等態樣而非用於限制該等態樣。
本發明之態樣提供一始終開啟之計數器，其在一在正常 操作期間使用之快時脈信號與一可在低功率操作模式期間使用之慢時脈信號之間動態地切換。該快時脈信號與該慢時脈信號可相對於彼此不同步。在正常操作期間，該計數器在每一快時脈循環中改變第一數目個計數。在低功率操作模式期間，當根據該慢時脈信號執行時，該計數器在該慢時脈信號之每一循環中改變第二數目個計數。該第二數目個計數對該第一數目個計數之比率等於慢時脈週期對快時脈週期之比率。在一實例中，該第一數目等於一，因此該計數器在正常操作期間在該快時脈信號之每一循環中改變一個計數。
在一說明性態樣中，當該快時脈正在執行時，該計數器在快時脈信號(fclk_src)之每一上升邊緣處遞增1計數。恰在進入一低功率模式且關閉快時脈之晶體振盪器之前，外部電路提供一模式改變指示符。該模式改變指示符可以一時脈選擇信號(clk_sel)之狀態改變之形式接收。clk_sel信號係用以以一無頻率突變之動態方式將該計數器之時脈之源自fclk_src切換至慢時脈信號(sclk_src)且切換計數增量之值。在退出低功率模式且重新啟動fclk_src晶體振盪器後，clk_sel信號再次被外部電路雙態觸發以指示一模式改變。回應於clk_sel信號之狀態改變，該程序顛倒，藉此該計數器之時脈之源被切換回至fclk_src信號且計數增量之值被切換回至1。
參考圖1，描述一根據本發明之至少一態樣的始終開啟之即時計數器。該即時計數器包括fclk_src路徑102、 sclk_src路徑104及clk_sel路徑106。第一正反器108包括一耦接至sclk_src路徑104之反相時脈輸入及一耦接至clk_sel路徑106之資料輸入。二輸入及(AND)閘110包括兩個反相輸入(藉此經組態為反及(NAND)閘)。AND閘110之該等反相輸入中之一者耦接至第一正反器108之輸出。AND閘110之另一反相輸入耦接至一計數增量選擇(cnt_sel)路徑123。
AND閘110之輸出耦接至第二正反器112之一資料輸入路徑。第二正反器112之輸出耦接至第三正反器114之資料輸入。第二正反器112及第三正反器114各自包括一耦接至fclk_src路徑102之反相時脈輸入。另一二輸入AND閘116包括一耦接至第一正反器108之輸出之非反相輸入及一耦接至第三正反器114之輸出之反相輸入。AND閘116之輸出耦接至cnt_sel路徑123。
二輸入AND閘118包括耦接至第三正反器114之輸出的一個非反相輸入及耦接至fclk_src路徑102之另一非反相輸入。另一二輸入AND閘120包括耦接至cnt_sel路徑123的一個非反相輸入及耦接至sclk_src路徑104之另一非反相輸入。來自AND閘118及AND閘120之輸出各自耦接至二輸入或(OR)閘122之輸入。OR閘122之輸出耦接至暫存器126之一時脈輸入(cnt_clk)。
二輸入多工器124包括耦接至第一計數遞增路徑125的一個輸入及耦接至第二計數遞增路徑127之另一輸入。多工器124之一信號選擇輸入耦接至cnt_sel路徑123。二輸入加法器128包括耦接至多工器124之輸出的一個輸入及耦接至 暫存器126之輸出之另一輸入。加法器128之輸出耦接至暫存器126之資料輸入。
根據本發明之態樣，指示符(clk_sel)係與時脈(sclk_src)同步。在內部，該指示符經同步至fclk_src之下降邊緣且用以在下降邊緣之後斷開(gate-off)fclk_src。又，根據本發明之態樣，不需要重新同步sclk_src之下降邊緣，此係因為fclk_src之頻率通常比sclk_src之頻率高得多。舉例而言，當fclk_src之頻率為sclk_src之頻率之至少五倍時，提供無頻率突變操作。此情況未呈現實際實施中之問題，此係因為fclk_src之頻率將通常在sclk_src之頻率之100倍-1000倍之範圍中。因此，在改變模式時，fclk_src之下一上升邊緣之前的sclk_src之上升邊緣不應被計數。
在各種態樣中，未暗示fclk_src信號與sclk_src信號之間的同步關係。fclk_src頻率對sclk_src頻率之比率可能未必為一整數。因此，在說明性態樣中，該計數器包括一定點加法器以持續追蹤分數餘數。
將進一步參考圖2所示之信號時序圖連同圖1來描述根據本發明之一個實例的即時計數器之操作。在此實例中，fclk_src信號之頻率為21 MHz且sclk_src信號之頻率為4 MHz。因此，快時脈頻率與慢時脈頻率之比率(倍數)為5.25。在所說明之情況下，僅sclk_src信號之四個循環被計數，從而導致一具有一零小數位部分之計數值。應理解，在許多情況下，計數亦可包括非零小數位部分。
圖2所示之時序圖說明圖1所示之各種信號路徑上之信號 在自正常操作至低功率模式之轉變及自低功率模式返回至正常操作之轉變期間的相對時序。標記為fclk_src、sclk_src、clk_sel、cnt_clk、cnt_sel及cnt_out之列各自代表圖1所示之各別信號路徑上之信號。亦沿著圖2之底部列展示0至37之時間週期之一序列以用於參考。
根據此實例，在正常操作中，fclk_src經由AND閘118及OR閘122耦接至為暫存器126計時之cnt_clk。Cnt_sel為低位準，其控制多工器124以將一計數增量值1提供至加法器128。該加法器將該增量值加至最後一個計數器輸出以產生一下一計數值。在暫存器時脈輸入處的cnt_clk之每一上升邊緣上，該下一計數值被移入至該暫存器中且當前計數值被移出該暫存器以作為cnt_out。
在約時間間隔2處，clk_sel將狀態變為指示一來自外部電路之信號之高位準以進入一低功率模式。該clk_sel信號直至sclk_src之下一下降邊緣在約時間間隔5處被施加至第一正反器108之反相時脈輸入才傳播通過第一正反器108。用以選擇慢時脈操作之此指示接著被提供至AND閘110及116且將至第二正反器112之輸入自高位準改變為低位準。
在出現在約時間間隔6處的fclk_src之下一下降邊緣上，一低信號狀態傳播通過第二正反器112而到達第三正反器114之輸入。在出現在約時間間隔7處的fclk_src之下一下降邊緣上，該低信號狀態傳播通過第三正反器114而到達AND閘118及AND閘116。至AND閘118之該低輸入切斷來自OR閘122且最終來自暫存器126之時脈輸入cnt_clk之 fclk_src。同時，至AND閘116之反相輸入之相同低信號將AND閘116之輸出狀態(cnt_sel)自低位準改變為高位準。此使多工器124開始將第二增量值(倍數)提供至加法器128。此亦使AND閘120將sclk_src傳遞至OR閘122且最終至暫存器126之時脈輸入cnt_clk。
在出現在約時間間隔8處的sclk_src之下一上升邊緣上，暫存器輸出cnt_out僅遞增第一增量值「1」，該第一增量值「1」在fclk_src已自暫存器時脈cnt_clk切斷之前已自加法器移入。同時，遞增該第二增量值(倍數)之下一計數自加法器128移入至暫存器126中。
在約時間間隔10處，外部電路切斷fclk_src以節約能量。此不影響至此刻回應於sclk_src而遞增之計數器。sclk_src之下一上升邊緣出現在約時間間隔13處且被施加至暫存器126之時脈輸入cnt_clk。此使暫存器126輸出一遞增了該第二增量值(倍數)(在此實例中，該值為5.25)之計數。回應於此同一上升邊緣，進一步遞增倍數之新計數(例如，等於倍數加上cnt_out)自加法器128移入至暫存器126中。此移入在出現在約時間間隔18處的sclk_src之下一上升邊緣上重複。
在約時間間隔20處，clk_sel將狀態改變為指示一來自外部電路之信號之低位準以進入一正常操作模式。該clk_sel信號直至sclk_src之下一下降邊緣在約時間間隔26處被施加至第一正反器108之反相時脈輸入才傳播通過第一正反器108。用以使用fclk_src選擇正常操作之此指示接著被提 供至AND閘110及116且將至第二正反器112之輸入自低位準改變為高位準。
在出現在約時間間隔27處的fclk_src之下一下降邊緣上，一高信號狀態傳播通過第二正反器112而到達第三正反器114之輸入。在出現在約時間間隔28處的fclk_src之下一下降邊緣上，該高信號狀態傳播通過第三正反器114而到達AND閘118及AND閘116。至AND閘118之高輸入將至OR閘122且最終至暫存器126之時脈輸入cnt_clk之fclk_src打開。同時，至AND閘116之反相輸入之相同高信號將AND閘116之輸出狀態(cnt_sel)自高位準改變為低位準。此使多工器124開始將該第一增量值(「1」)提供至加法器128。此亦使AND閘120關閉至OR閘122且最終至暫存器126之時脈輸入cnt_clk之sclk_src。
在出現在約時間間隔28處的fclk_src之下一上升邊緣上，暫存器輸出cnt_out仍遞增該第二增量值(倍數)，該第二增量值(倍數)在sclk_src自暫存器時脈cnt_clk切斷之前已自該加法器移入。同時，遞增該第一增量值(「1」)之下一計數自加法器128移入至暫存器126中。
fclk_src之下一上升邊緣出現在約時間間隔29處且被施加至暫存器126之時脈輸入cnt_clk。此使暫存器126輸出一遞增該第一增量值「1」之計數。回應於此同一上升邊緣，進一步遞增「1」之新計數(例如，等於1加上cnt_out)自加法器128移入至暫存器126中。此移入在fclk_src之每一隨後循環之上升邊緣上重複。
參看圖3描述用於提供根據本發明之一個態樣的始終開啟之即時計數器之方法。該方法包括：在區塊302中在一第一信號路徑上接收一快時脈信號；在區塊304中在一第二信號路徑上接收一慢時脈信號；及在區塊306中在一第三信號路徑上接收一時脈選擇信號。該時脈選擇信號指示對一快時脈模式或一慢時脈模式中之任一者之選擇。該方法進一步包括在區塊308中使該時脈選擇信號之轉變與該慢時脈同步。在區塊310中，該方法包括回應於指示該快時脈模式之該時脈選擇信號而在該快時脈之每一週期中使一計數器輸出增加一第一計數器增量。在區塊312中，該方法包括回應於指示該慢時脈模式之該時脈選擇信號而在該慢時脈之每一週期中使該計數器輸出增加一第二計數器增量。該第二計數器增量等於將該慢時脈之週期除以該快時脈之週期之一比率。
圖4展示一例示性無線通信系統400，在該無線通信系統400中，可有利地使用根據本發明之一個態樣之多時脈即時計數器之一態樣。出於說明目的，圖4展示三個遠端單元420、430及450及兩個基地台440。應認識到，典型無線通信系統可具有更多遠端單元及基地台。遠端單元420、430及450以及基地台440中之任一者可包括經改良之時脈電路，諸如本文所揭示之時脈電路。圖4展示自基地台440至遠端單元420、430及450之前向鏈路信號480及自遠端單元420、430及450至基地台440之反向鏈路信號490。
在圖4中，遠端單元420經展示為一行動電話，遠端單元 430經展示為一攜帶型電腦，且遠端單元450經展示為一無線區域迴路系統中之一固定位置遠端單元。舉例而言，該等遠端單元可為蜂巢式電話、手持式個人通信系統(PCS)單元、平板電腦、諸如個人資料助理之攜帶型資料單元，或諸如儀錶讀取設備之固定位置資料單元。雖然圖4說明可包括如本文中所揭示之經改良時脈系統之特定例示性遠端單元，但該時脈系統不限於此等所說明之例示性單元。可在需要慢時脈及快時脈之任何電子器件中合適地使用態樣。
雖然在(例如)包括AND閘、OR閘、正反器及暫存器之特定組合邏輯元件方面描述了本發明之特定態樣，但應理解，包括(例如)反相器、NAND閘及其類似者之各種替代組合邏輯元件可經組態以提供在本發明之範疇內的所揭示功能性。一般熟習此項技術者可選擇最適合於一特定電路佈局之組合邏輯元件來執行所揭示功能性。
雖然上文中已揭示併有本發明之原理之例示性態樣，但本發明不限於該等所揭示態樣。實情為，本申請案意欲涵蓋使用本發明之一般原理的本發明之任何變體、用途或適應。另外，本申請案意欲涵蓋在本發明所屬之技術中已知或習知實務範圍內及屬於隨附申請專利範圍之限制內的自本發明之偏離。
102‧‧‧快時脈信號(fclk_src)路徑
104‧‧‧慢時脈信號(sclk_src)路徑
106‧‧‧時脈選擇信號(clk_sel)路徑
108‧‧‧第一正反器
110‧‧‧及(AND)閘
112‧‧‧第二正反器
114‧‧‧第三正反器
116‧‧‧AND閘
118‧‧‧AND閘
120‧‧‧AND閘
122‧‧‧或(OR)閘
123‧‧‧計數增量選擇(cnt_sel)路徑
124‧‧‧多工器
125‧‧‧第一計數遞增路徑
126‧‧‧暫存器
127‧‧‧第二計數遞增路徑
128‧‧‧加法器
400‧‧‧無線通信系統
420‧‧‧遠端單元
430‧‧‧遠端單元
440‧‧‧基地台
450‧‧‧遠端單元
480‧‧‧前向鏈路信號
490‧‧‧反向鏈路信號
圖1為說明根據本發明之態樣的始終開啟之即時計數器裝置之圖。
圖2為展示在根據本發明之態樣的即時計數器中之時脈信號之無頻率突變切換期間之例示性信號狀態的信號時序圖。
圖3為展示用於提供根據本發明之態樣的始終開啟之即時計數器之方法的程序流程圖。
圖4為展示例示性無線通信系統之方塊圖，在該無線通信系統中，可根據本發明之態樣有利地使用雙時脈即時計數器。
102‧‧‧快時脈信號(fclk_src)路徑
104‧‧‧慢時脈信號(sclk_src)路徑
106‧‧‧時脈選擇信號(clk_sel)路徑
108‧‧‧第一正反器
110‧‧‧及(AND)閘
112‧‧‧第二正反器
114‧‧‧第三正反器
116‧‧‧AND閘
118‧‧‧AND閘
120‧‧‧AND閘
122‧‧‧或(OR)閘
123‧‧‧計數增量選擇(cnt_sel)路徑
124‧‧‧多工器
125‧‧‧第一計數遞增路徑
126‧‧‧暫存器
127‧‧‧第二計數遞增路徑
128‧‧‧加法器

Claims (17)

  1. 一種用於產生一雙模式計數器之一計數器輸出之方法，其包含：在一第一信號路徑上接收一快時脈信號；在一第二信號路徑上接收一慢時脈信號；在一第三信號路徑上接收一時脈選擇信號，該時脈選擇信號指示對一快時脈模式及一慢時脈模式中之一者之選擇；使該時脈選擇信號之轉變與該慢時脈信號同步；回應於指示該快時脈模式之該時脈選擇信號而在該快時脈信號之每一週期中使該計數器輸出增加一第一計數器增量；及回應於指示該慢時脈模式之該時脈選擇信號而在該慢時脈信號之每一週期中使該計數器輸出增加一第二計數器增量，該第二計數器增量包含將該慢時脈信號之該週期除以該快時脈信號之該週期之一比率。
  2. 如請求項1之方法，其進一步包含：回應於該時脈選擇信號自指示該快時脈模式轉變至指示該慢時脈模式，延遲該計數器之該增加，直至在該第二信號路徑上接收到該慢時脈信號之一下一週期之後；在該轉變之後在該慢時脈信號之一第一週期中使該計數器輸出增加該第一計數器增量；及在該轉變之後在該慢時脈信號之一第二週期中使該計數器增加該第二計數器增量。
  3. 如請求項2之方法，其進一步包含：回應於該時脈選擇信號自指示該快時脈模式轉變至指示該慢時脈模式，在一下一快時脈信號之前斷開來自該計數器之該快時脈信號。
  4. 如請求項1之方法，其進一步包含：回應於該時脈選擇信號自指示該慢時脈模式轉變至指示該快時脈模式，在該轉變之後在該快時脈信號之一第一週期中使該計數器輸出增加該第二計數器增量；及在該轉變之後在該快時脈信號之一第二週期中使該計數器增加該第一計數器增量。
  5. 如請求項1之方法，其進一步包含：將該雙模式計數器整合至下列各者中之至少一者中：一行動電話、一機上盒、一音樂播放器、一視訊播放器、一娛樂單元、一導航器件、一電腦、一手持式個人通信系統(PCS)單元、一攜帶型資料單元及一固定位置資料單元。
  6. 一種計數器裝置，其包含：暫存器電路，其包括一計數輸入路徑、一計數輸出路徑及一計數器時脈輸入路徑；加法器電路，其包括一第一加法器輸入路徑、一第二加法器輸入路徑及一加法器輸出路徑，該加法器輸出路徑耦接至該暫存器電路之該計數輸入路徑，且該第二加法器輸入路徑耦接至該暫存器電路之該計數輸出路徑；多工器電路，其包括一第一可選擇輸入路徑、一第二 可選擇輸入路徑、一多工器輸出路徑及多工器選擇器輸入路徑，該多工器輸出路徑耦接至該第一加法器輸入路徑，該第一可選擇輸入路徑耦接至一第一計數器增量信號，且該第二可選擇輸入路徑耦接至一第二計數器增量信號；及頻率突變避免電路，其經組態以：回應於一時脈選擇信號將該計數器時脈輸入路徑耦接至一快時脈或一慢時脈中之一者，且回應於該時脈選擇信號將一計數器增量選擇信號提供至該多工器選擇器輸入路徑，該計數器增量選擇信號與該慢時脈同步。
  7. 如請求項6之裝置，該裝置被整合至下列各者中之至少一者中：一行動電話、一機上盒、一音樂播放器、一視訊播放器、一娛樂單元、一導航器件、一電腦、一手持式個人通信系統(PCS)單元、一攜帶型資料單元及一固定位置資料單元。
  8. 一種計數器裝置，其包含：用於在一第一信號路徑上接收一快時脈信號之構件；用於在一第二信號路徑上接收一慢時脈信號之構件；用於在一第三信號路徑上接收一時脈選擇信號之構件，該時脈選擇信號指示對一快時脈模式及一慢時脈模式中之一者之選擇；用於使該時脈選擇信號之轉變與該慢時脈信號同步之構件；用於回應於指示該快時脈模式之該時脈選擇信號而在 該快時脈信號之每一週期中使一計數器之一輸出增加一第一計數器增量之構件；及用於回應於指示該慢時脈模式之該時脈選擇信號而在該慢時脈信號之每一週期中使該計數器輸出增加一第二計數器增量之構件，該第二計數器增量包含將該慢時脈信號之該週期除以該快時脈信號之該週期之一比率。
  9. 如請求項8之裝置，其包含：用於回應於該時脈選擇信號自指示該快時脈模式轉變至指示該慢時脈模式而延遲該計數器之該增加直至在該第二信號路徑上接收到該慢時脈信號之一下一週期之後之構件；用於在該轉變之後在該慢時脈信號之一第一週期中使該計數器輸出增加該第一計數器增量之構件；及用於在該轉變之後在該慢時脈信號之一第二週期中使該計數器增加該第二計數器增量之構件。
  10. 如請求項9之裝置，其進一步包含：用於回應於該時脈選擇信號自指示該快時脈模式轉變至指示該慢時脈模式而在一下一快時脈信號之前斷開來自該計數器之該快時脈信號之構件。
  11. 如請求項8之裝置，其進一步包含：用於回應於該時脈選擇信號自指示該慢時脈模式轉變至指示該快時脈模式而在該轉變之後在該快時脈信號之一第一週期中使該計數器輸出增加該第二計數器增量之構件；及 用於在該轉變之後在該快時脈信號之一第二週期中使該計數器增加該第一計數器增量之構件。
  12. 如請求項8之裝置，該裝置被整合至下列各者中之至少一者中：一行動電話、一機上盒、一音樂播放器、一視訊播放器、一娛樂單元、一導航器件、一電腦、一手持式個人通信系統(PCS)單元、一攜帶型資料單元及一固定位置資料單元。
  13. 一種用於產生一雙模式計數器之一計數器輸出之方法，其包含以下步驟：在一第一信號路徑上接收一快時脈信號；在一第二信號路徑上接收一慢時脈信號；在一第三信號路徑上接收一時脈選擇信號，該時脈選擇信號指示對一快時脈模式及一慢時脈模式中之一者之選擇；使該時脈選擇信號之轉變與該慢時脈信號同步；回應於指示該快時脈模式之該時脈選擇信號而在該快時脈信號之每一週期中使該計數器輸出增加一第一計數器增量；及回應於指示該慢時脈模式之該時脈選擇信號而在該慢時脈信號之每一週期中使該計數器輸出增加一第二計數器增量，該第二計數器增量包含將該慢時脈信號之該週期除以該快時脈信號之該週期之一比率。
  14. 如請求項13之方法，其進一步包含以下步驟：回應於該時脈選擇信號自指示該快時脈模式轉變至指 示該慢時脈模式而延遲該計數器之該增加直至在該第二信號路徑上接收到該慢時脈信號之一下一週期之後；在該轉變之後在該慢時脈信號之一第一週期中使該計數器輸出增加該第一計數器增量；及在該轉變之後在該慢時脈信號之一第二週期中使該計數器增加該第二計數器增量。
  15. 如請求項14之方法，其進一步包含以下步驟：回應於該時脈選擇信號自指示該快時脈模式轉變至指示該慢時脈模式而在一下一快時脈信號之前斷開來自該計數器之該快時脈信號。
  16. 如請求項13之方法，其進一步包含以下步驟：回應於該時脈選擇信號自指示該慢時脈模式轉變至指示該快時脈模式而在該轉變之後在該快時脈信號之一第一週期中使該計數器輸出增加該第二計數器增量；及在該轉變之後在該快時脈信號之一第二週期中使該計數器增加該第一計數器增量。
  17. 如請求項13之方法，其進一步包含以下步驟：將該雙模式計數器整合至下列各者中之至少一者中：一行動電話、一機上盒、一音樂播放器、一視訊播放器、一娛樂單元、一導航器件、一電腦、一手持式個人通信系統(PCS)單元、一攜帶型資料單元及一固定位置資料單元。
TW101124985A 2011-07-11 2012-07-11 多時脈即時計數器 TW201322631A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/179,852 US8447007B2 (en) 2011-07-11 2011-07-11 Multi-clock real-time counter

Publications (1)

Publication Number Publication Date
TW201322631A true TW201322631A (zh) 2013-06-01

Family

ID=46679280

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101124985A TW201322631A (zh) 2011-07-11 2012-07-11 多時脈即時計數器

Country Status (7)

Country Link
US (1) US8447007B2 (zh)
EP (1) EP2732552B1 (zh)
JP (1) JP5734518B2 (zh)
KR (1) KR101709604B1 (zh)
CN (1) CN103733520B (zh)
TW (1) TW201322631A (zh)
WO (1) WO2013009918A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI505145B (zh) * 2014-04-18 2015-10-21 Waltop Int Corp 計頻電路及其方法
JP6511224B2 (ja) 2014-04-23 2019-05-15 日立オートモティブシステムズ株式会社 電源装置
CN105617649A (zh) * 2014-11-04 2016-06-01 富泰华工业（深圳）有限公司 压力释放装置
CN107003691B (zh) * 2014-12-27 2021-02-02 英特尔公司 用于基于全局时钟对计数器进行同步采样的技术
CN105743464B (zh) * 2016-01-21 2018-09-07 深圳市紫光同创电子有限公司 时钟转换方法、装置、电路及集成电路
US20190196563A1 (en) * 2017-12-22 2019-06-27 Mediatek Inc. Cost-Effective Clock Structure For Digital Systems And Methods Thereof
CN110875730A (zh) 2018-08-29 2020-03-10 三星电子株式会社 单电感多输出转换器及单电感多输出转换器的控制方法
US11895588B2 (en) * 2020-08-05 2024-02-06 Analog Devices, Inc. Timing precision maintenance with reduced power during system sleep
US11320855B1 (en) 2020-12-23 2022-05-03 Qualcomm Incorporated Debug trace time stamp correlation between components
FR3124867A1 (fr) * 2021-06-30 2023-01-06 STMicroelectronics (Grand Ouest) SAS Procédé de communication d’une base de temps de référence dans un microcontrôleur, et circuit intégré de microcontrôleur correspondant.
CN115565577A (zh) 2021-07-02 2023-01-03 长鑫存储技术有限公司 一种信号生成电路、方法及半导体存储器
CN115565576A (zh) 2021-07-02 2023-01-03 长鑫存储技术有限公司 一种信号生成电路、方法及半导体存储器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2211039B (en) * 1987-10-10 1991-10-23 Stc Plc Digital frequency converter
US4855616A (en) * 1987-12-22 1989-08-08 Amdahl Corporation Apparatus for synchronously switching frequency source
US5550489A (en) 1995-09-29 1996-08-27 Quantum Corporation Secondary clock source for low power, fast response clocking
US5844435A (en) 1997-03-11 1998-12-01 Lucent Technologies Inc Low power, high accuracy clock circuit and method for integrated circuits
US6563349B2 (en) * 2001-06-27 2003-05-13 Texas Instruments Incorporated Multiplexor generating a glitch free output when selecting from multiple clock signals
US6548997B1 (en) * 2001-08-03 2003-04-15 Texas Instruments Incorporated Mechanism for measurement of time duration between asynchronous events
US7321942B2 (en) 2002-11-12 2008-01-22 Arm Limited Performance counter for adding variable work increment value that is dependent upon clock frequency
US6809556B1 (en) 2003-09-04 2004-10-26 Texas Instruments Incorporated Self-compensating glitch free clock switch
US6967510B2 (en) 2003-10-16 2005-11-22 International Business Machines Corporation Time-base implementation for correcting accumulative error with chip frequency scaling
US7164296B2 (en) * 2004-09-21 2007-01-16 Micrel, Inc. Runt-pulse-eliminating multiplexer circuit
US7529531B2 (en) 2005-11-09 2009-05-05 Qualcomm, Incorporated Apparatus and methods for estimating a sleep clock frequency
US7809972B2 (en) 2007-03-30 2010-10-05 Arm Limited Data processing apparatus and method for translating a signal between a first clock domain and a second clock domain
TWI407696B (zh) 2008-06-05 2013-09-01 Realtek Semiconductor Corp 非同步乒乓計數器

Also Published As

Publication number Publication date
JP2014525182A (ja) 2014-09-25
KR101709604B1 (ko) 2017-02-23
EP2732552A1 (en) 2014-05-21
EP2732552B1 (en) 2018-11-07
US20130015893A1 (en) 2013-01-17
WO2013009918A1 (en) 2013-01-17
KR20140040852A (ko) 2014-04-03
CN103733520B (zh) 2016-04-06
CN103733520A (zh) 2014-04-16
US8447007B2 (en) 2013-05-21
JP5734518B2 (ja) 2015-06-17

Similar Documents

Publication Publication Date Title
JP5734518B2 (ja) マルチクロックリアルタイムカウンタ
US20080094108A1 (en) Glitchless clock multiplexer controlled by an asynchronous select signal
CN202362380U (zh) 一种多功能高精度数字频率计
JP4843480B2 (ja) マイクロプロセッサの動作周波数をスケーリングするカウンタを提供するシステム、装置、および方法
US20120092052A1 (en) Time-to-digital converter
JP2022019553A (ja) 低面積および低消費電力の時間－デジタル変換器
WO2017197946A1 (zh) 一种基于pvtm的宽电压时钟拉伸电路
JPWO2008053562A1 (ja) 位相差検出器、及び位相差検出方法
JP2011159873A (ja) 半導体集積回路及びそれを備えた電圧制御装置
Chung et al. A wide-range low-cost all-digital duty-cycle corrector
Park et al. A cyclic vernier time-to-digital converter synthesized from a 65nm CMOS standard library
US20080012605A1 (en) Glitch-free clock switcher
JP2013024855A (ja) 時間測定方法及びそのシステム
TW200627809A (en) Digital frequency/phase recovery circuit
CN116405034A (zh) 一种基于自定时环的高精度低开销的两级差分tdc电路
JP2006039693A (ja) 半導体装置
Kim et al. Low-power CMOS synchronous counter with clock gating embedded into carry propagation
JP2008160353A (ja) 高速プログラマブル同期カウンタ回路およびカウント方法
JP2013024857A (ja) 速度測定方法及びそのシステム
JP5307532B2 (ja) 周波数等変化測定法及びその装置
US7395286B1 (en) Method for generating non-overlapping N-phases of divide-by-N clocks with precise 1/N duty ratio using a shift register
Tu et al. A 0.5-V all-digital clock-deskew buffer with I/Q phase outputs
JP2004061339A (ja) 位相検出装置
Li et al. A 4/5 or 8/9 High-Speed Wide Band Programmable Prescaler
Robles et al. A 0.6 V Beat-Frequency ADC with Processing of Oscillator Internal States for Resolution Improvement