KR20140040852A - 멀티-클럭 실시간 카운터 - Google Patents

멀티-클럭 실시간 카운터 Download PDF

Info

Publication number
KR20140040852A
KR20140040852A KR1020147003543A KR20147003543A KR20140040852A KR 20140040852 A KR20140040852 A KR 20140040852A KR 1020147003543 A KR1020147003543 A KR 1020147003543A KR 20147003543 A KR20147003543 A KR 20147003543A KR 20140040852 A KR20140040852 A KR 20140040852A
Authority
KR
South Korea
Prior art keywords
counter
clock
signal
mode
slow
Prior art date
Application number
KR1020147003543A
Other languages
English (en)
Other versions
KR101709604B1 (ko
Inventor
매튜 레비 세버슨
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20140040852A publication Critical patent/KR20140040852A/ko
Application granted granted Critical
Publication of KR101709604B1 publication Critical patent/KR101709604B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock

Abstract

공유된 실시간 카운터는 빠른 클럭 신호에 의해 또는 느린 클럭 신호에 의해 구동될 때 빠른 클럭 기간에 기초하여 정확한 카운터 출력을 제공하도록 구성된다. 결합 로직 회로는 카운터로의 빠른 클럭 신호 입력과 카운터로의 느린 클럭 입력 사이에 글리치 프리 스위칭을 제공한다. 카운터는 항시 온이며, 빠른 클럭 모드에 있는 동안 빠른 클럭의 모든 각각의 사이클에 대한 빠른 클럭 사이클들을 표현하는 적절한 유리수의 카운트들만큼 그리고 느린 클럭 모드에 있는 동안 느린 클럭 신호의 모든 각각의 사이클에 대한 적절한 유리수의 빠른 클럭 기간들만큼 자신의 카운트를 증가시킨다.

Description

멀티-클럭 실시간 카운터{MULTI-CLOCK REAL-TIME COUNTER}
본 개시는 디지털 카운터 회로의 분야이며, 보다 상세하게는, 클럭 신호들 사이에 글리치 프리 스위칭(glitch free switching)을 포함하는 멀티-클럭 카운터들에 관한 것이다.
디지털 회로 설계들은 회로 설계 시 다양한 클럭 신호들 또는 다른 신호들의 사이클들을 카운팅함으로써 이벤트들 사이의 시간을 측정하기 위한 카운터 회로를 종종 포함한다. 복잡한 디지털 시스템들에서, 시간을 파악(keep track of time)하기 위해서 실시간 카운터가 상이한 프로세싱 유닛들 사이에서 공유될 수 있다. 이러한 공유된 실시간 카운터들은, 예를 들어, 높은 정확도의 수정 발진기에 의해 생성될 수 있는 매우 정확하거나 또는 높은 분해능 클럭 신호들을 종종 포함한다.
높은 분해능 클럭 신호들 및 높은 정확도의 수정 발진기들은 매우 높은 주파수들에서 동작하며, 더 낮은 분해능 클럭 신호들 및 더 낮은 주파수들에서 동작하는 더 낮은 정확도의 발진기들보다 훨씬 더 많은 에너지를 소비한다. 에너지 소비를 감소시키기 위해서, 디지털 회로들은 더 낮은 주파수 클럭 신호가 회로들의 프로세싱 동작들에 적합한 기간들 동안 높은 주파수 클럭 신호를 차단(shut off)하도록 구성될 수 있다.
회로는 에너지를 절약하기 위해서 다양한 시간들에서 빠른 클럭 신호 소스와 느린 클럭 신호 소스 사이에서 특정 클럭 신호 입력들을 스위칭하도록 구성될 수 있다. 그러나, 빠른 클럭 신호와 느린 클럭 신호 사이에서의 이러한 스위칭은 스위칭된 클럭 신호에 기초하여 카운트를 제공하는 실시간 카운터의 출력에 대한 부정확도들을 초래할 수 있다. 따라서, 저전력 모드 동안 느린 클럭 신호를 사용하는 시스템들은 통상적으로, 2개의 개별 카운터들, 즉, 빠른 클럭에 의해 구동되는 빠른 카운터 및 느린 클럭에 의해 구동되는 느린 카운터를 포함한다. 저전력 모드가 완료되면, 저전력 모드 동안 경과되었을 빠른 클럭 기간들의 수만큼 빠른 카운터를 증가(advance)시키기 위해서 느린 카운터에 기초하여 단순한 산술이 사용되었었다. 이러한 듀얼-카운터 방식은 다수의 카운터들 및 곱셈 회로 또는 소프트웨어의 사용을 불리하게 포함한다. 듀얼-카운터 방식의 다른 단점은 빠른 클럭의 사이클들에 기초한 실시간 카운트가 저전력 모드 동안 이용가능하지 않을 수 있다는 것이다.
본 개시의 보다 완전한 이해를 위해서, 다음의 상세한 설명 및 첨부한 도면들에 대한 참조가 이제 이루어진다. 예시적인 양상에서, 공유된 실시간 카운터는, 빠른 클럭 신호에 의해 또는 느린 클럭 신호에 의해 구동될 때 빠른 클럭 기간에 기초하여 정확한 카운터 출력을 제공하도록 구성된다. 결합 로직 회로는 카운터로의 빠른 클럭 신호 입력과 카운터로의 느린 클럭 입력 사이에 글리치 프리 스위칭을 제공한다. 카운터 출력은 빠른 클럭 모드에 있는 동안 빠른 클럭의 모든 각각의 사이클에 대한 제 1 수의 빠른 클럭 카운트들, 예를 들어, 1 카운트만큼 그리고 느린 클럭 모드, 예를 들어, 저전력 모드에 있는 동안 느린 클럭 신호의 모든 각각의 사이클에 대한 적절한 제 2 수의 빠른 클럭 카운트들만큼 증가한다.
본 개시의 양상들은 듀얼 모드 카운터의 카운터 출력을 생성하기 위한 방법을 포함한다. 방법은 제 1 신호 경로 상에서 빠른 클럭 신호를 수신하는 단계, 제 2 신호 경로 상에서 느린 클럭 신호를 수신하는 단계 및 제 3 신호 경로 상에서 클럭 선택 신호를 수신하는 단계를 포함한다. 클럭 선택 신호는 빠른 클럭 모드 또는 느린 클럭 모드의 선택을 표시한다. 클럭 선택 신호의 트랜지션들은 느린 클럭 신호와 동기화된다. 카운터 출력은 빠른 클럭 모드를 표시하는 클럭 선택 신호에 응답하여 빠른 클럭 신호의 각각의 기간 동안 제 1 카운터 증분만큼 증가된다. 그렇지 않으면, 카운터 출력은 느린 클럭 모드를 표시하는 클럭 선택 신호에 응답하여 느린 클럭 신호의 각각의 기간 동안 제 2 카운터 증분만큼 증가된다. 제 2 카운터 증분은 느린 클럭 신호의 기간을 빠른 클럭 신호의 기간으로 나눈 비를 표현한다.
본 개시의 양상들은 카운트 입력 경로, 카운트 출력 경로 및 카운터 클럭 입력 경로를 더 포함하는 레지스터 회로를 포함하는 카운터 장치를 포함한다. 또한, 회로는 제 1 가산기 입력 경로, 제 2 가산기 입력 경로 및 가산기 출력 경로를 갖는 가산기 회로를 포함한다. 가산기 출력 경로는 레지스터 회로의 카운트 입력 경로에 커플링되고, 제 2 가산기 입력 경로는 레지스터 회로의 카운트 출력 경로에 커플링된다. 본 개시의 양상들에 따르면, 장치는 제 1 선택가능한 입력 경로, 제 2 선택가능한 입력 경로, 멀티플렉서 출력 경로 및 멀티플렉서 선택기 입력 경로를 갖는 멀티플렉서 회로를 더 포함한다. 멀티플렉서 출력 경로는 제 1 가산기 입력 경로에 커플링된다. 제 1 선택가능한 입력 경로는 제 1 카운터 증분 신호에 커플링되고, 제 2 선택가능한 입력 경로는 제 2 카운터 증분 신호에 커플링된다. 글리치 방지 회로는 클럭 선택 신호에 응답하여 빠른 클럭 또는 느린 클럭에 카운터 클럭 입력 경로를 커플링시키도록 구성된다. 글리치 방지 회로는 클럭 선택 신호에 응답하여 카운터 증분 선택 신호를 멀티플렉서 선택기 입력 경로에 제공한다. 카운터 증분 선택 신호는 느린 클럭과 동기화된다.
본 개시의 추가 양상들은 제 1 신호 경로 상에서 빠른 클럭 신호를 수신하기 위한 수단, 제 2 신호 경로 상에서 느린 클럭 신호를 수신하기 위한 수단 및 제 3 신호 경로 상에서 클럭 선택 신호를 수신하기 위한 수단을 포함하는 카운터 장치를 포함한다. 클럭 선택 신호는 빠른 클럭 모드 또는 느린 클럭 모드의 선택을 표시한다. 장치는 클럭 선택 신호의 트랜지션들을 느린 클럭 신호와 동기화하기 위한 수단을 포함한다. 본 개시의 양상들에 따르면, 카운터 장치는 빠른 클럭 모드를 표시하는 클럭 선택 신호에 응답하여 빠른 클럭 신호의 각각의 기간 동안 제 1 카운터 증분만큼 카운터 출력을 증가시키기 위한 수단, 및 느린 클럭 모드를 표시하는 클럭 선택 신호에 응답하여 느린 클럭 신호의 각각의 기간 동안 제 2 카운터 증분만큼 카운터 출력을 증가시키기 위한 수단을 포함한다. 제 2 카운터 증분은 느린 클럭 신호의 기간을 빠른 클럭 신호의 기간으로 나눈 비를 표시한다.
다음의 상세한 설명이 더 양호하게 이해될 수 있도록, 전술한 설명은 본 개시의 특징들 및 기술적 이점들을 광범위하게 약술하였다. 본 개시의 추가적인 특징들 및 이점들이 아래에서 설명될 것이다. 본 개시는 본 개시의 동일한 목적들을 수행하기 위해서 다른 구조들을 변경하거나 또는 설계하는 것에 대한 기초로서 용이하게 이용될 수 있다는 것이 당업자들에 의해 인식되어야 한다. 또한, 이러한 등가적 구성들은 첨부된 청구항들에서 설명되는 바와 같이 본 개시의 교시들로부터 벗어나지 않는다는 것이 당업자들에 의해 인식되어야 한다. 본 개시의 특성인 것으로 여겨지는 신규한 특징들은, 그 구성 및 동작 방법 둘 다에 대하여, 추가적인 목적들 및 이점들과 함께, 첨부한 도면들과 관련하여 고려될 때 다음의 설명으로부터 더 잘 이해될 것이다. 그러나, 도면들 각각은 단지 예시 및 설명을 목적으로 제공되며, 본 개시의 한정들의 정의로서 의도되는 것은 아니라는 것이 명백하게 이해될 것이다.
첨부한 도면들은 양상들의 설명을 돕기 위해서 제시된다. 도면들은 양상들의 한정이 아니라 단지 양상들의 예시를 위해서 제공된다.
도 1은 본 개시의 일 양상에 따른 항시 온인(always-on) 실시간 카운터 장치를 예시하는 도면이다.
도 2는 본 개시의 양상들에 따른 실시간 카운터에서 클럭 신호들의 글리치 프리 스위칭 동안 예시적인 신호 상태들을 도시하는 신호 타이밍 도면이다.
도 3은 본 개시의 일 양상에 따른 항시 온인 실시간 카운터를 제공하기 위한 방법을 도시하는 프로세스 흐름도이다.
도 4는 본 개시의 일 양상에 따른, 듀얼-클릭 실시간 카운터가 유리하게 사용될 수 있는 예시적인 무선 통신 시스템을 도시하는 블록도이다.
본 개시의 양상들은, 정상 동작 동안 사용되는 빠른 클럭 신호와, 동작의 저전력 모드들 동안 사용될 수 있는 느린 클럭 신호 사이에서 동적으로 스위칭하는 항시 온인 카운터를 제공한다. 빠른 클럭 신호 및 느린 클럭 신호는 서로에 대하여 비동기화될 수 있다. 정상 동작 동안, 카운터는 각각의 빠른 클럭 사이클에 대하여 제 1 수의 카운트들만큼 변화한다. 동작의 저전력 모드들 동안, 느린 클럭 신호가 계속되는 동안, 카운터는 느린 클럭 신호의 각각의 사이클에 대하여 제 2 수의 카운트들만큼 변화한다. 제 2 수의 카운트들 대 제 1 수의 카운트들의 비는 느린 클럭 기간 대 빠른 클럭 기간의 비와 동일하다. 일례에서, 제 1 수는 1과 동일하여서, 카운터는 정상 동작 동안 빠른 클럭 신호의 각각의 사이클에 대하여 1 카운트만큼 변화한다.
예시적인 양상에서, 빠른 클럭이 계속되는 동안, 카운터는 빠른 클럭 신호(fclk_src)의 각각의 상승 에지 상에서 1 카운트만큼 증분한다. 저전력 모드에 진입하여 빠른 클럭의 수정 발진기를 셧 다운(shut down)하기 직전에, 외부 회로는 모드 변화 표시기를 제공한다. 모드 변화 표시기는 클럭 선택 신호(clk_sel)의 상태 변화의 형태로 수신될 수 있다. clk_sel 신호는 동적 글리치 프리 방식으로 fclk_src로부터 느린 클럭 신호(sclk_src)로 카운터의 클럭의 소스를 스위칭하기 위해서 그리고 카운트 증분들의 값을 스위칭하기 위해서 사용된다. 저전력 모드를 벗어나서 fclk_src 수정 발진기를 재시동시킬 시에, clk_sel 신호는 모드 변화를 표시하기 위해서 외부 회로에 의해 다시 토글링(toggle)된다. clk_sel 신호의 상태 변화에 응답하여, 프로세스가 반전되어 카운터의 클럭의 소스가 fclk_src 신호로 다시 스위칭되고 카운트 증분 값이 1로 다시 스위칭된다.
도 1을 참조하면, 본 개시의 적어도 하나의 양상에 따른 항시 온인 실시간 카운터가 설명된다. 실시간 카운터는 fclk_src 경로(102), sclk_src 경로(104) 및clk_sel 경로(106)를 포함한다. 제 1 플립 플롭(108)은 sclk_src 경로(104)에 커플링된 반전 클럭 입력 및 clk_sel 경로(106)에 커플링된 데이터 입력을 포함한다. 2 입력 AND 게이트(110)는 2개의 반전 입력들(이로써 NAND 게이트로서 구성됨)을 포함한다. AND 게이트(110)의 반전 입력들 중 하나는 제 1 플립 플롭(108)의 출력에 커플링된다. AND 게이트(110)의 다른 반전 입력은 카운트 증분 선택(cnt_sel) 경로(123)에 커플링된다.
AND 게이트(110)의 출력은 제 2 플립 플롭(112)의 데이터 입력 경로에 커플링된다. 제 2 플립 플롭(112)의 출력은 제 3 플립 플롭(114)의 데이터 입력에 커플링된다. 제 2 플립 플롭(112) 및 제 3 플립 플롭(114)은 fclk_src 경로(102)에 커플링된 반전 클럭 입력을 각각 포함한다. 다른 2-입력 AND 게이트(116)는 제 1 플립 플롭(108)의 출력에 커플링된 비-반전 입력 및 제 3 플립 플롭(114)의 출력에 커플링된 반전 입력을 포함한다. AND 게이트(116)의 출력은 cnt_sel 경로(123)에 커플링된다.
2-입력 AND 게이트(118)는 제 3 플립 플롭(114)의 출력에 커플링된 하나의 비-반전 입력 및 fclk_src 경로(102)에 커플링된 다른 하나의 비-반전 입력을 포함한다. 다른 2-입력 AND 게이트(120)는 cnt_sel 경로(123)에 커플링된 하나의 비-반전 입력 및 sclk_src 경로(104)에 커플링된 다른 하나의 비-반전 입력을 포함한다. AND 게이트(118) 및 AND 게이트(120)로부터의 출력들은 2-입력 OR 게이트(122)의 입력들에 각각 커플링된다. OR 게이트(122)의 출력은 레지스터(126)의 클럭 입력(cnt_clk)에 커플링된다.
2 입력 멀티플렉서(124)는 제 1 카운트 증분 경로(125)에 커플링된 하나의 입력 및 제 2 카운트 증분 경로(127)에 커플링된 다른 하나의 입력을 포함한다. 멀티플렉서(124)의 신호 선택 입력은 cnt_sel 경로(123)에 커플링된다. 2-입력 가산기(128)는 멀티플렉서(124)의 출력에 커플링된 하나의 입력 및 레지스터(126)의 출력에 커플링된 다른 하나의 입력을 포함한다. 가산기(128)의 출력은 레지스터(126)의 데이터 입력에 커플링된다.
본 개시의 양상들에 따르면, 표시자(clk_sel)는 클럭(sclk_src)과 동기화된다. 내부적으로, 표시자는 fclk_src의 하강 에지(falling edge)에 동기화되며, 하강 에지 이후 fclk_src를 게이트 오프(gate-off)하기 위해서 사용된다. 또한, 본 개시의 양상들에 따르면, fclk_src의 주파수가 일반적으로 sclk_src의 주파수보다 훨씬 더 높기 때문에, sclk_src의 하강 에지를 재동기화할 어떠한 필요성도 존재하지 않는다. 예를 들어, fclk_src의 주파수가 sclk_src의 주파수의 적어도 5배일 때 글리치 프리 동작이 제공된다. 이것은, fclk_src의 주파수가 일반적으로 sclk_src보다 100 - 1000 배 빠른 범위 내에 있을 것이기 때문에, 실제 구현들에서 문제를 제시하지 않는다. 따라서, sclk_src의 상승 에지는 모드들을 변화시키는 동안 fclk_src의 다음 상승 에지 전에 카운팅되어서는 안 된다.
다양한 양상들에서, fclk_src 신호와 sclk_src 신호 사이의 동기식 관계는 암시되지 않는다. fclk_src 주파수 대 sclk_src 주파수의 비는 반드시 정수가 아닐 수 있다. 따라서, 예시적인 양상들에서, 카운터는 고정-소수점(fixed-point) 가산기를 포함하여 소수점 아랫부분들(fractional remainders)을 파악한다.
본 개시의 일례에 따른 실시간 카운터의 동작은 도 1과 함께 도 2에 도시된 신호 타이밍 도면을 추가로 참조하여 설명된다. 이 예에서, fclk_src 신호의 주파수는 21 MHz이고, sclk_src 신호의 주파수는 4 MHz이다. 따라서, 빠른 클럭 및 느린 클럭 주파수들의 비(mult)는 5.25이다. 예시된 경우에서, sclk_src 신호의 단지 4개의 사이클들이 카운팅되어서, 제로 소수부(zero decimal portion)를 갖는 카운트 값을 초래한다. 많은 경우들에서 카운트가 넌-제로 소수부(non-zero decimal portion)를 또한 포함할 수 있다는 것이 이해되어야 한다.
도 2에 도시된 타이밍 도면은 정상 동작으로부터 저전력 모드로의 트랜지션 및 저전력 모드로부터 다시 정상 동작으로의 트랜지션 동안의, 도 1에 도시된 다양한 신호 경로들 상에서의 신호들의 상대적인 타이밍을 예시한다. fclk_src, sclk_src, clk_sel, cnt_clk, cnt_sel 및 cnt_out로 라벨링된 행들 각각은 도 1에 도시된 이들의 각각의 신호 경로들 상에서의 신호들을 표현한다. 0 내지 37의 시간 기간들의 시퀀스는 또한 도 2의 가장 아래의 열을 따라 참조를 위해서 도시된다.
이 예에 따르면, 정상 동작에서, fclk_src는 레지스터(126)를 클럭하는 cnt_clk에 AND 게이트(118) 및 OR 게이트(122)를 통해 커플링된다. 1의 카운트 증분 값을 가산기(128)에 제공하기 위해서 멀티플렉서(124)를 제어하는 Cnt_sel은 로우(low)이다. 가산기는 다음 카운트 값을 생성하기 위해서 마지막 카운터 출력에 증분 값을 가산한다. 레지스터 클럭 입력에서의 cnt_clk의 각각의 상승 에지 상에서, 다음 카운트 값은 레지스터로 시프트되고, 현재 카운트 값은 cnt_out로서 레지스터 밖으로 시프트된다.
대략 시간 인터벌 2에서, clk_sel은 저전력 모드에 진입하기 위해서 외부 회로로부터의 신호를 표시하는 하이(high)로 상태를 변경한다. clk_sel 신호는, sclk_src의 다음 하강 에지가 대략 시간 인터벌 5에서 제 1 플립 플롭(108)으로의 반전 클럭 입력에 적용될 때까지, 제 1 플립 플롭(108)을 통해 전파되지 않는다. 그 다음, 느린 클럭 동작을 선택하기 위한 이러한 표시는 AND 게이트들(110 및 116)에 제공되며, 제 2 플립 플롭(112)으로의 입력을 하이에서 로우로 변경한다.
대략 시간 인터벌 6에서 발생하는 fclk_src의 다음 하강 에지 상에서, 로우 신호 상태는 제 2 플립 플롭(112)을 통해 제 3 플립 플롭(114)의 입력으로 전파된다. 대략 시간 인터벌 7에서 발생하는 fclk_src의 다음 하강 에지 상에서, 로우 신호 상태는 제 3 플립 플롭(114)을 통해 AND 게이트(118) 및 AND 게이트(116)로 전파된다. AND 게이트(118)로의 로우 입력은 OR 게이트(122)로부터 그리고 결국 레지스터(126)의 클럭 입력 cnt_clk로부터 fclk_src를 차단한다. 동시에, AND 게이트(116)의 반전 입력으로의 동일한 로우 신호는 AND 게이트(116)(cnt_sel)의 출력 상태를 로우에서 하이로 변경한다. 이것은 멀티플렉서(124)로 하여금 제 2 증분 값(mult)을 가산기(128)에 제공하기 시작하게 한다. 이것은 또한, AND 게이트(120)로 하여금 OR 게이트(122)로 그리고 결국 레지스터(126)의 클럭 입력 cnt_clk로 sclk_src를 전달하게 한다.
대략 시간 인터벌 8에서 발생하는 sclk_src의 다음 상승 에지 상에서, 레지스터 출력 cnt_out는, fclk_src가 레지스터 클럭 cnt_clk로부터 차단되기 전에 가산기로부터 레지스터에 시프트되었던 제 1 증분 값 '1'만큼만 증분된다. 동시에, 제 2 증분 값(mult)만큼 증분되는 다음 카운트는 가산기(128)로부터 레지스터(126)로 시프트된다.
대략 시간 인터벌 10에서, 외부 회로는 에너지를 절약하기 위해서 fclk_src를 차단한다. 이것은 sclk_src에 응답하여 이 시간만큼 증분되는 카운터에 영향을 미치지 않는다. sclk_src의 다음 상승 에지는 대략 시간 인터벌 13에서 발생하며, 레지스터(126)의 클럭 입력 cnt_clk에 적용된다. 이것은 레지스터(126)로 하여금 제 2 증분 값(mult)(이 예에서는 5.25임)만큼 증분되는 카운트를 출력하게 한다. 이 동일한 상승 에지에 응답하여, mult만큼 추가로 증분되는 새로운 카운트(예를 들어, mult + cnt_out와 동일함)는 가산기(128)로부터 레지스터(126)로 시프트된다. 이것은 대략 시간 인터벌 18에서 발생하는 sclk_src의 다음 상승 에지 상에서 반복된다.
대략 시간 인터벌 20에서, clk_sel는 정상 동작 모드에 진입하기 위해서 외부 회로로부터의 신호를 표시하는 로우로 상태를 변경한다. clk_sel 신호는 sclk_src의 다음 하강 에지가 대략 시간 인터벌 26에서 제 1 플립 플롭(108)으로의 반전 클럭 입력에 적용될 때까지 제 1 플립 플롭(108)을 통해 전파되지 않는다. 그 다음, fclk_src를 사용하여 정상 동작을 선택하기 위한 이 표시는 AND 게이트들(110 및 116)에 제공되며, 제 2 플립 플롭(112)으로의 입력을 로우에서 하이로 변경한다.
대략 시간 인터벌 27에서 발생하는 fclk_src의 다음 하강 에지 상에서, 하이 신호 상태는 제 2 플립 플롭(112)을 통해 제 3 플립 플롭(114)의 입력으로 전파된다. 대략 시간 인터벌 28에서 발생하는 fclk_src의 다음 하강 에지 상에서, 하이 신호 상태는 제 3 플립 플롭(114)을 통해 AND 게이트(118) 및 AND 게이트(116)로 전파된다. AND 게이트(118)로의 하이 입력은 OR 게이트(122)로 그리고 결국 레지스터(126)의 클럭 입력 cnt_clk로 fclk_src를 턴 온(turn on)한다. 동시에, AND 게이트(116)의 반전 입력으로의 동일한 하이 신호는 AND 게이트(116)의 출력 상태(cnt_sel)를 하이에서 로우로 변경한다. 이것은 멀티플렉서(124)로 하여금 제 1 증분 값('1')을 가산기(128)에 제공하기 시작하게 한다. 이것은 또한, AND 게이트(120)로 하여금 OR 게이트(122)로 그리고 결국 레지스터(126)의 클럭 입력 cnt_clk로부터 sclk_src를 턴 오프(turn off)하게 한다.
대략 시간 인터벌 28에서 발생하는 fclk_src의 다음 상승 에지 상에서, 레지스터 출력 cnt_out는 sclk_src가 레지스터 클럭 cnt_clk으로부터 차단되기 전에 가산기로부터 레지스터에 시프트되었던 제 2 증분 값(mult)만큼 여전히 증분된다. 동시에, 제 1 증분 값('1')만큼 증분되는 다음 카운트는 가산기(128)로부터 레지스터(126)로 시프트된다.
fclk_src의 다음 상승 에지는 대략 시간 인터벌 29에서 발생하며, 레지스터(126)의 클럭 입력 cnt_clk에 적용된다. 이것은 레지스터(126)로 하여금 제 1 증분 값('1')만큼 증분되는 카운트를 출력하게 한다. 이 동일한 상승 에지에 응답하여, '1'만큼 추가로 증분되는 새로운 카운트(예를 들어, 1 + cnt_out와 동일함)는 가산기(128)로부터 레지스터(126)로 시프트된다. 이것은 fclk_src의 각각의 이후 사이클의 상승 에지 상에서 반복된다.
본 개시의 일 양상에 따른 항시 온인 실시간 카운터를 제공하기 위한 방법이 도 3을 참조하여 설명된다. 방법은, 블록(302)에서 제 1 신호 경로 상에서 빠른 클럭 신호를 수신하는 단계, 블록(304)에서 제 2 신호 경로 상에서 느린 클럭 신호를 수신하는 단계, 및 블록(306)에서 제 3 신호 경로 상에서 클럭 선택 신호를 수신하는 단계를 포함한다. 클럭 선택 신호는 빠른 클럭 모드 또는 느린 클럭 모드의 선택을 표시한다. 방법은, 블록(308)에서 클럭 선택 신호의 트랜지션들을 느린 클럭 신호와 동기화하는 단계를 더 포함한다. 블록(310)에서, 방법은 빠른 클럭 모드를 표시하는 클럭 선택 신호에 응답하여, 빠른 클럭의 각각의 기간 동안 제 1 카운터 증분만큼 카운터 출력을 증가시키는 단계를 포함한다. 블럭(312)에서, 방법은 느린 클럭 모드를 표시하는 클럭 선택 신호에 응답하여, 느린 클럭의 각각의 기간 동안 제 2 카운터 증분만큼 카운터 출력을 증가시키는 단계를 포함한다. 제 2 카운터 증분은 느린 클럭의 기간을 빠른 클럭의 기간으로 나눈 비와 동일하다.
도 4는 본 개시의 일 양상에 따라 멀티-클릭 실시간 카운터의 일 양상이 유리하게 사용될 수 있는 예시적인 무선 통신 시스템(400)을 도시한다. 예시를 목적들로, 도 4는 3개의 원격 유닛들(420, 430 및 450) 및 2개의 기지국들(440)을 도시한다. 전형적인 무선 통신 시스템들이 훨씬 더 많은 원격 유닛들 및 기지국들을 가질 수 있다는 것이 인지되어야 한다. 원격 유닛들(420, 430 및 450) 중 임의의 것 뿐만 아니라 기지국들(440)은 본 명세서에 개시되는 것과 같은 향상된 클럭 회로를 포함할 수 있다. 도 4는 기지국들(440) 및 원격 유닛들(420, 430 및 450)로부터의 순방향 링크 신호들(480) 및 원격 유닛들(420, 430 및 450)로부터 기지국들(440)로의 역방향 링크 신호들(490)을 도시한다.
도 4에서, 원격 유닛(420)은 모바일 전화로서 도시되고, 원격 유닛(430)은 휴대용 컴퓨터로서 도시되며, 원격 유닛(450)은 무선 로컬 루프 시스템에서의 고정 위치 원격 유닛으로서 도시된다. 예를 들어, 원격 유닛들은 셀 폰들, 핸드헬드 개인 통신 시스템(PCS) 유닛들, 태블릿들, 개인용 데이터 보조기들과 같은 휴대용 데이터 유닛들 또는 검침기(meter reading equipment)와 같은 고정 위치 데이터 유닛들일 수 있다. 도 4는 본 명세서에 개시되는 바와 같은 향상된 클럭 시스템을 포함할 수 있는 특정 예시적인 원격 유닛들을 예시하지만, 클럭 시스템은 이 예시적인 도시된 유닛들에 한정되는 것은 아니다. 양상들은 느린 클럭 및 빠른 클럭이 요구되는 임의의 전자 디바이스에서 적합하게 사용될 수 있다.
본 개시의 특정 양상들은 예를 들어, AND 게이트들, OR 게이트들, 플립 플롭들 및 레지스터들을 포함하는 특정한 결합 로직 엘리먼트들에 관하여 설명되지만, 예를 들어, 인버터들, NAND 게이트들 등을 포함하는 다양한 대안적 결합 로직 엘리먼트들이 개시된 기능을 본 개시의 범위 내에서 제공하도록 구성된다는 것이 이해되어야 한다. 당업자들은 개시된 기능을 수행하기 위해서 특정한 회로 레이아웃에 가장 적합한 결합 로직 엘리먼트들을 선택할 수 있다.
본 개시의 원리들을 포함하는 예시적인 양상들이 위에서 개시되었지만, 본 개시가 개시된 양상들에 한정되는 것은 아니다. 대신에, 본 출원은 그 일반적 원리들을 사용하여 본 개시의 임의의 변형들, 사용들 또는 적응들을 커버하도록 의도된다. 또한, 본 출원은, 본 개시가 관련되며 첨부된 청구항들의 한정들의 범위 내에 있는 당해 기술 분야에서 공지되거나 또는 관습적인 실시 내에 속하는 것으로, 본 개시로부터의 이러한 이탈(departure)들을 커버하도록 의도된다.

Claims (17)

  1. 듀얼 모드 카운터의 카운터 출력을 생성하기 위한 방법으로서,
    제 1 신호 경로 상에서 빠른 클럭 신호를 수신하는 단계;
    제 2 신호 경로 상에서 느린 클럭 신호를 수신하는 단계;
    제 3 신호 경로 상에서 클럭 선택 신호를 수신하는 단계 ― 상기 클럭 선택 신호는 빠른 클럭 모드 및 느린 클럭 모드 중 하나의 선택을 표시함 ― ;
    상기 클럭 선택 신호의 트랜지션들을 상기 느린 클럭 신호와 동기화하는 단계;
    상기 빠른 클럭 모드를 표시하는 상기 클럭 선택 신호에 응답하여, 상기 빠른 클럭 신호의 각각의 기간 동안 제 1 카운터 증분만큼 상기 카운터 출력을 증가시키는 단계; 및
    상기 느린 클럭 모드를 표시하는 상기 클럭 선택 신호에 응답하여, 상기 느린 클럭 신호의 각각의 기간 동안 제 2 카운터 증분만큼 상기 카운터 출력을 증가시키는 단계를 포함하고,
    상기 제 2 카운터 증분은 상기 느린 클럭 신호의 기간을 상기 빠른 클럭 신호의 기간으로 나눈 비를 포함하는,
    듀얼 모드 카운터의 카운터 출력을 생성하기 위한 방법.
  2. 제 1 항에 있어서,
    상기 빠른 클럭 모드를 표시하는 것으로부터 상기 느린 클럭 모드를 표시하는 것으로의 클럭 선택 신호 트랜지셔닝(transitioning)에 응답하여, 상기 느린 클럭 신호의 다음 기간이 상기 제 2 신호 경로 상에서 수신된 이후까지 상기 카운터의 증가를 지연시키는 단계;
    상기 트랜지셔닝 이후 상기 느린 클릭 신호의 제 1 기간 동안 상기 제 1 카운터 증분만큼 상기 카운터 출력을 증가시키는 단계; 및
    상기 트랜지셔닝 이후 상기 느린 클럭 신호의 제 2 기간 동안 상기 제 2 카운터 증분만큼 상기 카운터를 증가시키는 단계를 더 포함하는,
    듀얼 모드 카운터의 카운터 출력을 생성하기 위한 방법.
  3. 제 2 항에 있어서,
    상기 빠른 클럭 모드를 표시하는 것으로부터 상기 느린 클럭 모드를 표시하는 것으로의 상기 클럭 선택 신호 트랜지셔닝에 응답하여, 다음의 빠른 클럭 신호 이전에 상기 카운터로부터 상기 빠른 클럭 신호를 게이트 오프(gate off)하는 단계를 더 포함하는,
    듀얼 모드 카운터의 카운터 출력을 생성하기 위한 방법.
  4. 제 1 항에 있어서,
    상기 느린 클럭 모드를 표시하는 것으로부터 상기 빠른 클럭 모드를 표시하는 것으로의 상기 클럭 선택 신호 트랜지셔닝에 응답하여, 상기 트랜지셔닝 이후 상기 빠른 클럭 신호의 제 1 기간 동안 상기 제 2 카운터 증분만큼 상기 카운터 출력을 증가시키는 단계; 및
    상기 트랜지셔닝 이후 상기 빠른 클럭 신호의 제 2 기간 동안 상기 제 1 카운터 증분만큼 상기 카운터를 증가시키는 단계를 더 포함하는,
    듀얼 모드 카운터의 카운터 출력을 생성하기 위한 방법.
  5. 제 1 항에 있어서,
    모바일 폰, 셋탑 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 디바이스, 컴퓨터, 핸드헬드 개인 통신 시스템(PCS) 유닛, 휴대용 데이터 유닛 및 고정 위치 데이터 유닛 중 적어도 하나에 상기 듀얼 모드 카운터를 통합시키는 단계를 더 포함하는,
    듀얼 모드 카운터의 카운터 출력을 생성하기 위한 방법.
  6. 카운터 장치로서,
    카운트 입력 경로, 카운트 출력 경로 및 카운터 클럭 입력 경로를 포함하는 레지스터 회로;
    제 1 가산기 입력 경로, 제 2 가산기 입력 경로 및 가산기 출력 경로를 포함하는 가산기 회로 ― 상기 가산기 출력 경로는 상기 레지스터 회로의 상기 카운트 입력 경로에 커플링되고, 상기 제 2 가산기 입력 경로는 상기 레지스터 회로의 상기 카운트 출력 경로에 커플링됨 ― ;
    제 1 선택가능한 입력 경로, 제 2 선택가능한 입력 경로, 멀티플렉서 출력 경로 및 멀티플렉서 선택기 입력 경로를 포함하는 멀티플렉서 회로 ― 상기 멀티플렉서 출력 경로는 상기 제 1 가산기 입력 경로에 커플링되고, 상기 제 1 선택가능한 입력 경로는 제 1 카운터 증분 신호에 커플링되고, 상기 제 2 선택가능한 입력 경로는 제 2 카운터 증분 신호에 커플링됨 ― ; 및
    클럭 선택 신호에 응답하여 빠른 클럭 또는 느린 클럭 중 하나에 상기 카운터 클럭 입력 경로를 커플링시키고, 상기 클럭 선택 신호에 응답하여 카운터 증분 선택 신호를 상기 멀티플렉서 선택기 입력 경로에 제공하도록 구성되는 글리치 방지 회로를 포함하고,
    상기 카운터 증분 선택 신호는 상기 느린 클럭과 동기화되는,
    카운터 장치.
  7. 제 6 항에 있어서,
    모바일 폰, 셋탑 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 디바이스, 컴퓨터, 핸드헬드 개인 통신 시스템(PCS) 유닛, 휴대용 데이터 유닛 및 고정 위치 데이터 유닛 중 적어도 하나에 통합되는,
    카운터 장치.
  8. 카운터 장치로서,
    제 1 신호 경로 상에서 빠른 클럭 신호를 수신하기 위한 수단;
    제 2 신호 경로 상에서 느린 클럭 신호를 수신하기 위한 수단;
    제 3 신호 경로 상에서 클럭 선택 신호를 수신하기 위한 수단 ― 상기 클럭 선택 신호는 빠른 클럭 모드 및 느린 클럭 모드 중 하나의 선택을 표시함 ― ;
    상기 클럭 선택 신호의 트랜지션들을 상기 느린 클럭 신호와 동기화하기 위한 수단;
    상기 빠른 클럭 모드를 표시하는 상기 클럭 선택 신호에 응답하여, 상기 빠른 클럭 신호의 각각의 기간 동안 제 1 카운터 증분만큼 카운터 출력을 증가시키기 위한 수단; 및
    상기 느린 클럭 모드를 표시하는 상기 클럭 선택 신호에 응답하여, 상기 느린 클럭 신호의 각각의 기간 동안 제 2 카운터 증분만큼 상기 카운터 출력을 증가시키기 위한 수단을 포함하고,
    상기 제 2 카운터 증분은 상기 느린 클럭 신호의 기간을 상기 빠른 클럭 신호의 기간으로 나눈 비를 포함하는,
    카운터 장치.
  9. 제 8 항에 있어서,
    상기 빠른 클럭 모드를 표시하는 것으로부터 상기 느린 클럭 모드를 표시하는 것으로의 클럭 선택 신호 트랜지셔닝에 응답하여, 상기 느린 클럭 신호의 다음 기간이 상기 제 2 신호 경로 상에서 수신된 이후까지 상기 카운터의 증가를 지연시키기 위한 수단;
    상기 트랜지셔닝 이후 상기 느린 클릭 신호의 제 1 기간 동안 상기 제 1 카운터 증분만큼 상기 카운터 출력을 증가시키기 위한 수단; 및
    상기 트랜지셔닝 이후 상기 느린 클럭 신호의 제 2 기간 동안 상기 제 2 카운터 증분만큼 상기 카운터를 증가시키기 위한 수단을 포함하는,
    카운터 장치.
  10. 제 9 항에 있어서,
    상기 빠른 클럭 모드를 표시하는 것으로부터 상기 느린 클럭 모드를 표시하는 것으로의 상기 클럭 선택 신호 트랜지셔닝에 응답하여, 다음의 빠른 클럭 신호 이전에 상기 카운터로부터 상기 빠른 클럭 신호를 게이트 오프하기 위한 수단을 더 포함하는,
    카운터 장치.
  11. 제 8 항에 있어서,
    상기 느린 클럭 모드를 표시하는 것으로부터 상기 빠른 클럭 모드를 표시하는 것으로의 상기 클럭 선택 신호 트랜지셔닝에 응답하여, 상기 트랜지셔닝 이후 상기 빠른 클럭 신호의 제 1 기간 동안 상기 제 2 카운터 증분만큼 상기 카운터 출력을 증가시키기 위한 수단; 및
    상기 트랜지셔닝 이후 상기 빠른 클럭 신호의 제 2 기간 동안 상기 제 1 카운터 증분만큼 상기 카운터를 증가시키기 위한 수단을 더 포함하는,
    카운터 장치.
  12. 제 8 항에 있어서,
    모바일 폰, 셋탑 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 디바이스, 컴퓨터, 핸드헬드 개인 통신 시스템(PCS) 유닛, 휴대용 데이터 유닛 및 고정 위치 데이터 유닛 중 적어도 하나에 통합되는,
    카운터 장치.
  13. 듀얼 모드 카운터의 카운터 출력을 생성하기 위한 방법으로서,
    제 1 신호 경로 상에서 빠른 클럭 신호를 수신하고;
    제 2 신호 경로 상에서 느린 클럭 신호를 수신하고;
    제 3 신호 경로 상에서 클럭 선택 신호를 수신하고 ― 상기 클럭 선택 신호는 빠른 클럭 모드 및 느린 클럭 모드 중 하나의 선택을 표시함 ― ;
    상기 클럭 선택 신호의 트랜지션들을 상기 느린 클럭 신호와 동기화하고;
    상기 빠른 클럭 모드를 표시하는 상기 클럭 선택 신호에 응답하여, 상기 빠른 클럭 신호의 각각의 기간 동안 제 1 카운터 증분만큼 상기 카운터 출력을 증가시키고; 그리고
    상기 느린 클럭 모드를 표시하는 상기 클럭 선택 신호에 응답하여, 상기 느린 클럭 신호의 각각의 기간 동안 제 2 카운터 증분만큼 상기 카운터 출력을 증가시키는 단계를 포함하고,
    상기 제 2 카운터 증분은 상기 느린 클럭 신호의 기간을 상기 빠른 클럭 신호의 기간으로 나눈 비를 포함하는,
    듀얼 모드 카운터의 카운터 출력을 생성하기 위한 방법.
  14. 제 13 항에 있어서,
    상기 빠른 클럭 모드를 표시하는 것으로부터 상기 느린 클럭 모드를 표시하는 것으로의 클럭 선택 신호 트랜지셔닝에 응답하여, 상기 느린 클럭 신호의 다음 기간이 상기 제 2 신호 경로 상에서 수신된 이후까지 상기 카운터의 증가를 지연시키고;
    상기 트랜지셔닝 이후 상기 느린 클릭 신호의 제 1 기간 동안 상기 제 1 카운터 증분만큼 상기 카운터 출력을 증가시키고; 그리고
    상기 트랜지셔닝 이후 상기 느린 클럭 신호의 제 2 기간 동안 상기 제 2 카운터 증분만큼 상기 카운터를 증가시키는 단계를 더 포함하는,
    듀얼 모드 카운터의 카운터 출력을 생성하기 위한 방법.
  15. 제 14 항에 있어서,
    상기 빠른 클럭 모드를 표시하는 것으로부터 상기 느린 클럭 모드를 표시하는 것으로의 상기 클럭 선택 신호 트랜지셔닝에 응답하여, 다음의 빠른 클럭 신호 이전에 상기 카운터로부터 상기 빠른 클럭 신호를 게이트 오프하는 단계를 더 포함하는,
    듀얼 모드 카운터의 카운터 출력을 생성하기 위한 방법.
  16. 제 13 항에 있어서,
    상기 느린 클럭 모드를 표시하는 것으로부터 상기 빠른 클럭 모드를 표시하는 것으로의 상기 클럭 선택 신호 트랜지셔닝에 응답하여, 상기 트랜지셔닝 이후 상기 빠른 클럭 신호의 제 1 기간 동안 상기 제 2 카운터 증분만큼 상기 카운터 출력을 증가시키고; 그리고
    상기 트랜지셔닝 이후 상기 빠른 클럭 신호의 제 2 기간 동안 상기 제 1 카운터 증분만큼 상기 카운터를 증가시키는 단계를 더 포함하는,
    듀얼 모드 카운터의 카운터 출력을 생성하기 위한 방법.
  17. 제 13 항에 있어서,
    모바일 폰, 셋탑 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 디바이스, 컴퓨터, 핸드헬드 개인 통신 시스템(PCS) 유닛, 휴대용 데이터 유닛 및 고정 위치 데이터 유닛 중 적어도 하나에 상기 듀얼 모드 카운터를 통합시키는 단계를 더 포함하는,
    듀얼 모드 카운터의 카운터 출력을 생성하기 위한 방법.
KR1020147003543A 2011-07-11 2012-07-11 멀티-클럭 실시간 카운터 KR101709604B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/179,852 US8447007B2 (en) 2011-07-11 2011-07-11 Multi-clock real-time counter
US13/179,852 2011-07-11
PCT/US2012/046314 WO2013009918A1 (en) 2011-07-11 2012-07-11 Multi-clock real-time counter

Publications (2)

Publication Number Publication Date
KR20140040852A true KR20140040852A (ko) 2014-04-03
KR101709604B1 KR101709604B1 (ko) 2017-02-23

Family

ID=46679280

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147003543A KR101709604B1 (ko) 2011-07-11 2012-07-11 멀티-클럭 실시간 카운터

Country Status (7)

Country Link
US (1) US8447007B2 (ko)
EP (1) EP2732552B1 (ko)
JP (1) JP5734518B2 (ko)
KR (1) KR101709604B1 (ko)
CN (1) CN103733520B (ko)
TW (1) TW201322631A (ko)
WO (1) WO2013009918A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI505145B (zh) * 2014-04-18 2015-10-21 Waltop Int Corp 計頻電路及其方法
JP6511224B2 (ja) 2014-04-23 2019-05-15 日立オートモティブシステムズ株式会社 電源装置
CN105617649A (zh) * 2014-11-04 2016-06-01 富泰华工业（深圳）有限公司 压力释放装置
EP3237989A4 (en) * 2014-12-27 2018-07-11 Intel Corporation Technologies for synchronized sampling of counters based on a global clock
CN105743464B (zh) * 2016-01-21 2018-09-07 深圳市紫光同创电子有限公司 时钟转换方法、装置、电路及集成电路
US20190196563A1 (en) * 2017-12-22 2019-06-27 Mediatek Inc. Cost-Effective Clock Structure For Digital Systems And Methods Thereof
CN110875730A (zh) 2018-08-29 2020-03-10 三星电子株式会社 单电感多输出转换器及单电感多输出转换器的控制方法
US11895588B2 (en) * 2020-08-05 2024-02-06 Analog Devices, Inc. Timing precision maintenance with reduced power during system sleep
US11320855B1 (en) 2020-12-23 2022-05-03 Qualcomm Incorporated Debug trace time stamp correlation between components
FR3124867A1 (fr) * 2021-06-30 2023-01-06 STMicroelectronics (Grand Ouest) SAS Procédé de communication d’une base de temps de référence dans un microcontrôleur, et circuit intégré de microcontrôleur correspondant.
CN115565577A (zh) * 2021-07-02 2023-01-03 长鑫存储技术有限公司 一种信号生成电路、方法及半导体存储器
CN115565576A (zh) 2021-07-02 2023-01-03 长鑫存储技术有限公司 一种信号生成电路、方法及半导体存储器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5550489A (en) * 1995-09-29 1996-08-27 Quantum Corporation Secondary clock source for low power, fast response clocking
EP0865159A1 (en) * 1997-03-11 1998-09-16 Lucent Technologies Inc. Low power, high accuracy clock circuit and method for integrated circuits
US20050097228A1 (en) * 2002-11-12 2005-05-05 Arm Limited Data processing system performance counter

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2211039B (en) * 1987-10-10 1991-10-23 Stc Plc Digital frequency converter
US4855616A (en) * 1987-12-22 1989-08-08 Amdahl Corporation Apparatus for synchronously switching frequency source
US6563349B2 (en) * 2001-06-27 2003-05-13 Texas Instruments Incorporated Multiplexor generating a glitch free output when selecting from multiple clock signals
US6548997B1 (en) * 2001-08-03 2003-04-15 Texas Instruments Incorporated Mechanism for measurement of time duration between asynchronous events
US6809556B1 (en) 2003-09-04 2004-10-26 Texas Instruments Incorporated Self-compensating glitch free clock switch
US6967510B2 (en) 2003-10-16 2005-11-22 International Business Machines Corporation Time-base implementation for correcting accumulative error with chip frequency scaling
US7164296B2 (en) * 2004-09-21 2007-01-16 Micrel, Inc. Runt-pulse-eliminating multiplexer circuit
US7529531B2 (en) 2005-11-09 2009-05-05 Qualcomm, Incorporated Apparatus and methods for estimating a sleep clock frequency
US7809972B2 (en) 2007-03-30 2010-10-05 Arm Limited Data processing apparatus and method for translating a signal between a first clock domain and a second clock domain
TWI407696B (zh) 2008-06-05 2013-09-01 Realtek Semiconductor Corp 非同步乒乓計數器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5550489A (en) * 1995-09-29 1996-08-27 Quantum Corporation Secondary clock source for low power, fast response clocking
EP0865159A1 (en) * 1997-03-11 1998-09-16 Lucent Technologies Inc. Low power, high accuracy clock circuit and method for integrated circuits
US20050097228A1 (en) * 2002-11-12 2005-05-05 Arm Limited Data processing system performance counter

Also Published As

Publication number Publication date
US8447007B2 (en) 2013-05-21
US20130015893A1 (en) 2013-01-17
EP2732552B1 (en) 2018-11-07
JP5734518B2 (ja) 2015-06-17
EP2732552A1 (en) 2014-05-21
KR101709604B1 (ko) 2017-02-23
CN103733520A (zh) 2014-04-16
CN103733520B (zh) 2016-04-06
TW201322631A (zh) 2013-06-01
JP2014525182A (ja) 2014-09-25
WO2013009918A1 (en) 2013-01-17

Similar Documents

Publication Publication Date Title
KR101709604B1 (ko) 멀티-클럭 실시간 카운터
US6914460B1 (en) Counter-based clock doubler circuits and methods
CN100527045C (zh) 为低功率设计的动态时钟系统与方法
Kessels et al. Designing asynchronous standby circuits for a low-power pager
US7583106B2 (en) Clock circuitry
JP4843480B2 (ja) マイクロプロセッサの動作周波数をスケーリングするカウンタを提供するシステム、装置、および方法
US8558589B2 (en) Fully digital method for generating sub clock division and clock waves
CN103684375B (zh) 一种时钟分频切换电路及时钟芯片
WO2017197946A1 (zh) 一种基于pvtm的宽电压时钟拉伸电路
US6959066B2 (en) Device for programmable frequency divider
JP2011159873A (ja) 半導体集積回路及びそれを備えた電圧制御装置
TW200627809A (en) Digital frequency/phase recovery circuit
US7659786B2 (en) Ring oscillator
WO2008008297A2 (en) Glitch-free clock switcher
KR20140137276A (ko) 지연선 기반 시간-디지털 변환기
CN107547082B (zh) 用于数字系统中时钟合成器的1-16和1.5-7.5分频器
Rahimian et al. A high-throughput, metastability-free GALS channel based on pausible clock method
CN108763783B (zh) 一种基于lfsr的高频率低开销的奇数分频电路
Knittel et al. EraΣer: A Compact FPGA-TDC Design
US20210278461A1 (en) Digital circuit monitoring device
Alonso et al. A novel direct digital frequency synthesizer employing complementary dual-phase latch-based architecture
Saad et al. An enhanced variable phase accumulator with minimal hardware complexity dedicated to ADPLL applications
JP2011040934A (ja) 分周回路
Li et al. A 4/5 or 8/9 High-Speed Wide Band Programmable Prescaler
Tung et al. A high-resolution and glitch-free all-digital variable length ring oscillator design on an FPGA

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant