TW201316485A - 半導體封裝件及其製法 - Google Patents

半導體封裝件及其製法 Download PDF

Info

Publication number
TW201316485A
TW201316485A TW100136242A TW100136242A TW201316485A TW 201316485 A TW201316485 A TW 201316485A TW 100136242 A TW100136242 A TW 100136242A TW 100136242 A TW100136242 A TW 100136242A TW 201316485 A TW201316485 A TW 201316485A
Authority
TW
Taiwan
Prior art keywords
interposer
semiconductor package
electronic component
substrate
carrier
Prior art date
Application number
TW100136242A
Other languages
English (en)
Other versions
TWI555165B (zh
Inventor
高迺澔
陳俊龍
李信宏
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW100136242A priority Critical patent/TWI555165B/zh
Publication of TW201316485A publication Critical patent/TW201316485A/zh
Application granted granted Critical
Publication of TWI555165B publication Critical patent/TWI555165B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一種半導體封裝件，係包括：基板、設於該基板上之中介層、設於該中介層上之第一電子元件、設於該第一電子元件上之承載件、形成於該承載件與該中介層之間的第一底膠、以及形成於該中介層與該基板之間的第二底膠。藉由承載件之設計，以克服因基板與中介層之熱膨脹係數無法相配合而使整體結構發生翹曲之問題。本發明復提供該半導體封裝件之製法。

Description

半導體封裝件及其製法
本發明係有關一種半導體封裝件，尤指一種立體堆疊晶片(3D IC)之半導體封裝件。
隨著電子產業的蓬勃發展，電子產品在型態上趨於輕薄短小，在功能上則逐漸邁入高性能、高功能、高速度化的研發方向。為了符合多功能之需求，電子產品中之電子元件越來越多，且亦必須符合微小化之需求，遂發展出立體堆疊晶片(3D IC)之技術。
所述之3D IC係將複數晶片垂直整合於三維空間，以達到微小化之目的。其與一般二維平面整合之差異在於，3D IC係利用上下導通結構，以令晶片之間的線路長度大幅縮短，因而提升晶片效能。
請參閱第1A圖，係為習知半導體封裝件1之示意圖。如第1A圖所示，該半導體封裝件1係包括：一基板14、覆晶結合於該基板14上之一中介層12、覆晶結合於該中介層12上之複數半導體晶片11、形成於該半導體晶片11與該中介層12之間之第一底膠13、以及形成於該中介層12與該基板14之間之第二底膠15。
然而，習知半導體封裝件1中，該基板14之材質一般為高分子聚合物，而該中介層12之材質為矽或玻璃，故該基板14與該中介層12之熱膨脹係數(Coefficient of thermal expansion,CTE)往往無法相配合，導致該覆晶製程用之銲錫凸塊120具有不沾錫(non-wetting)、及整體結構易發生翹曲(warpage)之缺失。
第2010/0213600號美國專利亦揭示一種半導體封裝件1’，如第1B圖所示，該半導體封裝件1’包括：覆晶結合於一基板14’上之一中介層12’、覆晶結合於該中介層12’上之複數半導體晶片11’、結合於該些半導體晶片11’上之散熱結構10、形成於該半導體晶片11’與該中介層12’之間之第一底膠13、以及形成於該中介層12’與該基板14’之間之第二底膠15。其中，該基板14’上具有支撐結構140以連接該散熱結構10，且該中介層12’下側設置複數半導體元件16，而該基板14’復具有開口142，以對應容置該些半導體元件16。
惟，習知半導體封裝件1’中，藉由該散熱結構10與支撐結構140之設計，雖可降低整體結構發生翹曲之風險，但因該基板14’具有開口142，使該基板14’之應力向開口142集中，導致整體結構易從開口142上方斷裂。
因此，如何克服習知技術之種種問題，實為一重要課題。
為克服習知技術之種種問題，本發明係提供一種半導體封裝件，係包括：基板、設於該基板上之中介層、設於該中介層上之第一電子元件、結合於該第一電子元件上之承載件、形成於該承載件與該中介層之間之第一底膠、以及形成於該中介層與該基板之間之第二底膠。
本發明復提供一種半導體封裝件之製法，係包括：於一承載件上結合第一電子元件；再將一具有相對之第一表面及第二表面之中介層，藉其第一表面以結合於該第一電子元件上，並形成第一底膠於該承載件與該中介層之第一表面之間；形成導電元件於該中介層之第二表面上；藉由該導電元件將該中介層接置於基板上；以及形成第二底膠於該中介層之第二表面與該基板之間以包覆該導電元件。
前述之半導體封裝件及其製法，該中介層可為矽穿孔基板或玻璃穿孔基板，且該中介層之第二表面上可設置第二電子元件，使該第二底膠包覆該第二電子元件。又該基板可具有散熱墊，以結合該第二電子元件。
前述之半導體封裝件及其製法，該第一電子元件係為主動元件、被動元件、記憶體、積體被動元件、射頻模組、微機電元件或封裝結構，且該第二電子元件係為主動元件、被動元件、微機電元件或封裝結構。
前述之半導體封裝件及其製法，該承載件可為散熱結構，使該第一電子元件可藉由散熱膠或導熱介面材料黏著該散熱結構。又該承載件可具有一擋堤，以控制該第一底膠之範圍。
另外，前述之半導體封裝件及其製法，該第一底膠之側面可由該承載件向該中介層之第一表面漸縮。
由上可知，本發明之半導體封裝件及其製法中，藉由該承載件之設計，以克服該基板與該中介層之熱膨脹係數(CTE)無法相配合所導致之凸塊不沾錫(non-wetting)之缺失，且可避免整體結構發生翹曲。
再者，相較於習知技術之基板開口，本發明之基板於對應該中介層之第二表面之處並無開口，故該基板之應力平均分散，因而整體結構不會斷裂。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“下”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
請參閱第2A至2C圖，係為本發明之一種半導體封裝件2之製法。
如第2A圖所示，提供一承載件20，再以黏著材200將複數第一電子元件21結合於該承載件20上，並於該第一電子元件21上具有複數導電元件210，該導電元件210可為導電凸塊，如：錫鉛凸塊、無鉛凸塊、導電銅柱，或其他具有相同功效之物質。
於本實施例中，該承載件20可為散熱板，且該黏著材200係為散熱膠或導熱介面材料(thermal interface materials,TIM)，該黏著材具有良好之導熱效果，可將第一電子元件21所產生之熱能經由該導熱材料傳導至該承載件20，再經由承載件逸散至周圍環境中。
再者，該第一電子元件21可為主動元件、被動元件、記憶體(memory)、積體被動元件(Integrated Passive Device,IPD)、射頻(radio frequency,RF)模組、微機電(Micro Electro Mechanical Systems,MEMS)元件或封裝結構。
又，該承載件20上復設有擋堤201。
如第2B圖所示，提供一具有相對之第一表面22a及第二表面22b之中介層22，且將該中介層22之第一表面22a結合於該第一電子元件21之導電元件210上。於另一實施態樣中，該第一電子元件21亦可透過一膠膜(圖未示)連接該中介層22，該膠膜可為異方性導電膠(Anisotropic Conductive Film,ACF)或環氧樹脂薄膜(epoxy film)。
接著，形成第一底膠23於該承載件20與該中介層22之第一表面22a之間，以包覆該些銲球導電元件210、第一電子元件21及其側表面21c。再形成複數導電元件220於該中介層22之第二表面22b上。
於本實施例中，該導電元件220可為銲球、銲針或其他具有相同功效之物質。於其他實施例，該第一電子元件21經由異方性導電膠(ACF)電性連接至該中介層22，該第一底膠23僅包覆部份該中介層22、該第一電子元件21之側表面21c，而未包覆第一電子元件21之上、下表面。
再者，該中介層22係為矽穿孔基板或玻璃穿孔基板，即業界俗稱矽穿孔中介層(through silicon interposer,TSI)，其上具有複數個導通孔(through silicon via)及重佈線路層(redistribution layer)；於其他實施例中，該中介層22亦可為有功能之晶片，並可將不同功能之晶片整合在同一封裝體中。
又，該承載件20之擋堤201係用以控制該第一底膠23之範圍，且該第一底膠23之側面係由該承載件20向該中介層22之第一表面22a漸縮。
如第2C圖所示，將該中介層22之導電元件220接置於一基板24之上表面24a上。於本實施例中，該基板24上具有支撐結構240，以接置該中介層22，又該基板24於對應該中介層22之第二表面22b之處並無開口。
接著，形成第二底膠25於該中介層22之第二表面22b與該基板24上表面24a之間，以包覆該些導電元件220。
於本實施例中，該基板24係為一般線路板，其材質可為陶瓷、玻纖等業界所熟知之材質，故不再贅述。另外，該支撐結構240可為黏置於該基板24與承載件20之間的一環狀體或複數柱狀體，且該基板24之下表面24b可植設複數導電元件(如針腳(pin)、銲球等)241以接置如電路板之電子裝置(圖未示)。
請參閱第3及4圖，係為本發明其他態樣之半導體封裝件3,4示意圖。如第3及4圖所示，於該中介層22之第二表面22b上可設置第二電子元件26,27，且該第二底膠25包覆該第二電子元件26,27。
所述之第二電子元件26,27係為主動元件(如第3圖所示)、被動元件(如第4圖所示)或封裝結構(如第3圖所示)、微機電元件。
所述之第中介層22係例如：電晶體、二極體、電容、電感、電阻、濾波器、具重佈線路(Redistribution Layer,RDL)之晶片、具特定功能之晶片，如圖形處理器(Graphics Processing Unit,GPU)、中央處理器(Central Processing Unit,CPU)、微控制器(Micro Controller Unit,MCU)及積體被動元件(Integrated Passive Devices,IPDs)等。
另外，如第3圖所示，該基板24之上表面24a上復具有散熱墊242，以藉由黏著材260結合該第二電子元件26。其中，該散熱墊242之表面上可鍍有鎳鈀金(Ni/Pd/Au)層(圖略)，且該黏著材260係為散熱膠、導熱介面材料(TIM)或散熱膜。
本發明半導體封裝件2,3,4之製法中，藉由該承載件20與擋堤201之設計，以克服該基板24與該中介層22之熱膨脹係數(CTE)無法相配合所導致之導電元件220不沾錫(non-wetting)之缺失，且可避免整體結構發生翹曲。
再者，本發明之基板24於對應該中介層22之第二表面22b之處並無開口，故該基板24之應力平均分散，因而整體結構不會斷裂。
又，本發明之第一底膠23係形成於該承載件20與該中介層22之第一表面22a之間，以包覆該些第一電子元件21之側表面21c，故相較於習知技術之未包覆半導體晶片側表面之製法，本發明之第一電子元件21之固著力增加，因而提高整體結構之可靠度。
本發明復提供一種半導體封裝件2,3,4，係包括：一基板24、設於該基板24上之一中介層22、設於該中介層22上之複數第一電子元件21、結合於該些第一電子元件21上之一承載件20、形成於該承載件20與該中介層22之間之第一底膠23、以及形成於該中介層22與該基板24之間之第二底膠25。
所述之中介層22係為矽穿孔基板或玻璃穿孔基板且具有相對之第一表面22a及第二表面22b，又該第二表面22b上具有複數導電元件220，以藉該導電元件220將該中介層22接置於該基板24上，並且該基板24於對應該中介層22之第二表面22b之處並無開口。
所述之第一電子元件21係藉由覆晶方式結合於該中介層22之第一表面22a上，且藉由黏著材200黏接該承載件20。
所述之承載件20係為散熱結構，復具有一擋堤201，以控制該第一底膠23之範圍。
所述之第一底膠23係形成於該承載件20與該中介層22之第一表面22a之間，以包覆該第一電子元件21及其側表面21c。
所述之第二底膠25係形成於該中介層22之第二表面22b與該基板24之間，以包覆該些導電元件220。
於另一實施例中，該中介層22之第二表面22b上復設置第二電子元件26,27，且該第二底膠25包覆該第二電子元件26,27。其中，該第二電子元件26,27係為主動元件、被動元件、微機電元件或封裝結構，而該基板24復具有散熱墊242，以結合該第二電子元件26,27。
綜上所述，本發明半導體封裝件及其製法，係藉由該承載件與擋堤之設計，以避免凸塊不沾錫及整體結構發生翹曲之缺失。
再者，本發明之基板於對應該中介層之處並無開口，故該基板之應力平均分散，因而整體結構不會斷裂。
又，本發明之第一底膠係形成於該承載件與該中介層之間，以包覆該些半導體晶片之側表面，而增加半導體晶片之固著力，因而提高整體結構之可靠度。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
1,1’,2,3,4．．．半導體封裝件
10．．．散熱結構
11,11’．．．半導體晶片
12,12’,22．．．中介層
120．．．銲錫凸塊
13,23．．．第一底膠
14,14’,24．．．基板
140,240．．．支撐結構
142．．．開口
15,25．．．第二底膠
16．．．半導體元件
20．．．承載件
200,260．．．黏著材
201．．．擋堤
21．．．第一電子元件
21c．．．側表面
210,220,241．．．導電元件
22a．．．第一表面
22b．．．第二表面
24a．．．上表面
24b．．．下表面
242．．．散熱墊
26,27．．．第二電子元件
第1A及1B圖係為習知半導體封裝件之製法之剖面示意圖；
第2A至2C圖係為本發明半導體封裝件之製法之一實施例之剖面示意圖；以及
第3及4圖係為本發明半導體封裝件之其他實施例之剖面示意圖。
2．．．半導體封裝件
20．．．承載件
201．．．擋堤
21．．．第一電子元件
21c．．．側表面
22．．．中介層
22a．．．第一表面
22b．．．第二表面
220,241．．．導電元件
23．．．第一底膠
24．．．基板
24a．．．上表面
24b．．．下表面
240．．．支撐結構
25．．．第二底膠

Claims (16)

  1. 一種半導體封裝件，係包括：基板；中介層，係具有相對之第一表面及第二表面，且該第二表面上具有導電元件連接至該基板；第一電子元件，係設置於該中介層之第一表面上；承載件，係結合於該第一電子元件上，使該第一電子元件位於該承載件與該中介層之第一表面之間；第一底膠，係形成於該承載件與該中介層之第一表面之間，以包覆該第一電子元件及其側表面；以及第二底膠，係形成於該中介層之第二表面與該基板之間，以包覆該導電元件。
  2. 如申請專利範圍第1項所述之半導體封裝件，其中，該中介層係為矽穿孔基板或玻璃穿孔基板。
  3. 如申請專利範圍第1項所述之半導體封裝件，其中，該承載件係為散熱結構。
  4. 如申請專利範圍第3項所述之半導體封裝件，其中，該第一電子元件係藉由散熱膠或導熱介面材料黏著該散熱結構。
  5. 如申請專利範圍第1項所述之半導體封裝件，其中，該第一底膠之側面係由該承載件向該中介層之第一表面漸縮。
  6. 如申請專利範圍第1項所述之半導體封裝件，其中，該承載件上更設有擋堤，以控制該第一底膠之範圍。
  7. 如申請專利範圍第1項所述之半導體封裝件，其中，該中介層之第二表面上復設置第二電子元件，且該第二底膠包覆該第二電子元件。
  8. 如申請專利範圍第7項所述之半導體封裝件，其中，該第二電子元件係為主動元件、被動元件、微機電元件或封裝結構。
  9. 如申請專利範圍第7項所述之半導體封裝件，其中，該基板復具有散熱墊，以結合該第二電子元件。
  10. 如申請專利範圍第1項所述之半導體封裝件，其中，該第一電子元件係為主動元件、被動元件、記憶體、積體被動元件、射頻模組、微機電元件或封裝結構。
  11. 一種半導體封裝件之製法，係包括：於一承載件上結合第一電子元件；將一具有相對之第一表面及第二表面之中介層，藉其第一表面以結合於該第一電子元件上，使該第一電子元件位於該承載件與該中介層之第一表面之間；形成第一底膠於該承載件與該中介層之第一表面之間，以包覆該第一電子元件及其側表面；形成導電元件於該中介層之第二表面上；藉由該導電元件將該中介層接置於基板上；以及形成第二底膠於該中介層之第二表面與該基板之間以包覆該導電元件。
  12. 如申請專利範圍第11項所述之半導體封裝件之製法，其中，該中介層係為矽穿孔基板或玻璃穿孔基板。
  13. 如申請專利範圍第11項所述之半導體封裝件之製法，其中，該承載件係為散熱結構。
  14. 如申請專利範圍第11項所述之半導體封裝件之製法，其中，該承載件上更設有擋堤，以控制該第一底膠之範圍。
  15. 如申請專利範圍第11項所述之半導體封裝件之製法，其中，該第一電子元件係藉由散熱膠或導熱介面材料黏著該承載件。
  16. 如申請專利範圍第11項所述之半導體封裝件之製法，其中，該中介層之第二表面上復設有第二電子元件，且該第二底膠包覆該第二電子元件。
TW100136242A 2011-10-06 2011-10-06 半導體封裝件及其製法 TWI555165B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100136242A TWI555165B (zh) 2011-10-06 2011-10-06 半導體封裝件及其製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100136242A TWI555165B (zh) 2011-10-06 2011-10-06 半導體封裝件及其製法

Publications (2)

Publication Number Publication Date
TW201316485A true TW201316485A (zh) 2013-04-16
TWI555165B TWI555165B (zh) 2016-10-21

Family

ID=48803130

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100136242A TWI555165B (zh) 2011-10-06 2011-10-06 半導體封裝件及其製法

Country Status (1)

Country Link
TW (1) TWI555165B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI733049B (zh) * 2018-06-07 2021-07-11 力成科技股份有限公司 半導體封裝及其製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7838975B2 (en) * 2008-05-27 2010-11-23 Mediatek Inc. Flip-chip package with fan-out WLCSP
US8008121B2 (en) * 2009-11-04 2011-08-30 Stats Chippac, Ltd. Semiconductor package and method of mounting semiconductor die to opposite sides of TSV substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI733049B (zh) * 2018-06-07 2021-07-11 力成科技股份有限公司 半導體封裝及其製造方法

Also Published As

Publication number Publication date
TWI555165B (zh) 2016-10-21

Similar Documents

Publication Publication Date Title
TWI642156B (zh) 採用成型中介層的晶圓級封裝
TWI735551B (zh) 半導體結構及其製造方法
US8604603B2 (en) Apparatus having thermal-enhanced and cost-effective 3D IC integration structure with through silicon via interposers
TWI631676B (zh) 電子封裝件及其製法
TWI523174B (zh) 覆晶、面上及面下之打線接合結合封裝件
US8526186B2 (en) Electronic assembly including die on substrate with heat spreader having an open window on the die
TW201826485A (zh) 積體電路裝置及組裝其之方法
JP2014512688A (ja) フリップチップ、フェイスアップおよびフェイスダウンセンターボンドメモリワイヤボンドアセンブリ
TW201903992A (zh) 封裝結構及其製造方法
TWI628775B (zh) 半導體封裝、半導體設備及半導體封裝的製造方法
TW202117968A (zh) 半導體器件、包含所述半導體器件的電子器件以及其製造方法
TWI620296B (zh) 電子封裝件及其製法
US20220352121A1 (en) Semiconductor package having passive support wafer
TWI691025B (zh) 電子封裝件及其製法與承載結構
TWI826339B (zh) 2.5d封裝結構及製備方法
CN112447635B (zh) 电子封装件
TWI828205B (zh) 半導體裝置封裝體及其形成方法
TWI555165B (zh) 半導體封裝件及其製法
TW202105639A (zh) 電子封裝件
TWI647805B (zh) 電子封裝件及其製法
TW202021068A (zh) 電子封裝件及其製法與散熱件
TWI771874B (zh) 封裝及製造封裝的方法
TW201826414A (zh) 電子封裝件之製法
CN115700906A (zh) 电子封装件及其制法
TW201810458A (zh) 封裝基板及其製法