TW201314917A - 橫向高電壓裝置及其製造方法 - Google Patents

橫向高電壓裝置及其製造方法 Download PDF

Info

Publication number
TW201314917A
TW201314917A TW101129376A TW101129376A TW201314917A TW 201314917 A TW201314917 A TW 201314917A TW 101129376 A TW101129376 A TW 101129376A TW 101129376 A TW101129376 A TW 101129376A TW 201314917 A TW201314917 A TW 201314917A
Authority
TW
Taiwan
Prior art keywords
region
conductivity type
well region
gate
well
Prior art date
Application number
TW101129376A
Other languages
English (en)
Other versions
TWI485860B (zh
Inventor
Donald Disney
Ognjen Milic
Original Assignee
Monolithic Power Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Monolithic Power Systems Inc filed Critical Monolithic Power Systems Inc
Publication of TW201314917A publication Critical patent/TW201314917A/zh
Application granted granted Critical
Publication of TWI485860B publication Critical patent/TWI485860B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

提出了一種橫向高電壓電晶體及其製造方法。根據本發明實施例的橫向高電壓電晶體包括利用其閘極區和第一掩埋層分別作為“頂部閘極”和“底部閘極”的JFET，當施加於汲極區上的電壓超過了JFET的嵌位電壓時，所述JFET嵌位以保護橫向高電壓電晶體不被擊穿。從而使橫向高電壓電晶體可以在不必犧牲其擊穿電壓的情況下仍可能獲得較低的導通電阻。另外橫向高電壓電晶體還可以包括第二掩埋層，用以將源極區與基板隔離，從而允許源極區承擔比基板電壓更高的電壓，以滿足一些應用情況的需求。

Description

橫向高電壓裝置及其製造方法 相關引用
本發明主張於2011年8月17日在美國提出申請的第13/212,097號專利申請案的優先權和權益，並且在此包含了該申請案的全部內容。
本發明的實施例係有關半導體裝置，尤其有關橫向高電壓電晶體。
橫向高電壓電晶體正在被廣泛應用於各種工業電子設備及消費電子設備的集成高電壓電源管理電路中。在這些高電壓電源管理電路中，橫向電晶體通常回應於控制信號而被導通或關斷，從而將供電電壓轉換為適合驅動例如工業電子設備及消費電子設備的輸出電壓。大多數高電壓電源管理電路所接收到的供電電壓可能比較高，例如高到1000 V，因此，應用於這些高電壓電源管理電路中的橫向高電壓電晶體應該既具有較高的擊穿電壓(breakdown voltage)又具有較低的導通電阻(on-resistance)，以提高電源管理電路的操作穩定性及操作效率。
大部分現有的橫向電晶體包括源極區和本體區，它們通常被連接在一起以減弱寄生雙極型電晶體的影響，從而保證該橫向電晶體具有良好的穩定性或安全操作區域 (Safe-Operation-Area)。然而，本體區通常與基板相連接，因而導致源極區與基板共用相同的電壓。但是，在很多電源管理應用中，希望提供一種橫向高電壓電晶體，其源極區可以承受比基板電壓更高的電壓，同時，該高電壓電晶體還要具有良好的耐高電壓能力(例如：需要其具有較高的擊穿電壓)和良好的載流能力(例如：需要其具有較低的導通電阻)。
一種允許源極區比基板能夠承受更高電壓的方法是將源極區和本體區分開(亦即，不再將它們連接在一起)，使得本體區仍然與基板相連接，而源極區則可以承受一個“浮動”到高於基板電壓之上的電壓。但是，在這種情況下，源極區可以承受的最大電壓受到限制而不會高於源極區與本體區之間的擊穿電壓，通常大約僅為10 V。這種方法的另一個缺點是：由於源極區到本體區距離的增大會使寄生雙極型電晶體的基極區電阻增大，從而導致安全操作區域減小。
針對現有技術中的一個或多個問題，本發明的實施例提供一種橫向高電壓電晶體及其製造方法。
在本發明的一個態樣，提出了一種橫向高電壓電晶體，包括：半導體層，具有第一導電類型；源極區，具有與所述第一導電類型相反的第二導電類型，該源極區係形成於所述半導體層中；汲極區，具有所述第二導電類型， 該汲極區係形成於所述半導體層中並與所述源極區相分離；第一隔離層，係形成在位於所述源極區與汲極區之間的所述半導體層上；第一井區，具有所述的第二導電類型，該第一井區係形成於所述汲極區的週邊，向所述源極區延伸，但與所述源極區相分離；第二井區，係形成於所述源極區的週邊，並具有所述的第一導電類型；閘極區，係形成在位於所述第二井區和第一井區之與該第二井區鄰近的部分井之上的所述第一隔離層上；以及第一掩埋層，係形成於鄰近所述源極區一側之所述第一井區的下方，具有所述的第一導電類型。
根據本發明的實施例，當施加在所述汲極區上的電壓係高於一個嵌位電壓時，所述第一井區之位於所述閘極區與所述第一掩埋層之間的部分被該閘極區和該第一掩埋層所充分耗盡。
根據本發明的實施例，所述嵌位電壓係低於所述第一井區與第二井區之間的接面擊穿電壓。
根據本發明的實施例，所述橫向高電壓電晶體可以進一步包括第二掩埋層，該第二掩埋層係形成於所述第二井區的下方，具有所述的第二導電類型，並且與所述的第一井區相耦接。
根據本發明的實施例，所述第一井區和所述第二掩埋層將所述第二井區與所述半導體層相隔離。
根據本發明的實施例，當施加在所述汲極區上的電壓係高於一個嵌位電壓時，所述第一井區之位於所述閘極區 與所述第一掩埋層之間的部分被該閘極區和該第一掩埋層所充分耗盡，並且所述嵌位電壓係低於所述第二井區與第二掩埋層之間的接面擊穿電壓。
根據本發明的實施例，所述閘極區橫向擴展以遮蓋所述第一掩埋層的大部分或全部。
根據本發明的實施例，所述橫向高電壓電晶體可以進一步包括本體接觸區，其具有所述的第一導電類型，鄰近所述源極區而被形成於所述第二井區中。
根據本發明的實施例，所述第一井區可以包括多個具有第二導電類型的摻雜區，其中，每一個摻雜區的摻雜濃度係與其餘摻雜區的摻雜濃度不同。
根據本發明的實施例，所述橫向高電壓電晶體可以進一步包括厚介電層，其覆蓋所述第一井區的一部分，並且將所述汲極區橫向地與所述閘極區及源極區相隔離，其中，所述閘極區的一部分延伸至所述厚介電層之上位於所述第一掩埋層上方的部分。
根據本發明的實施例，所述橫向高電壓電晶體可以進一步包括螺旋阻性場板，係形成在位於所述汲極區與閘極區之間的所述第一隔離層上，該螺旋阻性場板具有第一端和第二端，其中，第一端耦接所述源極區，第二端耦接所述汲極區。根據本發明的實施例，所述螺旋阻性場板的第一端還可以耦接所述閘極區，作為其耦接到所述源極區的替代實現。
在本發明的另一態樣，提出了一種橫向高電壓電晶體 的製造方法，包括：提供具有第一導電類型的半導體層的步驟；在所述半導體層中形成具有所述第一導電類型的第一掩埋層的步驟；在所述半導體層中形成具有第二導電類型的第一井區的步驟，其中，所述第二導電類型與所述第一導電類型相反，所述第一井區的底部在靠近所述第一井區的邊緣一側與所述第一掩埋層相接觸；在所述半導體層中形成具有所述第一導電類型的第二井區的步驟，其中，所述第二井區的一側鄰近所述第一井區的靠近第一掩埋層的一側；在所述第一井區中形成具有所述第二導電類型的汲極區的步驟；在所述第二井區中形成具有所述第二導電類型的源極區的步驟；在位於所述源極區與汲極區之間的所述半導體層上形成第一隔離層的步驟；以及在所述第二井區和與該第二井區相鄰的部分第一井區之上形成閘極區的步驟。
根據本發明的實施例，所述形成橫向高電壓電晶體的方法可以進一步包括：在所述半導體層中鄰近所述第一掩埋層而形成第二掩埋層的步驟，其中，所述第二掩埋層具有所述的第二導電類型，並且係形成於所述第二井區的下方，與所述第一井區相耦接。
根據本發明的實施例，在所述半導體層中形成具有第二導電類型的第一井區的步驟可以包括形成多個具有第二導電類型的摻雜區的步驟，其中，每個摻雜區可以具有與其餘摻雜區不同的摻雜濃度。
根據本發明的實施例，所述形成橫向高電壓電晶體的 方法可以進一步包括：在所述源極區附近形成具有第一導電類型的體接觸區的步驟，其中所述體接觸區與所述源極區耦接。
根據本發明的實施例，所述形成橫向高電壓電晶體的方法可以進一步包括：在位於所述汲極區與閘極區之間的所述第一隔離層上形成螺旋阻性場板的步驟，其中，所述螺旋阻性場板包括第一端和第二端，其第一端耦接所述源極區，其第二端耦接所述汲極區。根據本發明的實施例，所述螺旋阻性場板的第一端還可以耦接所述閘極區，作為其耦接到所述源極區的替代實現。
根據本發明的實施例，所述形成橫向高電壓電晶體的方法可以進一步包括：在所述第一井區的一部分上形成厚介電層的步驟，其中所述厚介電層橫向地將汲極區與閘極區及源極區隔離，並且所述閘極區的一部分延伸至所述厚介電層上。在這種情況下，仍可以進一步包括形成螺旋阻性場板的步驟，此時，所述螺旋阻性場板係形成於所述汲極區與閘極區之間的所述厚介電層上(而不再是第一隔離層上)。
利用上述方案，根據本發明實施例的橫向高電壓電晶體可以在不必犧牲其擊穿電壓的情況下獲得較低的導通電阻。根據本發明實施例的橫向高電壓電晶體還可以允許其源極區承受一個比基板電壓更高的電壓，同時仍具有很好的穩定性，並能提供良好的安全操作區域以滿足一些應用情況的需求。
下面將詳細說明本發明的一些實施例。在接下來的說明中，一些具體的細節，例如實施例中的具體電路結構和這些電路元件的具體參數，都被用來對本發明的實施例提供更好的理解。本技術領域的技術人員可以理解，即使在缺少一些細節或者其他方法、元件、材料等結合的情況下，本發明的實施例也可以被實現。
在本發明的說明書及申請專利範圍中，若採用了諸如“左、右、內、外、前、後、上、下、頂、之上、底、之下”等一類的詞，均只是為了便於描述，而不表示元件/結構的必然或永久的相對位置。本領域的技術人員應該理解這類詞在合適的情況下是可以互換的，例如，以使得本發明的實施例可以在不同於本說明書描繪的方向下仍可以運作。此外，“耦接”一詞意味著以直接或者間接的電氣的或者非電氣的方式連接。“一個/這個/那個”並不用於特指單數，而可能涵蓋複數形式。“在……內”可能涵蓋“在……內/上”。“在一個實施例中/根據本發明的一個實施例”的用法並不用於特指同一個實施例中，當然也可能是同一個實施例中。除非特別指出，“或”可以涵蓋“和/或”的意思。本領域技術人員應該理解以上對各用詞的說明僅僅提供一些示例性的用法，並不用於限定這些詞。
如圖1所示，為依據本發明一個實施例的橫向高電壓電晶體100的縱向剖面示意圖。橫向高電壓電晶體100包 括：半導體層101，具有第一導電類型(例如：圖1中示意為P型)；源極區102，具有與所述第一導電類型相反的第二導電類型(例如：圖1中示意為N型)，該源極區102係形成於所述半導體層101中，其可能具有較高的摻雜濃度，例如，高於1×1019cm-3；汲極區103，具有所述第二導電類型，其係形成於所述半導體層101中並與所述源極區102相分離，並且可能具有較高的摻雜濃度，例如，高於1×1019cm-3(圖1中用一個N+區域示意)；第一隔離層104，係形成在位於源極區102與汲極區103之間的所述半導體層101上；第一井區105，具有所述的第二導電類型，該第一井區105係形成於所述汲極區103的週邊，向所述源極區102延伸，但與所述源極區102相分離；第二井區106，係形成於所述源極區102週邊，並具有所述的第一導電類型(例如，圖1中用P-型本體區示意)；閘極區107，係形成在位於所述第二井區106和部分的第一井區105之上的所述第一隔離層104上；以及第一掩埋層108，係形成於鄰近源極區102一側的所述第一井區105的下方，具有所述的第一導電類型(例如，圖1中採用P型掩埋層示意)。
根據本發明的一個實施例，橫向高電壓電晶體100還可以進一步包括：第一介電層109，覆蓋所述第一隔離層104和閘極區107；源極電極110，耦接所述源極區102；汲極電極111，耦接所述汲極區103；及閘極電極(圖1中未顯示出)，耦接所述閘極區107。
據本發明的一個實施例，所述第一隔離層104可以包括二氧化矽層。根據本發明的其他實施例，所述第一隔離層104可能包括與裝置製造過程相容的其他隔離材料。
根據本發明的一個實施例，閘極區107可以包括摻雜的多晶矽。根據本發明的其他實施例，閘極區107可能包括與裝置製造過程相容的其他導電材料(例如：金屬、其他半導體、半金屬、和/或它們的組合物)。因此，這裏的“多晶矽”意味著涵蓋了矽及除矽以外的其他類似材料及其組合物。
根據本發明的一個實施例，高電壓電晶體裝置100可以進一步包括本體接觸區112，係形成於源極區102附近，具有所述第一導電類型並且摻雜濃度較高(例如：圖1中示意為P+區)。在一個實施例中，本體接觸區112可以耦接源極電極110，如圖1中所示。在另外的實施例中，橫向高電壓電晶體裝置100可以進一步包括獨立的本體接觸電極(圖1中未顯示出)，這樣，本體接觸區112可以不耦接源極電極110，而耦接本體接觸電極，從而使源極區102可能可以比本體接觸區112承受更高的電壓(亦即，源極區102可能可以承受比半導體層101上施加的電壓更高的電壓)。
根據本發明的各實施例及其變型實施方式的橫向高電壓電晶體中，一個利用閘極區107作為“頂部閘極”、利用所述第一掩埋層108作為“底部閘極”的接面型場效應電晶體(JFET)被形成了。這個JFET具有一定的嵌位電壓， 當施加在所述汲極區103上的電壓超過這個嵌位電壓時，所述第一井區105之位於閘極區107與第一掩埋層108之間的部分將被“頂部閘極”107和“底部閘極”108所完全耗盡，JFET嵌位。所述嵌位電壓可能取決於所述第一井區105之位於其表面與所述第一掩埋層108之間的部分的摻雜濃度和厚度，以及所述第一掩埋層108的寬度LB、施加於JFET“頂部閘極”107上的第一偏壓電壓和施加於JFET“底部閘極”108上的第二偏壓電壓。例如：如果位於第一掩埋層108與所述第一井區105表面之間的那部分之第一井區105的摻雜濃度大約為1×1012 cm-3到2×1012 cm-3，其厚度大約為3μm到6μm，並且所述第一掩埋層108的寬度LB大約為2μm到6μm，則所述JFET的嵌位電壓大約為10 V到40 V。本領域的技術人員應該理解，在不同的實施例中，可以根據實際應用所需而改變這些影響所述嵌位電壓的因素(例如：所述第一井區105的位於其表面與所述第一掩埋層108之間的部分的摻雜濃度和厚度，以及所述第一掩埋層108的寬度LB、施加於JFET“頂部閘極”107上的第一偏壓電壓和施加於JFET“底部閘極”108上的第二偏壓電壓)，從而獲得期望的嵌位電壓值。
在如圖1所示的示例性實施例中，所述JFET的嵌位電壓可以被設計為低於所述第一井區105與第二井區106之間的接面擊穿電壓。如圖1所示，所述JFET的“底部閘極”(亦即，第一掩埋層)108係與半導體層101電耦接， 因而施加於JFET“底部閘極”108上的第二偏壓電壓與施加在半導體層101上的電壓(通常可能為地電位)相同。當橫向高電壓電晶體100在關斷狀態下時，施加於JFET“頂部閘極”(亦即，閘極區)107上的第一偏壓電壓也可能為接近地電位，這時所述JFET可能具有最小嵌位電壓值。
當橫向高電壓電晶體100在關斷狀態下時，如果在其汲極電極111上施加汲極電壓(亦即，向汲極區103施加汲極電壓)，則在所述第一井區105與所述第二井區106之間所形成的接面上所承擔的電壓可能跟隨所述汲極電壓(增大或者減小)。然而，當施加於汲極區103上的汲極電壓增大到一定的值而超過了所述JFET的嵌位電壓時，所述JFET嵌位。此後，第一井區105與第二井區106之間的接面上所承擔的電壓將不再跟隨施加於汲極區103上的汲極電壓，進一步增大的汲極電壓將由第一井區105之位於汲極區103與所述JFET左側之間的部分所承擔，從而將第一井區105與第二井區106之間的接面上所承擔的電壓限定在低於該接面的擊穿電壓範圍內。因此，橫向高電壓電晶體100可以在保持具有較低導通電阻的同時，具有增大的擊穿電壓。
本領域的技術人員應該理解，必須精心選擇那些影響所述JFET嵌位電壓的因素(例如：所述第一井區105之位於其表面與所述第一掩埋層108之間的部分的摻雜濃度和厚度，以及所述第一掩埋層108的寬度LB、施加於JFET“頂部閘極”107上的第一偏壓電壓和施加於JFET“底 部閘極”108上的第二偏壓電壓)，從而在施加於汲極區103上的汲極電壓高於所述JFET的嵌位電壓時，使所述第一井區105之位於閘極區107與第一掩埋層108之間的部分被“頂部閘極”107和“底部閘極”108所充分耗盡(亦即，JFET嵌位)。
當橫向高電壓電晶體100在導通狀態下時，施加於汲極區103上的汲極電壓可能較高，比如為400 V，施加在閘極區107(以及JFET的“頂部閘極”)上的第一偏壓電壓也從接近地電位而升高到某個特定電壓，比如40 V，從而使得所述JFET的嵌位電壓增大。在這種情況下，源極區102上所承擔的電壓將跟隨施加在閘極區107上的閘極電壓直到所述JFET嵌位為止。因而橫向高電壓電晶體100在導通狀態下時允許源極區102上所承擔的電壓跟隨施加在閘極區107上的第一偏壓電壓到遠遠高於橫向高電壓電晶體100在關斷狀態下時所述JFET的嵌位電壓值(亦即，JFET的最小嵌位電壓值)。這在實際應用中是很重要的。
依據本發明的一個實施例，所述閘極區107可以橫向擴展(亦即，具有更大的橫向寬度)以便更大程度地遮蓋所述第一掩埋層108(例如，使閘極區107遮蓋所述第一掩埋層108的大部分或者全部)。這樣，橫向寬度增大後的閘極區107有助於提高容性耦合能力，更好地控制所述JFET的嵌位電壓。
圖2示出了依據本發明另一實施例的橫向高電壓電晶 體200的縱向剖面示意圖。為了簡明且便於理解，橫向高電壓電晶體200中的那些功能上與在橫向高電壓電晶體100中相同的同樣或類似的元件或結構沿用了相同的附圖標記。如圖2所示，橫向高電壓電晶體200可以進一步包括第二掩埋層201，其係形成於所述第二井區106的下方，具有所述的第二導電類型(例如，圖2中示意為N型掩埋層)，並且耦接所述的第一井區105。所述第二掩埋層201和所述第一井區105將所述第二井區106與所述半導體層101電氣隔離。從而，所述源極區102和第二井區106可以承擔的電壓可能比半導體層101可以承擔的電壓更高，也就是說，源極區102和第二井區106可以承擔一個“浮動”到半導體層101可以承擔的電壓之上的電壓。
在如圖2所示的示例性實施例中，所述JFET的嵌位電壓可以被設計為低於所述第二掩埋層201與第二井區106之間的接面擊穿電壓。當橫向高電壓電晶體200在關斷狀態下時，如果在其汲極電極111上施加汲極電壓(亦即，向汲極區103施加汲極電壓)，則所述第二掩埋層201上所承擔的電壓可能跟隨所述汲極電壓(增大或者減小)。然而，當施加於汲極區103上的汲極電壓增大到一定的值而超過了所述JFET的嵌位電壓時，所述JFET嵌位。此後，第二掩埋層201上承擔的電壓不再跟隨施加於汲極區103上的汲極電壓，進一步增大的汲極電壓將由第一井區105之位於汲極區103與所述JFET左側之間的部分所承擔，從而將第二掩埋層201與第二井區106之間的 接面上所承擔的電壓限定在低於該接面的擊穿電壓範圍內。因此，橫向高電壓電晶體200不僅具有改善的擊穿電壓(在保持具有較低導通電阻的同時，具有增大的擊穿電壓)，而且允許其源極區102和第二井區106承擔比半導體層101可以承擔的電壓更高的電壓。
圖3示出了依據本發明另一實施例的橫向高電壓電晶體300的縱向剖面示意圖。為了簡明且便於理解，橫向高電壓電晶體300中的那些功能上與在橫向高電壓電晶體100及200中相同的同樣或類似的元件或結構沿用了相同的附圖標記。在如圖3實施例所示的橫向高電壓電晶體300中，所述第一井區可以包括多個具有第二導電類型的摻雜區，其中，每一個摻雜區的摻雜濃度係與其餘摻雜區的摻雜濃度不同。在一個實施例中，所述多個具有第二導電類型的摻雜區在離汲極區103最近到離汲極區103最遠的方向上具有逐漸降低的摻雜濃度。例如：離汲極區103最近的摻雜區可能具有比汲極區103的摻雜濃度稍低的摻雜濃度，離汲極區103較遠的摻雜區可能具有比離汲極區103較近的摻雜區稍低的摻雜濃度。這樣，橫向高電壓電晶體300可以具有進一步減小的導通電阻，同時並不會導致其擊穿電壓的降低。這是因為：離源極區102側較近的第一井區105具有較低的摻雜濃度，因而可以降低源極區102附近被過早擊穿的可能性。
本領域的技術人員應該理解，位於所述第一掩埋層108上方的第一井區105的摻雜區的摻雜濃度是決定所述 JFET的嵌位電壓的一個重要因素。因此，需要對位於所述第一掩埋層108上方的摻雜區的摻雜濃度作精心選擇和合適控制，以確保在施加於汲極區103上的汲極電壓高於所述JFET的嵌位電壓時，所述第一井區105之位於閘極區107與第一掩埋層108之間的部分能夠被“頂部閘極”107和“底部閘極”108所充分耗盡。在圖3所示的示例性實施例中，第一井區105被示意為包括四個具有第二導電類型的摻雜區1051~1054。作為一個例子，如果汲極區103被重度摻雜且摻雜濃度大於1×1019cm-3，則緊鄰於汲極區103的摻雜區1051具有大約為4×1012cm-3的摻雜濃度，其餘摻雜區1052、1053和1054的摻雜濃度依序大約為3×1012cm-3、2×1012cm-3和1×1012cm-3。本領域的技術人員可以理解，所述多個具有第二導電類型的摻雜區的數目、其各自的摻雜濃度以及每一個摻雜區的寬度可以根據具體應用需求來予以確定，以使橫向高電壓電晶體300的性能得到最佳化。
圖4示出了依據本發明另一實施例的橫向高電壓電晶體400的縱向剖面示意圖。為了簡明且便於理解，橫向高電壓電晶體400中的那些功能上與在橫向高電壓電晶體100、200及300中相同的同樣或類似的元件或結構沿用了相同的附圖標記。如圖4所示，橫向高電壓電晶體400可以進一步包括螺旋阻性場板401，係形成在位於汲極區103與閘極區107之間的所述第一隔離層104上，該螺旋阻性場板401具有第一端和第二端，其中，第一端耦接所 述源極區102，第二端耦接所述汲極區103。在一個示例性的實施例中，螺旋阻性場板401的第一端透過所述源極電極110而耦接所述源極區102，其第二端透過所述汲極電極111而耦接所述汲極區103。
根據本發明的一個實施例，螺旋阻性場板401可以包括一個長窄帶電阻，其係由中等阻抗到高阻抗的多晶矽所形成，並且呈螺旋狀排列在汲極區103與閘極區107之間。根據本發明的一個實施例，所述螺旋阻性場板401的每一段的寬度可以為0.4μm~1.2μm，每一段之間的間距可以為0.4μm~1.2μm。根據本發明的其他實施例，螺旋阻性場板401可以採用其他常用的方法來予以實現。實際上，在其他的實施例中，螺旋阻性場板401並不一定是螺旋狀的，而可以是迂回在汲極區103與閘極區107之間。在一些實施例中，螺旋阻性場板401可以包含直段，以便用來圍住帶有曲角的矩形區域。因此，“螺旋阻性場板”只是描述性的，並不明示或暗示場板401一定具有螺旋形狀。
依據本發明的實施例，螺旋阻性場板401可以被看作類似於耦接在汲極區103與源極區102之間的一個大電阻。這樣，在橫向高電壓電晶體400係處於關斷狀態並且汲極電極111施加有高電壓的情況下，螺旋阻性場板401僅允許有很小的洩漏電流從汲極區103流到源極區102。另外，當汲極電極111上係施加有高電壓時，螺旋阻性場板401有助於在汲極區103與源極區102之間的第一井區105表面上建立起呈線性分佈的電壓。這種呈線性分佈的 電壓可以使第一井區105中建立起均勻的電場分佈，從而有效緩減第一井區105中強電場區域的形成，使橫向高電壓電晶體400的擊穿電壓得以提高。再者，螺旋阻性場板401有助於第一井區105的耗盡。在這種情況下，與不具有螺旋阻性場板4017的情況相比，第一井區105可以具有更高的摻雜濃度，從而使橫向高電壓電晶體400的導通電阻能夠有效地降低，而不會導致擊穿電壓的降低。
在另外的實施例中，螺旋阻性場板401的第一端可以被耦接到閘極區107或者體接觸區112，作為將其耦接到源極區102的兩種替代連接方式，螺旋阻性場板401所產生的作用是相同的。
圖5示出了依據本發明又一實施例的橫向高電壓電晶體500的縱向剖面示意圖。為了簡明且便於理解，橫向高電壓電晶體500中的那些功能上與在橫向高電壓電晶體100、200、300及400中相同的同樣或類似的元件或結構沿用了相同的附圖標記。如圖5所示，橫向高電壓電晶體500可以進一步包括厚介電層501(例如，可以為厚場氧層)，其覆蓋所述第一井區105的一部分，並且將汲極區103橫向地與閘極區106及源極區102相隔離，其中，閘極區106的一部分可以延伸至厚介電層501之上位於第一掩埋層108上方的部分。在一個實施例中，厚介電層501可以包括二氧化矽層。在一個實施例中，橫向高電壓電晶體500可以進一步包括所述螺旋阻性場板401，並且所述螺旋阻性場板401形成於厚介電層501(而不再是第一隔 離層104)之上。
根據本發明各實施例及其變型實施方式的高電壓電晶體裝置的有益效果不應該被認為僅僅局限於以上所述的。根據本發明各實施例的這些及其它有益效果可以透過閱讀本發明的詳細說明及研究各實施例的附圖被更好地理解。
圖6示出了依據本發明一個實施例的形成橫向高電壓電晶體的方法的流程示意圖。該方法包括：步驟601，提供具有第一導電類型的半導體層；步驟602，在所述半導體層中形成具有所述第一導電類型的第一掩埋層；步驟603，在所述半導體層中形成具有第二導電類型的第一井區，其中，所述第二導電類型與所述第一導電類型相反，所述第一井區的底部在靠近所述第一井區的邊緣一側與所述第一掩埋層相接觸；步驟604，在所述半導體層中形成具有所述第一導電類型的第二井區，其中，所述第二井區的一側鄰近所述第一井區的靠近第一掩埋層的一側；步驟605，在所述第一井區中形成具有所述第二導電類型的汲極區，並且在所述第二井區中形成具有所述第二導電類型的源極區，其中，所述汲極區和源極區可能具有較高的摻雜濃度；步驟606，在位於源極區與汲極區之間的半導體層上形成第一隔離層；以及步驟607，在所述第二井區以及與該第二井區相鄰的部分第一井區之上形成閘極區。
根據本發明的一個實施例，所述形成橫向高電壓電晶體的方法還可以進一步包括：步驟608，形成覆蓋所述源極區、汲極區、第一隔離層以及閘極區的第一介電層；以 及步驟609，形成源極電極和汲極電極，其中，源極電極耦接所述源極區，汲極電極耦接所述汲極區。
根據本發明的一個實施例，所述形成橫向高電壓電晶體的方法還可以進一步包括：在所述源極區附近形成具有第一導電類型的本體接觸區的步驟(例如，可以在步驟605中進一步實現)，該本體接觸區具有較高的摻雜濃度，並且與所述源極區和所述源極電極相耦接。在另外的實施例中，所述形成橫向高電壓電晶體的方法還可以進一步包括：形成本體接觸電極的步驟，其中，所述本體接觸區與所述源極區相隔離，所述本體接觸電極與所述源極電極相分離，所述本體接觸區耦接所述本體接觸電極，而不再耦接所述源極電極。
依據本發明的一個實施例，所述形成橫向高電壓電晶體的方法還可以進一步包括：在所述半導體層中鄰近所述第一掩埋層形成第二掩埋層的步驟(例如，可以在步驟602中進一步實現)，其中，所述第二掩埋層具有所述的第二導電類型，並且位於所述第二井區的下方，與所述第一井區相耦接，以使所述第二掩埋層和所述第一井區一起將所述第二井區與所述半導體層相隔離開。
依據本發明的一個實施例，在步驟603中，所述形成具有第二導電類型的第一井區的步驟可以包括形成多個具有第二導電類型的摻雜區的步驟，其中，每一個摻雜區可以具有與其餘摻雜區不同的摻雜濃度。在一個實施例中，所述多個具有第二導電類型的摻雜區在離汲極區最近到離 汲極區最遠的方向上具有逐漸降低的摻雜濃度。根據本發明的一個實施例，形成所述多個具有第二導電類型的摻雜區可以採用一個或者兩個掩膜層。例如，在一個示例性的實施例中，應用第一掩膜層來形成所述多個具有第二導電類型的摻雜區，其中，所述第一掩膜層包括多個具有不同尺寸的開孔，因而在隨後的離子植入過程中，尺寸相對較大的開孔可以允許更多的雜質注入半導體層中。因此，位於尺寸相對較大的開孔下方的半導體層比位於尺寸相對較小的開孔下方的半導體層具有更高的摻雜濃度。在一個實施例中，離子植入過程結束後還可以進一步採用擴散步驟(例如：進行高溫退火)以使具有濃度梯度的橫向摻雜區結構更規整。在一個實施例中，還可以進一步採用具有一個開孔的第二掩膜層來為整個所述的多個具有第二導電類型的摻雜區引入背景摻雜濃度，以進一步整體上提高這些摻雜區的摻雜濃度。
依據本發明的一個實施例，所述形成橫向高電壓電晶體的方法還可以進一步包括：在位於所述汲極區與閘極區之間的所述第一隔離層上形成螺旋阻性場板的步驟(例如，可以在步驟607中進一步實現)，其中，所述螺旋阻性場板包括第一端和第二端，其第一端耦接所述源極區(例如，透過所述源極電極而被耦接到源極區)，其第二端耦接所述汲極區(例如，透過所述汲極電極而被耦接到汲極區)。
依據本發明的一個實施例，形成所述螺旋阻性場板與 所述閘極區可以共用同一層以便節省製程步驟及成本。例如，在步驟505，可以先在第一隔離層上形成輕度摻雜或者未經摻雜的多晶矽層，然後在該多晶矽層中注入第一劑量的N型和/或P型雜質(例如，注入劑量大概在1×1014cm-3到1×1015cm-3的硼)以獲得合適的薄膜電阻(例如，1 kohms/square到10 kohms/square)，使其可以被用來形成所述螺旋阻性場板。緊接著，可以對摻雜後的多晶矽層進行掩膜並蝕刻以形成所述螺旋阻性場板及所述閘極區，之後在閘極區中注入具有更高濃度的第二劑量的N型和/或P型雜質，例如採用與源極區/汲極區相同的離子植入。
根據本發明的一個實施例，所述形成橫向高電壓電晶體的方法還可以進一步包括：形成閘極電極的步驟(例如，可以在步驟609中進一步實現)，其中，所述閘極電極與所述閘極區相耦接。在一個實施例中，所述螺旋阻性場板的第一端可以耦接所述閘極區(例如，透過所述閘極電極)，而不再耦接所述汲極區。
根據本發明的一個實施例，所述形成橫向高電壓電晶體的方法還可以進一步包括：在所述第一井區的一部分上形成厚介電層的步驟(例如，可以在步驟606中進一步實現)，其中，所述厚介電層橫向地將汲極區與閘極區及源極區相隔離，並且在步驟607中形成的所述閘極區的一部分可以延伸至所述厚介電層上。在這種情況下，所述形成螺旋阻性場板的步驟會有所變化，所述螺旋阻性場板將被 形成於所述厚介電層上，而不再被形成於所述第一隔離層上。
以上對根據本發明各實施例及其變型實施方式形成橫向高電壓電晶體的方法及步驟的描述僅為示例性的，並不用來對本發明的進行限定。另外，一些公知的製造步驟、製程、材料及所用雜質等並未給出或者並未詳細描述，以使本發明清楚、簡明且便於理解。發明所屬技術領域的技術人員應該理解，以上各實施例中描述的方法及步驟可能可以採用不同的順序來予以實現，並不僅僅局限於所描述的實施例。
雖然本說明書中以N通道橫向高電壓電晶體為例對依據本發明各實施例的高電壓電晶體及其製造方法進行了示意與描述，但這並不意味著對本發明的限定，本領域的技術人員應該理解這裏給出的結構及原理同樣適用於P通道橫向高電壓電晶體及其它類型的半導體材料及半導體裝置。
因此，上述本發明的說明書和實施方式僅僅以示例性的方式對本發明實施例的高電壓電晶體裝置及其製造方法進行了說明，並不用於限定本發明的範圍。對於揭示的實施例進行變化和修改都是可能的，其他可行的選擇性實施例和對實施例中元件的等同變化可以被本技術領域的普通技術人員所瞭解。本發明所揭示之實施例的其他變化和修改並不超出本發明的精神和保護範圍。
100‧‧‧橫向高電壓電晶體
101‧‧‧半導體層
102‧‧‧源極區
103‧‧‧汲極區
104‧‧‧第一隔離層
105‧‧‧第一井區
106‧‧‧第二井區
107‧‧‧閘極區
108‧‧‧第一掩埋層
109‧‧‧第一介電層
110‧‧‧源極電極
111‧‧‧汲極電極
112‧‧‧本體接觸區
200‧‧‧橫向高電壓電晶體
201‧‧‧第二掩埋層
300‧‧‧橫向高電壓電晶體
400‧‧‧橫向高電壓電晶體
401‧‧‧螺旋阻性場板
500‧‧‧橫向高電壓電晶體
下面的附圖有助於更好地理解接下來之對本發明不同實施例的描述。這些附圖並非按照實際的特徵、尺寸及比例來予以繪製，而是示意性地示出了本發明一些實施方式的主要特徵。這些附圖和實施方式以非限制性、非窮舉性的方式提供了本發明的一些實施例。為簡明起見，不同附圖中具有相同功能的相同或類似的元件或結構採用相同的附圖標記。
圖1示出了依據本發明一個實施例的橫向高電壓電晶體100的縱向剖面示意圖；圖2示出了依據本發明另一實施例的橫向高電壓電晶體200的縱向剖面示意圖；圖3示出了依據本發明另一實施例的橫向高電壓電晶體300的縱向剖面示意圖；圖4示出了依據本發明另一實施例的橫向高電壓電晶體400的縱向剖面示意圖；圖5示出了依據本發明又一實施例的橫向高電壓電晶體500的縱向剖面示意圖；圖6示出了依據本發明一個實施例的形成橫向高電壓電晶體的方法的流程示意圖。
100‧‧‧橫向高電壓電晶體
101‧‧‧半導體層
102‧‧‧源極區
103‧‧‧汲極區
104‧‧‧第一隔離層
105‧‧‧第一井區
106‧‧‧第二井區
107‧‧‧閘極區
108‧‧‧第一掩埋層
109‧‧‧第一介電層
110‧‧‧源極電極
111‧‧‧汲極電極
112‧‧‧本體接觸區

Claims (20)

  1. 一種橫向高電壓電晶體，包括：半導體層，具有第一導電類型；源極區，具有與該第一導電類型相反的第二導電類型，該源極區係形成於該半導體層中；汲極區，具有該第二導電類型，該汲極區係形成於該半導體層中並與該源極區相分離；第一隔離層，係形成在位於該源極區與汲極區之間的該半導體層上；第一井區，具有該第二導電類型，該第一井區係形成於該汲極區的週邊，向該源極區延伸，但與該源極區相分離；第二井區，係形成於該源極區的週邊，並具有該第一導電類型；閘極區，係形成在位於該第二井區和第一井區之與該第二井區鄰近的部分井之上的該第一隔離層上；以及第一掩埋層，係形成於鄰近該源極區一側的該第一井區下方，具有該第一導電類型。
  2. 如申請專利範圍第1項所述的橫向高電壓電晶體，其中，當施加在該汲極區上的電壓係高於一個嵌位電壓時，該第一井區之位於該閘極區與該第一掩埋層之間的部分被該閘極區和該第一掩埋層所充分耗盡。
  3. 如申請專利範圍第2項所述的橫向高電壓電晶體，其中，該嵌位電壓係低於該第一井區與第二井區之間 的接面擊穿電壓。
  4. 如申請專利範圍第1項所述的橫向高電壓電晶體，其中，進一步包括第二掩埋層，該第二掩埋層係形成於該第二井區的下方，具有該第二導電類型，並且與該第一井區相耦接。
  5. 如申請專利範圍第4項所述的橫向高電壓電晶體，其中，該第一井區和該第二掩埋層將該第二井區與該半導體層相隔離。
  6. 如申請專利範圍第4項所述的橫向高電壓電晶體，其中，當施加在該汲極區上的電壓係高於一個嵌位電壓時，該第一井區之位於該閘極區與該第一掩埋層之間的部分被該閘極區和該第一掩埋層所充分耗盡，並且該嵌位電壓係低於該第二井區與第二掩埋層之間的接面擊穿電壓。
  7. 如申請專利範圍第1項所述的橫向高電壓電晶體，其中，該閘極區橫向擴展以遮蓋該第一掩埋層的大部分或全部。
  8. 如申請專利範圍第1項所述的橫向高電壓電晶體，其中，進一步包括本體接觸區，其具有該第一導電類型，鄰近該源極區而被形成於該第二井區中。
  9. 如申請專利範圍第1項所述的橫向高電壓電晶體，其中，該第一井區可以包括多個具有第二導電類型的摻雜區，其中，每一個摻雜區的摻雜濃度係與其餘摻雜區的摻雜濃度不同。
  10. 如申請專利範圍第1項所述的橫向高電壓電晶體，其中，進一步包括厚介電層，其覆蓋該第一井區的一部分，並且將該汲極區橫向地與該閘極區及源極區相隔離，其中，該閘極區的一部分延伸至該厚介電層之上、位於該第一掩埋層上方的部分。
  11. 如申請專利範圍第1項所述的橫向高電壓電晶體，其中，進一步包括螺旋阻性場板，係形成在位於該汲極區與閘極區之間的該第一隔離層上，該螺旋阻性場板具有第一端和第二端，其中，該第一端耦接該源極區，該第二端耦接該汲極區。
  12. 如申請專利範圍第11項所述的橫向高電壓電晶體，其中，該螺旋阻性場板的該第一端耦接該閘極區，而不耦接該源極區。
  13. 一種橫向高電壓電晶體的製造方法，包括：提供具有第一導電類型的半導體層的步驟；在該半導體層中形成具有該第一導電類型的第一掩埋層的步驟；在該半導體層中形成具有第二導電類型的第一井區的步驟，其中，該第二導電類型係與該第一導電類型相反，該第一井區的底部在靠近該第一井區的邊緣一側與該第一掩埋層相接觸；在該半導體層中形成具有該第一導電類型的第二井區的步驟，其中，該第二井區的一側係鄰近該第一井區之靠近該第一掩埋層的一側； 在該第一井區中形成具有該第二導電類型的汲極區的步驟；在該第二井區中形成具有該第二導電類型的源極區的步驟；在位於該源極區與汲極區之間的該半導體層上形成第一隔離層的步驟；以及在該第二井區和該第一井區之與該第二井區相鄰的部分井之上形成閘極區的步驟。
  14. 如申請專利範圍第13項所述的方法，其中，進一步包括：在該半導體層中鄰近該第一掩埋層而形成第二掩埋層的步驟，其中，該第二掩埋層具有該第二導電類型，並且係形成於該第二井區的下方，與該第一井區相耦接。
  15. 如申請專利範圍第13項所述的方法，其中，在該半導體層中形成具有第二導電類型的第一井區的步驟包括形成多個具有第二導電類型的摻雜區的步驟，其中，每一個摻雜區可以具有與其餘摻雜區不同的摻雜濃度。
  16. 如申請專利範圍第13項所述的方法，其中，進一步包括：在該源極區附近形成具有第一導電類型的本體接觸區的步驟，其中，該本體接觸區與該源極區相耦接。
  17. 如申請專利範圍第13項所述的方法，其中，進一步包括：在位於該汲極區與閘極區之間的該第一隔離層上形成 螺旋阻性場板的步驟，其中，該螺旋阻性場板包括第一端和第二端，其第一端耦接該源極區，其第二端耦接該汲極區。
  18. 如申請專利範圍第17項所述的方法，其中，該螺旋阻性場板的該第一端不再耦接該源極區，而是耦接該閘極區。
  19. 如申請專利範圍第13項所述的方法，其中，進一步包括：在該第一井區的一部分上形成厚介電層的步驟，其中，該厚介電層橫向地將汲極區與閘極區及源極區相隔離，並且該閘極區的一部分延伸至該厚介電層上。
  20. 如申請專利範圍第19項所述的方法，其中，進一步包括：在位於該汲極區與閘極區之間的該厚介電層上形成螺旋阻性場板的步驟，其中，該螺旋阻性場板包括第一端和第二端，其第一端耦接該源極區，其第二端耦接該汲極區。
TW101129376A 2011-08-17 2012-08-14 橫向高電壓裝置及其製造方法 TWI485860B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/212,097 US8686503B2 (en) 2011-08-17 2011-08-17 Lateral high-voltage transistor and associated method for manufacturing

Publications (2)

Publication Number Publication Date
TW201314917A true TW201314917A (zh) 2013-04-01
TWI485860B TWI485860B (zh) 2015-05-21

Family

ID=47031363

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101129376A TWI485860B (zh) 2011-08-17 2012-08-14 橫向高電壓裝置及其製造方法

Country Status (3)

Country Link
US (1) US8686503B2 (zh)
CN (2) CN202871797U (zh)
TW (1) TWI485860B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI790838B (zh) * 2021-12-01 2023-01-21 世界先進積體電路股份有限公司 半導體裝置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8686503B2 (en) * 2011-08-17 2014-04-01 Monolithic Power Systems, Inc. Lateral high-voltage transistor and associated method for manufacturing
JP5637188B2 (ja) * 2011-09-27 2014-12-10 株式会社デンソー 横型素子を有する半導体装置
JP6134219B2 (ja) * 2013-07-08 2017-05-24 ルネサスエレクトロニクス株式会社 半導体装置
CN104518008B (zh) * 2013-09-29 2017-12-22 北大方正集团有限公司 一种结型场效应管
CN104900695B (zh) * 2014-03-03 2018-04-10 无锡华润上华科技有限公司 功率结型场效应管及其制造方法
JP6828472B2 (ja) * 2017-02-01 2021-02-10 富士電機株式会社 半導体装置
CN113611732A (zh) * 2021-07-02 2021-11-05 上海华虹宏力半导体制造有限公司 Jfet器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680515B1 (en) * 2000-11-10 2004-01-20 Monolithic Power Systems, Inc. Lateral high voltage transistor having spiral field plate and graded concentration doping
JP4477309B2 (ja) * 2003-05-09 2010-06-09 Ｎｅｃエレクトロニクス株式会社 高耐圧半導体装置及びその製造方法
US7306999B2 (en) * 2005-01-25 2007-12-11 Semiconductor Components Industries, L.L.C. High voltage sensor device and method therefor
US8159029B2 (en) * 2008-10-22 2012-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage device having reduced on-state resistance
US8198679B2 (en) 2009-05-28 2012-06-12 Monolithic Power Systems, Inc. High voltage NMOS with low on resistance and associated methods of making
US20110062554A1 (en) 2009-09-17 2011-03-17 Hsing Michael R High voltage floating well in a silicon die
US8324684B1 (en) * 2011-04-05 2012-12-04 General Microelectronics Corporation Monolithic high-current and low-current transistors sharing high voltage drain
US8686503B2 (en) * 2011-08-17 2014-04-01 Monolithic Power Systems, Inc. Lateral high-voltage transistor and associated method for manufacturing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI790838B (zh) * 2021-12-01 2023-01-21 世界先進積體電路股份有限公司 半導體裝置

Also Published As

Publication number Publication date
TWI485860B (zh) 2015-05-21
CN102751330B (zh) 2015-01-28
US8686503B2 (en) 2014-04-01
US20130043532A1 (en) 2013-02-21
CN102751330A (zh) 2012-10-24
CN202871797U (zh) 2013-04-10

Similar Documents

Publication Publication Date Title
TWI485860B (zh) 橫向高電壓裝置及其製造方法
TWI520336B (zh) 高壓裝置及其製造方法
TWI575718B (zh) 利用深擴散區在單片功率積體電路中製備jfet和ldmos電晶體
TWI542004B (zh) 橫向高電壓電晶體及其製造方法
TWI501399B (zh) 橫向電晶體及其製造方法
CN103531630B (zh) 高击穿电压ldmos器件
KR101293927B1 (ko) 스크리닝 전극을 가진 반도체 장치 및 방법
TWI602300B (zh) 超接面半導體裝置及製造其之方法
CN105280711B (zh) 电荷补偿结构及用于其的制造
WO2022111160A1 (zh) 碳化硅器件的元胞结构、其制备方法及碳化硅器件
US20180197991A1 (en) Semiconductor structure having a junction field effect transistor and a high voltage transistor and method for manufacturing the same
TWI402967B (zh) Semiconductor device
CN104916637B (zh) 半导体器件及其制造方法
US9741844B2 (en) Lateral double-diffused MOS transistor having deeper drain region than source region
JP2015523723A (ja) 高電圧接合型電界効果トランジスタ
TWI548029B (zh) 半導體元件及其操作方法以及抑制漏電的結構
KR101807334B1 (ko) 멀티 소오스 jfet 디바이스
TWI450395B (zh) Semiconductor device
TWI721140B (zh) 半導體裝置以及半導體裝置的製造方法
TW201810691A (zh) 二極體、接面場效電晶體以及半導體元件
CN104900646A (zh) 复合半导体器件及其制造方法
US20200111905A1 (en) Transistor structures
TWI747235B (zh) 高壓半導體裝置
TWI509792B (zh) 半導體裝置及其操作方法
US20150364585A1 (en) Power semiconductor device