CN102751330A - 横向高压器件及其制造方法 - Google Patents

横向高压器件及其制造方法 Download PDF

Info

Publication number
CN102751330A
CN102751330A CN2012101694063A CN201210169406A CN102751330A CN 102751330 A CN102751330 A CN 102751330A CN 2012101694063 A CN2012101694063 A CN 2012101694063A CN 201210169406 A CN201210169406 A CN 201210169406A CN 102751330 A CN102751330 A CN 102751330A
Authority
CN
China
Prior art keywords
region
well region
conduction type
high voltage
buried layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101694063A
Other languages
English (en)
Other versions
CN102751330B (zh
Inventor
唐纳徳·迪斯尼
欧力杰·米力克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Monolithic Power Systems Co Ltd
Original Assignee
Chengdu Monolithic Power Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Monolithic Power Systems Co Ltd filed Critical Chengdu Monolithic Power Systems Co Ltd
Publication of CN102751330A publication Critical patent/CN102751330A/zh
Application granted granted Critical
Publication of CN102751330B publication Critical patent/CN102751330B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Abstract

提出了一种横向高压晶体管及其制造方法。根据本发明实施例的横向高压晶体管包括利用其栅区和第一掩埋层分别作为“顶栅”和“底栅”的JFET，当施加于漏区上的电压超过了JFET的夹断电压时，所述JFET夹断以保护横向高压晶体管不被击穿。从而使横向高压晶体管可以在不必牺牲其击穿电压的情况下仍可能获得较低的导通电阻。另外横向高压晶体管还可以包括第二掩埋层，用于将源区与衬底隔离，从而允许源区承担比衬底电压更高的电压，以满足一些应用场合的需求。

Description

横向高压器件及其制造方法
技术领域
本发明的实施例涉及半导体器件，尤其涉及横向高压晶体管。
背景技术
横向高压晶体管正在被广泛应用于各种工业电子设备及消费电子设备的集成高压电源管理电路中。在这些高压电源管理电路中，横向晶体管通常响应于控制信号而导通或关断，从而将供电电压转换为适合驱动例如工业电子设备及消费电子设备的输出电压。大多数高压电源管理电路接收的供电电压可能比较高，例如高到1000V，因此，应用于这些高压电源管理电路中的横向高压晶体管应该既具有较高的击穿电压（breakdown voltage）又具有较低的导通电阻（on-resistance）以提高电源管理电路的工作稳定性及工作效率。
大部分现有的横向晶体管包括源区和体区，它们通常连接在一起以减弱寄生双极型晶体管的影响，从而保证该横向晶体管具有良好的稳固性或安全工作区域（Safe-Operation-Area）。然而，体区通常与衬底相连接，因而导致源区与衬底共享同样的电压。但是，在很多电源管理应用中，希望提供一种横向高压晶体管，其源区可以承受比衬底电压更高的电压，同时，该高压晶体管还要具有良好的耐高压能力（例如：需要其具有较高的击穿电压）和良好的载流能力（例如：需要其具有较低的导通电阻）。
一种允许源区比衬底能够承受更高电压的方法是将源区和体区分开（即不再将它们连接在一起），使得体区仍然与衬底连接，而源区则可以承受一个“上浮”到高于衬底电压之上的电压（a voltage floating above the substrate voltage）。但是，在这种情况下，源区可以承受的最大电压受到限制而不会高于源区和体区之间的击穿电压，通常大约仅为10V。这种方法的另一个缺点是：由于源区到体区距离的增大会使寄生双极型晶体管的基区电阻增大，从而导致安全工作区域减小。
发明内容
针对现有技术中的一个或多个问题，本发明的实施例提供一种横向高压晶体管及其制造方法。
在本发明的一个方面，提出了一种横向高压晶体管，包括：半导体层，具有第一导电类型；源区，具有与所述第一导电类型相反的第二导电类型，该源区形成于所述半导体层中；漏区，具有所述第二导电类型，该漏区形成于所述半导体层中并与所述源区相分离；第一隔离层，形成在位于所述源区和漏区之间的所述半导体层上；第一阱区，具有所述的第二导电类型，该第一阱区形成于所述漏区的外围，向所述源区延伸，但与所述源区相分离；第二阱区，形成于所述源区外围，并具有所述的第一导电类型；栅区，形成在位于所述第二阱区和与该第二阱区邻近的部分第一阱区之上的所述第一隔离层上；以及第一掩埋层，形成于邻近所述源区一侧的所述第一阱区下方，具有所述的第一导电类型。
根据本发明的实施例，当施加在所述漏区上的电压高于一个夹断电压时，所述第一阱区的位于所述栅区和所述第一掩埋层之间的部分被该栅区和该第一掩埋层充分耗尽。
根据本发明的实施例，所述夹断电压低于所述第一阱区和第二阱区之间的结击穿电压。
根据本发明的实施例，所述横向高压晶体管可以进一步包括第二掩埋层，该第二掩埋层形成于所述第二阱区的下方，具有所述的第二导电类型，并且与所述的第一阱区耦接。
根据本发明的实施例，所述第一阱区和所述第二掩埋层将所述第二阱区与所述半导体层隔离。
根据本发明的实施例，当施加在所述漏区上的电压高于一个夹断电压时，所述第一阱区的位于所述栅区和所述第一掩埋层之间的部分被该栅区和该第一掩埋层充分耗尽，并且所述夹断电压低于所述第二阱区和第二掩埋层之间的结击穿电压。
根据本发明的实施例，所述栅区横向扩展以遮盖所述第一掩埋层的大部分或全部。
根据本发明的实施例，所述横向高压晶体管可以进一步包括体接接触区，其具有所述的第一导电类型，邻近所述源区形成于所述第二阱区中。
根据本发明的实施例，所述第一阱区可以包括多个具有第二导电类型的掺杂区，其中每个掺杂区的掺杂浓度与其余掺杂区的掺杂浓度不同。
根据本发明的实施例，所述横向高压晶体管可以进一步包括厚介电层，其覆盖所述第一阱区的一部分，并且将所述漏区横向地与所述栅区及源区隔离，其中所述栅区的一部分延伸至所述厚介电层之上位于所述第一掩埋层上方的部分。
根据本发明的实施例，所述横向高压晶体管可以进一步包括螺旋阻性场板，形成在位于所述漏区和栅区之间的所述第一隔离层上，该螺旋阻性场板具有第一端和第二端，其中第一端耦接所述源区，第二端耦接所述漏区。根据本发明的实施例，所述螺旋阻性场板的第一端还可以耦接所述栅区，作为其耦接到所述源区的替代实现。
在本发明的另一方面，提出了一种形成横向高压晶体管的方法，包括：提供具有第一导电类型的半导体层的步骤；在所述半导体层中形成具有所述第一导电类型的第一掩埋层的步骤；在所述半导体层中形成具有第二导电类型的第一阱区的步骤，其中所述第二导电类型与所述第一导电类型相反，所述第一阱区的底部在靠近所述第一阱区的边缘一侧与所述第一掩埋层接触；在所述半导体层中形成具有所述第一导电类型的第二阱区的步骤，其中所述第二阱区的一侧邻近所述第一阱区的靠近第一掩埋层的一侧；在所述第一阱区中形成具有所述第二导电类型的漏区的步骤；在所述第二阱区中形成具有所述第二导电类型的源区的步骤；在位于所述源区和漏区之间的所述半导体层上形成第一隔离层的步骤；以及在所述第二阱区和与该第二阱区相邻的部分第一阱区之上形成栅区的步骤。
根据本发明的实施例，所述形成横向高压晶体管的方法可以进一步包括：在所述半导体层中邻近所述第一掩埋层形成第二掩埋层的步骤，其中，所述第二掩埋层具有所述的第二导电类型，并且形成于所述第二阱区下方，与所述第一阱区耦接。
根据本发明的实施例，在所述半导体层中形成具有第二导电类型的第一阱区的步骤可以包括形成多个具有第二导电类型的掺杂区的步骤，其中，每个掺杂区可以具有与其余掺杂区不同的掺杂浓度。
根据本发明的实施例，所述形成横向高压晶体管的方法可以进一步包括：在所述源区附近形成具有第一导电类型的体接触区的步骤，其中所述体接触区与所述源区耦接。
根据本发明的实施例，所述形成横向高压晶体管的方法可以进一步包括：在位于所述漏区和栅区之间的所述第一隔离层上形成螺旋阻性场板的步骤，其中，所述螺旋阻性场板包括第一端和第二端，其第一端耦接所述源区，其第二端耦接所述漏区。根据本发明的实施例，所述螺旋阻性场板的第一端还可以耦接所述栅区，作为其耦接到所述源区的替代实现。
根据本发明的实施例，所述形成横向高压晶体管的方法可以进一步包括：在所述第一阱区的一部分上形成厚介电层的步骤，其中所述厚介电层横向地将漏区与栅区及源区隔离，并且所述栅区的一部分延伸至所述厚介电层上。在这种情况下，仍可以进一步包括形成螺旋阻性场板的步骤，此时，所述螺旋阻性场板形成于所述漏区和栅区之间的所述厚介电层上（而不再是第一隔离层上）。
利用上述方案，根据本发明实施例的横向高压晶体管可以在不必牺牲其击穿电压的情况下获得较低的导通电阻。根据本发明实施例的横向高压晶体管还可以允许其源区承受一个比衬底电压高的电压，同时仍具有很好的稳定性，并能提供良好的安全工作区域以满足一些应用场合的需求。
附图说明
下面的附图有助于更好地理解接下来对本发明不同实施例的描述。这些附图并非按照实际的特征、尺寸及比例绘制，而是示意性地示出了本发明一些实施方式的主要特征。这些附图和实施方式以非限制性、非穷举性的方式提供了本发明的一些实施例。为简明起见，不同附图中具有相同功能的相同或类似的组件或结构采用相同的附图标记。
图1示出了根据本发明一个实施例的横向高压晶体管100的纵向剖面示意图；
图2示出了根据本发明另一实施例的横向高压晶体管200的纵向剖面示意图；
图3示出了根据本发明另一实施例的横向高压晶体管300的纵向剖面示意图；
图4示出了根据本发明另一实施例的横向高压晶体管400的纵向剖面示意图；
图5示出了根据本发明又一实施例的横向高压晶体管500的纵向剖面示意图；
图6示出了根据本发明一个实施例的形成横向高压晶体管的方法的流程示意图。
具体实施方式
下面将详细说明本发明的一些实施例。在接下来的说明中，一些具体的细节，例如实施例中的具体电路结构和这些电路元件的具体参数，都用于对本发明的实施例提供更好的理解。本技术领域的技术人员可以理解，即使在缺少一些细节或者其他方法、元件、材料等结合的情况下，本发明的实施例也可以被实现。
在本发明的说明书及权利要求书中，若采用了诸如“左、右、内、外、前、后、上、下、顶、之上、底、之下”等一类的词，均只是为了便于描述，而不表示组件/结构的必然或永久的相对位置。本领域的技术人员应该理解这类词在合适的情况下是可以互换的，例如，以使得本发明的实施例可以在不同于本说明书描绘的方向下仍可以运作。此外，“耦接”一词意味着以直接或者间接的电气的或者非电气的方式连接。“一个/这个/那个”并不用于特指单数，而可能涵盖复数形式。“在……内”可能涵盖“在……内/上”。“在一个实施例中/根据本发明的一个实施例”的用法并不用于特指同一个实施例中，当然也可能是同一个实施例中。除非特别指出，“或”可以涵盖“和/或”的意思。本领域技术人员应该理解以上对各用词的说明仅仅提供一些示例性的用法，并不用于限定这些词。
如图1所示，为根据本发明一个实施例的横向高压晶体管100的纵向剖面示意图。横向高压晶体管100包括：半导体层101，具有第一导电类型（例如：图1中示意为P型）；源区102，具有与所述第一导电类型相反的第二导电类型（例如：图1中示意为N型），该源区102形成于所述半导体层101中，其可能具有较高的掺杂浓度，例如，高于1×1019cm-3；漏区103，具有所述第二导电类型，其形成于所述半导体层101中并与所述源区102相分离，并且可能具有较高的掺杂浓度，例如，高于1×1019cm-3（图1中用一个N+区域示意）；第一隔离层104，形成在位于源区102和漏区103之间的所述半导体层101上；第一阱区105，具有所述的第二导电类型，该第一阱区105形成于所述漏区103的外围，向所述源区102延伸，但与所述源区102相分离；第二阱区106，形成于所述源区102外围，并具有所述的第一导电类型（例如，图1中用P-型体区示意）；栅区107，形成在位于所述第二阱区106和部分第一阱区105之上的所述第一隔离层104上；以及第一掩埋层108，形成于邻近源区102一侧的所述第一阱区105下方，具有所述的第一导电类型（例如，图1中采用P型掩埋层示意）。
根据本发明的一个实施例，横向高压晶体管100还可以进一步包括：第一介电层109，覆盖所述第一隔离层104和栅区107；源电极110，耦接所述源区102；漏电极111，耦接所述漏区103；及栅电极（图1中未示出），耦接所述栅区107.
据本发明的一个实施例，所述第一隔离层104可以包括二氧化硅层。根据本发明的其它实施例，所述第一隔离层104可能包括与器件制造工艺相兼容的其它隔离材料。
根据本发明的一个实施例，栅区107可以包括掺杂的多晶硅。根据本发明的其它实施例，栅区107可能包括与器件制造工艺相兼容的其它导电材料（例如：金属、其它半导体、半金属、和/或它们的组合物）。因此，这里的“多晶硅”意味着涵盖了硅及除硅以外的其它类似材料及其组合物。
根据本发明的一个实施例，高压晶体管器件100可以进一步包括体接触区112，形成于源区102附近，具有所述第一导电类型并且掺杂浓度较高（例如：图1中示意为P+区）。在一个实施例中，体接触区112可以耦接源电极110，如图1中所示。在另外的实施例中，横向高压晶体管器件100可以进一步包括独立的体接触电极（图1中未示出），这样，体接触区112可以不耦接源电极110，而耦接体接触电极，从而使源区102可能可以比体接触区112承受更高的电压（即，源区102可能可以承受比半导体层101上施加的电压更高的电压）。
根据本发明的各实施例及其变型实施方式的横向高压晶体管中，一个利用栅区107作为“顶栅”、利用所述第一掩埋层108作为“底栅”的结型场效应晶体管（JFET）形成了。这个JFET具有一定的夹断电压，当施加在所述漏区103上的电压超过这个夹断电压时，所述第一阱区105的位于栅区107和第一掩埋层108之间的部分将被“顶栅”107和“底栅”108完全耗尽，JFET夹断。所述夹断电压可能取决于所述第一阱区105的位于其表面和所述第一掩埋层108之间的部分的掺杂浓度和厚度，以及所述第一掩埋层108的宽度LB、施加于JFET“顶栅”107上的第一偏置电压和施加于JFET“底栅”108上的第二偏置电压。例如：如果位于第一掩埋层108与所述第一阱区105表面之间的那部分第一阱区105的掺杂浓度大约为1x1012 cm-3 到 2x1012 cm-3，其厚度大约为3μm到 6μm，并且所述第一掩埋层108的宽度LB大约为2μm到 6μm，则所述JFET的夹断电压大约为10V到40V。本领域的技术人员应该理解，在不同的实施例中，可以根据实际应用所需来改变这些影响所述夹断电压的因素（例如：所述第一阱区105的位于其表面和所述第一掩埋层108之间的部分的掺杂浓度和厚度，以及所述第一掩埋层108的宽度LB、施加于JFET“顶栅”107上的第一偏置电压和施加于JFET“底栅”108上的第二偏置电压），从而获得期望的夹断电压值。
在如图1所示的示例性实施例中，所述JFET的夹断电压可以被设计为低于所述第一阱区105和第二阱区106之间的结击穿电压。如图1所示，所述JFET的“底栅”（亦即第一掩埋层）108与半导体层101电耦接，因而施加于JFET“底栅”108上的第二偏置电压与施加在半导体层101上的电压（通常可能为地电位）相同。当横向高压晶体管100在关断状态下时，施加于JFET“顶栅”（ 亦即栅区）107上的第一偏置电压也可能为接近地电位，这时所述JFET可能具有最小夹断电压值。
当横向高压晶体管100在关断状态下时，如果在其漏电极111上施加漏电压（亦即向漏区103施加漏电压），则所述第一阱区105和所述第二阱区106之间形成的结上所承担的电压可能跟随所述漏电压（增大或者减小）。然而，当施加于漏区103上的漏电压增大到一定的值而超过了所述JFET的夹断电压时，所述JFET夹断。此后，第一阱区105和第二阱区106之间的结上所承担的电压将不再跟随施加于漏区103上的漏电压，进一步增大的漏电压将由第一阱区105的位于漏区103和所述JFET左侧之间的部分承担，从而将第一阱区105和第二阱区106之间的结上所承担的电压限定在低于该结的击穿电压范围内。因此，横向高压晶体管100可以在保持具有较低导通电阻的同时，具有增大的击穿电压。
本领域的技术人员应该理解，必须精心选择那些影响所述JFET夹断电压的因素（例如：所述第一阱区105的位于其表面和所述第一掩埋层108之间的部分的掺杂浓度和厚度，以及所述第一掩埋层108的宽度LB、施加于JFET“顶栅”107上的第一偏置电压和施加于JFET“底栅”108上的第二偏置电压），从而在施加于漏区103上的漏电压高于所述JFET的夹断电压时，使所述第一阱区105的位于栅区107和第一掩埋层108之间的部分被“顶栅”107和“底栅”108充分耗尽（即，JFET夹断）。
当横向高压晶体管100在导通状态下时，施加于漏区103上的漏电压可能较高，比如为400V，施加在栅区107（以及JFET的“顶栅”）上的第一偏置电压也从接近地电位而升高到某个特定电压，比如40V，从而使得所述JFET的夹断电压增大。在这种情况下，源区102上所承担的电压将跟随施加在栅区107上的栅电压直到所述JFET夹断。因而横向高压晶体管100在导通状态下时允许源区102上所承担的电压跟随施加在栅区107上的第一偏置电压到远远高于横向高压晶体管100在关断状态下时所述JFET的夹断电压值（即，JFET的最小夹断电压值）。这在实际应用中是很重要的。
根据本发明的一个实施例，所述栅区107可以横向扩展（即具有更大的横向宽度）以便更大程度地遮盖所述第一掩埋层108（例如，使栅区107遮盖所述第一掩埋层108的大部分或者全部）。这样，横向宽度增大后的栅区107有助于提高容性耦合能力，更好地控制所述JFET的夹断电压。
图2示出了根据本发明另一实施例的横向高压晶体管200的纵向剖面示意图。为了简明且便于理解，横向高压晶体管200中的那些功能上与在横向高压晶体管100中相同的同样或类似的组件或结构沿用了相同的附图标记。如图2所示，横向高压晶体管200可以进一步包括第二掩埋层201，其形成于所述第二阱区106下方，具有所述的第二导电类型（例如，图2中示意为N型掩埋层），并且耦接所述的第一阱区105。所述第二掩埋层201和所述第一阱区105将所述第二阱区106与所述半导体层101电气隔离。从而，所述源区102和第二阱区106可以承担的电压可能比半导体层101可以承担的电压高，也就是说，源区102和第二阱区106可以承担一个“上浮”到半导体层101可以承担的电压之上的电压。
在如图2所示的示例性实施例中，所述JFET的夹断电压可以被设计为低于所述第二掩埋层201和第二阱区106之间的结击穿电压。当横向高压晶体管200在关断状态下时，如果在其漏电极111上施加漏电压（亦即向漏区103施加漏电压），则所述第二掩埋层201上所承担的电压可能跟随所述漏电压（增大或者减小）。然而，当施加于漏区103上的漏电压增大到一定的值而超过了所述JFET的夹断电压时，所述JFET夹断。此后，第二掩埋层201上承担的电压不再跟随施加于漏区103上的漏电压，进一步增大的漏电压将由第一阱区105的位于漏区103和所述JFET左侧之间的部分承担，从而将第二掩埋层201和第二阱区106之间的结上所承担的电压限定在低于该结的击穿电压范围内。因此，横向高压晶体管200不仅具有改善的击穿电压（在保持具有较低导通电阻的同时，具有增大的击穿电压），而且允许其源区102和第二阱区106承担比半导体层101可以承担的电压更高的电压。
图3示出了根据本发明另一实施例的横向高压晶体管300的纵向剖面示意图。为了简明且便于理解，横向高压晶体管300中的那些功能上与在横向高压晶体管100及200中相同的同样或类似的组件或结构沿用了相同的附图标记。在如图3实施例所示的横向高压晶体管300中，所述第一阱区可以包括多个具有第二导电类型的掺杂区，其中每个掺杂区的掺杂浓度与其余掺杂区的掺杂浓度不同。在一个实施例中，所述多个具有第二导电类型的掺杂区在离漏区103最近到离漏区103最远的方向上具有逐步降低的掺杂浓度。例如：离漏区103最近的掺杂区可能具有比漏区103的掺杂浓度稍低的掺杂浓度，离漏区103较远的掺杂区可能具有比离漏区103较近的掺杂区稍低的掺杂浓度。这样，横向高压晶体管300可以具有进一步减小的导通电阻，同时并不会导致其击穿电压的降低。这是因为：离源区102侧较近的第一阱区105具有较低的掺杂浓度，因而可以降低源区102附近被过早击穿的可能性。
本领域的技术人员应该理解，位于所述第一掩埋层108上方的第一阱区105的掺杂区的掺杂浓度是决定所述JFET的夹断电压的一个重要因素。因此，需要对位于所述第一掩埋层108上方的掺杂区的掺杂浓度作精心选择和合适控制，以确保在施加于漏区103上的漏电压高于所述JFET的夹断电压时，所述第一阱区105的位于栅区107和第一掩埋层108之间的部分能够被“顶栅”107和“底栅”108充分耗尽。在图3所示的示例性实施例中，第一阱区105被示意为包括四个具有第二导电类型的掺杂区1051~1054。作为一个例子，如果漏区103被重掺杂且掺杂浓度大于1×1019cm-3，则紧挨漏区103的掺杂区1051具有大约为4×1012cm-3的掺杂浓度，其余掺杂区1052、1053和1054的掺杂浓度依次大约为3×1012cm-3、2×1012cm-3和1×1012cm-3。本领域的技术人员可以理解，所述多个具有第二导电类型的掺杂区的数目、其各自的掺杂浓度以及每个掺杂区的宽度可以根据具体应用需求来确定以使横向高压晶体管300的性能得到优化。
图4示出了根据本发明另一实施例的横向高压晶体管400的纵向剖面示意图。为了简明且便于理解，横向高压晶体管400中的那些功能上与在横向高压晶体管100、200及300中相同的同样或类似的组件或结构沿用了相同的附图标记。如图4所示，横向高压晶体管400可以进一步包括螺旋阻性场板401，形成在位于漏区103和栅区107之间的所述第一隔离层104上，该螺旋阻性场板401具有第一端和第二端，其中第一端耦接所述源区102，第二端耦接所述漏区103。在一个示例性的实施例中，螺旋阻性场板401的第一端通过所述源电极110耦接所述源区102，其第二端通过所述漏电极111耦接所述漏区103。
根据本发明的一个实施例，螺旋阻性场板401可以包括一个长窄带电阻，其由中等阻抗到高阻抗的多晶硅形成，并且呈螺旋状排布在漏区103和栅区107之间。根据本发明的一个实施例，所述螺旋阻性场板401的每一段的宽度可以为0.4μm~1.2μm，每一段之间的间距可以为0.4μm~1.2μm。根据本发明的其它实施例，螺旋阻性场板401可以采用其它常用方法实现。事实上，在其它的实施例中，螺旋阻性场板401并不一定是螺旋状的，而可以是迂回在漏区103和栅区107之间。在一些实施例中，螺旋阻性场板401可以包含直段，以用来围住带有曲角的矩形区域。因此，“螺旋阻性场板”只是描述性的，并不明示或暗示场板401一定具有螺旋形状。
根据本发明的实施例，螺旋阻性场板401可以看作类似于耦接在漏区103和源区102之间的一个大电阻。这样，在横向高压晶体管400处于关断状态并且漏电极111施加有高电压的情况下，螺旋阻性场板401仅允许有很小的泄漏电流从漏区103流到源区102。另外，当漏电极111上施加有高电压时，螺旋阻性场板401有助于在漏区103和源区102之间的第一阱区105表面上建立起呈线性分布的电压。这种呈线性分布的电压可以使第一阱区105中建立起均匀的电场分布，从而有效缓减第一阱区105中强电场区域的形成，使横向高压晶体管400的击穿电压得到提高。再者，螺旋阻性场板401有助于第一阱区105的耗尽。在这种情况下，与不具有螺旋阻性场板4017的情况相比，第一阱区105可以具有更高的掺杂浓度，从而使横向高压晶体管400的导通电阻能够有效地降低，而不会导致击穿电压的降低。
在另外的实施例中，螺旋阻性场板401的第一端可以耦接到栅区107或者体接触区112，作为将其耦接到源区102的两种替代连接方式，螺旋阻性场板401所起的作用是相同的。
图5示出了根据本发明又一实施例的横向高压晶体管500的纵向剖面示意图。为了简明且便于理解，横向高压晶体管500中的那些功能上与在横向高压晶体管100、200、300及400中相同的同样或类似的组件或结构沿用了相同的附图标记。如图5所示，横向高压晶体管500可以进一步包括厚介电层501（例如，可以为厚场氧层），其覆盖所述第一阱区105的一部分，并且将漏区103横向地与栅区106及源区102隔离，其中栅区106的一部分可以延伸至厚介电层501之上位于第一掩埋层108上方的部分。在一个实施例中，厚介电层501可以包括二氧化硅层。在一个实施例中，横向高压晶体管500可以进一步包括所述螺旋阻性场板401，并且所述螺旋阻性场板401形成于厚介电层501（而不再是第一隔离层104）之上。
根据本发明各实施例及其变形实施方式的高压晶体管器件的有益效果不应该被认为仅仅局限于以上所述的。根据本发明各实施例的这些及其它有益效果可以通过阅读本发明的详细说明及研究各实施例的附图被更好地理解。
图6示出了根据本发明一个实施例的形成横向高压晶体管的方法的流程示意图。该方法包括：步骤601，提供具有第一导电类型的半导体层；步骤602，在所述半导体层中形成具有所述第一导电类型的第一掩埋层；步骤603，在所述半导体层中形成具有第二导电类型的第一阱区，其中所述第二导电类型与所述第一导电类型相反，所述第一阱区的底部在靠近所述第一阱区的边缘一侧与所述第一掩埋层接触；步骤604，在所述半导体层中形成具有所述第一导电类型的第二阱区，其中所述第二阱区的一侧邻近所述第一阱区的靠近第一掩埋层的一侧；步骤605，在所述第一阱区中形成具有所述第二导电类型的漏区，并且在所述第二阱区中形成具有所述第二导电类型的源区，其中所述漏区和源区可能具有较高的掺杂浓度；步骤606，在位于源区和漏区之间的半导体层上形成第一隔离层；以及步骤607，在所述第二阱区以及与该第二阱区相邻的部分第一阱区之上形成栅区。
根据本发明的一个实施例，所述形成横向高压晶体管的方法还可以进一步包括：步骤608，形成覆盖所述源区、漏区、第一隔离层以及栅区的第一介电层；以及步骤609，形成源电极和漏电极，其中源电极耦接所述源区，漏电极耦接所述漏区。
根据本发明的一个实施例，所述形成横向高压晶体管的方法还可以进一步包括：在所述源区附近形成具有第一导电类型的体接触区的步骤（例如，可以在步骤605中进一步实现），该体接触区具有较高的掺杂浓度，并且与所述源区和所述源电极耦接。在另外的实施例中，所述形成横向高压晶体管的方法还可以进一步包括：形成体接触电极的步骤，其中所述体接触区与所述源区隔离，所述体接触电极与所述源电极分离，所述体接触区耦接所述体接触电极，而不再耦接所述源电极。
根据本发明的一个实施例，所述形成横向高压晶体管的方法还可以进一步包括：在所述半导体层中邻近所述第一掩埋层形成第二掩埋层的步骤（例如，可以在步骤602中进一步实现），其中，所述第二掩埋层具有所述的第二导电类型，并且位于所述第二阱区下方，与所述第一阱区耦接，以使所述第二掩埋层和所述第一阱区一起将所述第二阱区与所述半导体层隔离开。
根据本发明的一个实施例，在步骤603中，所述形成具有第二导电类型的第一阱区的步骤可以包括形成多个具有第二导电类型的掺杂区的步骤，其中，每个掺杂区可以具有与其余掺杂区不同的掺杂浓度。在一个实施例中，所述多个具有第二导电类型的掺杂区在离漏区最近到离漏区最远的方向上具有逐步降低的掺杂浓度。根据本发明的一个实施例，形成所述多个具有第二导电类型的掺杂区可以采用一个或者两个掩膜层。例如，在一个示例性的实施例中，应用第一掩膜层来形成所述多个具有第二导电类型的掺杂区，其中所述第一掩膜层包括多个具有不同尺寸的开孔，因而在随后的离子注入过程中，尺寸相对较大的开孔可以允许更多的杂质注入半导体层中。因此，位于尺寸相对较大的开孔下方的半导体层比位于尺寸相对较小的开孔下方的半导体层具有更高的掺杂浓度。在一个实施例中，离子注入过程结束后还可以进一步采用扩散步骤（例如：进行高温退火）以使具有浓度梯度的横向掺杂区结构更规整。在一个实施例中，还可以进一步采用具有一个开孔的第二掩膜层来为整个所述的多个具有第二导电类型的掺杂区引入背景掺杂浓度，以进一步整体上提高这些掺杂区的掺杂浓度。
根据本发明的一个实施例，所述形成横向高压晶体管的方法还可以进一步包括：在位于所述漏区和栅区之间的所述第一隔离层上形成螺旋阻性场板的步骤（例如，可以在步骤607中进一步实现），其中所述螺旋阻性场板包括第一端和第二端，其第一端耦接所述源区（例如，通过所述源电极耦接到源区），其第二端耦接所述漏区（例如，通过所述漏电极耦接到漏区）。
根据本发明的一个实施例，形成所述螺旋阻性场板与所述栅区可以共享同一层以便节省工艺步骤及成本。例如，在步骤505，可以先在第一隔离层上形成轻掺杂或者未掺杂的多晶硅层，然后在该多晶硅层中注入第一剂量的N型和/或P型杂质（例如，注入剂量大概在1×1014cm-3到1×1015cm-3的硼）以获得合适的薄膜电阻（例如，1kohms/square到10kohms/square），使其可以用于形成所述螺旋阻性场板。紧接着，可以对掺杂后的多晶硅层进行掩膜并刻蚀以形成所述螺旋阻性场板及所述栅区，之后在栅区中注入具有更高浓度的第二剂量的N型和/或P型杂质，例如采用与源区/漏区相同的离子注入。
根据本发明的一个实施例，所述形成横向高压晶体管的方法还可以进一步包括：形成栅电极的步骤（例如，可以在步骤609中进一步实现），其中所述栅电极与所述栅区耦接。在一个实施例中，所述螺旋阻性场板的第一端可以耦接所述栅区（例如，通过所述栅电极），而不再耦接所述漏区。
根据本发明的一个实施例，所述形成横向高压晶体管的方法还可以进一步包括：在所述第一阱区的一部分上形成厚介电层的步骤（例如，可以在步骤606中进一步实现），其中所述厚介电层横向地将漏区与栅区及源区隔离，并且在步骤607中形成的所述栅区的一部分可以延伸至所述厚介电层上。在这种情况下，所述形成螺旋阻性场板的步骤会有所变化，所述螺旋阻性场板将形成于所述厚介电层上，而不再是形成于所述第一隔离层上。
以上对根据本发明各实施例及其变形实施方式形成横向高压晶体管的方法及步骤的描述仅为示例性的，并不用于对本发明的进行限定。另外，一些公知的制造步骤、工艺、材料及所用杂质等并未给出或者并未详细描述，以使本发明清楚、简明且便于理解。发明所属技术领域的技术人员应该理解，以上各实施例中描述的方法及步骤可能可以采用不同的顺序实现，并不仅仅局限于所描述的实施例。
虽然本说明书中以N沟道横向高压晶体管为例对根据本发明各实施例的高压晶体管及其制造方法进行了示意与描述，但这并不意味着对本发明的限定，本领域的技术人员应该理解这里给出的结构及原理同样适用于P沟道横向高压晶体管及其它类型的半导体材料及半导体器件。
因此，上述本发明的说明书和实施方式仅仅以示例性的方式对本发明实施例的高压晶体管器件及其制造方法进行了说明，并不用于限定本发明的范围。对于公开的实施例进行变化和修改都是可能的，其他可行的选择性实施例和对实施例中元件的等同变化可以被本技术领域的普通技术人员所了解。本发明所公开的实施例的其他变化和修改并不超出本发明的精神和保护范围。

Claims (20)

1.一种横向高压晶体管，包括：
半导体层，具有第一导电类型；
源区，具有与所述第一导电类型相反的第二导电类型，该源区形成于所述半导体层中；
漏区，具有所述第二导电类型，该漏区形成于所述半导体层中并与所述源区相分离；
第一隔离层，形成在位于所述源区和漏区之间的所述半导体层上；
第一阱区，具有所述的第二导电类型，该第一阱区形成于所述漏区的外围，向所述源区延伸，但与所述源区相分离；
第二阱区，形成于所述源区外围，并具有所述的第一导电类型；
栅区，形成在位于所述第二阱区和与该第二阱区邻近的部分第一阱区之上的所述第一隔离层上；以及
第一掩埋层，形成于邻近所述源区一侧的所述第一阱区下方，具有所述的第一导电类型。
2.如权利要求1所述的横向高压晶体管，其特征在于，当施加在所述漏区上的电压高于一个夹断电压时，所述第一阱区的位于所述栅区和所述第一掩埋层之间的部分被该栅区和该第一掩埋层充分耗尽。
3.如权利要求3所述的横向高压晶体管，其特征在于，所述夹断电压低于所述第一阱区和第二阱区之间的结击穿电压。
4.如权利要求1所述的横向高压晶体管，其特征在于，进一步包括第二掩埋层，该第二掩埋层形成于所述第二阱区的下方，具有所述的第二导电类型，并且与所述的第一阱区耦接。
5.如权利要求4所述的横向高压晶体管，其特征在于，所述第一阱区和所述第二掩埋层将所述第二阱区与所述半导体层隔离。
6.如权利要求4所述的横向高压晶体管，其特征在于，当施加在所述漏区上的电压高于一个夹断电压时，所述第一阱区的位于所述栅区和所述第一掩埋层之间的部分被该栅区和该第一掩埋层充分耗尽，并且所述夹断电压低于所述第二阱区和第二掩埋层之间的结击穿电压。
7.如权利要求1所述的横向高压晶体管，其特征在于，所述栅区横向扩展以遮盖所述第一掩埋层的大部分或全部。
8.如权利要求1所述的横向高压晶体管，其特征在于，进一步包括体接接触区，其具有所述的第一导电类型，邻近所述源区形成于所述第二阱区中。
9.如权利要求1所述的横向高压晶体管，其特征在于，第一阱区可以包括多个具有第二导电类型的掺杂区，其中每个掺杂区的掺杂浓度与其余掺杂区的掺杂浓度不同。
10.如权利要求1所述的横向高压晶体管，其特征在于，进一步包括厚介电层，其覆盖所述第一阱区的一部分，并且将所述漏区横向地与所述栅区及源区隔离，其中所述栅区的一部分延伸至所述厚介电层之上位于所述第一掩埋层上方的部分。
11.如权利要求1所述的横向高压晶体管，其特征在于，进一步包括螺旋阻性场板，形成在位于所述漏区和栅区之间的所述第一隔离层上，该螺旋阻性场板具有第一端和第二端，其中第一端耦接所述源区，第二端耦接所述漏区。
12.如权利要求11所述的横向高压晶体管，其特征在于，所述螺旋阻性场板的第一端耦接所述栅区，而不在耦接所述源区。
13.一种形成横向高压晶体管的方法，包括：
提供具有第一导电类型的半导体层的步骤；
在所述半导体层中形成具有所述第一导电类型的第一掩埋层的步骤；
在所述半导体层中形成具有第二导电类型的第一阱区的步骤，其中所述第二导电类型与所述第一导电类型相反，所述第一阱区的底部在靠近所述第一阱区的边缘一侧与所述第一掩埋层接触；
在所述半导体层中形成具有所述第一导电类型的第二阱区的步骤，其中所述第二阱区的一侧邻近所述第一阱区的靠近第一掩埋层的一侧；
在所述第一阱区中形成具有所述第二导电类型的漏区的步骤；
在所述第二阱区中形成具有所述第二导电类型的源区的步骤；
在位于所述源区和漏区之间的所述半导体层上形成第一隔离层的步骤；以及
在所述第二阱区和与该第二阱区相邻的部分第一阱区之上形成栅区的步骤。
14.如权利要求13所述的方法，其特征在于，进一步包括：
在所述半导体层中邻近所述第一掩埋层形成第二掩埋层的步骤，其中，所述第二掩埋层具有所述的第二导电类型，并且形成于所述第二阱区下方，与所述第一阱区耦接。
15.如权利要求13所述的方法，其特征在于，在所述半导体层中形成具有第二导电类型的第一阱区的步骤包括形成多个具有第二导电类型的掺杂区的步骤，其中，每个掺杂区可以具有与其余掺杂区不同的掺杂浓度。
16.如权利要求13所述的方法，其特征在于，进一步包括：
在所述源区附近形成具有第一导电类型的体接触区的步骤，其中所述体接触区与所述源区耦接。
17.如权利要求13所述的方法，其特征在于，进一步包括：
在位于所述漏区和栅区之间的所述第一隔离层上形成螺旋阻性场板的步骤，其中，所述螺旋阻性场板包括第一端和第二端，其第一端耦接所述源区，其第二端耦接所述漏区。
18.如权利要求17所述的方法，其特征在于，所述螺旋阻性场板的第一端不再耦接所述源区，而是耦接所述栅区。
19.如权利要求13所述的方法，其特征在于，进一步包括：
在所述第一阱区的一部分上形成厚介电层的步骤，其中所述厚介电层横向地将漏区与栅区及源区隔离，并且所述栅区的一部分延伸至所述厚介电层上。
20.如权利要求19所述的方法，其特征在于，进一步包括：
在位于所述漏区和栅区之间的所述厚介电层上形成螺旋阻性场板的步骤，其中，所述螺旋阻性场板包括第一端和第二端，其第一端耦接所述源区，其第二端耦接所述漏区。
CN201210169406.3A 2011-08-17 2012-05-29 横向高压器件及其制造方法 Active CN102751330B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/212,097 2011-08-17
US13/212,097 US8686503B2 (en) 2011-08-17 2011-08-17 Lateral high-voltage transistor and associated method for manufacturing

Publications (2)

Publication Number Publication Date
CN102751330A true CN102751330A (zh) 2012-10-24
CN102751330B CN102751330B (zh) 2015-01-28

Family

ID=47031363

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210169406.3A Active CN102751330B (zh) 2011-08-17 2012-05-29 横向高压器件及其制造方法
CN201220252284XU Expired - Fee Related CN202871797U (zh) 2011-08-17 2012-05-29 一种横向高压晶体管

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201220252284XU Expired - Fee Related CN202871797U (zh) 2011-08-17 2012-05-29 一种横向高压晶体管

Country Status (3)

Country Link
US (1) US8686503B2 (zh)
CN (2) CN102751330B (zh)
TW (1) TWI485860B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104282733A (zh) * 2013-07-08 2015-01-14 瑞萨电子株式会社 半导体器件
CN104518008A (zh) * 2013-09-29 2015-04-15 北大方正集团有限公司 一种结型场效应管
CN108376701A (zh) * 2017-02-01 2018-08-07 富士电机株式会社 半导体装置
CN113611732A (zh) * 2021-07-02 2021-11-05 上海华虹宏力半导体制造有限公司 Jfet器件

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8686503B2 (en) * 2011-08-17 2014-04-01 Monolithic Power Systems, Inc. Lateral high-voltage transistor and associated method for manufacturing
JP5637188B2 (ja) * 2011-09-27 2014-12-10 株式会社デンソー 横型素子を有する半導体装置
CN104900695B (zh) * 2014-03-03 2018-04-10 无锡华润上华科技有限公司 功率结型场效应管及其制造方法
KR102401162B1 (ko) * 2021-05-20 2022-05-24 주식회사 키파운드리 폴리-실리콘 접합 전계 효과 트랜지스터를 포함하는 반도체 소자 및 이의 제조 방법
TWI790838B (zh) * 2021-12-01 2023-01-21 世界先進積體電路股份有限公司 半導體裝置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680515B1 (en) * 2000-11-10 2004-01-20 Monolithic Power Systems, Inc. Lateral high voltage transistor having spiral field plate and graded concentration doping
CN1551369A (zh) * 2003-05-09 2004-12-01 �����ɷ� 高耐电压的半导体器件以及制造该器件的方法
CN1819149A (zh) * 2005-01-25 2006-08-16 半导体元件工业有限责任公司 高压传感器装置及其方法
CN101728392A (zh) * 2008-10-22 2010-06-09 台湾积体电路制造股份有限公司 具有减少的导通电阻的高压器件
CN202871797U (zh) * 2011-08-17 2013-04-10 成都芯源系统有限公司 一种横向高压晶体管

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8198679B2 (en) 2009-05-28 2012-06-12 Monolithic Power Systems, Inc. High voltage NMOS with low on resistance and associated methods of making
US20110062554A1 (en) 2009-09-17 2011-03-17 Hsing Michael R High voltage floating well in a silicon die
US8324684B1 (en) * 2011-04-05 2012-12-04 General Microelectronics Corporation Monolithic high-current and low-current transistors sharing high voltage drain

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680515B1 (en) * 2000-11-10 2004-01-20 Monolithic Power Systems, Inc. Lateral high voltage transistor having spiral field plate and graded concentration doping
CN1551369A (zh) * 2003-05-09 2004-12-01 �����ɷ� 高耐电压的半导体器件以及制造该器件的方法
CN1819149A (zh) * 2005-01-25 2006-08-16 半导体元件工业有限责任公司 高压传感器装置及其方法
CN101728392A (zh) * 2008-10-22 2010-06-09 台湾积体电路制造股份有限公司 具有减少的导通电阻的高压器件
CN202871797U (zh) * 2011-08-17 2013-04-10 成都芯源系统有限公司 一种横向高压晶体管

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104282733A (zh) * 2013-07-08 2015-01-14 瑞萨电子株式会社 半导体器件
CN104518008A (zh) * 2013-09-29 2015-04-15 北大方正集团有限公司 一种结型场效应管
CN104518008B (zh) * 2013-09-29 2017-12-22 北大方正集团有限公司 一种结型场效应管
CN108376701A (zh) * 2017-02-01 2018-08-07 富士电机株式会社 半导体装置
CN108376701B (zh) * 2017-02-01 2023-06-16 富士电机株式会社 半导体装置
CN113611732A (zh) * 2021-07-02 2021-11-05 上海华虹宏力半导体制造有限公司 Jfet器件

Also Published As

Publication number Publication date
TW201314917A (zh) 2013-04-01
US8686503B2 (en) 2014-04-01
TWI485860B (zh) 2015-05-21
US20130043532A1 (en) 2013-02-21
CN102751330B (zh) 2015-01-28
CN202871797U (zh) 2013-04-10

Similar Documents

Publication Publication Date Title
CN102751330A (zh) 横向高压器件及其制造方法
CN105280711B (zh) 电荷补偿结构及用于其的制造
CN203325912U (zh) 高压器件
CN102738241A (zh) 横向高压晶体管及其制造方法
US9419127B2 (en) Semiconductor device including switching devices in an epitaxial layer
CN203205426U (zh) 横向晶体管
US9362351B2 (en) Field effect transistor, termination structure and associated method for manufacturing
KR20170118129A (ko) 고전압 반도체 디바이스 및 상기 디바이스의 제조방법
JP5423882B2 (ja) 超接合半導体装置
KR101864889B1 (ko) 수평형 디모스 트랜지스터 및 그 제조방법
JP2010040973A (ja) 半導体装置およびその製造方法
CN103855221A (zh) 半导体器件和制造半导体器件的方法
CN108257953A (zh) 具有igbt区和不可切换二极管区的半导体器件
CN102738215A (zh) 横向双扩散金属氧化物半导体场效应晶体管及其制造方法
US20160254376A1 (en) Insulated gate bipolar transistor
CN103050540A (zh) 使用高介电常数槽结构的低比导通电阻的横向功率器件
TW201513360A (zh) 場板渠溝場效電晶體及半導體元件
JP2010016309A (ja) 半導体装置
CN105448997B (zh) 改善反向恢复特性及雪崩能力的超结mos器件及其制造方法
US8421153B2 (en) Semiconductor device
US9704954B2 (en) Semiconductor device and a method for forming a semiconductor device
CN101388408A (zh) 横向双扩散金属氧化物半导体器件
JP2008166708A (ja) 半導体素子及びその製造方法
US9553188B1 (en) High-voltage semiconductor device with finger-shaped insulation structure
CN104992963B (zh) 超结结构的半导体器件及其制造方法、光刻版

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant