TW201314851A - 接線墊結構及其製造方法 - Google Patents

接線墊結構及其製造方法 Download PDF

Info

Publication number
TW201314851A
TW201314851A TW100133839A TW100133839A TW201314851A TW 201314851 A TW201314851 A TW 201314851A TW 100133839 A TW100133839 A TW 100133839A TW 100133839 A TW100133839 A TW 100133839A TW 201314851 A TW201314851 A TW 201314851A
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
wiring pad
dielectric layer
wiring
conductor
Prior art date
Application number
TW100133839A
Other languages
English (en)
Inventor
Ching-Hung Kao
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to TW100133839A priority Critical patent/TW201314851A/zh
Publication of TW201314851A publication Critical patent/TW201314851A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

接線墊結構，應用於積體電路裝置中，積體電路裝置包含有半導體基板，半導體基板具有第一表面與第二表面，接線墊結構包含：介電層，形成於半導體基板之第二表面側；導體結構，設置於介電層內；接線墊開口，位於半導體基板之第一表面，用以貫穿半導體基板與部份介電層而露出導體結構；以及隔離槽，其開口位於半導體基板之第一表面，用以貫穿半導體基板與部份介電層並環繞於接線墊開口之外圍。

Description

接線墊結構及其製造方法
本發明提供一種接線墊結構及其製造方法，且特別是有關於一種應用於一積體電路裝置之接線墊結構及其製造方法。
互補式金氧半影像感測器(Complementary Metal Oxide Semiconductor Image Sensor，簡稱CIS)之體積小且成本低，已經被大量運用於各式影像擷取裝置上。如圖1A所示，傳統互補式金氧半影像感測器採用前面照射(Front Side Illumination)技術，入射光線經過微透鏡11與彩色濾光片12後，還需通過厚度頗大之金屬導線層13及介電層14後，才會到達基板1中之感光二極體15，導致感光度偏低。
因此，採用背面照射(Back Side Illumination，簡稱BSI)技術的互補式金氧半影像感測器便被發展出來。如圖1B所示，採用背面照射技術的互補式金氧半影像感測器主要是將基板1背面磨薄後，再於基板1背面上完成彩色濾光片12與微透鏡11，用以從基板1背面引導入射光線至基板中之感光二極體15，進而縮短入射光線之路徑來改善感光度。
但是，當要於基板1背面進行接線墊開口製作時，需要蝕穿基板來形成接觸孔，才能夠露出作為接線墊之金屬結構。但是，由於基板的材質通常為矽，極可能於後續打線過程中造成導線接觸至材質為矽之接觸孔側壁而產生短路現象，因此需要額外製程在接觸孔側壁上形成絕緣層來完成隔離。如此一來，製程中必須增加製造絕緣層之步驟，導致製程過多而增加成本。而如何改善此等缺失，係為發展本案之主要目的。
本發明之一目的是提供一種接線墊結構，應用於一積體電路裝置中，積體電路裝置包含有一半導體基板，半導體基板具有一第一表面與一第二表面，接線墊結構包含：一介電層，形成於半導體基板之第二表面側；一導體結構，設置於介電層內；一接線墊開口，位於半導體基板之第一表面，用以貫穿半導體基板與部份介電層而露出導體結構；以及一隔離槽，位於半導體基板之第一表面，用以貫穿半導體基板與部份介電層並環繞於接線墊開口之外圍。
在本發明的一實施例中，更包含一蝕刻停止結構，其設置於上述介電層內並位於上述隔離槽底部。
在本發明的一實施例中，上述導體結構與上述蝕刻停止結構相連，且兩者材質同為金屬導體。
在本發明的一實施例中，上述導體結構與上述蝕刻停止結構不相連。
在本發明的一實施例中，上述蝕刻停止結構環繞於上述導體結構之外圍，且兩者材質同為金屬導體。
在本發明的一實施例中，上述半導體基板中具有一感光二極體，且上述半導體基板之上述第一表面上形成有一彩色濾光片與一微透鏡。
在本發明的一實施例中，上述半導體基板之上述第一表面與上述微透鏡上形成有一保護層。
在本發明的一實施例中，上述介電層側更設置至少有一金屬導線層以及至少一介電層所構成之一多層接線結構。
在本發明的一實施例中，上述多層接線結構更接合至一處理晶圓。
本發明之另一目的是提供一種接線墊結構製造方法，應用於一積體電路製程中，其包含下列步驟：提供一半導體基板，半導體基板具有一第一表面與一第二表面；於半導體基板之第二表面側形成一介電層，介電層中具有一導體結構；以及於半導體基板中形成一接線墊開口與一隔離槽，其中接線墊開口貫穿半導體基板與部份介電層而露出導體結構，隔離槽貫穿半導體基板與部份介電層並環繞於接線墊開口之外圍。
在本發明的一實施例中，上述介電層中更具有一蝕刻停止結構，用以當作形成上述隔離槽時所進行蝕刻之停止結構。
在本發明的一實施例中，上述導體結構與上述蝕刻停止結構相連，且兩者材質同為金屬導體。
在本發明的一實施例中，上述導體結構與上述蝕刻停止結構不相連。
在本發明的一實施例中，上述蝕刻停止結構環繞於上述導體結構之外圍，且兩者材質同為金屬導體。
在本發明的一實施例中，接線墊結構製造方法更包含下列步驟：於上述半導體基板中形成一感光二極體；以及於上述半導體基板之上述第一表面上形成一彩色濾光片與一微透鏡。
在本發明的一實施例中，接線墊結構製造方法更包含下列步驟：於上述第一表面與上述微透鏡表面上形成一保護層。
在本發明的一實施例中，接線墊結構製造方法更包含下列步驟：於上述介電層側形成有至少一金屬導線層以及至少一介電層所構成之一多層接線結構。
在本發明的一實施例中，接線墊結構製造方法更包含下列步驟：將上述多層接線結構接合至一處理晶圓。
請參見圖2A至圖2E，其係本案所發展出來關於接線墊結構之製作方法示意圖，其可應用於各式積體電路晶片，尤其是互補式金氧半影像感測器之製作過程。
首先，如圖2A所示，提供半導體基板2，該半導體基板具有第一表面21與第二表面22，該半導體基板之該第二表面22側形成有由金屬導線層及介電層所構成之多層接線結構24，其中緊鄰半導體基板2之該第二表面22之平坦化介電層23中具有導體結構230及蝕刻停止結構231，導體結構230可以做為互補式金氧半影像感測器接線墊之用。另外，該半導體基板2中形成有感光二極體29。
接著如圖2B所示，將該半導體基板2之該第二表面22側之多層接線結構24接合至一處理晶圓3(handle wafer)，然後將半導體基板2之第一表面21磨薄後，依續於該半導體基板2之該第一表面21上形成彩色濾光片25與微透鏡26。
然後如圖2C所示，於該第一表面21與該微透鏡26表面上形成保護層27。隨後利用光罩微影蝕刻製程來於該半導體基板2中形成接線墊開口(pad opening)280與隔離槽281，如圖2D所示，該接線墊開口280貫穿該半導體基板2與部份該介電層23而露出該導體結構230，至於該隔離槽281則貫穿該半導體基板2與部份該介電層23，直到蝕刻停止結構231為止。接著，如圖2E所示，可將處理晶圓3移除並完成打線結構282。如此一來，環繞於該接線墊開口280外圍之隔離槽281便可達成絕緣的效果，使後續利用接線墊開口280來打線或其他電連接方式至導體結構230時不會產生短路的現象。上述半導體基板2可用矽基板來完成，而保護層27可以是氧化矽或氮氧化矽(SiON)，至於介電層23則可用氧化矽或低介電係數材料(low K material)來完成。
再請參見圖3A，其係導體結構230及蝕刻停止結構231之上視圖，其中導體結構230做為接線墊之用，而環繞於導體結構230四週之蝕刻停止結構231則用以當做隔離槽281蝕刻時之停止結構。為了製作方便，導體結構230及蝕刻停止結構231之材質可以同為金屬導體，而且可定義同一金屬層來完成。在本實施例中，該導體結構230與該蝕刻停止結構231不相連，相隔距離可為0.5-20um，該蝕刻停止結構231之寬度約0.1-20um。當然，兩者材質同為金屬導體之該導體結構230與該蝕刻停止結構231也可相連成一塊。當然兩者也可以是不同材質，蝕刻停止結構231主要是用以讓蝕刻深度停在適當的地方，因此深度不一定與導體結構230相同，但是一定要讓隔離槽281的深度到達介電層23中。至於圖3B則表示出接線墊開口280與隔離槽281之開口上視圖，由圖可清楚看出，環繞於該接線墊開口280外圍之隔離槽281可有效達成絕緣的效果，使後續利用接線墊開口280來打線至導體結構230時不會產生短路的現象。而除了上述單圈隔離槽281的實施例外，也可是同時完成多圈隔離槽的形態來包圍接線墊開口280，如此將更可降低短路發生的機會。
綜上所述，在本發明對技術進行改良後，已可有效消除習用手段的問題。雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1．．．基板
11．．．微透鏡
12．．．彩色濾光片
13．．．金屬導線層
14．．．介電層
15．．．感光二極體
2．．．半導體基板
21．．．第一表面
22．．．第二表面
23．．．介電層
24．．．多層接線結構
25．．．彩色濾光片
26．．．微透鏡
27．．．保護層
29．．．感光二極體
280．．．接線墊開口
281．．．隔離槽
282．．．打線結構
230．．．導體結構
231．．．蝕刻停止結構
3．．．處理晶圓
圖1A，其係傳統採用前面照射技術之互補式金氧半影像感測器之構造示意圖。
圖1B，其係傳統採用背面照射技術之互補式金氧半影像感測器之構造示意圖。
圖2A至圖2E，其係本案所發展出來關於接線墊結構之製作方法示意圖。
圖3A，其係本案導體結構及蝕刻停止結構之上視圖。
圖3B，其係本案接線墊開口與隔離槽之開口上視圖。
2．．．半導體基板
23．．．介電層
24．．．多層接線結構
25．．．彩色濾光片
26．．．微透鏡
27．．．保護層
29．．．感光二極體
230．．．導體結構
231．．．蝕刻停止結構
280．．．接線墊開口
281．．．隔離槽
3．．．處理晶圓

Claims (18)

  1. 一種接線墊結構，應用於一積體電路裝置中，該積體電路裝置包含有一半導體基板，該半導體基板具有一第一表面與一第二表面，該接線墊結構包含：一介電層，形成於該半導體基板之第二表面側；一導體結構，設置於該介電層內；一接線墊開口，其位於該半導體基板之該第一表面，用以貫穿該半導體基板與部份該介電層而露出該導體結構；以及一隔離槽，其位於該半導體基板之該第一表面，用以貫穿該半導體基板與部份該介電層並環繞於該接線墊開口之外圍。
  2. 如申請專利範圍第1項所述之接線墊結構，其中更包含一蝕刻停止結構，其設置於該介電層內並位於該隔離槽底部。
  3. 如申請專利範圍第2項所述之接線墊結構，其中該導體結構與該蝕刻停止結構相連，且兩者材質同為金屬導體。
  4. 如申請專利範圍第2項所述之接線墊結構，其中該導體結構與該蝕刻停止結構不相連。
  5. 如申請專利範圍第4項所述之接線墊結構，其中該蝕刻停止結構環繞於該導體結構之外圍，且兩者材質同為金屬導體。
  6. 如申請專利範圍第1項所述之接線墊結構，其中該半導體基板中具有一感光二極體，且該半導體基板之該第一表面上形成有一彩色濾光片與一微透鏡。
  7. 如申請專利範圍第6項所述之接線墊結構，其中該半導體基板之該第一表面與該微透鏡上形成有一保護層。
  8. 如申請專利範圍第1項所述之接線墊結構，其中該介電層側更設置至少有一金屬導線層以及至少一介電層所構成之一多層接線結構。
  9. 如申請專利範圍第8項所述之接線墊結構，其中該多層接線結構更接合至一處理晶圓。
  10. 一種接線墊結構製造方法，應用於一積體電路製程中，其包含下列步驟：提供一半導體基板，該半導體基板具有一第一表面與一第二表面；於該半導體基板之該第二表面側形成一介電層，該介電層中具有一導體結構；以及於該半導體基板中形成一接線墊開口與一隔離槽，其中該接線墊開口貫穿該半導體基板與部份該介電層而露出該導體結構，該隔離槽貫穿該半導體基板與部份該介電層並環繞於該接線墊開口之外圍。
  11. 如申請專利範圍第10項所述之接線墊結構製造方法，其中該介電層中更具有一蝕刻停止結構，用以當作形成該隔離槽時所進行蝕刻之停止結構。
  12. 如申請專利範圍第11項所述之接線墊結構製造方法，其中該導體結構與該蝕刻停止結構相連，且兩者材質同為金屬導體。
  13. 如申請專利範圍第11項所述之接線墊結構製造方法，其中該導體結構與該蝕刻停止結構不相連。
  14. 如申請專利範圍第13項所述之接線墊結構製造方法，其中該蝕刻停止結構環繞於該導體結構之外圍，且兩者材質同為金屬導體。
  15. 如申請專利範圍第10項所述之接線墊結構製造方法，其中更包含下列步驟：於該半導體基板中形成一感光二極體；以及於該半導體基板之該第一表面上形成一彩色濾光片與一微透鏡。
  16. 如申請專利範圍第15項所述之接線墊結構製造方法，其中更包含下列步驟：於該第一表面與該微透鏡表面上形成一保護層。
  17. 如申請專利範圍第10項所述之接線墊結構製造方法，其中更包含下列步驟：於該介電層側形成有至少一金屬導線層以及至少一介電層所構成之一多層接線結構。
  18. 如申請專利範圍第17項所述之接線墊結構製造方法，其中更包含下列步驟：將該多層接線結構接合至一處理晶圓。
TW100133839A 2011-09-20 2011-09-20 接線墊結構及其製造方法 TW201314851A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100133839A TW201314851A (zh) 2011-09-20 2011-09-20 接線墊結構及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100133839A TW201314851A (zh) 2011-09-20 2011-09-20 接線墊結構及其製造方法

Publications (1)

Publication Number Publication Date
TW201314851A true TW201314851A (zh) 2013-04-01

Family

ID=48802627

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100133839A TW201314851A (zh) 2011-09-20 2011-09-20 接線墊結構及其製造方法

Country Status (1)

Country Link
TW (1) TW201314851A (zh)

Similar Documents

Publication Publication Date Title
JP5543992B2 (ja) 集積回路構造及び裏面照射型イメージセンサデバイス
US9842878B2 (en) Semiconductor device and a manufacturing method thereof
TWI401793B (zh) Semiconductor device
JP5676528B2 (ja) ボンディングパッド構造を有する裏面照射型センサーとその製造方法
TWI559515B (zh) 影像感測裝置與接合墊結構及其製作方法
TWI645555B (zh) 影像感測裝置及其製造方法
JP6124502B2 (ja) 固体撮像装置およびその製造方法
WO2013137049A1 (ja) 半導体装置、半導体装置の製造方法、半導体ウエハ、及び、電子機器
JP2012182429A (ja) 半導体装置、及び半導体装置の製造方法
JP2018006443A (ja) 半導体装置およびその製造方法
TW201703239A (zh) 半導體元件及其製造方法
JP2008147332A (ja) 固体撮像装置、その製造方法および撮像装置
JP2013089871A (ja) 固体撮像素子ウエハ、固体撮像素子の製造方法、および固体撮像素子
TW202042383A (zh) 影像感測器及其形成方法
JP5077310B2 (ja) 裏面照射型固体撮像装置および裏面照射型固体撮像装置の製造方法
TW201314851A (zh) 接線墊結構及其製造方法
JP2010118661A (ja) イメージセンサー及び前記イメージセンサーの製造方法
JP6701149B2 (ja) 撮像装置およびカメラ
JP2012094718A (ja) 半導体装置
JP6236181B2 (ja) 固体撮像装置およびその製造方法
CN112103302A (zh) 封装结构及其封装方法
JP2020129688A (ja) 撮像装置
US20130069189A1 (en) Bonding pad structure and fabricating method thereof
TWI539583B (zh) 導通孔結構、封裝結構以及光感測元件封裝
KR20100057237A (ko) 이미지 센서 및 그의 제조 방법