TW201310607A - 多晶片堆疊封裝之測試方法 - Google Patents

多晶片堆疊封裝之測試方法 Download PDF

Info

Publication number
TW201310607A
TW201310607A TW100130791A TW100130791A TW201310607A TW 201310607 A TW201310607 A TW 201310607A TW 100130791 A TW100130791 A TW 100130791A TW 100130791 A TW100130791 A TW 100130791A TW 201310607 A TW201310607 A TW 201310607A
Authority
TW
Taiwan
Prior art keywords
wafer
test
wafer stack
tray
substrateless
Prior art date
Application number
TW100130791A
Other languages
English (en)
Other versions
TWI437687B (zh
Inventor
Kai-Jun Chang
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to TW100130791A priority Critical patent/TWI437687B/zh
Publication of TW201310607A publication Critical patent/TW201310607A/zh
Application granted granted Critical
Publication of TWI437687B publication Critical patent/TWI437687B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

揭示一種多晶片堆疊封裝之測試方法。首先，提供一無基板晶片堆疊體，係由複數個例如TSV貫通之晶片堆疊而成，其中兩兩相鄰晶片之間係各形成有一晶片堆疊間隙。之後，固定該無基板晶片堆疊體於一黏著膠帶上，而該黏著膠帶係設置於一膠帶載具內。接著，形成一填充膠體於該黏著膠帶上，以填滿晶片堆疊間隙。之後，固定該膠帶載具於一晶圓測試擬態托盤內，以允許該無基板晶片堆疊體在未由該黏著膠帶脫離之狀態下被裝載在一晶圓測試機內。因此，能利用晶圓測試機之晶圓測試探針探觸無基板晶片堆疊體之測試電極，可輕易整合於TSV封裝製程中。

Description

多晶片堆疊封裝之測試方法
本發明係有關於半導體裝置之製造，特別係有關於一種多晶片堆疊封裝之測試方法。
多晶片堆疊封裝係為一種新的高密度封裝技術，即在一封裝構件內封裝有多顆相互堆疊之晶片。目前作法係將晶片逐一堆疊在一基板上再予以封裝與測試，然而基板的存在會增加封裝結構的表面接合面積與厚度。
為了減少多晶片堆疊封裝構造之尺寸，有人嘗試省略基板的方式製作，在晶圓等級進行晶片堆疊以製成無基板晶片堆疊體，如美國公開專利第2011/0074017號所揭示之技術者。然而，一晶圓內會有不良晶片的產生並且位置不固定，以晶圓對準晶圓的方式會使得無基板晶片堆疊體的不良率大幅提高。此外，當基板省略時，多晶片堆疊封裝構造之對外導接電極與測試電極的間距將明顯縮小，由原本的數百微米間距縮小到一百微米間距以下，將無法使用原有的封裝測試機台內的測試針(pogo pin)進行測試。目前的作法有二，一為先不測試待上板之後，再進行模組測試，故無法預先確定堆疊晶片之間的接點是否良好；二為先將無基板晶片堆疊體結合在一設有扇出電路與扇出端子之轉接基板(通常材質為矽)，再裝載至封裝測試機台內，以進行測試，不但製程複雜並且測試成本提高。
為了解決上述之問題，本發明之主要目的係在於一種多晶片堆疊封裝之測試方法，能達成對無基板晶片堆疊體的微間隙探觸測試，特別可輕易整合在TSV封裝製程中。
本發明之次一目的係在於一種多晶片堆疊封裝之測試方法，能在上板之前先行測試無基板晶片堆疊體的優劣並減少黏著膠帶的黏貼使用次數，達到以低成本方式防止不良無基板晶片堆疊體的誤用。
本發明的目的及解決其技術問題是採用以下技術方案來實現的。本發明揭示一種多晶片堆疊封裝之測試方法。首先，提供一無基板晶片堆疊體，係由複數個晶片堆疊而成，其中兩兩相鄰晶片之間係各形成有一晶片堆疊間隙，並且該無基板晶片堆疊體係具有複數個位在晶片表面上之測試電極。之後，固定該無基板晶片堆疊體於一黏著膠帶上，並使該些測試電極係相對遠離該黏著膠帶，而該黏著膠帶係設置於一膠帶載具(tape carrier)之一開口內。接著，形成一填充膠體於該黏著膠帶上，以填滿該些晶片堆疊間隙。之後，固定該膠帶載具於一晶圓測試擬態托盤內，以允許該無基板晶片堆疊體在未由該黏著膠帶脫離之狀態下被裝載在一晶圓測試機內。最後，利用該晶圓測試機之複數個晶圓測試探針探觸該些測試電極，以電性測試該無基板晶片堆疊體。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
在前述之多晶片堆疊封裝之測試方法中，另可包含之步驟為：使該膠帶載具由該晶圓測試擬態托盤脫離。
在前述之多晶片堆疊封裝之測試方法中，該晶圓測試擬態托盤係可大於該膠帶載具並且兩者形狀不相同。
在前述之多晶片堆疊封裝之測試方法中，該晶圓測試擬態托盤係可具有一由堅硬材質所構成之主體。
在前述之多晶片堆疊封裝之測試方法中，該晶圓測試擬態托盤係具有複數個固定夾具(fitting kit)，係設於該主體上，以定位該膠帶載具。
在前述之多晶片堆疊封裝之測試方法中，該些固定夾具係可夾住該膠帶載具之複數個角隅。
在前述之多晶片堆疊封裝之測試方法中，該晶圓測試擬態托盤之該主體係可具有一固定面以及一形成於該固定面之內凹定位窗口(fitting window)，其形狀係大致相同於該膠帶載具之周緣形狀。
在前述之多晶片堆疊封裝之測試方法中，在形成該填充膠體之步驟中係可包含一去溢膠步驟，以移除該填充膠體超出該無基板晶片堆疊體之溢膠部位。
在前述之多晶片堆疊封裝之測試方法中，在上述去溢膠步驟之後，該填充膠體仍包覆該些晶片之複數個側面。
在前述之多晶片堆疊封裝之測試方法中，每一晶片內係可設有複數個矽穿孔，並且該無基板晶片堆疊體於該些晶片堆疊間隙內係可設有複數個互連電極，其係電性導通該些矽穿孔。
以下將配合所附圖示詳細說明本發明之實施例，然應注意的是，該些圖示均為簡化之示意圖，僅以示意方法來說明本發明之基本架構或實施方法，故僅顯示與本案有關之元件與組合關係，圖中所顯示之元件並非以實際實施之數目、形狀、尺寸做等比例繪製，某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理，以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計，詳細之元件佈局可能更為複雜。
依據本發明之第一較佳實施例，一種多晶片堆疊封裝之測試方法舉例說明於第1A至1I圖各步驟之元件截面示意圖。
第1A與1B圖係關於提供一無基板晶片堆疊體100之流程。首先，如第1A圖所示，複數個晶片110係由一晶圓切割形成，每一晶片110之表面係設有複數個測試電極130與複數個外電極131。在切割之時與切割之後，該些晶片110係黏貼於一晶圓切割膠帶210上，而該晶圓切割膠帶210係黏貼在一晶圓支撐環中(圖中未繪出)。在切割過程利用一晶圓切割刀具220切割該晶圓之切割道而形成。在經過晶圓級測試之後，良好的晶片110會被分類與收集。如第1B圖所示，在一晶片載具230做晶片堆疊，複數個晶片110會堆疊而成為一無基板晶片堆疊體100，並且兩兩相鄰晶片110之間係各形成有一晶片堆疊間隙120，並且最上層晶片之表面會有複數個顯露出之測試電極130，可為金屬墊或凸塊狀。此外，最上層晶片之表面亦可設有複數個外電極131，例如銅柱、銲球或金屬凸塊，通常該些測試電極130之間距係大於該些外電極131之間距。在本實施例中，該些測試電極130之間距係介於60~100微米，該些外電極131之間距係介於30~60微米；在一變化實施例中，該些外電極131係可省略，直接以該些測試電極130作為外電極。再如第1B圖所示，在本實施例中，每一晶片110內係可設有複數個矽穿孔111，其係電性連接至該些外電極131，該些矽穿孔111與該些外電極131可為縱向的連接，另由利用重配置線路層(圖中未繪出)電性連接至該些測試電極130。並且，該無基板晶片堆疊體100於該些晶片堆疊間隙120內係可設有複數個互連電極140，其係電性導通該些矽穿孔111。該些互連電極140可由在堆疊之前晶片表面之外電極所構成，或可包含另外設置之元件，例如金屬柱與銲料之組合。
之後，如第1C圖所示，固定該無基板晶片堆疊體100於一黏著膠帶252上，使得該些測試電極130相對遠離該黏著膠帶252，該黏著膠帶252係具有黏性，可黏貼固定該無基板晶片堆疊體100。而該黏著膠帶252係設置於一膠帶載具250之一開口251內(如第1F圖所示)。通常該膠帶載具250係為條狀金屬框體。該黏著膠帶252設置於該膠帶載具250之步驟可實施在形成一填充膠體之前或是形成過程中。在本實施例中，該黏著膠帶252設置於該膠帶載具250之步驟可實施在一填充膠體之形成過程中的點膠之後與烘烤固化之前，利用該膠帶載具250作為傳送該無基板晶片堆疊體100進入烘烤爐之搭載治具。
接著，再如第1C圖所示，可由一塗膠針頭240提供一填充膠體150，該填充膠體150係形成於該黏著膠帶252上，並在適當的溫度與時間能產生毛細作用之條件下，使該填充膠體150填滿該些晶片堆疊間隙120，並可密封該些互連電極140(如第1D圖所示)。接著，以加熱烘烤的方式使該填充膠體150固化成形。
如第1D至1E圖所示，在前述之多晶片堆疊封裝之測試方法中的形成該填充膠體150之步驟中係可包含一去溢膠步驟，以移除該填充膠體150超出該無基板晶片堆疊體100之溢膠部位151，使得該無基板晶片堆疊體100更接近一立方體晶粒之尺寸。上述之去溢膠步驟可實施在該填充膠體150之固化成形之後或是之前。例如，當實施在該填充膠體150之固化成形之後，可利用雷射切割工具切除該溢膠部位151；當實施在該填充膠體150之固化成形之前，可利用曝光顯影或是刮切之方式切除該溢膠部位151。在本實施例中，上述之去溢膠步驟可實施在該填充膠體150之固化成形之前。如第1E圖所示，尤佳地，在上述去溢膠步驟之後，該填充膠體150仍包覆該些晶片110之複數個側面112，以有效保護該些晶片110在該無基板晶片堆疊體100內。
之後，如第1G圖所示，固定該膠帶載具250於一晶圓測試擬態托盤260內，以允許該無基板晶片堆疊體100在未由該黏著膠帶252脫離之狀態下被裝載在一晶圓測試機270內(如第1H圖所示)。請參閱第4圖，該晶圓測試擬態托盤260係可大於該膠帶載具250並且兩者形狀不相同，用以搭載該膠帶載具250並構成一模組式轉換治具。在本實施例中，該晶圓測試擬態托盤260之形狀係可為圓盤狀，其輪廓形狀相當於習知晶圓支撐環之輪廓形狀，然在本實施例中，該晶圓測試擬態托盤260與習知晶圓支撐環之最大差異在於，該晶圓測試擬態托盤260可不需要貫穿的中央開孔，亦可不需要黏貼晶圓切割膠帶。而該膠帶載具250之形狀係可為長條狀，可如同基板條方式進行條板狀輸送。
如第2A與2B圖所示，在本實施例中，該晶圓測試擬態托盤260係可具有一由堅硬材質所構成之主體261，例如銅、鐵或其合金。更具體地，該晶圓測試擬態托盤260係具有複數個固定夾具262，係設於該主體261上，以定位該膠帶載具250。例如在第4圖中，該些固定夾具262係可夾住該膠帶載具250之複數個角隅253，而該膠帶載具250內又固定有被該黏著膠帶252黏著之無基板晶片堆疊體100。因此，該無基板晶片堆疊體100在未由該黏著膠帶252脫離之狀態下被裝載在該晶圓測試機270內。
如第3A與3B圖所示，在一變化例中，該晶圓測試擬態托盤260之該主體261係可具有一固定面263以及一形成於該固定面263之內凹定位窗口263，其形狀係大致相同於該膠帶載具250之周緣形狀。當該膠帶載具250安裝在該固定面263上，該膠帶載具250之底部係局部地嵌陷在該內凹定位窗口263內，以達到被固定在該晶圓測試擬態托盤260內之效果。
之後，如第1H圖所示，在該晶圓測試機270內，利用該晶圓測試機270之複數個晶圓測試探針271探觸該些測試電極130，以電性測試該無基板晶片堆疊體100。其中該些晶圓測試探針271係安裝於一探針卡275(probe card)中。如第5圖所示，該晶圓測試機270係包含一裝載區272、一傳送區273以及一測試區274，在該裝載區271內習知晶圓定位環係可被裝載與卸載，在經過該傳送區273之對位檢查之後可被傳送到該測試區274，該測試區274內設有前述包含晶圓測試探針271之探針卡275，用以晶圓級探測晶片表面之電極。由於該晶圓測試擬態托盤260符合晶圓支撐環之尺寸，而能直接被裝載入該裝載區272內，並在該測試區274內以該些晶圓測試探針271探觸該無基板晶片堆疊體100之測試電極130，在測試過程中不需要作由該黏著膠帶252剝離、轉貼該無基板晶片堆疊體100以及更換該膠帶載具250等之動作，使得多晶片晶圓級封裝之測試成本得以降低、多晶片晶圓級封裝之測試效率得以提昇，並且符合微間距探觸的要求，該無基板晶片堆疊體100不需要搭載在設有扇出電路與扇出端子之轉接基板而能進行測試，以確認該些晶片110之間的電性導通(即該些互連電極40之接合)是否良好。此外，本發明之多晶片堆疊封裝之測試方法亦可允許在該晶圓測試機270內直接進行該無基板晶片堆疊體100之分類，預先挑出或剃除不良的無基板晶片堆疊體。
如第1I圖所示，在測試之後，該多晶片堆疊封裝之測試方法係另可包含之步驟為：使該膠帶載具250由該晶圓測試擬態托盤260脫離。故而，該晶圓測試擬態托盤260係為可重覆使用。此外，後續製程尚可包含打印、包裝…等等。
因此，本發明之多晶片堆疊封裝之測試方法係相容於目前的晶圓測試機而能達成對無基板晶片堆疊體的微間隙探觸測試而不需要電性轉接基板，以提供測試良好的無基板晶片堆疊體100，並且能在上板之前先行測試無基板晶片堆疊體的優劣並減少黏著膠帶的黏貼使用次數，達到以低成本方式防止不良無基板晶片堆疊體的誤用。
以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而並非用以限定本發明，任何熟悉本項技術者，在不脫離本發明之技術範圍內，所作的任何簡單修改、等效性變化與修飾，均仍屬於本發明的技術範圍內。
100．．．無基板晶片堆疊體
110．．．晶片
111．．．矽穿孔
112．．．側面
120．．．晶片堆疊間隙
130．．．測試電極
140．．．互連電極
150．．．填充膠體
151．．．溢膠部位
210．．．晶圓切割膠帶
220．．．晶圓切割刀具
230．．．晶片載具
240．．．塗膠針頭
250．．．膠帶載具
251．．．開口
252．．．黏著膠帶
253．．．角隅
260．．．晶圓測試擬態托盤
261．．．主體
262．．．固定夾具
263．．．固定面
264．．．內凹定位窗口
270．．．晶圓測試機
271．．．晶圓測試探針
272．．．裝載區
273．．．傳送區
274．．．測試區
275．．．探針卡
第1A至1I圖：依據本發明之一較佳實施例，繪示在一種多晶片堆疊封裝之測試方法中各步驟之元件截面示意圖。
第2A與2B圖：依據本發明之一較佳實施例，繪示該測試方法中所使用之晶圓測試擬態托盤之正面示意圖與截面示意圖。
第3A與3B圖：依據本發明之一較佳實施例之變化例，繪示該測試方法中可使用之另一晶圓測試擬態托盤之正面示意圖與截面示意圖。
第4圖：依據本發明之一較佳實施例，繪示該測試方法中一膠帶載具搭載於該晶圓測試擬態托盤之正面示意圖。
第5圖：依據本發明之一較佳實施例，繪示該測試方法中所使用之晶圓測試機之立體示意圖。
100．．．無基板晶片堆疊體
110．．．晶片
111．．．矽穿孔
112．．．側面
120．．．晶片堆疊間隙
130．．．測試電極
131．．．外電極
140．．．互連電極
150．．．填充膠體
250．．．膠帶載具
252．．．黏著膠帶
260．．．晶圓測試擬態托盤
261．．．主體
262．．．固定夾具
270．．．晶圓測試機
271．．．晶圓測試探針
275．．．探針卡

Claims (10)

  1. 一種多晶片堆疊封裝之測試方法，包含：提供一無基板晶片堆疊體，係由複數個晶片堆疊而成，其中兩兩相鄰晶片之間係各形成有一晶片堆疊間隙，並且該無基板晶片堆疊體係具有複數個位在晶片表面上之測試電極；固定該無基板晶片堆疊體於一黏著膠帶上，並使該些測試電極係相對遠離該黏著膠帶，而該黏著膠帶係設置於一膠帶載具之一開口內；形成一填充膠體於該黏著膠帶上，以填滿該些晶片堆疊間隙；固定該膠帶載具於一晶圓測試擬態托盤內，以允許該無基板晶片堆疊體在未由該黏著膠帶脫離之狀態下被裝載在一晶圓測試機內；以及利用該晶圓測試機之複數個晶圓測試探針探觸該些測試電極，以電性測試該無基板晶片堆疊體。
  2. 依據申請專利範圍第1項之多晶片堆疊封裝之測試方法，另包含之步驟為：使該膠帶載具由該晶圓測試擬態托盤脫離。
  3. 依據申請專利範圍第1項之多晶片堆疊封裝之測試方法，其中該晶圓測試擬態托盤係大於該膠帶載具並且兩者形狀不相同。
  4. 依據申請專利範圍第1項之多晶片堆疊封裝之測試方法，其中該晶圓測試擬態托盤係具有一由堅硬材質所構成之主體。
  5. 依據申請專利範圍第4項之多晶片堆疊封裝之測試方法，其中該晶圓測試擬態托盤係具有複數個固定夾具，係設於該主體上，以定位該膠帶載具。
  6. 依據申請專利範圍第5項之多晶片堆疊封裝之測試方法，其中該些固定夾具係夾住該膠帶載具之複數個角隅。
  7. 依據申請專利範圍第6項之多晶片堆疊封裝之測試方法，其中該晶圓測試擬態托盤之該主體係具有一固定面以及一形成於該固定面之內凹定位窗口，其形狀係大致相同於該膠帶載具之周緣形狀。
  8. 依據申請專利範圍第1項之多晶片堆疊封裝之測試方法，其中在形成該填充膠體之步驟中包含一去溢膠步驟，以移除該填充膠體超出該無基板晶片堆疊體之溢膠部位。
  9. 依據申請專利範圍第8項之多晶片堆疊封裝之測試方法，其中在上述去溢膠步驟之後，該填充膠體仍包覆該些晶片之複數個側面。
  10. 依據申請專利範圍第1項之多晶片堆疊封裝之測試方法，其中每一晶片內係設有複數個矽穿孔，並且該無基板晶片堆疊體於該些晶片堆疊間隙內係設有複數個互連電極，其係電性導通該些矽穿孔。
TW100130791A 2011-08-26 2011-08-26 多晶片堆疊封裝之測試方法 TWI437687B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100130791A TWI437687B (zh) 2011-08-26 2011-08-26 多晶片堆疊封裝之測試方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100130791A TWI437687B (zh) 2011-08-26 2011-08-26 多晶片堆疊封裝之測試方法

Publications (2)

Publication Number Publication Date
TW201310607A true TW201310607A (zh) 2013-03-01
TWI437687B TWI437687B (zh) 2014-05-11

Family

ID=48482067

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100130791A TWI437687B (zh) 2011-08-26 2011-08-26 多晶片堆疊封裝之測試方法

Country Status (1)

Country Link
TW (1) TWI437687B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI685066B (zh) * 2019-03-26 2020-02-11 力成科技股份有限公司 無基板半導體封裝結構及其製法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI685066B (zh) * 2019-03-26 2020-02-11 力成科技股份有限公司 無基板半導體封裝結構及其製法

Also Published As

Publication number Publication date
TWI437687B (zh) 2014-05-11

Similar Documents

Publication Publication Date Title
US10964610B2 (en) Packaging mechanisms for dies with different sizes of connectors
US8710859B2 (en) Method for testing multi-chip stacked packages
US9006004B2 (en) Probing chips during package formation
US8994163B2 (en) Semiconductor assemblies, stacked semiconductor devices, and methods of manufacturing semiconductor assemblies and stacked semiconductor devices
US8703508B2 (en) Method for wafer-level testing diced multi-chip stacked packages
KR20130022829A (ko) 칩 적층 반도체 소자의 검사 방법 및 이를 이용한 칩 적층 반도체 소자의 제조 방법
KR101563909B1 (ko) 패키지 온 패키지 제조 방법
CN111696879B (zh) 一种基于转接基板的裸芯片kgd筛选方法
TWI548009B (zh) 用於針對晶圓上晶片組件的暫時性晶圓模製的方法
CN108269745B (zh) 封装结构及其制作方法
TWI437687B (zh) 多晶片堆疊封裝之測試方法
CN116110888A (zh) 一种芯片测试结构及芯片测试方法
TW455978B (en) Method for testing wafers
TWI473189B (zh) 已單離晶粒堆疊封裝件之晶圓級測試方法
KR101283387B1 (ko) 멀티칩 적층 패키지들의 테스트 방법
US6472234B2 (en) Failure analysis method for chip of ball grid array type semiconductor device
JP5509170B2 (ja) マルチチップ積層体の製造方法
CN202534636U (zh) 半导体封装用间隔件的测试设备
TWI344202B (en) Multi-chip stacked package enabling to electrically isolate an encapsulated fail chip and a substrate utilized for the package
Lim et al. Comprehensive study on the encapsulation for the intelligent power module
TWI464856B (zh) 已單離晶粒堆疊封裝件之逆取放定位方法
Sure et al. Evaluation and Characterization of Molded flip-chip BGA Package for 28nm FPGA Applications
JP2004031946A (ja) 半導体装置及びその製造方法
JPH1194903A (ja) チップサイズパッケージ半導体の不良解析方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees