TW201237999A - 2-stage post driver - Google Patents

Description

201237999

1 w〇y〇yr/\jv!Y 六、發明說明： 【發明所屬之技術領域】 本發明係為一種後端驅動器（post driver) ’特別是—種 二級式後端驅動器（2-stage post driver)。 【先刚技術】 積體電路在進行封裴時，為了使1C晶片連接至封事 接腳，因此除了内部提供IC晶片主要功能的核心電路 (core circuit)外’還需要在核心電路與外部封装接腳間 加上輸出/入墊（PAD )。作為核心電路與外部封裝接腳間 的橋樑’在設計輸出墊（outpUt pad)與輸入墊（input _) 時，往往會因為其特性而需要額外的考量。以輸出墊為 例，為了提供足夠的驅動能力，必須提供一後端驅動器 (post driver)至輸出塾。 眾所周知，為了加快核心電路的操作速度以及減少功 率消耗(power consumption)，核心電路中的核心電壓（c〇re voltage)會較小，例如l.8v。而連接至外部電路的輸出墊 則必須產生較高的輸出電壓，例如3.3 V。 由於ic晶片上的電路元件（電晶體）係以ι.8ν的耐壓 進行設計，因此，為了能夠承受輸出墊上3·3ν的輪出電 壓，後端驅動器必須設計為二級式的後端驅動器。 請參照第1Α圖，其所繪示為習知二級式後端驅動器 示意圖。二級式後端驅動器110連接於核心電路1 〇〇與^ 出墊120之間。其中，核心電路1〇〇連接於第電源電= VI與接地端GND之間，第一電源電塵V1可為例如i 201237999

TW6969PAMY 因此核心輸出信號Ocore的操作範圍在與1 之間， 亦即，高準位為1.8V，而低準位為〇v。 一級式後知;驅動器110包括一控制電路（c〇ntr〇l CirCUit)116、一上拉單元（pull_up unit)n2、一下拉單元 (Pull_downunit)114。其中，控制電路116接收核心輸出信 號Ocore，並產生上拉控制信號（pUu Up c〇ntr〇iHng signal)C_Up 以及下拉控制信號（puU_d〇wn c〇ntr〇Uing signal)C_down ° 上拉單元112包括 型電晶體P 2。第二P型電晶體p 2源極連接至第二電源電 壓V2(例如3.3V)、閘極接收上拉控制信號c—up ;第一 p 型電晶體P1源極連接至第二p型電晶體？2汲極、閘極連 接至第-電源電壓vi、汲極連接至輸出墊12Qc)下拉單元 1H包括一第一 N型電晶體扪、與第二_電晶體犯。 第一 N型電晶體N2源極連接至接地端GND、間極 拉控制信號Own;第—N型電晶體犯源極 二N型電晶體N2沒極、閘極連接至第—電源電壓％、淡 極連接至輸出墊12〇 0再者，_ ' 生墊鈐屮a再者式後化驅動器係產 輸出七諕Opad至輸出墊12〇 ,而墊輸 操作範圍在0V與33v之門，h ^出^_的 準位為ov 亦即，向準位為3.3V，而低 皁位為0V。再者，為了能夠有效的控制第 P2以及第二㈣電晶體N2 t電曰曰體 V1(^，SV)^(^ ^ c-d0wn的操作範圍為ον〜VI(例如n)。工制is號 當核心輪出信號0_為高準位(1，時，控制電路 201237999 1 ννυ^υ^Γ/Λ,ινΙΥ 116輸出的上拉控制信號C—up為V1(1.8V)且下拉控制作 號C_down為0V’上拉單元112開啟、下拉單元114關閉， 而產生高準位(3.3V)的墊輸出信號〇pad至輸出塾no。反 之’當核心輸出信號Ocore為低準位（〇v)時，控制電路116 輸出的上拉控制信號C_up為V2(3.3V)且下拉控制信號 C_down為V1(1.8V)，上拉單元112關閉、下拉單元114 開啟，而產生低準位（ον)的墊輸出信號〇pad至輸出 120。 很明顯地’由於電晶體PI、P2、Nl、N2的耐壓程度 皆為1.8V，因此上拉單元112需要串接二個p型電晶體 P卜P2，當墊輸出信號0pad為低準位(〇v)時每個p型 電晶體的跨壓將不會超過L8V;同理，下拉單元114需要 串接一個N型電晶體N2 ’當墊輸出信號為高 準位（3.3V)時，每個N型電晶體的跨壓將不會超過18v。 然而，習知一級式的後端驅動器1 1 〇在墊輸出信號 〇Pad轉態（level transiti〇n)時，有可能造成電晶體的跨壓超 過其耐壓值（1.8V)。 抑明參照第1Β圖，其所繪示為習知二級式的後端驅動 益在墊輸出信1 Opad由低準位(GV)轉換為高準位(33ν) 時，上拉單元中的第一 Ρ型電晶體ρι各個端點的電壓值 變化示意圖。當上拉單元112關閉且下拉單& 114開啟 時，第一 P型電晶體P1閘極(gpl)電壓持續維持在第一電 源電壓V1(1.8V)、汲極（dpi)連接至輸詩12〇，所以電壓 為〇v，而源極（spl)電壓處於浮動（fl〇ating)狀態約為 1.5V於時間點tl時，上拉單元ιι2開啟且下拉單元I" 201237999

i w〇y〇yF/\MY 關閉，此時墊輸出信號Opad轉態。此時，第二P型電晶 體P2閘極接收的上拉控制信號C_up為V1(1.8V)，而第一 P型電晶體P1閘極(gpl)電壓維持在1.8V，因此，第一 P 型電晶體P1的汲極(dpi)與源極(spl)電壓會逐漸升高至第 二電源電壓V2(3.3V)。 如第1B圖所示，在墊輸出信號Opad轉態的過程中， 第一 P型電晶體P1的源極（spl)電壓上升較快而汲極(dpi) 電壓上升較慢，因此造成源極（spl)與汲極(dpi)之間的電壓 差（Δν)大於1.8V。如此，將造成第一 P型墊電晶體P1的 損毁，使得整體電路無法正常運作。 同理，在墊輸出號Opad由高準位（3.3V)轉換為低準位 (0V)時，下拉單元114中的第一 N型電晶體N1的汲極與 源極之間也會有超過其耐壓的情形出現，並造成第一N型 墊電晶體N1的損毁。 根據第1A、第1B圖的說明可以得知，習知二級式後 端驅動器110的下拉單元114或上拉單元112，在開啟下 拉單元114或上拉單元112的瞬間，與墊輸出信號Opad 直接相連接的第一 N型電晶體N1或第一 P型電晶體P1 之汲極與源極之間的電壓差容易過大，進而使電晶體受到 毀損，因此本發明便以改善此缺失為目標，期能使電晶體 的汲極與源極間的電壓壓差在瞬間的電壓變化所造成的 負面影響得以降低。 【發明内容】 有鑑於此，本發明提供一種二級式後端驅動器，其而 201237999

i w〇y〇yr/\iViY 能改善在上拉單元與下拉單^為馳歧極 間電壓差過大所導致電晶體毁損的問題。 ]的擗 本發明揭露-種二級式後端驅動器，接收 信號並產生一塾輸出信號至一輸出墊，該核心輸出^^ 作於-第:電源電壓與-接地電壓之間，該塾輸出^號， 作於一第一電源電壓與一接地電壓之間，包 —7呆 路，接收該核心輸出信號與該塾輸出信號，並根據=電 :出信號產生一第一上拉控制信號、—第二上拉控： 號，以及-上拉單元，包括一第一 p型電晶體與 / 型電晶體，其中’該第二P型電晶體的一源極連接二”P -電源電壓’該第二？型電晶體的一： =:源極，該第”型電晶體的一問極接以 墊；：/，口亥=二型電晶體的，亟連接至該輸出 ^ 輸出“號由一低準位轉換為一高準位之 暫態區間’該控制電路係將該墊輸出信號作為該第 拉控制錢’於該暫態區間之後的一穩態區間，該控 制電路係將-固定電壓作為該第—上拉控制信號。工 出作露—種二級式後端驅動器，接收-核心輸 操；於二第一輸出信號至一輸出墊’該核心輸出信號 f乍於-第二電源電壓與-接地電壓之間，包括： ，接收該核心輸出信號與該墊輸 ; :=出信號產生-第-下拉控制信號、與-第二下= ㈣:以及-下拉單元’包括-第-N型電晶體與_第： 201237999

TW6969PAMY N型電晶體’其中’該第二N型電晶體的—源極連接至該 接地電壓，該第二N型電晶體的一閘極接收該第二 制信號，該第二N型電晶體的一沒極連接至該第一 晶體的一源極，該第一 N型電晶體的一閘極接收該第一下 拉控制信號，該第一 N型電晶體的一汲極連接至該 墊；其中’於該墊輸出信號由一高準位轉換為一低準位之 後的-暫態區間，該控制電路係將該墊輸出信號作為該第 一下拉控制信號，於該暫態區間之後的—穩態區間 制電路係將-岐電壓作為該第—下拉控制信號。Λ工 本發明亦揭露一種二級式後端驅動器，接收-核心輸 m生一墊輸出信號至一輸出墊’該核心輸出信號 =於-第-電源電壓與一接帽之間，該墊輸出信號 #作於-第二電源電壓與一接地電壓之間，包括：一控制 電=接收該核心輸出信號與該墊輸出信號，並根據該核 〜輸出號產生一第一上拉批制 _上拉控制域、-第二上拉控制信 弟-下拉控制信號、與一第二下拉控制信號；一上 =早疋’包括一第一P型電晶體與一第二？型電晶體，其 兮笛該第—p型電晶體的—源極連接至該第二電源電塵， 第x =電晶體的一間極接收該第二上拉控制信號，該 的—沒極連接至該第—p型電晶體的一源 號，^ΓρΡ型電晶體的—間極接收該第—上拉控制信 下^一 '型電晶體的—汲極連接至該輸出墊；以及-早广括一第—Ν型電晶體與一第二Ν型電晶體， 第、- η μ電晶體的一源極連接至該接地電壓，該 型電晶體的一間極接收該第二下拉控制信號，該第 201237999 1 »τ \jy\jyv Γ~\. ΜΥ 二Ν型電晶體的一汲極連接至該第一 Ν型電晶體的一源 極，該第一 Ν型電晶體的一閘極接收該第一下拉控制信 號，該第一 Ν型電晶體的一汲極連接至該輸出墊；其中， 於該墊輸出信號由一低準位轉換為一高準位之後的一第 一暫態區間，該控制電路係將該墊輸出信號作為該第一上 拉控制信號，於該第一暫態區間之後的一第一穩態區間， 該控制電路係將一固定電壓作為該第一上拉控制信號；以 及，於該墊輸出信號由一高準位轉換為一低準位之後的一 第二暫態區間，該控制電路係將該墊輸出信號作為該第一 下拉控制信號，於該第二暫態區間之後的一第二穩態區 間，該控制電路係將該固定電壓作為該第一下拉控制信 號。 為了對本發明之上述及其他方面有更佳的瞭解，下文 特舉較佳實施例，並配合所附圖式，作詳細說明如下： 【實施方式】 於習知二級式後端驅動器中，由於上拉單元中第一 Ρ 型電晶體Ρ1以及下拉單元中第一 Ν型電晶體Ν1的閘極 皆連接至一固定電壓（VI)無法變化，因此當上拉單元或者 下拉單元在動作時，其閘極電壓無法提供足夠的上拉強度 (pull-up strength)或者下拉強度（pull-down strength)，導致 汲極與源即之間的電壓差過大造成第一 P型電晶體P1或 者第一 N型電晶體N1的損壞。因此，本發明針對習知二 級式後端驅動器的缺失進行改進，並解決上述的問題。 請參照第2圖，其所繪示為本發明二級式後端驅動器 201237999

TW6969PAMY 示意圖。二級式後端驅動器300連接於核心電路200與輸 出墊400之間。其中，核心電路200連接於第一電源電壓 VI與接地端GND之間，第一電源電壓VI可為例如1.8V， 因此，核心輸出信號Ocore的操作範圍在0V與1.8V之間， 亦即，高準位為1.8V，而低準位為0V。 二級式後端驅動器300包括一控制電路310、一上拉 單元360、一下拉單元390。其中，控制電路310接收核 心輸出信號Ocore、墊輸出信號Opad，並產生第一上拉控 制信號C_upl、第二上拉控制信號C_up2、第一下拉控制 信號C_down 1以及第二下拉控制信號C_down2。 再者，上拉單元360包括一第一 P型電晶體P卜與第 二P型電晶體P2。第二P型電晶體P2源極連接至第二電 源電壓V2(例如3.3V)、閘極接收第二上拉控制信號 C_up2 ;第一 P型電晶體P1源極連接至第二P型電晶體 P2汲極、閘極接收第一上拉控制信號C_upl、汲極連接至 輸出塾400。 下拉單元390包括一第一 N型電晶體N1、與第二N 型電晶體N2。第二N型電晶體N2源極連接至接地端 GND、閘極接收第二下拉控制信號C_down2;第一 N型電 晶體N1源極連接至第二N型電晶體N2汲極、閘極接收 第一下拉控制信號C_downl、汲極連接至輸出墊400。再 者，二級式後端驅動器300係產生墊輸出信號Opad至輸 出墊400，而墊輸出信號Opad的操作範圍在0V與3.3V 之間，亦即，高準位為3.3V，而低準位為0V。 控制電路310包括一第一控制單元320以及第二控制 201237999 單元350。第一控制單元320根據核心輸出信號〇c〇re來 產生第一上拉控制信號C_upl與第二上拉控制信號 C_up2;同理’第二控制單元350根據核心輸出信號〇c〇re 來產生第一下拉控制信號C一downl與第二下拉控制信號 ()作為第下拉控制信號c_down 1。以下詳細介紹本發 明的細部電路及其動作原理。 根據本發明的實施例，當核心輸出信號Ocore由低準 位轉換為高準位初期的一第一暫態區間（transient period)，該第一控制單元32〇會提供一第一暫態路徑 (transient path)將墊輸出信號0pad作為第一上拉控制信號 C_upl，而於第一暫態區間之後的第一穩態區間（steady period)該第一控制單元320會提供第一電源電壓（V1)作為 第一上拉控制信號C—upl。同理，當核心輸出信號〇c〇re 由高準位轉換為低準位初期具有第二暫態區間，該第二控 制，兀350會提供一第二暫態路徑將墊輸出信號〇pad作 為f 了拉，制仏號c-downl ’而於第二暫態區間之後的 一第一穩·4區間該第二控制單S 35G會提供第-電源電壓 其所繪示為本發明第一控制單元示

凊參照第3八圖 意圖。第一控制單元 11 201237999

TW6969PAMY 信號01一Is，其中’第一轉換輸出信號01_ls的操作範園 在V1(1.8V)〜V2(3.3V) ’亦即高準位為3.3V ’低準位為 1.8V。第一反相器324接收第一轉換輸出信號〇1 Js並輪 出第二上拉控制信號C_UP2。其中，第二上拉控制信號 C_up2的操作範圍在V1(1.8V)〜V2(3.3V)，亦即高準位為 3.3V，低準位為UV。 再者’第一時序匹配電路330接收核心輸出信號 Ocore，並產生第一延遲的（delayed)核心輸出信號 Ocore一dl。第一傳輸閘332具有一輸入端連接至第一電源 電壓（VI)、一輸出端連接至第一 p型電晶體pi閘極、一 第一控制端連接至輸出墊400、一第二控制端接收該第一 延遲的核心輸出信號Ocore_dl。第一暫態路徑334連接於 輸出墊400以及第一P型電晶體pi閘極之間，並具有一 控制端接收第延遲的核心輸出信號Ocore d 1。 再者，第一時序匹配電路330係用來調整第一控制單 元320產生第一上扳控制信號C一upl以及第二上拉控制信 號C_up2的時間，並使得第一上拉控制信號c_upl以及第 二上拉控制#號C〜Up2可同時傳遞(pr〇pagate)至第一 p型 電晶體P1與第一 P型電晶體P2閘極。當然，如果缺少第 一時序匹配電路330，整個第一控制單元32〇還是可以正 常運作。 由第3A圖可知，第一暫態路徑334包括第型電 晶體N3與第四N型電晶體N4，第三N型電晶體N3閘極 連接至第一電源電壓V1(1.8V)且第四N型電晶體N4閘極 即為控制端接收第一延遲的核心輪出信號〇c〇re_dl，而第 201237999

1 \jy\jyi r\iVlY 三Ν型電晶體Ν3與第四Ν型電晶體Ν4串接於輸出墊400 以及第一 Ρ型電晶體Ρ1閘極之間。 第一傳輸閘332包括第三Ρ型電晶體Ρ3以及第五Ν 型電晶體Ν5。第三Ρ型電晶體Ρ3源極與第五Ν型電晶體 Ν5的汲極相互連接並成為第一傳輸閘332的輸入端連接 至第一電源電壓VI，第三Ρ型電晶體Ρ3汲極與第五Ν型 電晶體Ν5源極相互連接並成為第一傳輸閘332的輸出端 連接至第一 Ρ型電晶體Ρ1閘極。再者，第五Ν型電晶體 Ν5的閘極為第一控制端連接至輸出墊400,第三Ρ型電晶 體Ρ3的閘極為第二控制端接收第一延遲的核心輸出信號 Ocore—dl。 再者，實現第一準位轉換器322的方式有很多，因此 其細部電路不再描述；同理，第一時序匹配電路330僅是 提供信號的延遲，其細部電路也不在描述。 請參照第3B圖，其所繪示為本發明第二控制單元示 意圖。第二控制單元中包括一第二時序匹配電路352、一 第二反相器354、一第二傳輸閘356、一第二準位轉換器 355、以及一第二暫態路徑357。 其中，第二時序匹配電路352接收核心輸出信號 Ocore，並產生第二延遲的核心輸出信號Ocore_d2。第二 反相器354接收第二延遲的核心輸出信號Ocore_d2並輸 出第二下拉控制信號C_down2。其中，第二下拉控制信號 C_down2的操作範圍在0V〜V1(1.8V)，亦即高準位為 1.8V，低準位為0V。 再者，第二準位轉換器355接收核心輸出信號Ocore， 13 201237999

1W6969PAMY 並轉換為操作範圍在V1(1.8V)~V2(3.3V)的第二轉換輸出 信號〇2_ls，亦即第二轉換輸出信號02_ls的高準位為 3.3V，低準位為1.8V。第二傳輸閘356具有一輸入端連接 至第一電源電壓（VI)、一輸出端連接至第一 N型電晶體 N1閘極、一第一控制端接收該第二轉換輸出信號〇2_ls、 一第二控制端連接至輸出墊400。一第二暫態路徑357連 接於輸出墊400以及第一 N型電晶體N1閘極之間，並具 有一控制端接收該第二轉換輸出信號02_ls。 其中，第二時序匹配電路352係用來調整第二控制單 元350產生第一下拉控制信號C_down 1以及第二下拉控制 信號C_down2的時間，並使得第一下拉控制信號C—downl 以及第二下拉控制信號C_down2可同時傳遞至第一 N型 電晶體N1與第二N型電晶體N2閘極。當然，如果缺少 第二時序匹配電路352，整個第二控制單元350還是可以 正常運作。 由第3B圖可知，第二暫態路徑357包括第四P型電 晶體P4與第五P型電晶體P5，第四P型電晶體P4閘極 連接至第一電源電壓V1(1.8V)且第五P型電晶體P5閘極 即為控制端接收第二轉換輸出信號02_ls，而第四P型電 晶體P4與第五P型電晶體P5串接於輸出墊400以及第一 N型電晶體N1閘極之間。 第二傳輸閘356包括第六P型電晶體P6以及第六N 型電晶體N6。第六P型電晶體P6源極與第六N型電晶體 N6汲極相互連接並成為第二傳輸閘356的輸入端連接至 第一電源電壓VI，第六P型電晶體P6汲極與第六N型電 201237999 1 νγυ^υ^ΓΛίνΙΥ 曰曰體 原極相互連接並成為第二傳輸閘356的輸出端連 接至第一 Ν型電晶體N1閘極。再者，第六Ν型電晶體 Ν6的閘極為第—控制端接收第二轉換輸出信號G2_ls，第 六P型電晶體P6的閘極為第二控制端連接至輸出塾働。 再者’實現第二準位轉換器355的方式有报多，因此 其細^電路不再描述；同理，第二時序匹配電路352僅是 提供k號的延遲，其細部電路也不在描述。 ,請同時參照第3A圖與第3B圖，當核心輸出信號〇c〇re 為穩態的低準位（〇V)時，第一控制單元32〇中第一轉換輸 出^號0Us為低準位（1.8V)，第二上拉控制信號c_up2 為高準位(3.3V);第—延遲的核心輸出號〇eQre—dl為低準 ，(0V)第一暫態路徑334關閉（turn off)(或稱為開路狀 〜）第傳輸閘332為一閉路狀態（ci〇se state)，此時，第 上拉控制號(C_Upi)為1 8V。因此，上拉單元360中 的第一 P型電晶體P2關閉（turn 〇ff)，並使得上拉單元 關閉（turn off) 〇 同時’第二控制單元35〇巾，第二延遲的核心輸出號 =c〇re—4低準位(0V)，第二下拉控制信號(c—d_2)為 高準位(/.8V)。第二轉換輸出信號〇2Js為低準位（l 8v)， 第-暫L、路控357開啟（或稱為閉路狀態），第二傳輸閑祝 為〆開路狀態（〇penstate)，此時，下拉單元卿中的第一 ^電晶體N1以及第二N型電晶體N2開啟，使得下拉 早凡^9〇開啟，墊輸出信號0pad為低準位（〇v)。 田核〜輸出4§號Ocore由低準位轉換為高準位初期的 —第一暫態區間時’第二控制單幻5Q中，第二延遲的核 201237999

TW6969PAMY 心輸出號Ocore—d2 4高準位(1.8V)’第二下拉控制，號 (C一d〇wn2)為低準位(0V)。第二轉換輸出信號〇2 is為高準 位(3.3 V)，第二暫態路徑357關閉（或稱為開路狀態)，^二 傳輸閘356為一閉路狀態（close state)。此時，下拉單元3^ 中的第二N型電晶體奶關閉，使得下拉單元39〇關閉。 一同時，第-控制單元320中第一轉換輸出信號〇i is 為高準位（3.3V)，第二上拉控制信號c_up2為低準位 (1.8V);第一延遲的核心輸出號〇咖—以為高準位 (1.8V)，第傳輸閘332為開路狀態（〇pen，第一暫 態路徑334開啟，使得第一上拉控制信號(c—圳將隨著墊 輸出信號Opad變化。而由於上拉單元36〇開啟，所以塾 輸出信號0Pad由低準位(0V)逐漸升高至高準位(3·3ν)。 很明顯地，於第-暫態區間時第一上拉控制信號 (c—UP1)低於v1(1.8V) ’將使得第一 ρ型電晶體ρι具有較 大的上拉強度，因此淡極與源極上升的速度相當，不會造 成電壓差過大而導致第-P型電晶體？1損壞的情形發生。 於核心輸出信號0峨由低準位轉換為高準位的第一 暫態區間之後即為第-穩態區間。在第一穩態區間中，下 拉單元390持續關閉不再資述，而第二上拉控制信號c_ —叩2持續為低準位（1.8V)’而塾輸出錢〇細高於i8v， 使得第-暫態路徑334關閉（或稱為開路狀態），而第一傳 輸間332為閉路狀態（dosestate)。因此，第一上拉控制信 號(c一叩1)不再隨輸出信號0pad變化而維持在νι(ι 8v)， 而墊輸出信號Opad則為高準位33v。 當核心輸出信號Ocore由高準位轉換為低準位初期的 16 201237999 1 yy \jy\j7r /\ιΛΥ 一第一暫態區間時，第一控制單元32〇中，第一準位轉換 器322的第一轉換輸出信號〇ljs為低準位（1 8V)，第二 上拉控制仏號⑴-11!52)為高位(3.3V)。第一延遲的核心輸出 k號Ocore_dl為低準位(0V)，第一暫態路徑334關閉（或 稱為開路狀態），第一傳輸閘332為一閉路狀態（close state)，此時’下拉單元36〇中的第二p变電晶體p2關閉， 使得上拉單元360關閉。 同夺第一控制單元350中第一第二延遲的核心輸出 信號〇繼—d2鱗位(ov)，第二下拉控制信號c—d〇wn2 為门準位(1.8 V),第二轉換輸出信號為低準位 t8V)_，第二傳輸閘356為開路狀態（open state)，第二暫 路^ 357開啟’使得第一下技控制信號(C_downl)將隨 著墊輸出〇pad變化。而由於下拉單元柳開啟，所 =墊輸出信號0pad自高準位（3.3v)逐漸降低至低準位 很明顯地，⑥第二暫態區間時第 有ΥΓΙΐΓ V1(1.8V) ’將使得第一Ν型電晶體νι具 义、強度，因此汲極與源極下降的速度相各，不 ::成電壓差過大而導致第一N型電晶體犯損壞：情形 第-暫離[I m _由高準位轉換為低準位初期的 中上拉早凡36〇持續關閉不再贅述，而第二 號C down2持續為古進# η 拉控制化 於i W)塾輪出信號低 、1.8V使仔第二暫態路# 357關閉（或稱為開路狀態），- 17 201237999

TW6969PAMY 而第一傳輸閘356為閉路狀態（ci〇se state)，使得第一下拉 控制信號(C_downl)不再隨輸出信號〇pad變化，而維持在 V1(1.8V)，而墊輸出信號〇pad則為低準位〇v。 請參照第3C圖，其所繪示為本發明二級式的後端驅 動器在墊輸出信號Opad由低準位（ov)轉換為高準位（3 3V) 時，第一 P型電晶體P1各端點的電壓變化示意圖。於時 間點tl之刖’下拉單元390開啟而上拉單元360關閉，第 一 P型電晶體P1閘極(gpl)電壓持續維持在第一電源電壓 V1(1.8V)、沒極（dpi)連接至輸出墊400，所以電壓為〇v， 而源極（sp 1)電壓處於浮動（floating)狀態約為1.5v。於時間 點tl時，上拉單元360開啟且下拉單元39〇關閉，此時墊 輸出信號〇Pad開始變化。 於時間點tl至時間點t2的第一暫態區間時，第一暫 態路徑334開啟，第一 P型電晶體P1閘極接收的第一上 拉控制信號(C—upl)隨著塾輸出信號Opad變化。此時，第 一上拉控制信號(C_upl)低於V1(1.8V) ’將使得第一 p型 電晶體P1具有較大的上拉強度’因此汲極與源極電壓上 升的速度相當’不會造成電壓差（Δν)過大而導致第一 p 型電晶體Ρ1損壞的情形發生。 於時間點t2之後的第一穩態區間，第一暫態路徑334 關閉，而第一 P型電晶體P1閘極接收的第一上拉控制信 號(C_upl)將改為由第一傳輸閘332輸出的第一電源電壓 (VI) ° 同理’當墊輸出信號Opad由高準位轉換為低準位時. 的第二暫態區間，第二暫態路徑也會使得第一上拉控制信 201237999

1 wu7u^r/\ivlY 號(C_upl)隨著墊輸出信號Opad變化，因此，第一 N型電 晶體N1的閘極電壓高於1.8V，可以增加其下拉強度，使 得汲極與源極之間的電壓差不會過大並且有效地保護第 一 N型電晶體N1。 當然，本發明的二級式後端驅動器也可以適當地變 化。例如，控制電路310中僅有第一控制單元320而沒有 第二控制單元350。亦即，如第3A圖所示，二級式後端 驅動器可以保護上拉單元360中的第一 P型電晶體P1。或 者，控制電路310中僅有第二控制單元350而沒有第一控 制單元320。亦即，如第3B圖所示，二級式後端驅動器可 以保護下拉單元390中的第一 N型電晶體N1。 綜上所述，本發明的二級式後端驅動器，將上拉單元 中第一 P型電晶體P1以及下拉單元中第一 N型電晶體N1 的閘極選擇性地連接至墊輸出信號Opad或者一固定電壓 (VI)，因此當上拉單元或者下拉單元在動作時，其閘極電 壓可提供足夠的上拉強度或者下拉強度，使得第一 P型電 晶體P1或者第一 N型電晶體N1不會受到損壞。 綜上所述，雖然本發明已以較佳實施例揭露如上，然 其並非用以限定本發明。本發明所屬技術領域中具有通常 知識者，在不脫離本發明之精神和範圍内，當可作各種之 更動與潤飾。因此，本發明之保護範圍當視後附之申請專 利範圍所界定者為準。 【圖式簡單說明】 第1A圖所繪示為習知二級式後端驅動器示意圖。 19 201237999

TW6969PAMY 第1B圖所繪示為習知二級式的後端驅動器在塾輸出 信號Opad由低準位（0V)轉換為高準位（3 3 v)時，上拉單_ _的第- 型電晶體P1各個端點的電愿值變化示意圖。70 第2圖所繪示為本發明二級式後端驅動器示意圖。 第3A圖，其所繪示為本發明第一控制單元示意圖。 第3B圖，其所綠示為本發明第二控制單元示意圖。 第3C圖’其所綠示為本發明二級式的後端驅動器在 塾輸出k號Opad由低準位(〇v)轉換為高準位(3 3 v)時 一 P型電晶體P1各端點的電壓變化示意圖。 【主要元件符號說明】 100 :核心電路 112 :上拉單元 116 :控制電路 200:核心電路 310 :控制電路 322 :第一準位轉換器 330:第一時序匹配電路 334 :第一暫態路徑 352 ：第二時序匹配電路 355 :第二準位轉換器 357:第二暫態路徑 39〇:下拉單元 110 :二級式後端驅動器 U4:下拉單元 12〇 : 輸出墊 310:二級式後端驅動器 32〇 : 第一控制單元 324 : 第一反相器 332. 第·一傳輸閘 350 :第二控制單元 354.第二反相器 356 :第二傳輸閘 360 :上拉單元 40〇 :輸出墊

Claims (1)

1. 201237999 Λ TV 七、申請專利範圍： 1. 一種—級式後端驅動器，接收一、 墊：信號至一輸出墊’該核心輸出二電 ==一接地電壓之間，該塾輪出信號操作於-第二電 源電壓與一接地電壓之間，包括： 一控制電路，接收該核心、輸出 並根據該核心輸出信號產生-第-上拉控制=it: 上拉控制信號，·以及 就 第一 —肌六—乐二型電 源電壓%型電晶體的—源極連接至該第二電 二卢第—㉟電晶體的一閘極接收該第二上拉控制 b虎’該第二P型電晶體的—沒極連接至該第—p = 體的一源極，該第一 P划雷曰辨Μ 日曰 杵制"兮： 閘極接收該第-上拉 工^唬’料-Ρ型電晶體的—汲極連接至該輸出塾； /、中，於該塾輸出信號由—低準位轉換為—高準位之 f的-暫態區間，該控制電路係將該墊輸出信號作為該第 上拉控制信號’於該暫態區間之後的—穩態區間，該广 制電路係將—固定電壓作為該第—上拉控制信號。/工 體 晶 上拉早70 ’包括—第—P型電晶體與-第二p型電 驅動器，其中 ^如申請專利範圍第i項所述之二級式後端 該控制電路包括： -暫態路徑’連接於該第—p型電晶體的該閘極與該 輸出墊之間；以及 〃 一傳輸閘，包括一輸入端接收該第一電源電壓、一輸 出端連接至該第一 p型電晶體的該閘極； 21 201237999 TW6969PAMY 其中，於該暫態區間時，該傳輸閑為一開路狀態，且 該暫態路徑將該墊輸出信號傳遞至該第-p型電晶體的該 閉極；以及，於該穩態區間時，該暫態路徑為開路狀態: 且該傳輸閘將該第一電源電壓傳遞至該第-P型電晶體的 該閘極。 3.如申請專利範圍第2項所述之二級式後端驅動器， 該控制電路更包括： /、τ 遲㈣時ίΓ配電路，接收該核讀出信號，並輸出一延 遲的核心輸出信號； 閘，包括一第一控制端連接至該輸出墊以及一 第一控制鳊接收該延遲的核心輸出信號； 號；該暫態路徑，包括一控制端接收該延遲的核心輸出信 位㈣11，接㈣核讀出信號，並輸出—轉換 輸出信號；以及 科供 制信^反相器’接收該轉換輸出信號並輸出該第二上拉控 專:範圍第3項所述之二級式後端驅動器，其中 ” '包括-第-N型電晶體與-第二N型電晶體 型電晶體的1極連接至該第—電 一:::為該控制端接收該延遲的= 出仏唬而該苐一 N型電晶體與該第二N . 於該輸出塾以及該第一p型電晶體的該間極之間串接 22 201237999 1 V¥^^u^rj-uviY 請:利範圍第3項所述之二級式後端驅動器 該傳輸閘包括一第三P型電晶體以及-第三N型電曰俨 ，第三P型電晶體的-源極與該第^型電晶體的二及極 相互連接並成為該輸人端連接至該第―電源錢，： P型電晶體的—沒極與該第三N型電晶體的一 J並:為該輸出端連接至該第一 P型電晶體心互： ^二N i電晶體的—間極為該第—控制端 墊’以及該第三P型電晶體的一間極 ：輸出 該延遲的核讀出㈣。 ”’、 I制端接收 6墊二二::後: 墊輸出㈣至一輸出塾’該核心輪 源電壓與—接地電壓之間，該讀出信號操 源電壓與一接地電壓之間，包括： 、弟一電 一控制電路，接㈣核心輸出信號與該 並根據該核心輸出信號產生一第寿。號’ 二下拉控制信號;以及 下拉鳴说、與一第 晶體7=單:第=:第；Ν型電晶體與-第二Ν型電 體八中4第一Ν型電晶體的一源極連 壓，該第i Ν型電晶體的—閘極接收 〜接地電 號，該第二N型電晶體的—沒 控制信 的:源極，該第- N型電晶體的-閘二= 制佗號，該第一 N型電晶體的一汲極遠拔 控 其中，於該塾輪出信號由-高準位轉換之 23 201237999 . TW6969PAMY 後的-暫態區間，該控制電路係將該塾輸出信號作為該第 一下拉控制信號，於該暫態區間之後的—穩態區間，該控 制電路係將一固定電壓作為該第一下拉控制信號。二 7.如申請專利範圍第6項所述之二級式後端驅動器， 該控制電路包括： /' -暫態路徑，連接於該第電晶體的該閘極與該 輸出墊之間；以及 -傳輸閘，包括-輸人端接收該第—電源電壓、一輸 出端連接至該第一N型電晶體的該閘極； J 其中，於該暫態區間時，該傳輸間為一開路狀態，且 該暫態路徑將該墊輸出信號傳遞至該第一 N型電曰體的 該間極；以及，於該穩態區間時，該暫態路徑為開^狀離， 且該傳輸閘將該第-電源電壓傳遞至該第 的該闡炻。 曰曰體 8.如申請專利範圍第7項所述之二級式後端驅動器， 該控制電路更包括： ' -時序匹配電路，接收該核心輸出㈣，並輸出 遲的核心輸出信號； -反相器，接收該延遲_心輪出㈣並輪出 下拉控制信號； ° 一 -準位轉㈣，接_核,讀心號， 輪出信號； 該傳輸閘，包括-第-控制端接收該轉換輸出信號以 24 201237999 1 rv i-iiWY 及-第二控制端連接至該輪出塾·以及 該暫態路#，包括—控制端接收該延遲的核心輪出传 〇 "-•Is 9.如申明專概圍第8項所述之二級式後端驅動器 該暫態路徑包括—第—p型電晶體與__第二p型電晶^ 第-P型f晶體的—閘極連接至該第—電源電壓且該第二 P型電晶體的—閘極即為該控制端接收該轉換輸出作號-而該第—P型電晶體與該第二P型電晶體串接於該輪出 以及該第一N型電晶體的該閘極之間。 1〇·如申請專利範圍第8韻述之二級式後端軸号， 該傳輸閘包括一第三P型電晶體以及一第三N型電晶體， 該第二p型電晶體的-源極與該第三N型電晶體的— 相互連接並成為該輸人端連接至該第—㈣、電展，H P型電晶體的一没極與該第三N型電晶體的一源極相 ：： 接並成為該輸出端連接至該第—P型電晶體的該閘極，該 =型電晶體的一問極為該第一控制端 ς =:rp型電晶體的，為該第二控 11. 一種二級式後端驅動器，接收—核心輸出 一塾輸出信號至-輸出墊，該核心輸出信號操作於二 電源電壓與-接地電壓之間，齡輪出信號於 電源電壓與一接地電壓之間，包括： 、$一 25 201237999 TW6969PAMY 一控制電路，接收該核心輸出信號與該墊輸出信號， 並根據該核心輸出信號產生一第一上拉控制信號、一第二 上拉控制信號、一第一下拉控制信號、與一第二下拉控制 信號； 一上拉單元，包括一第一 P型電晶體與一第二P型電 晶體，其中，該第二P型電晶體的一源極連接至該第二電 源電壓，該第二P型電晶體的一閘極接收該第二上拉控制 信號，該第二P型電晶體的一汲極連接至該第一 P型電晶 體的一源極，該第一 P型電晶體的一閘極接收該第一上拉 控制信號，該第一 P型電晶體的一汲極連接至該輸出墊； 以及 一下拉單元，包括一第一 N型電晶體與一第二N型電 晶體，其中，該第二N型電晶體的一源極連接至該接地電 壓，該第二N型電晶體的一閘極接收該第二下拉控制信 號，該第二N型電晶體的一汲極連接至該第一 N型電晶體 的一源極，該第一 N型電晶體的一閘極接收該第一下拉控 制信號，該第一 N型電晶體的一汲極連接至該輸出墊； 其中，於該墊輸出信號由一低準位轉換為一高準位之 後的一第一暫態區間，該控制電路係將該墊輸出信號作為 該第一上拉控制信號，於該第一暫態區間之後的一第一穩 態區間，該控制電路係將一固定電壓作為該第一上拉控制 信號；以及，於該墊輸出信號由一高準位轉換為一低準位 之後的一第二暫態區間，該控制電路係將該墊輸出信號作 為該第一下拉控制信號，於該第二暫態區間之後的一第二 穩態區間，該控制電路係將該固定電壓作為該第一下拉控 26 201237999 1 ννυ^υ^Γ/ΛίνΙΥ 制信號。