TW201234544A - Sealing member for electronic component package, electronic component package, and method for manufacturing the sealing member for electronic component package - Google Patents

Sealing member for electronic component package, electronic component package, and method for manufacturing the sealing member for electronic component package Download PDF

Info

Publication number
TW201234544A
TW201234544A TW100130690A TW100130690A TW201234544A TW 201234544 A TW201234544 A TW 201234544A TW 100130690 A TW100130690 A TW 100130690A TW 100130690 A TW100130690 A TW 100130690A TW 201234544 A TW201234544 A TW 201234544A
Authority
TW
Taiwan
Prior art keywords
electronic component
sealing member
hole
film
susceptor
Prior art date
Application number
TW100130690A
Other languages
English (en)
Other versions
TWI556369B (zh
Inventor
Naoki Kohda
Original Assignee
Daishinku Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daishinku Corp filed Critical Daishinku Corp
Publication of TW201234544A publication Critical patent/TW201234544A/zh
Application granted granted Critical
Publication of TWI556369B publication Critical patent/TWI556369B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H03H9/1021—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device the BAW device being of the cantilever type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Description

201234544 六、發明說明： 本發明主張日本申請案JP2010-200243 (申請日·· 2010/09/07)之優先權，內容亦參照其全部內容❶ 【發明所屬之技術領域】 本發明關於電子元件之電極藉由對向配置之第1密封 構件及第2密封構件予以密封，而作爲電子元件封裝之第1 密封構件使用之電子元件封裝用密封構件、使用該電子元 件封裝用密封構件之電子元件封裝、以及該電子元件封裝 用密封構件之製造方法。 【先前技術】 壓電振動裝置等之電子元件之封裝（以下稱電子元件 封裝）之內部空間被實施氣密密封，以防止搭載於該內部 空間之電子元件之電極特性之劣化。 作爲此種電子元件封裝有由基座以及蓋部之2個密封 構件構成’框體由長方體（cuboid )封裝構成者。於此種 封裝之內部空間，壓電振動片等之電子元件係被保持接合 於基座。基座與蓋部被接合以使封裝內部空間之電子元件 之電極被氣密密封。 例如特開平6-28395 1號公報（以下稱專利文獻1 )揭 示之石英元件（本發明之電子元件），係於基座與蓋部構 成之封裝之內部空間，實施石英片之氣密密封。於該石英 元件之基座設有貫穿構成該基座之基材的貫穿孔，於該貫 -5- 201234544 穿孔內側面形成由Cr-Ni-Au等之多層金屬膜構成之配線金 屬。另外，於貫穿孔被蒸鍍AuGe等合金以確保封裝之內部 空間之氣密性。 但是，電子元件對印刷配線板之安裝時被施加熱，如 專利文獻1揭示之石英元件，因爲安裝於基板時施加之熱 ，而使貫穿孔內側面蒸鍍之合金界面軟化（擴散），而降 低貫穿孔內側面與合金間之密接性。此種合金之密接性降 低會導致合金由貫穿孔內側面剝離，剝離之合金脫落而掉 至石英元件之封裝外。此種密接性降低或合金由貫穿孔脫 落，亦帶來封裝之內部空間之氣密性降低。因此，於專利 文獻1揭示之石英元件，搭載於印刷配線板等基板後會有 難以確保封裝之內部空間氣密性之問題。 【發明內容】 (發明所欲解決之課題） 本發明有鑑於此一問題，目的在於提供電子元件封裝 用密封構件及其製造方法，而可抑制電子元件封裝之內部 空間氣密性降低。 另外’本發明另一目的在於提供電子元件封裝，其可 抑制封裝之內部空間氣密性降低。 (用以解決課題的手段） 本發明之電子元件封裝用密封構件，係具備：第1密 封構件，其之一主面搭載著電子元件；及第2密封構件，
S -6- 201234544 和上述第1密封構件呈對向配置而將上述電子元件之電極 予以氣密密封；作爲電子元件封裝之上述第1密封構件被 使用者；其特徵爲：於貫穿孔被塡充導電性材料’該貫穿 孔係用於貫穿構成該電子元件封裝用密封構件之基材之兩 主面間者；上述貫穿孔之另一主面側之開口端部係被樹脂 材塞住。 依據上述構成，貫穿該電子元件封裝用密封構件之兩 主面的貫穿孔之另一主面（電子元件之搭載面之對向面） 側之開口端部，係被樹脂材塞住，可防止塡充於貫穿孔之 導電性材料由貫穿孔剝離脫落。另外，由該電子元件封裝 用密封構件之另一主面至塡充於貫穿孔之導電性材料之熱 傳導，可以藉由塞住該貫穿孔之另一主面側之開口端部的 樹脂材予以遮斷，因此，例如基板對電子元件封裝之安裝 時熱引起之導電性材料與構成該電子元件封裝用密封構件 之基材間之密接性降低可以被防止。因此，可抑制電子元 件封裝之內部空間氣密性降低。 於本發明之電子元件封裝用密封構件中，於上述貫穿 孔內側面形成種膜，於該種膜表面實施鏟敷而形成由上述 導電性材料構成之塡充層。 該構成之電子元件封裝用密封構件之生產、製造性良 好。具體言之爲，對貫穿孔之種膜形成及塡充層之鍍敷形 成’可也藉由種膜工法，對複數個貫穿孔統合進行可實現 高的生產性。另外，藉由和塡充層之形成材料同一材料來 構成種膜，則可以提升種膜與導電性材料之密接性，亦gp 201234544 可提升導電性材料對該電子元件封裝用密封構件之密接性 0 於本發明之電子元件封裝用密封構件中，上述貫穿孔 之上述開口端部，可以被由具有感光性之樹脂材構成的樹 脂圖案塞住。 於該構成，由具有感光性之樹脂材構成的樹脂圖案， 可以藉由光微影技術（photo-lithography)法等，簡單、 而且以良好精確度形成於貫穿孔之另一主面側之開口端部 ，藉由該樹脂圖案可以確實塞住貫穿孔之另一主面側之開 口端部。因此，可以藉由樹脂圖案確實防止導電性材料由 貫穿孔脫落。 本發明之電子元件封裝，其特徵爲具備：第1密封構 件，其之一主面搭載著電子元件；及第2密封構件，和上 述第1密封構件呈對向配置而將上述電子元件之電極予以 氣密密封；上述第1密封構件，係上述本發明之電子元件 封裝用密封構件。 依據該構成，第1密封構件係使用上述本發明之電子 元件封裝用密封構件，因此，塡充於該電子元件封裝用密 封構件之貫穿孔的導電性材料，其之由貫穿孔脫落可以被 防止。另外，由該電子元件封裝用密封構件之另一主面至 塡充於貫穿孔之導電性材料的熱傳導，可以藉由塞住該貫 穿孔之另一主面側之開口端部的樹脂材予以遮斷，因此， 例如基板對電子元件封裝之安裝時熱引起之導電性材料與 構成該電子元件封裝用密封構件之基材間之密接性降低可
S -8- 201234544 以被防止。因此，可抑制電子元件封裝之內部空間氣密性 降低。 本發明之電子元件封裝用密封構件之製造方法，該電 子元件封裝用密封構件係具備：第1密封構件，其之一主 面搭載著電子元件；及第2密封構件，和上述第1密封構件 呈對向配置而將上述電子元件之電極予以氣密密封；作爲 電子元件封裝之上述第1密封構件被使用者：其特徵爲具 有：貫穿孔形成工程，用於形成貫穿孔，該貫穿孔係用於 貫穿構成該電子元件封裝用密封構件之基材之兩主面間者 :塡充工程，於上述貫穿孔內部塡充導電性材料；及封孔 工程，藉由樹脂材將上述貫穿孔之另一主面側之開口端部 予以塞住。 於依據該方法製造之電子元件封裝用密封構件之中， 貫穿構成該電子元件封裝用密封構件之基材之兩主面的貫 穿孔之另一主面側之開口端部，係被樹脂材寨住，可防止 塡充於貫穿孔之導電性材料由貫穿孔剝離脫落。另外，於 依據該方法製造之電子元件封裝用密封構件之中，由該電 子元件封裝用密封構件之另一主面朝塡充於貫穿孔之導電 性材料之熱傳導，可以藉由塞住該貫穿孔之另一主面側之 開口端部的樹脂材予以遮斷，因此，例如基板對電子元件 封裝之安裝時熱引起之導電性材料與構成該電子元件封裝 用密封構件之基材間之密接性降低可以被防止。因此’依 據該方法製造之電子元件封裝用密封構件，可抑制電子元 件封裝之內部空間氣密性降低。 -9- 201234544 於本發明之電子元件封裝用密封構件之製造方法之中 ’可以具有：種膜形成工程，用於在上述貫穿孔內側面形 成種膜；上述塡充工程可以包含：鍍敷工程，其在上述貫 穿孔內側面所形成種膜之表面，實施鍍敷而形成由上述導 電性材料構成之塡充層。 依據該方法，可提升電子元件封裝用密封構件之生產 性。具體言之爲，對貫穿孔之種膜形成及塡充層之鍍敷形 成，可也藉由種膜工法，對複數個貫穿孔統合進行，可實 現高的生產性。另外，藉由和塡充層之形成材料同一材料 來構成種膜，則可以提升種膜與導電性材料之密接性，亦 即可提升導電性材料對該電子元件封裝用密封構件之基材 之密接性。 於本發明之電子元件封裝用密封構件之製造方法之中 ，上述封孔工程可包含：圖案化形成工程，其使用具有感 光性之上述樹脂材，藉由光微影技術法，針對用於塞住上 述貫穿孔之上述開口端部的樹脂圖案，實施圖案化。 依據該方法，使用具有感光性之上述樹脂材，藉由光 微影技術法，可以簡單、而且以良好精確度形成樹脂圖案 。結果，可以確實將貫穿孔之朝電子元件封裝之外方向配 置之側之開口端部予以密封。 【實施方式】 以下參照圖面說明本發明實施形態。又’以下之實施 形態中說明之例，其中作爲電子元件封裝係使本發明適用
S -10- 201234544 於壓電振動裝置之石英振動子之封裝，而電子元件則表示 本發明適用壓電振動片之音叉型石英振動片之例。 如圖1所示，本實施形態之石英振動子1，係設有：由 音叉型石英片構成之石英振動片2 (本發明之電子元件） :將該石英振動片2予以保持，進行石英振動片2之氣密密 封用的基座4(本發明中作爲第1密封構件的電子元件封裝 用密封構件）：及和基座4呈對向配置，對被保持於基座4 之石英振動片2之激振電極31、32 (本發明中的電子元件 之電極）進行氣密密封用的蓋部7 (本發明中的第2密封構 件）。 於石英振動子1，基座4與蓋部7係由：Au與Sn之合金 構成之接合材12，下述之第1接合層48，下述之第2接合層 74而被接合，藉由該接合而構成具備被氣密密封之內部空 間11的本體框體。於該內部空間11，於基座4使石英振動 片2藉由金凸塊等之導電性凸塊13使用FCB法（Flip Chip Bonding)進行電氣機械式之超音波接合。另外，本實施 形態中，於導電性凸塊13係使用金凸塊等之非流動性構件 之鍍敷凸塊。 以下說明石英振動子1之各構成。 基座4，係由硼矽酸玻璃等玻璃材料構成，如圖1 -3所 示，由底部41，及沿基座4之一主面42之外周而由底部41 朝上方延伸之壁部44構成，被形成爲箱狀體。該基座4係 對長方體之一片板基材實施濕蝕刻而成形爲箱狀體。 於基座4之壁部44之內側面被成形爲推拔形狀。另外 -11 - 201234544 ，壁部44之天面爲蓋部7之接合面，於該接合面設置和蓋 部7接合用之第1接合層48。第1接合層48由複數層之積層 構造構成，係由在基座4之壁部44之天面藉由濺鍍法濺鍍 形成之濺鍍膜（參照圖1之符號92)，及於濺鍍膜之上被 鍍敷形成之鍍敷膜（參照圖1之符號95)構成。濺鏟膜， 係由在基座4之壁部44之天面藉由濺鍍法濺鍍形成之Ti膜 (未圖示），及於Ti膜之上藉由濺鍍法濺鍍形成之Au膜（ 未圖示）構成。鍍敷膜係由濺鍍膜之上被鍍敷形成之Au膜 構成。 於基座4之一主面42，被成形由底部41與壁部44包圍 之俯視爲長方形之空穴45。於空穴45之底面451，沿著其 之長邊方向之一端部45 2全體被蝕刻成形爲台座部46。石 英振動片2被搭載於台座部46。空穴45之壁面爲壁部44之 內側面，如上述說明，成形爲推拔狀。 於基座4形成：分別和石英振動片2之激振電極31、32 進行電氣機械接合之一對電極焊墊51、52，及電連接於外 部元件或外部機器的外部端子電極53、54，及將電極焊墊 51與外部端子電極54以及電極焊墊52與外部端子電極53予 以電連接的配線圖案55。藉由彼等電極焊墊51、52、外部 端子電極53、54、及配線圖案55而構成基座4之電極5。電 極焊墊51、52被形成於台座部46之表面》2個外部端子電 極53、54，係於基座4之另一主面43，被形成於長邊方向 之兩端部，沿長邊方向分離並設。 電極焊墊51、52係由以下構成：形成於於基座4之基 -12- 201234544 板上的第1種膜（參照圖1之符號92):形成於該第1種膜 之上的第2種膜（參照圖1之符號93 );及形成於該第2種 膜之上的鍍敷膜（參照圖1之符號95)。構成電極焊墊51 、52之第1種膜（參照圖1之符號92)係由以下構成：於基 座4之一主面42藉由濺鍍法濺鍍形成之Ti膜（未圖示）， 及於Ti膜之上藉由濺鍍法濺鍍形成之Cu膜（未圖示）。第 2種膜（參照圖1之符號93 )係由以下構成：於第1種膜上 藉由濺鍍法濺鑛形成之Ti膜（未圖示），及於Ti膜之上藉 由濺鍍法濺鍍形成之Au膜（未圖示）。另外，鍍敷膜（參 照圖1之符號95)係由在該第2種膜被鍍敷形成之Au膜構成 〇 配線圖案55，係以電連接電極焊墊51、52與外部端子 電極53、54的方式，由基座4之一主面42介由貫穿孔49 ( 參照以下）之內側面491而形成於基座4之另一主面43 »另 外，配線圖案55，係由形成於基座4之基板上的第1種膜（ 參照圖1之符號92)構成，在位於基座4之一主面42之部分 之第1種膜（參照圖1之符號92)上，被形成第2種膜（參 照圖1之符號93 )以及鍍敷膜（參照圖1之符號95 )。構成 配線圖案55之第1種膜（參照圖1之符號92)係由以下構成 :於基座4之一主面42藉由濺鍍法濺鍍形成之Ti膜（未圖 示），及於Ti膜之上藉由濺鍍法濺鍍形成之Cu膜（未圖示 )。第2種膜（參照圖1之符號93)係由以下構成：於第1 種膜上藉由濺鎪法濺鍍形成之Ti膜（未圖示）’及於Ti膜 之上藉由濺鍍法濺鍍形成之Au膜（未圖示）。另外’鍍敷 -13- 201234544 膜（參照圖1之符號95 )係由在該第2種膜被鍍敷形成 膜構成。於圖1之槪略斷面圖，考慮圖面之容易觀看 將基座4之一主面42中之電極焊墊52與外部端子電極 連接用的配線圖案55，和電極焊墊51與外部端子電極 連接用的配線圖案5 5之間之空隙予以省略。另外，於 之槪略斷面圖或一部分之槪略斷面圖中，亦同樣省略 空隙。 外部端子電極53、54係由以下構成：在樹脂圖案 參照以下）上以及形成於基座4之另一主面43的配線 55 (參照圖1之符號92)上，被形成之種膜（參照圖1 號93);形成於該種膜（參照圖1之符號93)上的第1 膜（參照圖1之符號94);及形成於該第1鍍敷膜上& 鍍敷膜（參照圖1之符號95)。又，構成外部端子電 、54之種膜（參照圖1之符號93)係由以下構成：在 圖案61上以及形成於基座4之另一主面43的配線圖案 參照圖1之符號92)上，藉由濺鍍法濺鍍形成之Ti膜 圖示），及於Ti膜之上藉由濺鍍法濺鍍形成之Au膜（ 示）。另外，第1鍍敷膜（參照圖1之符號94)係由在 膜被鍍敷形成之Ni膜構成，第2鍍敷膜（參照圖1之符 )係由在該第1鍍敷膜被鍍敷形成之Au膜構成。 如圖1-4所示，於基座4被形成貫穿孔49，用於使 振動片2之激振電極31、32介由電極焊墊51、52’藉 線圖案55由空穴45內予以導出至空穴45外。 貫穿孔49，係於藉由微影成像技術蝕刻而成形_ 之Au ，而 53之 54之 其他 上述 61 ( 圖案 之符 鍍敷 第2 極53 樹脂 55 ( (未 未圖 該種 號95 石英 由配 ;座4 -14-
S 201234544 時，和空穴45之成形同時被形成，係如圖1-4所示，於基 座4使2個貫穿孔49貫穿兩主面42、43間而被形成。貫穿孔 49之內側面491，係對於基座4之一主面42及另一主面43具 有傾斜，被形成爲推拔狀。如圖4所示，貫穿孔49之中， 位於基座4之另一主面43側之貫穿孔49之另一端開口面493 之孔徑爲最大，位於基座4之一主面42側之貫穿孔49之一 端開口面492之孔徑爲最小。如此則，本實施形態中，貫 穿孔49之內側面491，對於基座4之一主面42及另一主面43 係具有傾斜，基座4之一主面42與貫穿孔49之內側面491所 構成之角度（參照圖4之符號0)，係設爲約45度，但不 限定於此，例如可將基座4之一主面42與貫穿孔49之內側 面491所構成之角度（參照圖4之符號0)，設爲大於45度 ，具體例爲70〜90度。將基座4之一主面42與貫穿孔49之 內側面491所構成之角度（參照圖4之符號0 )設爲接近90 度，則於基座4，貫穿孔4 9之佔有面積變小，配線圖案5 5 之形成位置之自由度可以提升。 於貫穿孔49之內側面49 1被形成作爲配線圖案5 5之一 部分的Ti及Cu構成之第1種膜（參照圖1之符號92) 。另外 ，於貫穿孔49內部，Cu構成之塡充材（本發明中之導電性 材料）係被塡充於第1種膜（參照圖1之符號92)上而形成 塡充層98，藉由塡充層98塞住貫穿孔49。該塡充層98，係 由在第1種膜表面被電解鍍敷形成之Cu鍍敷層構成。如圖4 所示，塡充層98，係以基座4之一主面42之一端面981成爲 基座4之一主面42的方式被形成。 -15- 201234544 貫穿孔49之基座4之另一主面43側之開口端部（另一 端開口面493之側之開口端部），係藉由具有感光性之樹 脂材構成之樹脂圖案6 1予以塞住。 樹脂圖案61，係形成於基座4之另一主面43»於基座4 之另一主面43，形成有樹脂圖案61之樹脂圖案形成區域47 ，係如圖3所示，呈現由沿著另一主面43之長邊方向的長 邊471，及沿著另一主面43之短邊方向的短邊472所構成之 大略長方形狀，而且以在該樹脂圖案形成區域47內包含貫 穿孔49之另一端開口面493的方式而被設置。藉由形成於 樹脂圖案形成區域47之樹脂圖案61，使含貫穿孔49之另一 端開口面49 3側之開口端部被塞住之同時，使設於含貫穿 孔4.9之另一端開口面493之周緣部551的配線圖案55被覆蓋 。如此則，可藉由樹脂圖案61塞住內部形成有塡充層98的 貫穿孔49之另一端開口面493之側之開口端部，可提升49 之封孔強度。 如圖4所示，樹脂圖案61之一部分’係於貫穿孔49內 部相接於塡充層98。具體言之爲’結晶化度電解鍍敷形成 塡充層98時之鍍敷析出，使基座4之另一主面43側之塡充 層98之另一端部（塡充層98之另一端面982側之端部）被 形成爲凸狀，在貫穿孔49之內側面491之另一主面42側之 端部所形成之種膜（參照圖4之符號92) ’和塡充層98之 另一端部之間，如圖4所示’具有間隙99。構成樹脂圖案 61之樹脂材之進入該間隙99而發揮定瞄效果’而可以確保 樹脂圖案61與塡充層98以及貫穿孔49之內側面491 (參照
S -16- 201234544 圖4之符號92之種膜）之間之密接性。 基座4之另一主面43側之配線圖案55之一部分，係以 未被樹脂圖案61覆蓋的方式，沿著樹脂圖案形成區域47之 長邊471之兩端部473、4 74及短邊472，俯視時被形成於樹 脂圖案形成區域47之外側之區域5 5 2 (參照圖3 )。在樹脂 圖案形成區域4 7之俯視外側之區域5 5 2所形成之配線圖案 55上、以及樹脂圖案61上，形成外部端子電極53、54。具 體言之爲，配線圖案55與外部端子電極53、54係使樹脂圖 案6 1之兩端部挾持於其間而被形成。藉由如此形成之配線 圖案55、外部端子電極53、54及樹脂圖案61，來實現樹脂 圖案61對基座4之接著強度及樹脂圖案61之強度提升。 構成樹脂圖案61之樹脂材係使用PBO ( poly-benzoxazole，聚苯并嚼哇）。又，構成樹脂圖案61之樹脂 材不限定於PBO ( poly-benzoxazole，聚苯并螺哩），可使 用和構成基座4之材料（例如玻璃材料）之密接性良好之 樹脂材。因此，構成樹脂圖案61之樹脂材亦可使用例如 BCB ( benzcyclobutene，苯并環丁稀）、環氧、聚醯亞胺 或氟系樹脂構成之樹脂材。另外，構成本實施形態使用之 樹脂圖案61之樹脂材、亦即PBO(poly-benzoxazole，聚苯 并噁唑）爲具有感光性之樹脂材，藉由光微影技術法可以 形成圖案之樹脂材。其中，本發明所謂具有感光性之樹脂 材，除具有感光性之樹脂所構成之樹脂材以外，亦包含含 有感光劑及樹脂的感光性樹脂組成物之槪念。 蓋部7係由硼矽酸玻璃等玻璃材料構成，如圖1、5所 •17- 201234544 示，係由頂部71，沿蓋部7之一主面72之外周而由頂部71 朝下方延伸之壁部73構成。該蓋部7係對長方體之一片板 之基材實施濕蝕刻而成形。 蓋部7之壁部73之兩側面（內側面731及外側面732 ) ，係成形爲推拔狀。於壁部73被形成有和基座4接合之第2 接合層74。 如圖1所示，蓋部7之第2接合層74，係由蓋部7之壁部 73之天面733至外側面732被形成。該第2接合層74，爲形 成有Ti構成之Ti膜（未圖示），於Ti膜之上形成有Au構成 之Au膜（未圖示）之複數積層構造，彼等Ti膜及Au膜係藉 由濺鍍法濺鍍形成。 上述用於接合基座4以及蓋部7之接合材12，係被積層 於蓋部7之第2接合層74。該接合材12，係於蓋部7之第2接 合層74之上藉由鍍敷形成由Au與Sn之合金構成之Au/Sn膜 (未圖示），於該Au/Sn膜之上鍍敷形成Au膜（未圖示） 而成爲複數之積層構造。另外，Au膜，係藉由鍍敷形成 Au觸擊鍍敷膜，於Au觸擊鍍敷膜之上藉由鍍敷形成Au鍍 敷膜，而成爲複數層之積層構造。於此種接合材12， Au/Sn膜藉由加熱而溶融，成爲AuSn合金膜。另外，接合 材12亦可爲在蓋部7之第2接合層74之上藉由鍍敷形成AuSn 合金膜而構成者。本實施形態中，接合材12係積層於蓋部 7之第2接合層74’但亦可積層於基座4之第1接合層48。 石英振動片2係由異方性材料之石英片之石英素板（ 未圖示），實施濕蝕刻而形成之石英Z板。 201234544 如圖6所示，石英振動片2係由振動部之2個腳部21、 22;基部23;·接合於基座4之電極焊墊51、52的接合部24 構成，在基部23之一端面231突出設置2個腳部21、22，於 基部23之另一端面232突出設置有接合部24的壓電振動素 板20構成。 如圖6所示，基部23設爲俯視之左右對稱形狀。基部 2 3之側面2 3 3，係以一端面2 3 1之側之部位和一端面2 3 1爲 同一寬幅，另一端面232之側之部位朝另一端面232之側漸 次變爲窄幅的方式被形成。 如圖6所示，2個腳部21、22，係由基部23之一端面 231突出同一方向而被設置。彼等2個腳部21、22之前端部 21 1、221，和腳部21、22之其他部位比較係形成爲寬幅（ 在突出方向之正交方向爲寬幅），另外，各個前端角部被 形成爲曲面。於2個腳部21、22之兩主面，爲改善CI値而 形成溝部25。 如圖6所示，接合部24係由基部23之另一端面232之寬 度方向中央部突出而被設置。該接合部24，係由基部23之 另一端面232之俯視垂直方向呈突出之短邊部241，及連接 於短邊部241之前端部，於短邊部241之前端部沿著俯視直 角被折彎而延伸於基部23之寬度方向的長邊部242構成， 接合部24之前端部243則朝向基部23之寬度方向。亦即， 接合部24被成形爲俯視L字狀。另外，於接合部24設置介 由導電性凸塊13被接合於基座4之電極焊墊51、52的接合 處27。 -19- 201234544 於上述構成之石英振動片2形成：由異電位構成之第1 及第2激振電極31、32，及欲以電氣方式將彼等第1及第2 激振電極31、32接合於基座4之電極焊墊51、52，而由第1 及第2激振電極31、32被引出的引出電極33、34。 第1及第2激振電極31、32之一部分係被形成於腳部21 、22之溝部25之內部。因此，石英振動片2小型化之情況 下，腳部21、22之振動損失亦可以抑制，可以抑低CI値。 第1激振電極31，係形成於一方之腳部21之兩主面及 另一方之腳部22之兩側面及前端部22 1之兩主面。同樣， 第2激振電極32，係形成於另一方之腳部22之兩主面及一 方之腳部21之兩側面及前端部211之兩主面。 引出電極33、34，係形成於基部23及接合部24，藉由 形成於基部23之引出電極33，使形成於一方腳部21之兩主 面的第1激振電極3 1，和形成於另一方腳部22之兩側面及 前端部221之兩主面的第1激振電極31呈連接，藉由形成於 基部23之引出電極34，使形成於另一方腳部22之兩主面的 第2激振電極32，和形成於一方腳部21之兩側面及前端部 211之兩主面的第2激振電極32呈連接。 於基部23，被形成貫穿壓電振動素板20之兩主面的2 個貫穿孔26，於彼等貫穿孔26內塡充導電性材料。介由彼 等貫穿孔26使引出電極33、34迂迴於基部23之兩主面間。 如圖1所示，於上述構成之石英振動子1，在形成於基 座4之一主面42的台座部46，石英振動片2之接合部24係介 由導電性凸塊13藉由FCB法以電氣機械方式被實施超音波
S -20- 201234544 接合。藉由該接合，使石英振動片2之激振電極31、32介 由引出電極33、34、導電性凸塊13，以電氣機械方式被接 合於基座4之電極焊墊51、52，石英振動片2被搭載於基座 4。在搭載有石英振動片2之基座4，藉由FCB法暫時將蓋部 7予以接合之後，於真空環境下加熱使接合材12、第1接合 層48及第2接合層74溶融，如此則，蓋部7之第2接合層74 會介由接合材12被接合於基座4之第1接合層48，而製造石 英振動片2被實施氣密密封之石英振動子1。另外，導電性 凸塊1 3係使用非流動性構件之鍍敷凸塊。 以下參照圖7-28說明石英振動子1之基座4之製造方法 〇 如圖7所示，使用微影成像技術之濕蝕刻法對玻璃材 料構成之晶圓8之兩主面81、82實施蝕刻，成形複數個基 座4 (基座成形工程）。圖7表示對晶圓8之兩主面81、82 蝕刻而形成之1個基座4，於基座4被形成有空穴45、台座 部46、貫穿孔49。又，各基座4之台座部46、空穴45、貫 穿孔49等亦可以使用乾蝕刻法、噴砂法等機械加工法形成 〇 基座成形工程後，於晶圓8 (兩主面81、82或貫穿孔 49之內側面491等），藉由濺銨法濺鍍形成Ti構成之Ti層 。Ti層形成後，於Ti層上藉由濺鍍法濺鍍形成而積層Cu構 成之Cu層’如圖8所示，形成第1金屬層92 (金屬層形成工 程）。其中’形成之第1金屬層92，係成爲Ti膜及Cu膜所 構成之種膜，該種膜則用於構成圖1之基座4之電極焊墊51 -21 - 201234544 、52及配線圖案55。 金屬層形成工程後，於第1金屬層92上藉由浸漬塗布 法塗布阻劑，形成新的正阻劑層97 (阻劑形成工程），之 後，針對形成於晶圓8之一主面8 1側之貫穿孔49之開口端 部的正阻劑層97，藉由光微影技術法進行曝光顯像、如圖 9所示，進行貫穿孔49內側面之圖案形成（圖案形成工程 )° 圖案形成工程後，如圖10所示，針對由貫穿孔49之內 側面491露出之第1金屬層92 (種膜）進行Cu電解鍍敷’而 鍍敷形成由Cu構成之塡充層98 (塡充工程）。 塡充工程後，如圖1 1所示，剝離除去正阻劑層97 (阻 劑剝離工程）。 阻劑剝離工程後，於第1金屬層92及塡充層98上，藉 由浸漬塗布法塗布阻劑而形成新的正阻劑層97 (第2阻劑 層形成工程），之後，針對電極焊墊51、52及配線圖案55 之形成用以外的阻劑層進行曝光顯像，如圖1所示’進行 基座4之電極焊墊51、52及配線圖案55，以及基座4之外形 之圖案形成（圖12之第2圖案形成工程）。 第2圖案形成工程後，對露出之第1金屬層92進行金屬 飩刻而予以除去（圖1 3之金屬蝕刻工程）。 金屬蝕刻工程後，如圖1 4所示，藉由剝離除去正阻劑 層97 (第2阻劑剝離工程）。 第2阻劑剝離工程後，於第1金屬層92及塡充層98及露 出之晶圓8之兩主面81、82上，藉由浸漬塗布法塗布具有
S -22- 201234544 感光性之樹脂材，而形成樹脂層96(圖15之樹脂層形成工 程）。 樹脂層形成工程後，針對用以將貫穿孔4 9之另一端開 口面493側之開口端部堵塞之樹脂圖案6 1之形成位置以外 的樹脂層96，藉由光微影技術法進行曝光顯像、如圖1 6所 示，形成樹脂圖案61 (樹脂圖案形成工程）。 樹脂圖案形成工程後，如圖17所示，於露出之第1金 屬層92、樹脂層96及露出之晶圓8之兩主面81、82之上， 藉由濺鏟法濺鎪形成Ti構成之Ti層。Ti層形成後，於Ti層 上藉由濺鍍法濺鍍形成而積層Au層，形成第2金屬層93 ( 第2金屬層形成工程）。其中，形成之第2金屬層93，係成 爲圖1之第1接合層48之構成用的由Ti膜及Au膜構成之濺鍍 膜，以及成爲電極焊墊51、52、外部端子電極53、54及配 線圖案55之構成用的由Ti膜及Au膜構成之種膜》 第2金屬層形成工程後，於第2金屬層93上藉由浸漬塗 布法塗布阻劑，形成新的正阻劑層97 (第3阻劑形成工程 )，之後，針對基座4之外部端子電極53、54之形成位置 上的正阻劑層97，藉由光微影技術法進行曝光顯像’進行 圖1之基座4之外部端子電極53、54之圖案形成（圖18之第 3圖案形成工程）。 第3圖案形成工程後，如圖19所示，於露出之第2金屬 層93上進行鍍敷而形成由Ni構成之第1鍍敷層94 (第1鍍敷 形成工程）。其中，形成之第1鍍敷層94’係成爲基座4之 外部端子電極53、54之Ni膜之第1鍍敷膜（參照圖1之符號 -23- 201234544 94 ) 〇 第1鍍敷形成工程後，剝離除去正阻劑層97 (圖20之 第3阻劑剝離工程）。 第3阻劑剝離工程後，於露出之第2金屬層93及第1鍍 敷層94上，藉由浸漬塗布法塗布阻劑而形成新的正阻劑層 97 (圖21之第4阻劑層形成工程），之後，針對圖1之基座 4之第1接合層48、電極焊墊51、52、外部端子電極53、54 及配線圖案55之形成位置上的正阻劑層97，藉由光微影技 術法進行曝光顯像，進行基座4之第1接合層48、電極焊墊 51、52、外部端子電極53、54及配線圖案55之圖案形成（ 圖22之第4圖案形成工程）。 第4圖案形成工程後，於露出之第2金屬層93及第1鍍 敷層94上，如圖23所示，鍍敷形成由Au構成之第2鍍敷層 95 (第2鍍敷形成工程）。其中，形成之第2鍍敷層95，係 成爲圖1所示基座4之第1接合層48、電極焊墊51、52、外 部端子電極53、54及配線圖案55之鍍寧膜，其由Au膜構成 〇 第2鍍敷形成工程後，如圖24所示，藉由剝離除去正 阻劑層97 (第4阻劑剝離工程）。 第4阻劑剝離工程後，於露出之第2金屬層93及第2鍍 敷層95上，藉由浸漬塗布法塗布阻劑而形成新的正阻劑層 97 (圖25之第5阻劑層形成工程），之後，如圖26所示， 針對基座4之第1接合層48、電極焊墊51、52、外部端子電 極5 3、5 4及配線圖案5 5之形成位置以外的正阻劑層9 7，藉 -24-
S 201234544 由光微影技術法進行曝光顯像，進行圖1之基座4之第1接 合層48、電極焊墊51、52、外部端子電極53、54及配線圖 案55，以及基座4之外形之圖案形成（第5圖案形成工程） 〇 第5圖案形成工程後，如圖27所示，對露出之第2金屬 層93進行金屬蝕刻而予以除去（第2金屬蝕刻工程）。 第2金屬蝕刻工程後，如圖28所示，藉由剝離除去正 阻劑層97，於晶圓8形成複數個基座4 (第5阻劑剝離工程 )° 第5阻劑剝離工程後，分割複數個基座4，將複數個基 座4予以個片化（基座個片化工程），而製造複數個圖28 之基座4。 將圖6之石英振動片2配置於圖28之基座4，介由導電 性凸塊13藉由FCB法以電氣機械方式實施超音波接合而將 石英振動片2接合於基座4，將石英振動片2搭載保持於基 座4。又，於另一工程，於圖5之蓋部7之第2接合層74上積 層接合材12。之後，將蓋部7配置於搭載保持有石英振動 片2之基座4，使基座4之第1接合層48與蓋部7之第2接合層 74介由接合材12藉由FCB法以電氣機械方式實施超音波接 合，而製造圖1之石英振動子1。 上述製造工程之中，於基座成形工程中形成貫穿孔49 之工程係相當於本發明之貫穿孔形成工程。經由金屬層形 成工程而於貫穿孔49之內側面491 ’形成種膜之第1金屬層 92的工程，係相當於本發明之種膜形成工程。另外’於塡 -25- 201234544 充工程，針對由貫穿孔49之內側面491露出之第1金屬層92 (種膜）進行Cu電解鍍敷的工程，係相當於本發明之鍍敷 工程。經由樹脂層形成工程及樹脂圖案形成工程而形成樹 脂圖案6 1，藉由該樹脂圖案6 1堵住貫穿孔49之另一端開口 面493之側之開口端部的工程，係相當於本發明之封孔工 程。 依據上述本實施形態之石英振動子1，塡充於貫穿孔 49之導電性材料（塡充層98)之由貫穿孔4 9剝離、脫落， 可以藉由相接於塡充層98之另一端面982而被形成的用以 堵塞貫穿孔49之另一端開口面493之側之開口端部的樹脂 圖案61予以防止，可抑制石英振動子1之內部空間11之氣 密性降低。 另外，於本實施形態之石英振動子1，如圖4所示，於 貫穿孔49之另一端開口面4 93之側之開口端部設有樹脂圖 案61，設爲貫穿孔49內部之種膜（參照圖4之符號92 )與 塡充層98之界面S不露出石英振動子1之外側之構成。因 此，將石英振動子1安裝於印刷配線板時之焊接材不會介 由種膜與塡充層98之界面S而侵入內部空間11。因此，將 石英振動子1安裝於印刷配線板時之焊接材之侵蝕所導致 石英振動片2之激振電極31、32及引出電極33、34之劣化 可以被防止。 於本實施形態之石英振動子1，可以藉由塡充層9 8防 止，石英振動子1搭載於印刷配線板時之熱影響所導致樹 脂圖案6 1產生之氣體之侵入內部空間1 1。
S -26- 201234544 於本實施形態之石英振動子1，塡充層98，係由對貫 穿孔49之內側面之種膜（參照圖1之符號92 )實施鍍敷形 成之Cu鍍敷層構成，但是塡充層98只要是於貫穿孔49塡充 導電性材料而構成即可，不限定於此。亦即，塡充層98, 亦可於貫穿孔49塡充金屬糊（添加有導電性塡充劑的糊狀 樹脂材）而構成。 於本實施形態之石英振動子1，如圖4所示，塡充層98 ，係以基座4之一主面42之側之一端面981，和基座4之一 主面42成爲同一面而形成，但此僅爲較佳例，並不限定於 此》亦即，塡充層98只要能塞住貫穿孔49即可，如圖29所 示，塡充層98之一端面981位於基座4之一主面42之更下方 亦可。或者，如圖30所示，塡充層98之一端面981位於基 座4之一主面42之更上方亦可。塡充層98之一端面981突出 於基座4之一主面42亦可。如圖30所示構成中，塡充層98 之突出部（由基座4之一主面42突出之部分）之厚度T， 較好是設爲2μιη以下以使形成於塡充層98上之構成配線圖 案55之鍍敷膜（參照圖30之符號95)不接觸石英振動片2 〇 於本實施形態之石英振動子1，貫穿孔49之另一端開 口面493之側之開口端部之堵塞用樹脂圖案6 1，係形成於 除去另一主面43之外周部以外之大略全面，但此僅爲較佳 例，並不限定於此。亦即，例如圖3 1所示，僅於貫穿孔4 9 之另一端開口面493之側之開口端部形成樹脂圖案，亦可 獲得防止塡充於貫穿孔49內部之導電性材料（塡充層98之 -27- 201234544 構成材料）之脫落之效果。於圖31之構成，外部端子電極 53、54係由以下構成：形成於基座4之另一主面43的配線 圖案55 (參照圖1之符號92 )上所形成之由Ti膜及Au膜構 成之種膜（參照圖1之符號93)，及形成於種膜上的Au膜 構成之鍍敷膜（參照圖31之符號95)。 於本實施形態之石英振動子1，電極焊墊51、52及配 線圖案55係由以下構成：形成於基座4之基板上之由Ti膜 及Cu膜構成之第1種膜（參照圖1之符號92)，及形成於該 第1種膜上的由Ti膜及Au膜構成之第2種膜（參照圖1之符 號93)，及於該第2種膜上被鍍敷形成的由Au膜構成之鍍 敷膜（參照圖1之符號95)，但電極焊墊51、52及配線圖 案55之構成不限定於此。例如，電極焊墊51、52及配線圖 案55，於基座4之基板上，不介由Ti膜及Cu膜構成之種膜 ，而直接形成由Ti膜及Au膜構成之種膜，於該種膜上鍍敷 形成Au膜而構成亦可。亦即，貫穿孔49之內側面491之配 線圖案55之種膜，亦可由Ti膜及Au膜構成。如上述說明， 貫穿孔49之內側面491之種膜由Ti膜及Au膜構成時，貫穿 孔49之內側面491之配線圖案55之種膜上被鍍敷形成的塡 充層98，設爲AuSn鍍敷層時，可以提升內側面491之配線 圖案55之種膜與塡充層98之接著強度。 於本實施形態之石英振動子1之基座4，如上述說明， 第1接合層48係由以下構成：濺鍍形成於基座4之基材上之 由Ti膜及Au膜構成之濺鍍膜（參照圖1之符號93)，及鍍 敷形成於該濺鍍膜上的由Au膜構成之鍍敷膜（參照圖1之
S -28- 201234544 符號95 )，但不限定於此。例如第i接合層48亦可由以下 構成：濺鍍形成於基座4之基材上之由Ti膜及Au膜構成之 濺鍍膜，及鏟敷形成於該濺鍍膜上的Ni鍍敷膜，及鍍敷形 成於該Ni鍍敷膜上的Au鍍敷膜。如上述說明，濺鍍膜與 Au鍍敷膜之間存在Ni鍍敷膜，則可以防止接合材12 (焊接 材）引起之濺鍍膜（Au膜）之腐蝕，可提升基座4與蓋部7 之接合強度。 於本實施形態之石英振動子1之基座4，如上述說明， 外部端子電極53、54係由以下構成：於基座4之另一主面 43之配線圖案55之種膜（參照圖1之符號92 )上及樹脂圖 案61上，被形成之由Ti膜及Au膜構成之種膜（參照圖1之 符號93)，及鍍敷形成於該種膜上的由Ni構成之第1鍍敷 膜（參照圖1之符號94)，及鍍敷形成於該第1鍍敷膜上的 由Au構成之第2鍍敷膜（參照圖1之符號95)，但不限定於 此。例如亦可構成爲，於種膜（參照圖1之符號93 )之上 直接（不介由Ni構成之第1鍍敷膜）形成由Au構成之第2鍍 敷膜。 另外，本實施形態中，基座4及蓋部7之材料係使用玻 璃，但基座4及蓋部7之其中任一不限定於使用玻璃之構成 ，例如亦可使用石英之構成。 另外，本實施形態中，接合材12主要使用AuSn，但接 合材12只要能和基座4及蓋部7接合者即可，不特別限定， 例如亦可使用CuSη等之Sn合金焊接材。 於上述實施形態之石英振動子1，石英振動片係使用 -29- 201234544 圖6之音叉型石英振動片2’但亦可使用圖32之AT CUT石 英振動片2。在使用AT CUT石英振動片2之石英振動子1 ’ 係配合AT CUT石英振動片2而於基座4形成電極’關於本 發明之構成，係和本實施形態同一，可獲得和本實施形態 同樣效果。 於本實施形態之基座4，除石英振動片2以外另外搭載 1C晶片而構成振盪器亦可。於基座4搭載1C晶片時，係配 合1C晶片之電極而於基座4形成電極。 以上依據實施形態具體說明本發明，但是本發明並不 限定於上述實施形態，在不脫離其要旨之情況下可做各種 變更實施。屬於申請專利範圍之均等範圍的變形或變更均 包含於本發明之範疇內。 【圖式簡單說明】 圖1表示本實施形態之石英振動子內部空間之槪略構 成，表示沿圖2之基座之A-A線切斷全體時之石英振動子之 槪略斷面圖。 圖2表示本實施形態之基座之槪略平面圖。 圖3表示本實施形態之基座之槪略背面圖。 圖4表示圖1之基座之貫穿孔部分之槪略構成之槪略斷 面圖9 圖5表示本實施形態之蓋部之槪略背面圖。 圖6表示本實施形態之石英振動片之槪略平面圖。 圖7表示本實施形態之基座之製造工程之一工程的晶
S -30- 201234544 圓之一部分之槪略斷面圖。 圖8表示本實施形態之基座之製造工程之一工程的晶 圓之一部分之槪略斷面圖。 圖9表示本實施形態之基座之製造工程之一工程的晶 圓之一部分之槪略斷面圖。 圖10表示本實施形態之基座之製造工程之一工程的晶 圓之一部分之槪略斷面圖。 圖11表示本實施形態之基座之製造工程之一工程的晶 圓之一部分之槪略斷面圖。 圖12表示本實施形態之基座之製造工程之一工程的晶 圓之一部分之槪略斷面圖。 圖13表示本實施形態之基座之製造工程之一工程的晶 圓之一部分之槪略斷面圖。 圖14表示本實施形態之基座之製造工程之一工程的晶 圓之一部分之槪略斷面圖。 圖15表示本實施形態之基座之製造工程之一工程的晶 圓之一部分之槪略斷面圖》 圖1 6表示本實施形態之基座之製造工程之一工程的晶 圓之一部分之槪略斷面圖。 圖1 7表示本實施形態之基座之製造工程之一工程的晶 圓之一部分之槪略斷面圖。 圖1 8表示本實施形態之基座之製造工程之一工程的晶 圓之一部分之槪略斷面圖。 圖1 9表示本實施形態之基座之製造工程之一工程的晶 31 - 201234544 圓之一部分之槪略斷面圖。 圖2 0表示本實施形態之基座之製造工程之一工程的晶 圓之一部分之槪略斷面圖。 圖21表示本實施形態之基座之製造工程之一工程的晶 圓之一部分之槪略斷面圖。 圖22表示本實施形態之基座之製造工程之一工程的晶 圓之一部分之槪略斷面圖。 圖23表示本實施形態之基座之製造工程之一工程的晶 圓之一部分之槪略斷面圖。 圖24表示本實施形態之基座之製造工程之一工程的晶 圓之一部分之槪略斷面圖。 圖25表示本實施形態之基座之製造工程之一工程的晶 圓之一部分之槪略斷面圖。 圖26表示本實施形態之基座之製造工程之一工程的晶 圓之一部分之槪略斷面圖。 圖27表示本實施形態之基座之製造工程之一工程的晶 圓之一部分之槪略斷面圖。 圖28表示本實施形態之基座之製造工程之一工程的晶 圓之一部分之槪略斷面圖。 圖29表示另一形態之基座之槪略斷面圖，表示圖4對 應之部分之貫穿孔之槪略構成之槪略斷面圖。 圖30表示另一形態之基座之槪略斷面圖，表示圖4對 應之部分之貫穿孔之槪略構成之槪略斷面圖。 圖31表示另一形態之基座之槪略構成之槪略斷面圖。
S -32- 201234544 @1 32表示另一形態之石英振動片之槪略平面圖 主要元件符號說明】 1 :石英振動子 U :接合材 2·石英振動片（電子元件） 21、22 :腳部 23 :基部 232 :另一端面 24 :接合部 242 :長邊部 2 5 :溝部 27 :接合處 33' 34:引出電極 4 1 :底部 42 :—主面 43 :另一主面 45 :空穴 46 :台座部 471 :長邊 473、474 :端部 49 :貫穿孔 492 :—端開口面 51、52 :電極焊墊 11 :內部空間 13 :導電性凸塊 20:壓電振動素板 211、221 :前端部 231 :—端面 2 3 3 :側面 241 :短邊部 243 :前端部 26 :貫穿孔 31、32 :激振電極 4 :基座（作爲第1密封構 件的電子元件封裝用之 密封構件） 44 :壁部 452 :—端部 :樹脂圖案形成區域 472 :短邊 48 :第1接合層 491 :內側面 493 :另一端開口面 53、54 :外部端子電極 -33- 201234544 5 5 :配線圖案 55 1 :周緣部 552 ·區域 61 ： 樹脂圖案 7 :蓋部（第2密封構件） 71 ： 頂部 7 2 :—主面 73 ： 壁部 7 3 1 :內側面 732 :外側面 73 3 :天面 74 ： 第2接合層 8 :晶圓 81、 82 :主面 92 :第1金屬層 93 ： 第2金屬層 94 :第1鍍敷層 95 ： 第2鍍敷層 96 :樹脂層 97 ： 正阻劑層 98 :塡充層 98 1 :一端面 9 8 2 .另一牺面 99 ： 間隙 s -34-

Claims (1)

  1. 201234544 七、申請專利範圍： 1.一種電子元件封裝用密封構件，係具備：第1密封 構件，其之一主面搭載著電子元件；及第2密封構件，和 上述第1密封構件呈對向配置而將上述電子元件之電極予 以氣密密封；作爲電子元件封裝之上述第1密封構件被使 用者；其特徵爲： 於貫穿孔被塡充導電性材料，該貫穿孔係用於貫穿構 成上述電子元件封裝用密封構件之基材之兩主面間者； 上述貫穿孔之另一主面側之開口端部係被樹脂材塞住 〇 2 ·如申請專利範圍第1項之電子元件封裝用密封構件 ，其中 於上述貫穿孔內側面形成種膜，於該種膜表面實施鍍 敷而形成由上述導電性材料構成之塡充層》 3. 如申請專利範圍第1項之電子元件封裝用密封構件 ，其中 上述貫穿孔之上述開口端部，係被由具有感光性之樹 脂材構成的樹脂圖案塞住。 4. 一種電子元件封裝，其特徵爲： 具備：第1密封構件，其之一主面搭載著電子元件； 及第2密封構件，和上述第1密封構件呈對向配置而將上述 電子元件之電極予以氣密密封； 上述第1密封構件，係如申請專利範圍第1至3項中任 一項之電子元件封裝用密封構件。 -35- 201234544 5.—種電子元件封裝用密封構件之製造方法，該電子 元件封裝用密封構件，係具備：第1密封構件，其之一主 面搭載著電子元件；及第2密封構件，和上述第1密封構件 呈對向配置而將上述電子元件之電極予以氣密密封：作爲 電子元件封裝之上述第1密封構件被使用者；其特徵爲具 有： 貫穿孔形成工程，用於形成貫穿孔，該貫穿孔係用於 貫穿構成該電子元件封裝用密封構件之基材之兩主面間者 ， 塡充工程，於上述貫穿孔內部塡充導電性材料；及 封孔工程，藉由樹脂材將上述貫穿孔之另一主面側之 開口端部予以塞住。 6 _如申請專利範圍第5項之電子元件封裝用密封構件 之製造方法，其中 具有：種膜形成工程，用於在上述貫穿孔內側面形成 種膜； 上述塡充工程包含：鍍敷工程，其在上述貫穿孔之內 側面所形成種膜之表面，實施鍍敷而形成由上述導電性材 料構成之塡充層。 7 ·如申請專利範圍第5或6項之電子元件封裝用密封構 件之製造方法，其中 上述封孔工程包含：圖案化形成工程，其使用具有感 光性之上述樹脂材，藉由光微影技術法（photo· lithography )’針對用於塞住上述貫穿孔之上述開口端部 S -36- 201234544 的樹脂圖案，實施圖案化。 -37
TW100130690A 2010-09-07 2011-08-26 A sealing member for electronic component packaging, an electronic component package, and a sealing member for packaging an electronic component TWI556369B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010200243A JP5471987B2 (ja) 2010-09-07 2010-09-07 電子部品パッケージ用封止部材、電子部品パッケージ、及び電子部品パッケージ用封止部材の製造方法

Publications (2)

Publication Number Publication Date
TW201234544A true TW201234544A (en) 2012-08-16
TWI556369B TWI556369B (zh) 2016-11-01

Family

ID=45769834

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100130690A TWI556369B (zh) 2010-09-07 2011-08-26 A sealing member for electronic component packaging, an electronic component package, and a sealing member for packaging an electronic component

Country Status (4)

Country Link
US (1) US20120055708A1 (zh)
JP (1) JP5471987B2 (zh)
CN (1) CN102403977B (zh)
TW (1) TWI556369B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150033979A (ko) * 2013-09-25 2015-04-02 삼성전기주식회사 인터포저 기판 및 인터포저 기판 제조 방법
KR101753225B1 (ko) * 2015-06-02 2017-07-19 에더트로닉스코리아 (주) Ｌｄｓ 공법을 이용한 적층 회로 제작 방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0425703B1 (en) * 1989-05-17 1997-03-19 Asahi Kasei Kogyo Kabushiki Kaisha Photo-curable resin laminate and method of producing printed wiring board using the same
JP2825558B2 (ja) * 1989-10-25 1998-11-18 株式会社日立製作所 組成物及びこの樹脂組成物を使用した多層プリント回路板の製造方法
JPH05121989A (ja) * 1991-10-25 1993-05-18 Seiko Epson Corp 圧電素子の収納容器
US5616256A (en) * 1993-11-22 1997-04-01 Ibiden Co., Inc. Printed wiring board and process for producing thereof
US5796589A (en) * 1995-12-20 1998-08-18 Intel Corporation Ball grid array integrated circuit package that has vias located within the solder pads of a package
US5936848A (en) * 1995-12-20 1999-08-10 Intel Corporation Electronics package that has a substrate with an array of hollow vias and solder balls that are eccentrically located on the vias
KR20010088796A (ko) * 1998-09-03 2001-09-28 엔도 마사루 다층프린트배선판 및 그 제조방법
US6542377B1 (en) * 2000-06-28 2003-04-01 Dell Products L.P. Printed circuit assembly having conductive pad array with in-line via placement
KR100908288B1 (ko) * 2002-12-09 2009-07-17 가부시키가이샤 노다스크린 프린트 배선기판의 제조 방법
JP2005191740A (ja) * 2003-12-24 2005-07-14 Kyocera Corp 弾性表面波装置および電子回路装置
JP2006109400A (ja) * 2004-09-13 2006-04-20 Seiko Epson Corp 電子部品、回路基板、電子機器、電子部品の製造方法
CN100525097C (zh) * 2004-09-13 2009-08-05 精工爱普生株式会社 电子零件和电子零件的制造方法
JP4630110B2 (ja) * 2005-04-05 2011-02-09 パナソニック株式会社 電子部品の製造方法
JP4086854B2 (ja) * 2005-04-05 2008-05-14 東洋ゴム工業株式会社 ダイナミックダンパ
CN101189921A (zh) * 2005-06-01 2008-05-28 松下电器产业株式会社 电路基板和其制造方法以及使用该电路基板的电子部件
JP2007081613A (ja) * 2005-09-13 2007-03-29 Seiko Epson Corp 弾性表面波デバイス及びその製造方法
JP2009064839A (ja) * 2007-09-04 2009-03-26 Panasonic Corp 光学デバイス及びその製造方法
JP5329105B2 (ja) * 2008-02-25 2013-10-30 京セラクリスタルデバイス株式会社 水晶振動子の製造方法
JP2009224387A (ja) * 2008-03-13 2009-10-01 Toyota Motor Corp 半導体装置とその製造方法
JP2010004216A (ja) * 2008-06-19 2010-01-07 Seiko Instruments Inc 電子部品およびその電子部品を有する電子回路基板
US8129888B2 (en) * 2008-08-05 2012-03-06 Daishinku Corporation Sealing member of piezoelectric resonator device and manufacturing method therefor
US8431833B2 (en) * 2008-12-29 2013-04-30 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same

Also Published As

Publication number Publication date
CN102403977B (zh) 2016-04-27
JP5471987B2 (ja) 2014-04-16
JP2012059840A (ja) 2012-03-22
US20120055708A1 (en) 2012-03-08
TWI556369B (zh) 2016-11-01
CN102403977A (zh) 2012-04-04

Similar Documents

Publication Publication Date Title
JP5447316B2 (ja) 電子部品パッケージ用封止部材、及び電子部品パッケージ
JPWO2010016487A1 (ja) 圧電振動デバイスの封止部材、及びその製造方法
TW201330186A (zh) 電子零件封裝、電子零件封裝用密封構件及該電子零件封裝用密封構件的製造方法
CN102362430A (zh) 封装构件组件、封装构件组件的制造方法、封装构件、以及使用了封装构件的压电振动器件的制造方法
JP2004017171A (ja) 電子部品およびその製造方法
JP5853702B2 (ja) 圧電振動デバイス
JP5278044B2 (ja) パッケージ部材および該パッケージ部材の製造方法および該パッケージ部材を用いた圧電振動デバイス
JP2010177810A (ja) 圧電振動デバイスおよび圧電振動デバイスの製造方法
TW201234544A (en) Sealing member for electronic component package, electronic component package, and method for manufacturing the sealing member for electronic component package
JP2013031133A (ja) 圧電振動デバイス
JP4706399B2 (ja) 発振器及び電子機器
JP5970744B2 (ja) 電子部品パッケージ用封止部材、電子部品パッケージ、及び電子部品パッケージ用封止部材の製造方法
JP6712136B2 (ja) 電子部品の製造方法
JP2014086963A (ja) パッケージおよびパッケージの製造方法
JP2008011309A (ja) 圧電発振器
JP4784685B2 (ja) 圧電振動片
JP5053058B2 (ja) 圧電振動子の製造方法及び圧電発振器の製造方法
JP2010177984A (ja) 圧電振動子および圧電デバイス
JP2010056842A (ja) 圧電デバイス及び圧電デバイスの製造方法
JP5757221B2 (ja) 電子部品パッケージ、電子部品パッケージ用封止部材、および前記電子部品パッケージ用封止部材の製造方法
JP2013251743A (ja) 弾性表面波デバイスとその製造方法
JP5163780B2 (ja) 圧電振動片
JP2011249424A (ja) 電子部品パッケージの封止部材、電子部品パッケージ、及び電子部品パッケージの封止部材の製造方法
JP2011066779A (ja) 圧電振動片
JP2012074641A (ja) パッケージおよび圧電振動子

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees