TW201234527A - Methods and systems for fabrication of MEMS CMOS devices - Google Patents

Description

201234527 六、發明說明： 本申請案主張2010年11月19曰申請之名為「Methods and Systems for Fabrication of MEMS CMOS Devices」之 美國臨時專利申請案第61/415,682號之優先權，該案之全 . 部内容以引用併入本文。 【先前技術】 一積體電路係一半導體裝置，其具有上面使用光微影技 術沈積一系列層之一半導體材料基板》該等層經摻雜、偏 振及浸蝕’使得電元件（例如，電阻、電容器或阻抗）或電 子元件（例如，二極體或電晶體）得以產生。隨後沈積形成 電連接所必需之互連層結構之其他層。 一晶片可包含一微機電系統（MEMS)及一積體電路，其 中該積體電路可控制該MEMS。存在用於製造包含一 MEMS及一積體電路兩者之一晶片之各種技術。一種技術 由在一元件之頂部上製造另一元件組成。另一種技術由根 據各種方式將一共同基板上之兩個元件（MEMS及積體電 路）接合成一個多晶片模組（MCM)封裝組成。然而，本技 , 術中提出之製程一般需要修改標準互補式金氧半導體 (CMOS)製程及該製程之額外步驟。而且，現有技術似乎 特別具有成本效益、有效或適合用於大量生產或平行生 產’如用於一晶圓上之晶片。現有CMOS MEMS製造技術 遭受該MEME與該積體電路之間之有限連接、劣化射頻性 質、不良單元效能及高成本。此外，現有CMOS MEMS通 160188.doc 201234527 常具有約1微米之一精確度，且極難以減小此準確率。 在一些情況中，當在一積體電路之後端層中形成MEMS 時，現有CMOS MEMS製造技術遭受缺陷。舉例而言，當 在一先進製程（例如，CMOS銅製程）中製造此MEMS時，現 有製造技術可能並不適合。 因此，需要一種更有效、具成本效益、穩健、可靠、可 稱量且破壞性較小的製程以製造CMOS MEMS裝置。 【發明内容】 本發明在不限於現有MEMS或其他基於晶片之技術之情 況下藉由依一更具成本效益、穩定且可稱量方式實現基於 MEMS或其他積體晶片裝置之製造及使用來解決先前技術 中之不足。 本文揭示之某些製程藉由實現依一可靠、可重複及可稱 量方式使用高反應蝕刻劑氣體（諸如蒸氣氟化氫（HF))在一 晶片之互連層中形成一 MEMS元件來解決製造CMOS MEMS裝置之一基本技術問題。 雖然其他人已開發各種CMOS MEMS製造技術，但是無 人意識到使用蒸氣HF(vHF)蝕刻該等互連層中之MEMS組 件來穩健並可靠地製造一 CMOS MEMS晶片之一方式。除 非小心地控制蒸氣HF蝕刻製程，否則該蝕刻製程易受一失 控反應影響，在該失控反應中蝕刻一晶片之一過多部分及/ 或損壞或破壞MEMS組件。現有製造技術無法解決此問 題，且現有CMOS MEMS製造商出於此原因而通常避免使 用蒸氣HF。通常，當前製造商使用一個兩步驟製程：1)各 160188.doc 201234527 向異性蝕刻靶MEMS位置外部之溝渠，及接著2)等向性蝕 刻Si基板。製造商通常使用SF6以自形成於該MEMS位置外 部之一溝渠或孔基點連線蝕刻來代替使用蒸氣HF。此等現 有方法需要修改現有CMOS製程，包含CMOS製程之額外 步驟。 藉由更小心地控制蒸氣HF钱刻製程，本發明技術消除 對標準CMOS製造製程之額外並更昂貴的製造步驟或修改 之需要。舉例而言，一 CMOS晶片通常包含矽基板與該等 互連層之間之一層間級介電質（ILD)。為防止過度蝕刻該 ILD或該矽基板’可在該ILD與該等互連層之間定位耐蒸 氣HF之一導體層（或導電金屬層）以防止蒸氣HF過度蝕刻該 ILD及/或基板。可在MEMS組件上方定位一導體層，且該 導體層可包含在一 MEMS組件上方對準之一或多個孔，該 一或多個孔允許蒸氣HF穿過進入一或多個互連層中以實現 該MEMS組件之釋放。 可使用此等技術使得蒸氣HF得以控制，使得一或多個 互連層中之蒸氣HF蝕刻製程更可控。可使用其他特徵及/ 或技術來控制蒸氣HF蝕刻製程。舉例而言，可使用一或多 個通孔以將蒸氣HF限制及/或制約於該等互連層之一特定 由堆疊或分段通孔組成之一標準通孔無法有 區或區域 之裂縫或間隙。然而，在 且因此不具有容許蒸氣HF 。之前無人考慮使用一連 效地封鎖蒸氣HF穿過其片段之間 某些特徵中，本發明使用未分段 通過之間隙或縫隙之一連續通孔 續通孔。實際上，

一連續通孔之製造被視為一典型CMOS 160188.doc 201234527 製造鑄造之一設計規則違反。然而，申請人已認知組合該 等互連層中之蒸氣HF蝕刻同時使用一連續通孔控制此蒸氣 HF蝕刻以實現一更具成本效應且穩健的CM〇s mems製程 之協同效應。 用以形成CMOS MEMS裝置之一頂層導體材料可包含一 或多個孔以容許蒸氣HF穿過，同時禁止其他氣體或材料穿 過。本申请案使該一或多個孔在該MEMS上方對準，來替 代必須在該MEMS之區域外部定位一孔或溝渠，因為該蒸 氣HF蝕刻製程可被控制。因此，使用於釋放該MEMs之後 CMOS製造技術與必須在該MEMS結構外部形成孔以實現 基點連線蝕刻之一個兩步驟製程相比更有效且侵入更小。 亦可使用一個以上頂部導體層，其中每一層包含未垂直對 準之孔。在此配置中，當該等孔被密封時，諸層之間之孔 之偏移配置禁止密封材料到達或影響該MEMS。在一替代 性配置中，一 MEMS裝置可包含孔、空的空間及/或與該頂 部導體層之孔對準之非移動部分，使得即使密封材料落入 頂部金屬導體之孔，亦不影響該MEMS之功能性。 可使用其他發明技術及/或特徵來控制該等互連層中之 蒸氣HF蝕刻製程。舉例而言，使用包含一層富含矽之氮化 物層之一鈍化層。富含矽之氮化矽層更耐蒸氣}117浸蝕。因 此，富含矽之氮化矽層對蒸氣HF浸蝕留下較少殘留物。可 藉由氮化矽層之折射率（RI)判定矽含量。藉由選擇性地選 取具有在約1.8至2.8之範圍中之一折射率之一鈍化層，可 控制該蒸氣HF蝕刻製程，包含控制蒸氣HF蝕刻之持續時 160188.doc • 6 · 201234527 間。取決於蒸氣HF蝕刻量，可形成可實質使所得裝置之效 月b劣化之過多殘餘物。因此，申請人已意識到施加適當溫 度（例如’ 11〇。〇持續適當時段實現不利殘餘物自蝕刻製程 之移除。可使用高於約l〇〇°C至約250°C之各種溫度以使該 殘餘物移除量不斷變化。 可在無限制之情況下在該等互連層中使用發明性CM〇s MEMS蒸氣HF製程以製造各種裝置，諸如電容器、機械電 谷益、電感器、振動天線、感應器、開關、運動感測器及 〇己隐體 種類型的開關可包含一模態開關，藉此可藉由 控制傳輸模式控制一信號之傳輸。舉例而言，一信號傳輸 系統可包含經配置以使用一第一傳輸模式及一第二傳輸模 式之一者傳輸一電信號之一第一信號媒體、經配置以使用 該第-傳輸模式傳輸-電信號之一第二信號媒體及經配置 以設定該第一信號媒體之模式為該第一傳輸模式及該第二 傳輸模式之一者之一控制器。 雖然以下描述各種發明性概念、特徵及方法，但是申請 人已預期可使用之附屬步驟或特徵之各種組合之全部該 等各種組合之全部包含用於一特定態樣之附屬特徵或步驟 (包含技術方案中列出之附屬特徵或步驟）之不同組合或各 種態樣之間之附屬步驟或特徵（包含技術方案中列出之附 屬特徵或步驟）之各種組合。熟習此項技術者將認知申請 人已預期並提供充分揭示内容以支持各種態樣中之各種特 徵組合之任一者。 在一態樣中，一 MEMS機體電路包含複數個層，其中一 160188.doc 201234527 部分包含-半導趙材料基板上之一或多個電子元件。該電 路亦包含具有一底層導體材料及一頂層導體材料之一互連 層結構1中該等層係藉由至少-介電質材料層分離。該 電路進-步包含互連層結構中之—中空空間及與互連層結 構連通之-MEMS裝置。至少—底層導體㈣可包含形成 於-層間級介f f_)層上方並與該層間級介電質（ild) 層接觸之一底層導體材料。 在:CMOS製程中，-MEMS裝置之後端層可能係複雜 且可高度客製化’其中許多不同類型的層包含(例如)氮化 矽子層。製造該等後端層中之MEMS可能需要修改或甚至 重新鑑定標準CMOS製造製程《通常，此等修改已被視為 昂貴且低效。 因此，申請人認知一 MEMS積體電路之製造需要調整製 程流程。舉例而言，當在一先進標準（：]^〇5製程（在無限制 之情況下，諸如一 CMOS銅製程）中製造MEMS時可實施調 整。在此一製程中，一MEMS裝置之後端層可能係複雜且 可高度客製化，其中許多不同類型的層包含（例如）氮化矽 子層或類似蝕刻終止物材料。然而’為最小化成本及最大 化效率，申請人已認知可實施不需要重新鑑定標準CMos 製程之某些調整。一此調整解決該等氮化矽子層之一或多 者中之間隙或開口之形成，此實現該等後端層中之一或多 個中空空間之後續有效形成，且藉此實現一或多個MEMS 組件之更有效形成。 該調整可包含在該等後端層中形成一軌道及/或線且用 160188.doc 201234527 (例如）氧化矽取代一金屬或金屬材料來填充該軌道。軌道 及/或線係產生於該等後端層中之腔或空隙，且通常 — 金屬材料（諸如鋁或銅）填充以傳送電資訊至該積體電路中 之電組件及自該積體電路中之電組件傳送電資訊。然而， 申請人認知用隨後能夠使用（例如）蒸氣111?移除之一非金屬 材料填充一軌道之有利效果。可使用一蝕刻製程形成一軌 道及/或線，該蝕刻製程可包含蝕刻包含一蝕刻終止層之 -或多個介電質層。雖然此—調整可被視為__設計規則違 反，但是申請人認知實施避免對實質偏離標準CM〇s製程 或重新鑑定標準CMOS製程之需要之調整之有利效果。此 製程可應用於一後端層堆疊中之任何位置處之介電質層以 在包含於該等介電質層中之氮化矽子層中形成間隙或開 Ό 〇 在一態樣中，一種用於製造一積體電路之方法包含產生 在一半導體材料基板上形成一或多個電及/或電子元件之 層。該方法進一步包含藉由沈積蝕刻終止物材料之一第一 層及在該第一層上方沈積介電質材料之一第二層並使該第 二層與該第一層接觸而在形成該等電及/或電子元件之諸 層上方產生層間級介電質（ILD)層。在一些特徵中，該方 法包含在沈積該第一層及該第二層之前沈積介電質材料之 一基底層’使得該第一層在該基底層上方並與該基底層接 觸°該方法進一步包含形成延伸穿過該第一層及該第二層 之至少一轨道及用一非金屬材料填充該至少一轨道。 在一些特徵中’該方法進一步包含藉由施加氣態HF至 160188.doc •9· 201234527 包含該至少一軌道之ILD層之至少一部分而在該等ILD層 中形成至少一中空空間。在另一組態中，該至少一軌道包 含經配置以固持用於傳導電資訊至該一或多個電及/或電 子元件或自該一或多個電及/或電子元件傳導電資訊之一 金屬材料之一通道。在一些特徵中，形成至少一執道包含 蝕刻該第一層及該第二層。在一些實施例中，大致上同時 使用蝕刻（在無限制之情況中，諸如等向性蝕刻）蝕刻該第 一層及該第二層。在一些特徵中，形成該至少一執道包含 在一通孔空間上方形成該至少一軌道。一通孔空間可為空 的或可固持金屬以在晶片上之元件之間建立一電連接。在 一些組態中，該至少一軌道界定該第一層之未與一金屬材 料接觸之一或多個側向邊緣。在一些實施例中，該金屬材 料包含銅及銘之至少一者》 在一些組態中，蝕刻終止物材料包含氮化矽。介電質材 料可包含氧化碎。在-些組態中，非金屬材料能夠藉由蒸 氣HF予以蝕刻。該非金屬材料可包含氧化矽。在一些特徵 中，用一非金屬材料填充該至少一軌道包含— CM〇s設計 規則違反。在一些實施例中，該一或多個電及/或電子元 牛/、有13 0不米或更低之一特徵大小。在一些實施例中， 使用CMOS製程來製造該積體電路。在一些實施例中， 在未重新鑑定一習知CMOS製程之情況下執行用一非金屬 材料填充該至軌道。在—些實施例巾，該積體電路包 含於-手持裝置（諸如行動電話、一可攜式計算裝置、-平板型電腦或一無線計算裝置）中。在-些實施例中，該 160188.doc 201234527 積體電路包含於一運動感測器中。所描述之製程之相對較 低成本可實現此等積體電路在手持裝置中之廣泛使用。 在一些組態中，一微機電系統（Mems)之至少一部分配 置在該積體電路中。在一些實施例中，該MEMS之部分配 置在該等ILD層中之一中空空間中。在一些組態中，該 MEMS包括包含一可移動部分之—導體元件。在一些組態 中，該MEMS包含經配置以在該可移動部分上方產生能夠 移動該可移動部分之靜電場之至少兩個電容器板。在某些 組態中，該MEMS作為一中繼器操作，該MEMS包括經配 置以容許該可移動部分同時與兩個接觸點接觸之一電路中 之至少兩個接觸點。該MEMS可包含於一電中繼器、加速 度計' 迴轉儀、測斜儀、科氏力（c〇ri〇lis ^小貞測器、 壓力感測器、麥克風、流率感測器、溫度感測器、氣體感 =器、磁場感測器、電光學裝置、光學切換矩陣、影像投 影儀裝置、類比連接矩陣、電磁信號發射及/或接收裝 置、電源供應n、直流/直流（DC/DC)轉換器、交流/直流 (AC/DC)轉換器、直流/交流（DC/AC)轉換器、類比轉數位 (A/D)轉換器、數位轉類比(D/A)轉換器及/或一功率放大器 中。 樣中 曰曰片包含一積體電路。該積體電路包 3在-半導體材料基板上形成電及/或電子元件之層。該 積體電路包含形成該等電及/或電子元件之層上方:層^ 級介電質（明層’該等層間級介電質⑽)層包含㈣終 止物材料之—第—層及該第—層上方且與該第—層接觸之 160 丨 88.doc 201234527 介電質材料之一第二層。在一些特徵中，該積體電路包含 該第一層及該第二層下方之介電質材料之一基底層，使得 該第一層在該基底層上方且與該基底層接觸。該積體電路 進一步包含延伸穿過該第一層及該第二層之至少一軌道。 該至少第一軌道用一非金屬材料填充。 在又一態樣中，一種用於製造一積體電路之方法包含產 生在一半導體材料基板上形成一或多個電及/或電子元件 之層。該方法進一步包含藉由沈積蝕刻終止物材料之一第 一層及在該第一層上方沈積介電質材料之一第二層並使該 第二層與該第一層接觸而在形成該等電及/或電子元件之 層上方產生層間級介電質（ILD)層❶在一些特徵中，該方 法包含在沈積該第一層及該第二層之前沈積介電質材料之 一基底層，使得該第一層在該基底層上方且與該基底層接 觸。該方法進一步包含形成延伸穿過該第一層及該第二層 之一轨道，該軌道界定該第一層之一或多個側向邊緣。該 一或多個側向邊緣並未與一金屬材料接觸。 在一些特徵中，該方法包含用一非金屬材料填充軌道。 在某些特徵中，該非金屬材料包含氧化矽。在一些特徵 中，形成軌道包含在空的或固持金屬之一通孔空間上方形 成軌道。在某些特徵中，用—非金屬材料填充軌道包含一 CMOS設計規則違反。在一些實施例中，該金屬材料包含 銅及鋁之至少一者。在一些特徵中，形成軌道包含蝕刻該 第一層及該第二層。在-些組態中，該㈣終止物材料包 3氮化石夕4 "電質材料可包含氧化⑦。在—些特徵中， 160188.doc -12- 201234527 該非金屬材料能夠藉由蒸氣hf予以蝕刻。在一些組態中， 該一或多個電及/或電子元件具有130奈米或更低之一最小 特徵大小。在一些組態中，該積體電路包含於一手持裝置 (諸如行動電話、一可攜式計算裝置、一平板型電腦或一 無線汁算裝置）中。在一些特徵中，該積體電路包含於一 運動感測器中。在一些組態中，一微機電系統（MEMS)配 置在该積體電路中。所描述之製程之相對較低成本可實現 此等積體電路在手持裝置中之廣泛使用。 在又一態樣中，一晶片包含一積體電路。該積體電路進 一步包含在一半導體材料基板上形成電及/或電子元件之 層該積體電路進一步包含形成該等電及/或電子元件之 層上方之層間級介電質（ILD)層，該等層間級介電質 層包含蝕刻終止物材料之一第一層及該第一層上方且與該 第一層接觸之介電質材料之一第二層。在一些特徵中，該 積體電路包含該第一層及該第二層下方之介電質材料之一 基底層，使得該第一層在該基底層上方且與該基底層接 觸。該積體電路進一步包含延伸穿過該第一層及該第二層 第軌道。該第一軌道界定該第一層之一或多個側向 邊緣。該一或多個側向邊緣並未與一金屬材料接觸。 【實施方式】 可參考Ik附圖式從提供對本發明之實施例之一非限制性 描述之下列描述明白本發明之其他優點及特性。 本申清案係關於一種製造包括配置於一積體電路中之一 MEMS之一晶片之製造方法，其中該MEMS包括至少一中 160188.doc -13- 201234527 空空間。該方法包括： a) 用於產生在由半導體材料製造之—基板上形成電或電 子元件之層之階段，及 b) -互連階段，其中製造一互連層結構，該互連階段包 括沈積藉由至少-介電質材料層分離之至少一底層導體材 料及一頂層導體材料。 本發明亦係關於-種包括—積體電路之晶片，該積體電 路包括： a) 在一半導體材料基板上形成電或電子元件之層， b) -互連層結構’其中藉由至少一介電質材料層將至少 一底層導體材料與一頂層導體材料分離。 本發明使用本發明之㈣中表示之類型之一晶片之一製 造方法解決先前技術中之不足，本發明之特徵在於，在該 互連階段b)後，執行包括使用氣態氣化氮㈣之一浸姓之 -階段c) ’其中在該浸㈣間於互連層結構中形成（尤其） 該MEMS之中空空間。 貫際上，本發明之目的在於將MEMS產品完全整合於積 體電路產中。該積體電路係在正常相關步驟之順序後產 生’且在任何時間皆不干預該積體電路之正常製造方法之 品質或性質。在一些實施例中，僅添加一額外步驟。 因此，該積體電路之製造方法可包含一互連階段，其甲 沈積複數個導體材料層。該等層可由銘、鋼或其等之合金 (諸如AlCu、八⑻或A1CuSi)製造。該等層可進一步包含鈦 塗層或™塗層。該等導體層可藉由層間金屬介電質（IMD) 160188.doc •14· 201234527 材料層而彼此分離。該介電質材料可為二氧化碎或由二氧 化矽衍生之化合物。在一些實施例中，此互連層結構用以 連接積體電路之各種電或電子組件，且用以建立必要接_ 點以設立與外部之電連接。可使用鎢通孔電連接不同的金 屬層。 本發明提出利用此互連階段以在實際互連層結構中包含 由導體材料層及獲得MEMS所需之介電質材料層組成之結 構。在其中該積體電路需要三個或三個以上導體材料層以 供其自身使用之實施例中，MEMS可包含於互連層結構 中，無需額外層。該互連層結構可包括兩個或兩個以上導 體材料層。在一些實施例中，於該互連層結構中包含該 MEMS可能需要額外的導體層或介電質材料層。此等額外 層可使用相同技術且於與該等積體電路互連層之階段相同 之階段期間施加以供其自身使用。此提供不會因為一 MEMS包含於其互連層結構中而使品質受到影響之積體電 路製造方法。 在该互連階段後，使用氣態HF之一浸蝕階段可移除配 置於該等導體材料層之間之介電質材料以形成用於該 MEMS之中空空間。HF(特定言之係乾燥HF)依一極具選擇 性方式浸蝕該介電質材料，而幾乎不浸蝕該等導體材料 層。HF包圍豸冑體材料層以產纟令空或腔或產生鬆他部 分。 在’些實施例中’晶片製造方法包括-鈍化階段以使積 體電路與m境及/或肖圍環境絕緣、與㈣之一電及物理 160I88.doc 15 201234527 化學點絕緣。恰在該互連階段b)後且在該鈍化階段之前可 執行包括氣態HF浸蝕之階段。此配置可能有用，因為此配 置減少製程階段。然而，在一些實施例中，恰在該互連階 k b)後可執行該鈍化階段，接著係標準製造方法順序。可 在互連階段b)與HF浸蝕階段c)之間執行下列鈍化階段： B’）一鈍化層（27)產生階段，其中鈍化層（27)配置在頂層 導體材料上，其中鈍化層（27)包括一底層二氧化矽及一頂 層氮化石夕，及 B")一部分鈍化層（27)移除階段。 該HF在至少部分移除該鈍化層之階段期間到達該介電 質材料穿過製造在該鈍化層中之孔。至少部分移除該鈍化 層之階段可製造外部電連接（與晶片外部之元件的連接）所 需之導體材料之可接達點。再者，該階段可提供接達至HF 以浸姓並移除介電質材料以尤其產生包含於該mems之幾 何結構中之中空空間。 在一些實施例中’可對該鈍化層執行兩個部分消除階 段：在一階段中，可在其中需要於一導體材料層之一點與 外部之間建立一連接點之區域中移除鈍化（此階段將對應 於$知階段）；且在另一階段中，可自其中需要hf浸蝕 介電質材料底部之區域移除該鈍化。此防止HF接達無需其 效果之該晶片上之區域。 在一些實施例中’其中自需要HF浸蝕介電質材料底部 之區域移除鈍化之階段（該階段包括一 HF浸蝕）在階段幻之 月J發生。其中自需要於一導體材料層之一點與外部之間建 160188.doc • 16 - 201234527 立一連接點之區域移除鈍化之階段在階段c)之後發生。 在某些實施例中，在5托與500托之間之hF壓力下實施 HF浸蝕。在一些實施例中，在10托與15〇托之間之HF壓力 下實施該HF浸蝕。可添加少量水或酒精蒸氣作為一反應引 發劑（觸媒在使用酒精蒸氣作為觸媒之實施例中，蒸氣 可月b不在反應中消耗。然而，該酒精蒸氣用以引發浸姓， 且清除可在HF浸蝕期間產生之水蒸氣，此可有助於避免歸 因於水蒸氣之反應物之一累積。氧化石夕浸银隨後可導致產 生足夠量的水以能夠保持反應進行。該製程可能不需要嚴 格的度控制。在一些實施例中，該製程可在選取自丨5 與50C之間之範圍之一固定溫度下進行。 在一些貫施例中，一層可為一連續平坦層。在一些實施 例中，一層可在底層上形成一特定圖案，即，根據一預先 建立之圖案部分覆蓋該底層之一層。該鈍化層包括氧化矽 子層及氮化矽子層’其中該氮化矽子層可包含一些少數組 份，諸如氧氣、氫氣及其它。 在一些實施例中，在產生一鈍化層之階段b,)中，氮化矽 層係一層虽含矽之氮化物層。一富含矽之氮化矽層更耐HF 浸蝕。一富含矽之氮化矽層對於111?浸蝕留下較少殘留物。 可經由氮化矽層之折射率（RI)判定矽含量。在一些實施例 中田3石夕之氣化物區域可具有大於2.2之一折射率。在 一些實施例中’富含矽之氮化物區域可具有大於2.3之一 折射率。在—折射率值等於2.45之實施例中，浸蚀最小。 此可藉由（例如）修改一電漿化學氣相沈積（pECVD)反應室 160188.doc •17- 201234527 中之SiHVNH3比率達成。習知地，氮化矽層可具有介於i 9 至2.1之間之一折射率。 在一些實施例中’在階段c)之前將晶片加熱至15〇〇c之 一溫度以移除階段c)之前之殘留物。在一些實施例中，在 P白奴C)後加熱該晶片。在一些實施例中，在階段c)後將該 晶片加熱至高於自鈍化層與HF之間之反應產生之聚合物之 蒸發溫度之一溫度。HF浸蝕可留下一些殘留物在金屬表面 上該等殘留物可為複雜化合物，可能自氟化銨（例如， (NH4)2Si(F6)8)聚合並衍生。可藉由將該晶片加熱到一定溫 度之上移除該等殘留物。在一些實施例中，可使用11 〇〇C 之一溫度。在一些實施例中，可使用1 7(rc之一溫度。在 一些貫施例中，可使用180°C之一溫度。在其中使用250°C 之一溫度之實施例中，可完全移除殘留物。 在一些實施例中’鈍化層與HF之間之反應之產物（該產 物係至少部分沈積於金屬表面上作為殘留物）可能不是聚 合物。可藉由將該晶片加熱至高於殘留物之蒸發溫度之一 溫度移除該殘留物。可藉由使用一富含矽之氮化矽層最小 化HF浸蝕後之殘留物量。 在一實施例中，在階段c)後實施一原子層沈積（ALD)塗 佈階段。ALD塗佈技術在此項技術中係已知，且在（例如） 發佈之美國專利第7,426,067號中描述該ALD塗佈技術之應 用。該ALD塗佈允許用具有特別關注的性質之材料（例 如’其他金屬）覆蓋導體材料之表面。在一些實施例中， 可沈積薄（例如’單原子）平坦層。在一些實施例中，可沈 16018S.doc -18- 201234527 積單原子層若干次以形成一較厚層。舉例而言，可使用一 脈動製程，且可在每一脈衝處沈積一單原子層。對多個脈 衝重複該製程可允許形成一較厚層。藉由此方式可達成各 種改良。 可針對一習知積體電路之最佳結果選擇互連層結構中所 使用之材料（介電質材料及導體材料）。然而，MEMS結構 可能需要此等材料並非特別適合之性質。舉例而言，可藉 由在該等導體材料層之頂部上添加一極硬金屬層改良硬化 性質。硬金屬層可由Ru、以或：211〇或其等之合金組成。亦 可改良性質以減小靜摩擦問題。 甚至當來自鈍化層與HF之間之反應之殘留物保留在該 層上時亦可塗佈該導體材料層。ALD塗層可重新塗佈該導 體材料層及配置在該導體材料層上之殘留物，以獲得極為 粗糙之一新的導體表面（若該ALD塗層導電此粗糙表面 可展現減小靜摩擦問題之改良性質。 當在全部表面（金屬表面及介電質表面兩者）上沈積ald 塗層時，為防止該ALD塗層導致非想要短路，可在短於滲 濾時間之一時間中完成該ALD塗佈。當該ALD塗佈開始 時，可能無法立即重新塗佈整個經處理之表面。相反， 「島狀物」、「凸塊」或形成核心（在反應時間期間擴展直 到其等互連在一起）可最終發展為其等完全重新塗佈靶表 面的情況。完整塗佈所需之時間係滲濾時間。若在該滲濾 時間之前（即，完全重新塗佈待處理之表面之前）中斷該反 應，則可獲得具有該等「島狀物」或「凸塊」之一部=重 160188.doc •19· 201234527 新塗佈之表面。此等「島狀物」4「凸塊」適合作為電接 觸件，且使得該MEMS裝置上之其他元件並未導致短路， 因為未互連該等「島狀物」。 在其中該MEMS具有一行動元件之實施財，該行動元 件在ALD塗佈階段可經歷移動。該行動元件可能鬆弛且實 體獨立。在HF浸蝕階段c)期間釋放之行動元件可與其下方 之層接觸且由該層支撐。此使得正確地重新塗佈該行動元 件之底面及MEMS下方之層之頂面變得困難。移動該行動 το件容許來自ALD方法之反應物完全到達此等表面，且容 許在全部所需表面上均勻地執行ALD塗佈。在一些實施例 中，一自組裝單分子層（sAM)塗佈階段可遵循ALD塗佈階 段。在一些實施例中，可執行一SAM塗佈來代替該ALD塗 佈。該SAM塗佈可有助於減小靜摩擦。 在一些實施例中，及/或，在浸蝕階段勹後實施產生一新 的鈍化層之一階段（該階段可等效於或不同於階段b，））。此 階段用以實體封閉該晶片且使其與環境絕緣並保護該晶片 免受環境影響。在一些實施例中，可在該ALD塗佈階段後 實施此階段。 HF可在全部方向上浸蝕介電質材料。此使得可產生腔 或釋放完全鬆弛之行動元件（該等行動元件沈積在其等下 方之層上）。可藉由用一導體材料層覆蓋無需浸蝕之晶片 之一區域來保護該區域。可經由包含於一導體材料層中經 定大小使得容許HF分子通過之複數個孔浸蝕該導體材料層 下方之一介電質材料層。然而，此等孔足夠小以致不容許 160188.doc •20· 201234527 氮氣通過。 在—些實施例中，此等孔可具有小於或等於5〇〇奈米之 :直徑。在—些實施例中，此等孔具有小於或等於100奈 米之直徑。在產生一新的密封層之階段發生之前，具有 s亥等孔之導體材料層（在一些實施例中為頂層）可經歷一 ALD塗佈。該⑽塗佈可封閉該等孔，此促成滿意地沈積 該新的密封層、覆蓋全部該等孔。在一些實施例中，該等 孔具有一圓形截面。在-些實施例中，該等孔可能不具有 一圓形截面。此等孔可具有面積小於或等於具所示直徑之 一圓形之面積之一截面。 在一些實施例中，可在底層導體材料下方添加耐 蝕之一層。此層保護形成電或電子元件之層結構不受11]?影 響。互連結構可包括若干（兩個以上）導體材料層，且該等 層之一些（該等底層之一者）可用以包含配置在該等MEMS 裝置下方之一導體材料層。此層用作一保護障壁以防止^^^^ 到達形成該等電或電子元件之層結構。舉例而言，可防止 HF到達層間級介電質（ILD)層，因為該ILD層係藉由 速浸蝕且可產生廢物^ 在一些實施例中，可藉由在需要保護之層之頂部上沈積 一極精細的非晶矽層防止HF浸蝕此等層。在一些實施例 中’該極精細的非晶矽層之厚度為數奈米。 在一些實施例中，可在該MEMS周圍添加耐HF材料之一 分隔區。此分隔區可垂直於基板延伸且在平行於該基板之 一方向上包圍該MEMS。藉由一分隔區包圍該MEMS，使 160188.doc -21· 201234527 得HF不會不可控制地平行於該基板擴散。此可容許平行於 該基板判定HF浸蝕之最大程度。術語「耐HF材料」可被 定義為耐氣態HF之任何材料，其中氣態乾燥的。「乾 燥」HF並不包含水或酒精，但是可存在來自實際HF反應 之水。 在一些實施例中，HF浸蝕可始於添加特定量的水或酒 精蒸氣，水或酒精蒸氣用作使反應開始之觸媒。剩餘浸蝕 可執打為「乾燥」，藉此不進一步添加水或酒精。該反應 產生足以維持該反應之特定量的水，即，該反應係一自我 維持反應。在-些實施例中，（藉由壓力、溫度控制及酒 精蒸氣之存在）控制該反應以防止產生過量的水。多餘的 X可導致此量過剩且不受控制的浸姓。術語「耐材料」 又義亦ι 3與介電質材料相比浸飯最小之材料。舉例而 言，鋁及銅係「耐HF材料」。 在二實施例中，由耐HF材料製造之分隔區可基於類 似於習知製造以互連不同的導體材料層之棒之長形鶴棒。 在-些實施你】中，#由一耐HF材料在該基板與該等金 屬層之至少—者之間建立至少-直接互連。-直接連接將 該導體材料層料至該基板，防止該結構在卿除配置在 該導體㈣層之頂部上之全部介電質材料的情況下毀壞。 貫施例中，互連材料可為一金屬。此等實施例在 互連該等導體材料層與該基板(其亦為-導體)時引起建立 非所需電接觸之—風險。可在互連件與基板之間插入-非 B曰矽層(該非晶矽層為-絕緣體)以緩和該風險。 160188.doc -22- 201234527 在一些實施例中，可在互連階段中沈積複數個導體材料 層《在一些實施例中，可在該互連階段中沈積最多6個導 體材料層。在一些實施例中，MEMS裝置可需要5個（或5個 以下）導體材料層。在一些實施例中，MEMS裝置可僅需要 3個導體材料層。在其中如所示限制該互連階段之實施例 中，該MEMS可完全整合在積體電路之實際互連層結構 中，藉此該積體電路之習知製造方法實際上未受影響。 如已提及，該鈍化層通常包括一層氧化矽子層及一層氮 化矽子層。當浸蝕此鈍化層時，首先浸蝕氮化矽，但是一 旦穿孔此子層（例如，透過圖案化之使用），該浸蝕立即延 伸至氧化矽子層。氧化矽子層比氮化矽子層更容易浸蝕， 使得氮化矽子層保留在浸蝕孔周圍之一懸臂配置中。此等 懸臂區域係脆性且易斷裂。為避免此情況，該兩個鈍化層 之子層可用彼此不同之遮罩製造。氮化物子層可具有延伸 完全穿過氧化物子層並到達位於下方之層（在一些實施例 中為一導體材料層）之一些區域◊若該浸蝕發生在此等區 域之一者中，則可使該孔形成一煙囪狀物（chimney)，該煙 囪狀物在HF未與氧化物接觸之情況下穿過氮化物子層。 本發明之一進一步目標係開始時所表示之類型之一晶 片，該晶片之特徵在於’該晶片另外包括配置在該互連層 結構中之至少一 MEMS ’其中該MEMS包括至少一中空空 間，其中該中空空間之至少一部分配置在屬於該等導體材 料層之一者之導體材料之一薄層下方。「在……下方」意 謂在朝該基板之方向上。換言之，因為該導體材料薄層擋 160188.doc • 23- 201234527 道’故不可直接（在-直線上）自外部（透過該純化層中製造 之-開口）接達該中空空間。因此，不可使用浸#介電質 材料且具指向性之技術（舉例而m使用電衆之技術） 來產生該中空空間。 在-些實施例中，該晶片另外包括一鈍化層，其中鈍化 層配置在頂層導體材料之頂部上，其中純化層包括一底層 二氧化矽及-頂層氮化矽。此等層結構可疊加或至少部分 疊加’且可為連續或均質層。在—些實施例中，該等層可 在由遮罩組成之底層上形成一特定設計。 微機電系統（MEMS)係使用基於光微影技術之層沈積技 術製造之小型機電裝置。MEMS可在其内部提供可用液體 或氣體填充之腔或中空空間。雖然習知積體電路完全係固 體裝置’ #，不具任何種類的中空。中空可被^義為大於 原子或·人原子尺寸之中空之腔。在一些實施例中， 在其等内部可具有行動元件。該等行動元件可藉由其等之 諸端之一者接合至MEMis構之剩餘部分，或可在至少部 分封閉（以防止鬆弛部分自MEMS「逸出」）之一外殼内部 凡全鬆他（即，未實體附接至其周圍）。 當屬於導體材料層之一者之一導體材料薄層之底面具有 不含介電質材料之其下表面（面對基板）之至少一部分時可 獲得一 MEMS結構（如上文描述之一 MEMS結構）。該晶片 可包含自根據本發明之方法衍生之特性之任一者。 在些實施例中，包含於該積體電路中之MEMS包括用 作一鬆弛部分之一導體元件。通常用以製造積體電路之製 160I8a.doc -24- 201234527 程及材料（例如，金屬）通常遭受該等製程及材料累積殘留 應力及應力梯度之缺陷。此缺陷對於一習知積體電路可能 無關緊要。然而’在一 MEMS中，若一懸臂金屬薄層具有 殘留應力及/或應力梯度之此等累積，則該懸臂金屬薄層 可變形。此變形可致使該MEMS無用，或至少防止該 MEMS正常運作。然而’若該MEMS經由完全鬆弛之部分 操作’則更易於補償或抵消由該等應力狀態導致之影響。 而且，雖然該MEMS運作，但是溫度可能足夠高以影響形 成該MEMS之部分之金屬薄層之機械性質。舉例而言，若 該等金屬薄層由紹（或銘合金之一者）製造，則該等懸臂薄 層可能存在流暢性問題。若該MEMS經由完全鬆弛之部分 操作，則亦可更容易地解決此問題。 該MEMS亦可包含可在鬆弛部分上方產生能夠移動該鬆 弛部分之靜電場之至少兩個電容器板。文件w〇 2004/0468 07在（例如）第3頁至第17頁及第19頁至第27頁描 述一系列此等裝置。文件WO 2004/046807以及文件WO 2005/101442、文件 WO 2005/111759 及文件 WO 2005/ 112190亦描述一系列此等裝置。 特別有利的是，該MEMS亦包括一電路中之至少兩個接 觸點’其中鬆弛部分能夠接納其中同時接觸兩個接觸點之 一位置，使得可在該等接觸點之間建立一電連接，藉此該 MEMS用作一中繼器’特別如WO 2004/046807中第3頁至 第12頁及第19頁至第26頁描述之中繼器。 在一些實施例中，該晶片之積體電路包括來自MEMS裝 160188.doc -25- 201234527 置群組之一 MEMS裝置，該MEMS裝置群組由下列裝置組 成：電中繼器、加速度計、迴轉儀、測斜儀、科氏力 (Coriolis force)偵測器、壓力感測器、麥克風、流率感測 器、溫度感測器、氣體感測器、磁場感測器、電光學裳置 (尤其係稱為數位微鏡裝置（DMD)之數位反射器電光學裝 置）、光學切換矩陣、影像投影儀裝置、類比連接矩陣、 電磁信號發射及/或接收裝置、電源供應器、直流/直流 (DC/DC)轉換器、交流/直流（AC/DC)轉換器、直流/交流 (DC/AC)轉換器、類比轉數位（A/D)轉換器、數位轉類比 (D/A)轉換器及功率放大器。 圖1展示根據本發明之一晶片之一截面之一示意圖。該 荨層之厚度已被放大。該截面展示形成具有一懸臂電極 21、兩個接觸電極23及兩個作用電極25之一中繼器之一 MEMS。 該晶片包括上面存在複數個電子元件3(例如電晶體）之 一基板1。接著存在一硼磷矽玻璃層5(BPSG)。被稱為層間 級介電質（ILD)層之此層可由一摻雜氧化物層（例如，BpSG 或填妙酸鹽玻璃（PSG))及未摻雜氧化物之頂部上之—層組 成。在棚磷矽玻璃層5之頂部上開始，具有一底層導體材 料7及一頂層導體材料9。在底層導體材料7與頂層導體材 料9之間存在藉由介電質材料層13而彼此分離之三個額外 的導體材料層11。已大部分移除該介電質材料以形成容許 該電極21之懸臂移動之腔或中空空間15。圖丨示意地且作 為一實例展示藉由HF浸蝕之介電質材料之兩個區域之末 160188.doc -26· 201234527 端。 頂層導體材料9具有一些孔17，浸餘介電質材料之111?可 穿過該等孔17。在該懸臂電極21之情況中，並未包含孔， 因為HF可在不需要該等孔之情況下環繞該懸臂電極2 t四 . 周’使得111?可浸蝕位於該懸臂電極21下方之介電質材料》 實際上，因為該懸臂電極21相對狹窄（垂直於頁面），所以 HF可在該懸臂電極21之寬度方向上環繞該懸臂電極21四 周。 在圖1左側’在導體材料層之間之可見兩個電連接路徑 19 〇 在圖1中之貫例中，該MEMS結構直接從底層導體材料7 開始。然而，在一些實施例中，該河£1^8與硼磷矽玻璃層 5之間可存在一些額外的導體材料層以在該mems下方提 供之電子元件3之間建立一特定電連接。 最初由一鈍化層27封閉該晶片。在部分移除鈍化層27之 階段期間形成開口 29，HF可透過該等開口 29浸蝕該介電質 材料。在用HF浸蝕後，可產生封閉開口 29之一新的鈍化 • 層。在一些實施例中，可產生一新的密封層（例如，晶圓 級晶片尺寸封裝（WLCSP))來封閉開口29。因為孔17之大 小足夠小，所以該新的密封層不能穿過該等孔〗7。在一些 實施例中，該鈍化層27之移除為部分或非完整移除。 圖2及圖3展示本發明之另一實施例。在此情況中，階段 b’）之部分移除產生配置在屬於頂層導體材料9之導體材料 板31上方之開口 29。板31並不防止HF浸蝕^ HF可在板31 I60188.doc -27· 201234527 周圍移動’如圖2中之箭頭示意展示。然而，板31在產生 一新的密封層之階段期間可能有用，因為該新的密封層穿 過開口 29且被沈積在板3 1上，直到該密封詹至少部分填充 每一開口 29與其對應的板3 1之間之中空空間（見圖3)。因此 面對開口 29之此等板31之配置促進產生一新的密封層之後 續階段。包含該等板3 1係獨立於使用孔1 7。在一些實施例 中，可僅使用板31，省略包含孔17之導體材料層。 圖4展示本發明之另一實施例，該實施例類似於圖2及圖 3中之實施例》在此實施例中，鈍化層27直接擱置在頂層 導體材料9上，且板31屬於導體材料之一中間層。實際 上’在頂層導體材料9與鈍化層27之間插入一介電質材料 層表示習知CMOS程序之一額外階段，且移除該額外階段 可係有益。然而，如圖3中所示將發生產生一新的密封 層。 圖5及圖6展示本發明之另一實施例。在此實施例中，鈍 化層27包括氣化石夕子層27a及氧化石夕子層27b，且藉由HF浸 钮該氧化石夕之子層27b。雖然此容許HF接達該等介電質材 料層，但是該鈍化層之移除發生在下面存在一導體材料 (而非介電質材料）之一區域中。 在一些實施例中，配置在該MEMS上之頂層導體材料（9) 之部分具有複數個孔，且配置在頂層導體材料（9)下方之緊 接著的導體材料層亦具有未與頂層導體材料對準之複數個 孔。此容許該氣態HF依Z字形方式蔓延，以能夠到達該 MEMS之區域。因此，可藉由（例如）沈積另一金屬層（例 160188.doc •28· 201234527 如’鋁）及/或沈積另一鈍化層及/或WLCSP封裝更容易地執 行積體電路之後續密封。 圖7不意地展不HF如何依比氣化碎子層27a更明顯之_方 式浸蚀氧化夕子層27b。此可導致依一未經控制之方式彎 曲及/或斷裂之一懸臂（圖8)。為避免此情況，可用兩個不 同的遮罩製造該鈍化層，使得在一些區域中該氤化矽子層 27a延伸遠至該等底層（導體材料9之底層及/或介電質材料 13之底層）’如圖9中所示。當HF在此等區域中浸蝕鈍化層 27時’形成完全包覆在氮化矽中之一「煙囪狀物」，藉此 HF不與氧化矽直接接觸（圖丨0)。在此等實施例中，該氮化 矽子層27a(其近似300奈米）可比平常厚。該厚度可藉由 CMOS製程改變。在一些實施例中，該氮化矽子層27a之一 厚度可介於500奈米與700奈米之間。在一些實施例中，可 (例如’用化學機械拋光（CMP))平坦化該鈍化層以在蝕刻 期間及蝕刻後避免裂縫。 雖然前述内容描述使用可用於各種類型的應用之一或多 個積體電路製造技術配置之一或多個MEMS裝置，但是下 文論述之應用不應被視為限於此製程類型。該前述内容係 實施下文給定之應用之一製程類型。 針對CMOS銅製程之製程調整 在一些實施例中’一MEMS積體電路之製造可需要製程 流程之一或多個調整。舉例而言，當在一先進CMOS製程 (例如，CMOS銅（Cu)製程）中製造MEms時可需要調整。 CMOS Cu製程通常展現130奈米或更低之特徵大小。在一 160188.doc •29· 201234527 些實施例中，一CMOS Cu製程可展現65奈米或更低之一特 徵大小β與高層節點製程相比，下層節點製程可提供諸如 晶粒面積較小、成本較低且功耗較低之優點。而且， MEMS及專用積體電路（ASIC)可歸因於大量可用金屬級而 重疊’導致進一步節省面積。 在此一下層節點（或特徵大小）製程中，一 MEMS裝置之 後端層可能係複雜且可高度客製化，其中在無限制之情況 下許多不同類型的層包含（例如）氮化矽子層。一些層可具 有具備低k之特殊介電質，而其他層可為使用氧化矽（通常 為TEOS ' HDP或類似物或其等之一組合）之習知層。在另 一實例中，可在氧化矽層内找到氮化矽子層。通常無法藉 由蒸氣HF以與氧化矽子層相同之速率蝕刻氮化矽子層，且 該氮化矽子層可用作一蝕刻終止層。一高層節點鋁（ai)製 程可能不包含用作一蝕刻終止層之氮化矽子層，需要準確 控制蝕刻時間或添加一大型金屬板以終止蝕刻。因此，當 與一高層節點A1製程相比時，添加氮化矽子層可為一下層 節點Cu製程之一優點，雖然蒸氣HF*刻可與Cu 一起使 用，但是氮化矽子層之引入可能需要調整該CM〇s製程流 程以執行使用蒸氣HF之蝕刻。 舉例而言，若需要蝕除氮化矽子層之某區域，則可使用 以一減小蝕刻時間形成通孔/溝渠之一標準蝕刻步驟來蝕 除所需區域。在另-實例中，可將設計規則違反（drv)引 入該CMOS製程流程令以蝕刻該氮化矽子層。 含汲取頂部上不含金屬之一通孔。由於DRV， 該DRV可包 可用已移除 160l88.doc -30- 201234527 之氮化矽子層之所需區域製造該等後端層（圖2〇)。因為在 一典型CMOS製程流程中通常存在若干氮化矽蝕刻步驟， 所以所提出之調整可在無需重新鑑定之情況下藉由一製造 設備容易地併入其CMOS製程流程中。 圖Π至圖20展示用於藉由引入汲取頂部上不含金屬之一 通孔之一 DRV至該CMOS製程流程中蝕刻氮化矽子層之一 闡釋性製程流程步驟組。相比而言，該等圖式亦圖解說明 在相同基板中汲取一習知通孔。圖u描繪一第—組製程流 程步驟後一積體電路中之後端層之一截面。該等層可包含 金屬與介電質層之各種組合。舉例而言，該等後端層可包 含於一積體電路之一層間級介電質（ILD)層中。該〗。^亦可 稱為一層間介電質（ILD)層或一層間金屬介電質（imd)層。 因此，此等後端介電質層可包含於該等後端層内之任何位 置處。該等層包含嵌入氧化矽子層1104中之Cu通孔1106及 Cu線11 〇8 〇在氣化石々早恳】，n4 w、+蚀客〇 ___

除遮罩之氮化矽子層1302(圖13)及另一未解除遮罩之氧化

專向性姓刻）以餘刻氧化石夕子層 160188.doc ’且應用蝕刻（在無限制之情況 刻氧化>6夕子層1402及下方氮化 •31 · 201234527 石夕子層1302之—部分。氮化石夕子層1302用作-钱刻終止 ^ ’且在形成如所示之腔15〇2及1504時完成㈣（圖15)。 隨後’使用-金屬遮罩再次圖案化氧化石夕子層刚2，且使 用姓刻（在無限制之情況下，諸如等向性敍刻）形成腔1602 及1604(圖16)。氮化石夕子層13〇2再次用作一钱刻終止物。 在此情況中，叙刻腔16〇2更深入該等層中，因為已在先前 步驟中触刻該腔（15Q2)之上部。在腔丨術及丨祕播種銅以 供電鍍以使用先前金屬遮罩形成層17〇2及17〇4(圖17)，且 隨後使用電錄在該等腔中生長銅以形成線1802及1804(圖 18)而且，藉由沈積氧化矽子層1902及用（例如）化學機械 拋光（CMP)平坦化該層用氧化矽填充腔15〇2(圖19)。注 意，氮化矽子層13〇2由於汲取一通孔但用氧化矽代替金屬 填充該通孔而現在具有經㈣之-部分。此係藉由該通孔 之頂部上不具有任何金屬之金屬遮罩促成。此可被視為一 設計規則違反（DRV)，但是可能不需要重新鑑定該製程。 此允許如上文描述之習知MEMS CM〇s蝕刻之應用，例如 使用蒸氣HF以在該等互連層中形成一中空空間。 在貫施例中，用另一通孔遮罩及用鎢（W)插塞2006填 充之所得孔進一步圖案化氧化矽子層19〇2 ,接著將經圖案 化之鋁（A1)沈積物作為一最後的金屬層。舉例而言，此A1 層在一 130奈米或更低的CMOS製造製程中可為一最後的金 屬層。該A1層之沈積可涉及包含（例如）鈦（Ti)及氮化鈦 (TiN)層之沈積之額外習知CM〇s製程步驟。若此層並非最 後的金屬層’則如上所述可沈積並選擇性地蝕刻另外的氛 160188.doc -32· 201234527 化碎層。注意，用於蝕刻氮化矽層之步驟並未破壞標準 CMOS製程’且可在無需重新鑑定該cM〇s製程之情況下 實施。此對於維持與上文關於圖1至圖1〇所描述（或如2〇1〇 年5月20日申請之名為r Methods and Systems for Fabrication of MEMS CMOS Devices」之共同擁有之美國 專利申請案第12/784,024號中描述）之MEMS CMOS製造之 相谷性而言係重要的，因為該製程被移動至下層節點，例 如’ 130奈米或更低的製程。 申請人將本文揭示之實施例之全部可操作組合視為可獲 取專利之標的。熟習此項技術者將瞭解或能夠確認僅僅使 用例行試驗’許多例行試驗等效於本文描述之實施例或實 踐。因此’應瞭解本發明並不限於本文揭示之實施例，但 應從在法律容許下寬泛理解之下列請求項瞭解本發明。而 且應注意，雖然下列請求項係依一特定方式配置使得特定 凊求項直接或間接依附於其他請求項，但是下列請求項中 任一項可直接或間接依附於下列請求項之任何其他請求項 以實現本發明之各種實施例之任一者。 【圖式簡單說明】 圖1係根據本發明之一晶片之一第一實施例之一截面之 一示意圖。 圖2係根據本發明之一晶片之一第二實施例之一截面之 一示意圖。 圖3係圖2之在產生一新的密封層之階段後之晶片。 圖4係根據本發明之一晶片之一第三實施例之一截面之 160188.doc • 33· 201234527 一示意圖。 圖5係在一 HF浸蝕之前根據本發明之一晶片之一第四實 施例之一截面之一示意圖。 圖ό係在一 HF浸蝕後根據本發明之一晶片之一第四實施 例之一截面之一示意圖。 圖7係根據本發明之一晶片之一第五實施例之一截面之 一示意圖’其展示比一層氮化矽子層上更顯著之一層氧化 矽子層上之一HF浸蝕。 圖8係根據本發明之一晶片之一第五實施例之一截面之 一示意圖，其展示依一未經控制之方式之一懸臂斷裂。 圖9係根據本發明之一闡釋性實施例之一晶片之一截面 之一示意圖’其展示由兩個不同遮罩組成之純化層。 圖1 〇係根據本發明之一闡釋性實施例之一晶片之一截面 之一示意圖’其展示蒸氣HF與一層氧化矽子層之間歸因於 一層氮化矽子層之一包覆而不具有直接接觸。 圖11描繪根據本發明之一闡釋性實施例之在用於在一下 層節點製程中製造一 MEMS之一第一組製程流程步驟後之 一截面。 圖12描繪根據本發明之一闡釋性實施例之在用於在一下 層節點製程中製造一MEMS之一第二組製程流程步驟後之 一截面。 圖13描繪根據本發明之一闡釋性實施例之在用於在一下 層節點製程中製造一 Μ E M S之一第三組製程流程步驟後之 一截面。 160188.doc -34- 201234527 圖14描繪根據本發明之一闡釋性實施例之在用於在一下 層節點製程中製造一 MEMS之一第四組製程流程步驟後之 一截面。 圖15描繪根據本發明之一闡釋性實施例之在用於在一下 層節點製程中製造一 MEMS之一第五組製程流程步驟後之 一截面。 圖16描繪根據本發明之一闡釋性實施例之在用於在一下 層節點製程中製造一 MEMS之一第六組製程流程步驟後之 一截面。 圖17描繪根據本發明之一闡釋性實施例之在用於在一下 層節點製程中製造一 MEMS之一第七組製程流程步驟後之 一截面。 圖18描繪根據本發明之一闡釋性實施例之在用於在一下 層節點製程中製造一 MEMS之一第八組製程流程步驟後之 一截面。 圖19描繪根據本發明之一闡釋性實施例之在用於在一下 層節點製程中製造一 MEMS之一第九組製程流程步驟後之 一截面。 圖20描繪根據本發明之一闡釋性實施例之在用於在一下 層節點製程中製造一 MEMS之一第十組製程流程步驟後之 一截面。 【主要元件符號說明】 1 基板 3 電子元件 160188.doc -35- 201234527 5 硼磷矽玻璃層 7 底層導體材料 9 頂層導體材料 11 導體材料層 13 介電質材料層 15 腔/中空空間 17 19 電連接路徑 21 懸臂電極 23 接觸電極 25 作用電極 27 純化層 27a 氮化矽子層 27b 氧化矽子層 29 開口 31 導體材料板 1102 氮化矽子層 1104 氧化矽子層 1106 Cu通孔 1108 Cu線 1202 未解除遮罩之氧化矽子層 1302 未解除遮罩之氮化石夕子層 1402 未解除遮罩之氧化碎子層 1502 腔 160188.doc -36- 201234527 1504 腔 1602 腔 1604 腔 1702 層 1704 層 1802 線 1804 線 1902 氧化矽子層 2002 微機電系統區域 2004 鋁頂部金屬級 2006 鎢插塞/鎢通孔 160188.doc -37-

Claims (1)

1. 201234527 七、申請專利範圍： 1. 一種用於製造一積體電路之方法，其包括： 產生在一半導體材料基板上形成一或多個電及/或電子 元件之層； 在形成該一或多個電及/或電子元件之該等層上方產生 層間級介電質（ILD)層，其中產生該等ILD層包括： 沈積蝕刻終止物材料之一第一層； 在該第一層上方沈積介電質材料之一第二層並使該 第二層與該第一層接觸； 形成延伸穿過該第一層及該第二層之至少一軌道；及 用一非金屬材料填充該至少一軌道。 如青求項1之方法’其進-步包括藉由施加氣態HF至包 含該至少-軌道之該等ILD層之至少一部分而在該等❹ 層中形成至少一中空空間。 3.如請求们之方法，其中該至少一軌道包含—通道該 通道經配置以固持-金屬材料以傳導電資訊至該一或多 I if或電子元件及自該一或多個電及/或電子元件傳 導電資訊。 勒1道包含蝕刻該 如請求項1之方法，其中形成該至少一 第一層及該第二層。 包含氮化 5·如請求項1之方法 石夕.〇 其中S亥银刻終止物#料 6 ·如請求jg，+ 士、上 7如铁本 法’其中該介電質材料包含氧化矽。 .❼们之方法’其中該非金屬材料能夠藉由蒸氣HF 160188.doc 201234527 予以蝕刻。 8.如請求項7之方法，其中該非金屬材料包含氧化石卜 9·如明求項1之方法，其中形成該至少-軌道包含：在空 的或固持金屬之-通孔空間上方形成該至少一軌道。 10.如凊求項}之方法，其中用一非金屬材料填充該至少一 軌道係一CMOS設計規則違反之一結果。 U.如請求項1之方法，其令該一或多個電及/或電子元件具 有130奈米或更低之一特徵大小。 12. 如明求項1之方法，其中該積體電路包含於一手持裝 置、-行動電話、一可攜式計算裝置、一平板型電腦及 一無線計算裝置之一者中。 13. 如凊求項1之方法，其中該積體電路包含於一運動感測 器中。 14. 如凊求項2之方法，其中在該積體電路中配置一微機電 系統（MEMS)之至少一部分。 15·如明求項14之方法’其中在該等肋層中之該中空空間 中配置該MEMS之該部分。 工曰 如請求項1之方法’其中大致上在相同時間使用等向性 蝕刻來蝕刻該第一層及該第二層。 17·如研求項1之方法，其中使用-CMOS製程來製造該積體 電路。 月求項1之方法，其中在未重新鑑定一習知CMOS製程 之清况下執判-非金屬材料填充該至少一軌道。 19.如4求項14之方法’其中該mems包括包含—可移動部 160188.doc 201234527 分之一導體元件。 如凊求項19之方法，其中該MEMS包括經配置以在該可 移動°卩分上方產生能夠移動該可移動部分之靜電場之至 少兩個電容器。 2L如明求項19之方法，其中該MEMS作為一中繼器操作， 該MEMS包括經配置以容許該可移動部分同時與兩個接 觸點接觸之一電路中之至少兩個接觸點。 22.如請求項14之方法，其中該]^£河8包括一裝置該裝置 包含一電中繼器、加速度計、迴轉儀、測斜儀、科氏力 偵測器、壓力感測器、麥克風、流率感測器、溫度感測 器、氣體感測器、磁場感測器、電光學裝置、光學切換 矩陣、影像投影儀裝置、類比連接矩陣、電磁信號發射 及/或接收裝置、電源供應器、直流/直流（DC/DC)轉換 器、交流/直流（AC/DC)轉換器 '直流/交流（DC/AC)轉換 器、類比轉數位（A/D)轉換器、數位轉類比（D/A)轉換器 及功率放大器之至少一者。 23·如請求項19之方法，其中該至少一軌道界定該第一層之 並未與一金屬材料接觸之一或多個側向邊緣。 24. 如請求項23之方法，其中該金屬材料包含銅及鋁之至少 一者。 25. —種包括一積體電路之晶片，該積體電路包括： 在一半導體材料基板上形成電及/或電子元件之一或多 個層； 在形成該一或多個電及/或電子元件之該等層上方之一 160188.doc 201234527 或多個層間級介電質（明層，該等ILD層包括： 蝕刻終止物材料之一第一層； 在該第層上方並與該第一層接觸之介電質材料之 一第二層； 延伸穿過該第_層及該第二層之至少一軌道，其中 該至少一軌道係用一非金屬材料填充。 26. -種用於製造—積體電路之方法，該方法包括： 產生在一半導體材料基板上形成-或多個電及/或電子 元件之層； 在形成該-或多個電及/或電子元件之該等層上方產生 層間級介電質（ILD)層，其中產生該等ILD層包括： 沈積姓刻終止物材料之一第一層； 在該第一層上方沈積介電質材料之一第二層並使該 第二層與該第一層接觸； 形成延伸穿過該第一層及該第二層之一軌道該軌 道界疋該第—層之一或多個側向邊緣，其中該-或多 個側向邊緣並未與一金屬材料接觸。 27. 如請求項26之方法，用—非金屬材料填充該執道。 28. 如請求項27之方法，其中該非金屬材料包含氧化石夕。 29. 如請求項26之方法，其中形成該軌道包含在空的或固持 金屬之一通孔空間上方形成該轨道。 30. 如請求項26之方法，其中用—非金屬材料填充該軌道係 一CMOS設計規則違反之一結果。 31. 如請求項26之方法，其中該金屬材料包含銅及銘之至少 160188.doc -4- 201234527

   其中形成該轨道包含蝕刻該第一層 其中該蝕刻終止物材料包含氮化 32.如請求項26之方法 及該第二層。 :33.如請求項26之方法， 石夕。 34. 如請求項26之方法， 35. 如請求項26之方法， 予以#刻。 其中該介電質材料包含氧化矽。 其中該非金屬材料能夠藉由蒸氣HF 36. 如請求項26之方法，其中該一或多個電及/或電子元件具 有130奈米或更低之一特徵大小。 ' 37. 如請求項26之方法，其中該積體電路包含於—手持震 置、-行動電話、一可攜式計算裝置、一平板型電腦及 一無線計算裝置中。 38. 如請求項26之方法，其中該積體電路包含於一運動感測 器中。 39. 如請求項26之方法，其中在該積體電路中配置一微機電 系統（MEMS)之至少一部分。 40. —種包括一積體電路之晶片，該積體電路包括： 在一半導體材料基板上形成電及/或電子元件之一或多 個層； 在形成該一或多個電及/或電子元件之該等層上方之一 或多個層間級介電質（ILD)層，該等ILD層包括： 蝕刻終止物材料之一第一層； 在該第一層上方並與該第一層接觸之介電質材料之 160188.doc 201234527 一第二層； 軌道，該第 ，其中該一 延伸穿過該第一層及該第二層之一第一 一軌道界定該第一層之一或多個側向邊緣 或多個側向邊緣並未與一金屬材料接觸。 160188.doc 6-