TW201234507A - Encapsulated die, microelectronic package containing same, and method of manufacturing said microelectronic package - Google Patents

Encapsulated die, microelectronic package containing same, and method of manufacturing said microelectronic package Download PDF

Info

Publication number
TW201234507A
TW201234507A TW100139102A TW100139102A TW201234507A TW 201234507 A TW201234507 A TW 201234507A TW 100139102 A TW100139102 A TW 100139102A TW 100139102 A TW100139102 A TW 100139102A TW 201234507 A TW201234507 A TW 201234507A
Authority
TW
Taiwan
Prior art keywords
die
protective cap
microelectronic package
encapsulated
substrate
Prior art date
Application number
TW100139102A
Other languages
English (en)
Inventor
John S Guzek
Robert L Sankman
Kinya Ichikawa
Yoshihiro Tomita
Jiro Kubota
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201234507A publication Critical patent/TW201234507A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Description

201234507 六、發明說明： 【發明戶斤屬之技術領域3 發明領域 所揭露之本發明的數個實施例大體上係有關微電子封 裝技術，更特別係有關嵌入式晶粒封裝體。 I：先前技術3 發明背景 嵌入式晶粒封裝體是一種封裝架構，其可使得具有高 度可縮放晶粒互連的非常薄可堆疊封裝體（例如，層疊封 裝（Package-on-Package )和類似構念）成為可能。然而， 進入此等封裝體的本身非常薄的微電子晶粒特別容易受翹 曲和不穩定性以及晶粒破裂、剝離和其他晶粒層級故P早才吳 式的傷害。 I：發明内容3 發明概要 依據本發明之一實施例，係特地提出一種包封晶粒，其 包含：一個基體，其具有一第一表面、一相對第二表面、 和數個中介側表面；位於該基體之該第一表面處的數個主 動裝置，該等主動裝置與多個導電層相鄰，該等多個導電 層由多個電絕緣層彼此分開；以及在該基體之該第一表面 之上的一個保護帽體，該保護帽體含有在其表面處暴露出 來的一個互連結構。 依據本發明之另一實施例，係特地提出一種微電子封裝 體，其包含：一個封裝體基體；以及嵌入在該封裝體基體 3 201234507 一〜個包m該包料粒包含··—錄體，其具有 ，二表面、一相對第二表面、和數個令介側表面；位於 ^體之該第—表面處的數個主動裝置，該等主動裝置係 由夕個導電層連接，該等多個導電層由多個電絕緣層彼此 勿開；=及在該基體之該第—表面之上並在該料介側表 面之至y σ卩分之上的—個保護帽體該賴帽體含有在 其表面處暴露出來的一個互連結構。 品粒 該包封晶粒包含：—個基體，其具有__第一表面 依據本發明之又-實施例，係特地提出一種用於製造微 電子封裝體之方法，該方法包含下列步驟：置備一個包封 日 _ 从 I L , Λ · -相對第二表面、和數個巾介側表面；位於該基體之該第 -表面處的數個絲裝置，該等主動裝置係由多個導電層 連接，該等多個導電層由多個電絕緣層彼此分開；及在該 基體之該第一表面之上並在該等中介側表面之至少一部分 之上的-健護帽體’該健龍含有在其表面處暴露出 來的一個互連結構；將該包封晶粒附接至一個載體；以及 在該包封晶粒周圍形成多個增建層。 圖式簡單說明 於本文中所揭露的數個實施例將從配合隨附圖式而閱 讀後面的詳細說明當中而可被較佳地瞭解，在這些隨附圖 式中： 第1圖是依據本發明之一實施例的一個包封晶粒的剖 面圖； 第2 Α和2Β圖是依據本發明之數個實施例的含有一個 201234507 包封晶粒的微電子封裝體之剖面圖； 第3圖是一個流程圖，其例示出依據本發明之一實施例 的一種用於製造微電子封裝體的方法；並且 第4和5圖分別為用於依據本發明之數個實施例而製造 包封晶粒的一個晶圓的平面和剖面圖。 為求例示簡單明確，這些圖式的圖係例示出一般建構 方式，並且可能會省略對於已廣為人知的特徵和技術之說 明和細節，以避免不必要地混淆對於所說明的本發明之實 施例之論述。此外，在這些圖式的圖中之元件並不必然係 依比例繪製。例如，在這些圖當中的一些元件的規模可能 會相對於其他元件而被誇大，以有助於增進對本發明之數 個實施例的瞭解。在不同圖中的相同參考號碼係標示相同 元件，而類似參考號碼可能（但不必然）是標示類似元件。 在本說明書和申請專利範圍中若有出現「第一」、「第 二」、「第三」、「第四」及其他諸如此類的詞語，則其係用 來區別類似元件，而不必然係用於描述特定排列或時間順 序。應瞭解，如此使用的這些詞語在適當情況下係可互換 的，以使於本文中所說明的本發明之數個實施例，例如， 能夠照和所例示不同的或是以其他方式於本文中說明的順 序操作。同樣地，若於本文中係將一個方法描述為包含有 一連串的步驟，那麼這些步驟的在本文中所出現的順序並 不必然是這些步驟的唯一可執行順序，並且所陳述的某些 步驟是可能可以被省略的，且/或未於本文中說明的某些其 他步驟是可能可以被加入到此方法中的。此外，「包含」、「包
S 5 201234507 括」、「具有」等詞語和這些詞語的任何變化係意欲要涵蓋 非排他性的含納内容’以使包含一串元件的一個處理程 序、方法、物品或設備並不必然係受限於那些元件，而係 可包括未明顯列於或内存於這些處理程序、方法、物品或 設備中的其他元件。 在本說明書和申請專利範圍中若有出現「左」、「右」、 「前」、「後」、「頂」、「底」、「上」、「下」及其他諸如此類 的詞語，則其係用於描述性目的，而不必然係說明永遠的 相對位置，除非有特別地或由上下文指出其他情況。應瞭 解，如此使用的這些詞語在適當情況下係可互換的，以使 於本文中所說明的本發明之數個實施例，例如，能夠就和 所例示不同的或是以其他方式於本文中說明的方向操作。 於本文中所使用的「耦接」—詞係定義為直接或間接地以 一種電氣式或非電氣式方式連接。於本文中描述為彼此「相 鄰」的物件，如適於使用此詞語的上下文之情境而定，其 可係緊鄰彼此地與彼此有實際接觸，或者是位在與彼此相 同的-個-般區域或地區中。於本文中，「在—個實施例中」 一网的出現並不必然全係指同一個實施例。 較佳實施例之詳細說明 在本^月的—個實施例中，一個包封晶粒包含一個基 =此基體具有—第一表面、-相對第二表面、和數個中 二側表面_§«有數個主動裝置位於此基體之第—表面處。 k二主動裝置係藉由藉著多個電絕緣層而彼此分開的多個 201234507 ^電層連接。有一個保護帽體位在此基體的第一表面上， 其含有在其中一個表面上暴露出來的一個互連結構。在另 一個實施例中，一個微電子封裝體係包含有如於上文中所 述之包封晶粒嵌入在内的一個封裝體基體。 本發明的數個實施例具有使晶粒嵌入處理程序更簡 單以及改良在運輸至傲入設施期間和末端應用期間的微 電子裝置之可靠度的潛力。舉例來說，本發明的一或多個 實施例可減少單離（singulate)後之晶粒（在嵌入之前）所 出現之翹曲。由於在晶圓之表面上的金屬與介電層的熱膨 脹係數（coefficient 〇f thermal expansion，CTE )以及晶粒本 身之CTE間之相對較大的差異，晶粒傾向於在很低的晶粒 厚度上翹曲。藉由將低CTE模化合物置於晶粒的表面上應 可減少翹曲，因而改良晶粒可靠度，並且這進而可使得嵌 入處理程序更為容易。此外，也可降低在運輸期間的晶粒 損傷之風險，因為晶粒的經包封表面和邊緣會提供可抵抗 機械傷害的較大的保護。將於下文中更詳細論述這些和其 他的優點。 現在請參考圖式，第1圖是依據本發明之一實施例的一 個包封晶粒100之剖面圖。如於^圖中所例示的，包封晶 粒100包含一個基體’其具有一個表面U1、一個相對表面 112和數個中介側表面113。數個主動❹（以第鳴的規模 來講小到看不見）位在基體110的表面lu處，並且這些主 動裝置相鄰於藉由多個電絕緣層125而彼此分開的多個導 電層120。舉例而言，這些導電層12〇和電絕緣層125可分別 7 201234507 為形成嵌入式晶粒或倒裝晶片封裝體之增建層的一般金屬 和層間介電質（interlayer dielectric, ILD)材料，如於此技 藝中所熟知的。 包封晶粒100更包含有在基體11〇之表面U1上的一個 保護帽體130。正是這個保護帽體使包封晶粒1〇〇獲得這個 名字：此保護帽體係採取被施加至晶粒（以作包封）的模 製包封材料或其他諸如此類者之形式。被施加至晶粒的這 個保護帽體可有效地使此晶粒成為一個晶圓層級封裝體。 保護帽體130有一個表面131，並含有在那個表面上暴 路出來的一個互連結構140。在一個實施例中，此保護帽體 係在已經形成這些互連結構（例如，控制倒塌晶片連接 (controlled collapse chip connection, C4 )凸塊）之後直接 被施加在金屬和ILD層上。在那個實施例中，保護帽體覆蓋 金屬和ILD層，並至少部份環繞一些或所有的互連結構。在 某些實施例中，一個鈍化層（未示於圖式中）會被置於這 些金屬和ILD層上，並且保護帽體會被直接施加在那頂上。 覆蓋這些互連結構的保護帽體材料必須被移除，以使這些 互連結構能夠正常地發揮功能。 保遵帽體固化且鞏固晶粒100 ’並且能有助於保護互連 結構。在一個實施例中，保護帽體130包含一種聚合物模化 合物。舉例而言，此聚合物模化合物可係含有二氧化矽或 八他填充粒子。係可使用一氧化石夕粒子來增加模化合物的 剛性，以及降低其CTE以使其更接近矽的CTE。較接近的 CTE匹配的一個潛在影響是減少晶粒翹曲，導致晶粒較為 201234507 平坦（較為平坦的晶粒較容易處置和使用）。在其他數個實 施例中，保護帽體130可包含，例如，各種環氣樹脂系統、 聚亞醯胺系統、氰酸酯（特別是在需要較高破填轉化溫度 時）、例如液晶聚合物的熱塑性塑膠、和其他（適於用於主 射模製的）諸如此類者。 係可以各種方式將聚合物施加至表面，且係可使用這 些方法（例如，模製、液體分配、利用包封材料之乾膜的 積層）中的任何一種來將保護帽體130施加至包封晶粒 〇〇核製可此常常會是·一個很適當的選擇，因為模製並不 昂貴，其與高容量製造環境相容，並且可用於各種模製處 理程序（例如，壓縮模製、轉移模製、注射模製）的材料 在其機械特性方面提供大量的彈性。 於所例示之實施例中，保護帽體130不只覆蓋基體n〇 的表面1U (如圖所示，在帽體和表面之間有導電層120和 電絕緣層125)，其亦沿著側表面113延伸某段距離。由於運 用雷射預切來切開已形成於晶圓上的一些上面層（例如在 使用較大和較不精確鋸片時可能會受損的敏感介電和金屬 層）的晶粒準備處理程序’即使是在模化合物或其他包封 材料係在晶圓層級被施加（即，在晶粒單離之前施加）的 情況中，這也會發生。在保護帽體13〇係在完全鋸斷之前但 雷射劃線之後被施加的數個實施例中，保護帽體13〇的模化 合物或其他保護材料會被施加在側表面i 13上向下到由雷 射劃線所暴露出來的水平面。接下來的單離處理程序（例 如’完全鋸斷）會接著首先切開在由雷射劃線所創造之溝
S 9 201234507 槽中的保S蔓帽體，並接著切開此晶圓之雷射沒有移除的剩 餘部份（典型上只有大塊石夕（bulk silicon))。藉由以此方 式保護晶粒，特別是金屬和介電層，可以減少由於在封裝 體組合期間和之後的壓力提高所造成的損傷，如可減少由 於沿著晶粒邊緣的濕氣陷入所造成的效能問題。 在一個實施例中，聚合物模化合物具有約在5和12之間 的CTE。於此範圍中的CTE是具有較強機械穩定性的模化合 物所特有的，這在使用於薄形且因而脆弱的晶粒時特別有 益。如先前所提的，可藉由將二氧化矽加到模化合物中， 來使聚合物模化合物的CTE進入此給定範圍。亦可使用其 他增添物和其他方法來調整CTE。 在另一個實施例中，此聚合物模化合物含有小於1〇 GPA的楊氏模量（Young’s modulus)。相反於在前段中所描 述的較為剛硬之化合物’給定範圍中之楊氏模量是具有經 增進彈性的較柔軟模化合物所特有的，以產生可作用為一 個壓力緩衝器的緩衝效果。有關是否要使用較為剛硬之材 料或較柔軟之材料的決定會有至少一些程度係取決於特定 應用的需求。如於上文中所提的，模製處理程序係與足夠 寬廣以涵蓋各式各樣可能應用需求的材料選集相容。 如於第1圖中所例示的’多個互連結構14〇於保護帽體 之表面131處暴路出來’且這些互連結構中之各者實質 上與這些互連結構中之其他各者共平面。此等平面化互連 結構（其可，例如，包含銅墊或其他諸如此類者）在增建 處理程序期間會有益地呈現一種非常一致的結構。藉由消
S 10 201234507 除否則本來會需要加以考量的凸塊高度容忍度，此—致表 面將會簡化增建處理程序。 若有需要，保護帽體13〇之表面131可被機械式地粗糙 化，以提供在保護帽體與増建介電層間之更強的附著性。 例如，可使用電漿或化學钱刻來授予在0.2百萬分之一公尺 (後文中書為「微米」或「叫」）至約1.0 μιη之量級上的粗 糖度。提供具有二氧切的㈣帽體13G很可能會亦增加在 帽體與介電層間之附著性，因為二氧切可優異地與聚合 物結合，而且介電層是聚合物材料。此外，二氧化石夕會增 加粗缝度’絲韻互叙H切好可被暴露^ 來例如，在晶粒往後接地（groundback)以使其薄化時。 第2A圖疋依據本發明之一實施例的—個微電子封裝體 的剖面圖，當中，晶粒⑽係完全嵌人在此封裝體中。 舉例來說…個嵌人式晶粒封裝體，像是例示在第2A圖中 的可係由將晶粒附接至一個未蝕刻鋼箔所致。 ^如於第2A圖中所例示的，微電子封裝體200包含一個封 ，體基體25G，此封裝體基體25G具有嵌人在内的一個包封 晶粒100。如由參考號碼所指出的，這是與配合^圖所介 紹和說明的相同的包封晶粒，並且此包封晶粒含有所有的 相同特徵（即使並沒有在第2A圖中把它們再次標示出來）。 第从圖中的包封晶粒⑽含有未示於第i圖中的一個額外特 徵^個晶粒背側薄膜215。這是一個可選擇特徵，如果想 要獲得對包封晶粒100之側112的額外保護，係可將其置入。 封裝體基體250包括增建在晶粒上和周圍的電絕緣層 11 201234507 和電氣傳導執跡，如典塑的嵌入式晶粒封裝體。係於第2A 圖中將數個傳導軌跡251和數個通孔結構252例示為將包封 晶粒100上的一個互連結構140連接至將微電子封裝體2〇〇 連接至一個板子或其他下一層級部件的一個突起或其他互 連結構260 (像是’例如，一個球栅陣列（ball grid array, BGA )球）。為求簡明，在第2A圖中只有示出少數幾個傳導 軌跡；也很有可能會有其他這樣的軌跡（雖然沒有將他們 例示出來）’以使得能作額外電氣式連接。在第2A圖中的一 個層255代表一個阻焊層，其作用來界定在微電子封裝體 2〇〇之底側（即，互連結構260所位在的那側）上的數個墊 (未示於圖中）。 第2B圖是依據本發明之一實施例的_個微電子封裝體 200的剖面圖，當中，含有晶粒100的一個封裝體區域2〇1在 並不含有晶粒100的一個封裝體部份202上突伸。此封裝體 型態係可用於當有額外封裝體或其他部件要被堆疊在微電 子封裝體200之頂上時。 如上文中於論述第2A時所提出的，具有「完全嵌入式 型態的-個封裝體是跨包圍此晶粒之f侧的整個側而實質 上平坦的。如您可見的，第2B圖型態確實具有那個「完全 嵌入式」然而，其仍可被稱為是「嵌入式」，因為此 晶粒係由增建層所包圍或環繞。在於本文中有所必要的程 度上’這兩種型態會由稱之為「完全鼓人式」（針對第二 圖之型態）和簡單地狀為「鼓入式」（針對第犯圖之型; 來作區別。舉例來說，—個嵌入式晶粒封裝體，例如你 12 201234507 於第2B圖中的，可係由於當中係將晶粒附接至在銅箔或其 他載體的腔室内的作業流程所致。 除了傳導軌跡251和通孔252以外（這兩者皆在第2A圖 中有所介紹），例示於第2B圖中的微電子封裳體200亦包含 數個傳導軌跡271和通孔272，此等傳導軌跡271和通孔272 形成在互連結構260與封裝體部份202之間的一條電氣過 道’在這之中係可有用於封裝體堆疊的層疊封裝 (package-on-package，POP )墊或其他諸如此類者（未示於 圖中）位在。於所例示的實施例中，通孔272包括一個表面 光製堆疊277。舉例來說，此表面光製堆疊可包含一或多層 (圖中係例示三層）的鎳、金、和/或其他類似材料。 可以看出’微電子封裝體200是一個嵌入式晶粒無核心 封裝體。（應注意，本發明的此等實施例可亦含括具有核心 的嵌入式晶粒封裝體。）除了其他優點以外，傲入式晶粒 無核心封裝體提供一種途徑來有效地限制封裝體高产，而 容許非常精敏的可進而致能矽縮放和降低晶粒成本的基體 設計規則。微電子封㈣2〇〇及其嵌入在内的包封晶粒^ 改善嵌入處理程序和最終封裝體的可靠度，如於本說明書 中之他處所述的。 第3圖是-個流程圖，其依據本發明的—個實施例，例 示出-種用於製造-個微電子封裝體的方法獅。舉例而 言，方法300可致使類似示於第2A*2B圖中之微電子封裝 體200的一個微電子封裝體形成。 、 方法300的-個步驟310係要置備—個包封晶粒，此包
S 13 201234507 封^^有-個基體，此基體具有—第—表面、一相對第 二表面、和數個中介側表面，其進—步含有位於基體之第 表面處且由多個導電層連接的數個主動裝置，此等多個 導電層藉衫個電絕緣層而彼此分開，此包封晶粒亦含有 在基體之第一表面上且在中介側表面之至少一部分上的一 個保護帽體，且其含有在i一丰 ^ 表面處暴露出來的一個互連 結構。保護帽體的存在矣+古 仔仕表不在最終封裝體型態中的晶粒可 靠度會被增進：如於上文中所摇认 1 的，在矽和周圍封裝體介 電層之_CTE秘配會致令切巾的壓力；在晶粒表面 上的低下或中間CTE包封材料料人有益的「壓力緩衝」 效果。 舉例而言’此包封晶粒可係類似示於第i圖中的包封晶 粒100。，第一表面、相對第二表面和中介側表面可係 分別類似示於W圖中的表面lu、表面112和表面113。此 外，導電層和電絕緣層可係分別類似於示於第丨圖中的導電 層120和電絕緣層125。保護帽體可係類似示於第i圖中的保 濩帽體130，而互連結構可係類似亦示於第丨圖中的互連結 構 140。 在一個實施例中，保護帽體係黏附至晶粒最外面的 層，亦即’其係被施加在金屬和ILD層之上、在鈍化層之上、 並在互連結構之上。在保護帽體被形成之後，它必需被往 後接地’以暴露出所有的互連結構。 在一個實施例中，此包封晶粒係與多個其他晶粗—起 形成在一個晶圓上，如於第4和5圖中所例示的。在為依據
14 201234507 本發明之一實施例的一個晶圓400之平面圖的第4圖中，係 例示出多個晶粒，包括晶粒401。第4圖中的垂直和水平線 指出各個個別晶粒區域的邊界，且晶粒可係大略沿著這些 線而被彼此分開（被單離）。 第5圖是晶圓400的一個剖面圖（沿著第4圖中的5-5線 作成）’其示出一個保護帽體530係如何跨整個晶圓400而在 創造出雷射劃線5 7 5之後但在晶粒單離之前被施加。在所例 示的實施例中，雷射劃線延伸穿過形成於晶圓400之最上層 上的保護帽體530和電絕緣層525並進入基體510的大塊石夕 (或其他材料）。這代表，保護帽體530不僅係被施加在導 電層520和保護帽體530之頂上，其亦沿著導電層520和保護 帽體530之側邊被施加。當這些晶粒接下來被單離，例如， 藉由執行沿著第5圖中之鋸線577的鋸開動作時，時，保護 帽體530能夠減少或避免對這些晶粒的損害，如已於本文中 他處詳述的。在單離之後，此封裝體組合處理程序如下文 中所論述地繼續。 方法3 0 0的一個步驟3 2 0係要將包封晶粒附接至一個载 體。舉例來說，此載體可為一個銅箔或其他適於支撐一個 晶粒的其他諸如此類者。步驟320的一個可能作業流程可係 如下進行：（1)將用於握持包封晶粒的一個腔室蝕刻在— 個開始銅箔中；（2)利用標準黏著劑或薄膜晶粒附接處理 程序來將晶粒附接至銅箔中的腔室。如上文所提，此作業 流程可導致例如示於第2B圖中的一個微電子封裝體。亦如 於上文中所提，一種替代作業流程會涉及將晶粒附接至一 15 201234507 個未蝕刻銅箔，並且會，舉例來說，有可能導致例如示於 第2A圖中的一個微電子封裝體。 方法300的一個步驟320係要在包封晶粒周圍形成多個 增建層。對於涉及經堆疊封裝體的數個實施例而言，步驟 330可係以使包封晶粒的第二表面在封裝體的一個表面處 暴露出來的方式執行。（這麼做會有助於維持最低可能封裝 體高度（z尚度），因為晶粒厚度會佔據部份的頂部封裝體 BGA互連空間。）另一方面，若並不考慮封裝體堆疊，則 步驟330可係以使晶粒被完全嵌入的方式來執行，亦即，使 晶粒的兩側都被增建層材料覆蓋。 步驟330的一個可能作業流程可係如下進行：（丨）將一 個介電薄膜積層，並於其中在晶粒區部外的區域形成數個 通孔；（2 )在晶粒區部中形成數個通孔，在晶粒上暴露出 銅塾，（3 )利用半加成處理程序（semi-additive process, SAP ) 來板氣（plate )通孔和基體的第一金屬層；（4)利用標準 基體SAP增建程序來形成接下來的數個層；當完成增 建時，將銅箔（在步驟320中有介紹）蝕刻掉。（應注意， SAP只是多種可能板製處理程序中的一種，依應用而定， 亦可使用其他處理程序，例如完全加成（fully-additive)、 減成（subtractive )或波紋型（damascene_type )處理程序。） 在一個實施例中，方法300進一步包含將保護帽體的表 面粗I化。如上文所提，這可係為了增進在帽體與增建層 之間的附著性所做。舉例來說，係可藉由電漿或化學蝕刻 或是其他（可導入為0.2〜1.〇 之量級的粗链度的）諸如
S 16 201234507 此類者來完成粗經化。 雖然業已參考數個具體實施例而說明本發明，但熟於 此技者會可瞭解，係可在不悖離本發明之精神或範疇的情 況下做出許多變化。因此，本發明之數個實施例的揭露内 容係意欲作為例示本發明之範疇所用，而非意欲要做限制 用途。係意欲要使本發明之範疇僅應受限於後附申請專利 範圍所要求的程度。例如，對於熟於此技者而言，會可_ 易地明顯看出，於本文中所論述的包封晶粒和有關結構與 方法係可以各式各樣的實施例來實施，並且前文中對這此 實施例當中某者之論述並不必然係代表對於所有可能實施 例的完整描述。 此外’業已針對數個具體實施例而說明一些優點、其 他益處和解決問題之道。然而，這些優點、益處、解決問 題之道和任何元«是可致使任何優點、題或解決問題 之道出現或更凸顯的元素並不是要被解讀成對於後附任何 或所有請求項而言為關鍵性的、必要的或基本的特徵或元 素。 此外，在了列情況下’於本文中所揭露的實施例和限 制並非係要在奉獻廣則下貢獻於大眾：當這些實施例和/或 限制Ο)沒有在申請專利範圍中明白請求時；以及（2) 在均等論下與”專利範圍中的明白元件和/或限制均等 或可能均等時。 【圖式簡單説明】 第1圖是依據本發明之一實施例的一個包封晶粒的剖
17 S 201234507 面圖； 第2A和2B圖是依據本發明之數個實施例的含有一個 包封晶粒的微電子封裝體之剖面圖； 第3圖是一個流程圖，其例示出依據本發明之一實施例 的一種用於製造微電子封裝體的方法； 第4和5圖分別為用於依據本發明之數個實施例而製造 包封晶粒的一個晶圓的平面和剖面圖。 【主要元件符號說明】 100、401...晶粒 251、271…傳導軌跡 110、510..·基體 252...通孔/通孔結構 111 〜113、131···表面 255...層 120、520...導電層 260...互連結構 125、525...電絕緣層 272...通孔 130、530...保護帽體 277...表面光製堆疊 140…互連結構 300...方法 200…微電子封裝體 310〜330...步驟 201...封裝體區域 400...晶圓 202...封裝體部份 575...雷射劃線 215.,.晶粒背側薄膜 577...鋸線 250...封裝體基體 18

Claims (1)

  1. 201234507 七、申請專利範圍： 1 · 一種包封晶粒，其包含： 一個基體，其具有一第一表面、一相對第二表面、 和數個中介側表面； 位於§亥基體之s玄苐·一表面處的數個主動裝置，令等 主動裝置與多個導電層相鄰，該等多個導電層由多個電 絕緣層彼此分開；以及 在該基體之該第一表面之上的一個保護帽體，該保 護帽體含有在其表面處暴露出來的一個互連結構。 2·如申請專利範圍第1項之包封晶粒，其中： 該保護帽體在該等中介側表面的至少一部分之上 延伸。 3. 如申請專利範圍第1項之包封晶粒，其中： 該保護帽體包含聚合物模化合物。 4. 如申請專利範圍第3項之包封晶粒，其中： 該聚合物模化合物含有包含二氧化妙的數個填充 粒子。 5. 如申請專利範圍第4項之包封晶粒，其中： 該聚合物模化合物具有在5和12之間的熱膨脹係 數。 ’、 6. 如申請專利範圍第3項之包封晶粒，其中： 該聚合物模化合物含有小於10Gpa的楊氏模量。 入如申請專利範圍第1項之包封晶粒，其中： 該互連結構是於該保護帽體之該表面處暴露出來 S 19 201234507 的多個互連結構中之一者；並且 個互 該等多個互連結構中之各者實質上與該等多 連結構t之其他各者共平面。 8. 如申請專利範圍第1項之包封晶粒，其中： 糙度 該保護㈣之該表面具有姐1ίσ1〇微米 之間的粗 9· 一種微電子封裝體，其包含： 一個封裝體基體；以及 個包封晶粒，該包封晶 嵌入在該封裝體基體内的一 粒包含： 面 一個基體，其具有一第一表面、 、和數個中介側表面； 一相對第二表 位於該基社糾—表面處的數個主動裳置， 該等主歸置係由多個導電層連接，該等多個導電 層由多個電絕緣層彼此分開；以及 在該基體之該第-表面之上並在該等中介側表 :之至少一部分之上的一個保護帽體，該保護帽體 含有在其表面處暴露出來的一個互連結構。 10.如申請專利範圍第9項之微電子封裝體，其中： 該保護帽體在該#十介側表面的至少—部 延伸。 刀 上 U.如申請專利範圍第9項之微電子封裝體，其中： 該保護帽體包含聚合物模化合物。 12.如申請專利範圍第U項之微電子封裝體，其中·· S 20 201234507 13. 14. 15. 16. 17. 該聚合物模化合物含有包含二氧化矽的數個填充 粒子。 、 如申請專利範圍第12項之微電子封裝體，其中： 該聚合物模化合物具有在5和丨2之間的熱膨脹係 數。 ’、 如申請專利範圍第11項之微電子封裝體，其中： 該聚合物模化合物含有小於10 GPA的揚氏模量。 如申請專利範圍第9項之微電子封裝體，其中： §亥互連結構是於該保護帽體之該表面處暴露出來 的多個互連結構中之一者；並且 該等多個互連結構中之各者實質上與該等多個互 連結構中之其他各者共平面。 如申請專利範圍第9項之微電子封裝體，其中： 該保護帽體之該表面該保護帽體之該表面具有在 〇·1和1.0微米之間的粗糙度。 一種用於製造微電子封裝體之方法，該方法包含下列步 驟： 置備一個包封晶粒，該包封晶粒包含： 個基體，其具有一第一表面、一相對第二表 面、和數個中介側表面； 位於該基體之該第一表面處的數個主動裴置， 該等主動裝置係由多個導電層連接，該等多個導電 層由多個電絕緣層彼此分開；及 在3亥基體之該第一表面之上並在該等中介側表 S 21 201234507 面之至少一部分之上的一個保護帽體，該保護帽體 含有在其表面處暴露出來的一個互連結構； 將該包封晶粒附接至一個載體；以及 在該包封晶粒周圍形成多個增建層。 18. 如申請專利範圍第17項之方法，其進一步包含下列步 驟： 使該包封晶粒的該第二表面呈暴露出來的狀態。 19. 如申請專利範圍第17項之方法，其進一步包含下列步 驟： 將該保護帽體的該表面粗糙化。 20. 如申請專利範圍第17項之方法，其中： 該包封晶粒係與多個其他晶粒一起形成在一個晶 圓上； 該包封晶粒在被附接至該載體之前的一個單離處 理程序中被與該晶圓上的該等其他晶粒分開；並且 該保護帽體係在執行該單離處理程序之前形成於 該基體的該第一表面之上。 S 22
TW100139102A 2010-11-05 2011-10-27 Encapsulated die, microelectronic package containing same, and method of manufacturing said microelectronic package TW201234507A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/940,446 US20120112336A1 (en) 2010-11-05 2010-11-05 Encapsulated die, microelectronic package containing same, and method of manufacturing said microelectronic package

Publications (1)

Publication Number Publication Date
TW201234507A true TW201234507A (en) 2012-08-16

Family

ID=46018824

Family Applications (2)

Application Number Title Priority Date Filing Date
TW100139102A TW201234507A (en) 2010-11-05 2011-10-27 Encapsulated die, microelectronic package containing same, and method of manufacturing said microelectronic package
TW105126431A TWI605528B (zh) 2010-11-05 2011-10-27 包封晶粒、含有包封晶粒之微電子封裝體以及用於製造該微電子封裝體之方法（二）

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW105126431A TWI605528B (zh) 2010-11-05 2011-10-27 包封晶粒、含有包封晶粒之微電子封裝體以及用於製造該微電子封裝體之方法（二）

Country Status (6)

Country Link
US (1) US20120112336A1 (zh)
EP (2) EP3144966A3 (zh)
KR (1) KR20130094336A (zh)
CN (2) CN106340497B (zh)
TW (2) TW201234507A (zh)
WO (1) WO2012061091A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI578860B (zh) * 2014-09-25 2017-04-11 英特爾公司 電子封裝、電子總成及形成電子封裝的方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8742561B2 (en) 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US8901724B2 (en) 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
US8319318B2 (en) 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8618652B2 (en) 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US8304913B2 (en) 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
US8937382B2 (en) 2011-06-27 2015-01-20 Intel Corporation Secondary device integration into coreless microelectronic device packages
US8848380B2 (en) 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
KR101632249B1 (ko) 2011-10-31 2016-07-01 인텔 코포레이션 멀티 다이 패키지 구조들
US9257368B2 (en) 2012-05-14 2016-02-09 Intel Corporation Microelectric package utilizing multiple bumpless build-up structures and through-silicon vias
DE112012006469B4 (de) 2012-06-08 2022-05-05 Intel Corporation Mikroelektronisches Gehäuse mit nicht komplanaren gekapselten mikroelektronischen Bauelementen und einer Aufbauschicht ohne Kontaktierhügel
US9685414B2 (en) 2013-06-26 2017-06-20 Intel Corporation Package assembly for embedded die and associated techniques and configurations
US10242927B2 (en) * 2015-12-31 2019-03-26 Mediatek Inc. Semiconductor package, semiconductor device using the same and manufacturing method thereof
US10804115B2 (en) 2017-08-03 2020-10-13 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10541153B2 (en) 2017-08-03 2020-01-21 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10541209B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
EP3483929B1 (en) 2017-11-08 2022-04-20 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with electrically conductive and insulating layers and a component embedded therein and manufacturing method thereof
US10665522B2 (en) * 2017-12-22 2020-05-26 Intel IP Corporation Package including an integrated routing layer and a molded routing layer
CN109640521B (zh) 2018-11-20 2020-06-30 奥特斯科技(重庆)有限公司 制造具有嵌入式集群的部件承载件的方法以及部件承载件

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3351706B2 (ja) * 1997-05-14 2002-12-03 株式会社東芝 半導体装置およびその製造方法
CN1146976C (zh) * 1997-10-30 2004-04-21 株式会社日产制作所 半导体装置及其制造方法
AU4726397A (en) * 1997-10-30 1999-05-24 Hitachi Limited Semiconductor device and method for manufacturing the same
US6190940B1 (en) * 1999-01-21 2001-02-20 Lucent Technologies Inc. Flip chip assembly of semiconductor IC chips
JP3346320B2 (ja) * 1999-02-03 2002-11-18 カシオ計算機株式会社 半導体装置及びその製造方法
JP4809957B2 (ja) * 1999-02-24 2011-11-09 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
US6350664B1 (en) * 1999-09-02 2002-02-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
US20020070443A1 (en) * 2000-12-08 2002-06-13 Xiao-Chun Mu Microelectronic package having an integrated heat sink and build-up layers
US6555906B2 (en) * 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US7358618B2 (en) * 2002-07-15 2008-04-15 Rohm Co., Ltd. Semiconductor device and manufacturing method thereof
US7064010B2 (en) * 2003-10-20 2006-06-20 Micron Technology, Inc. Methods of coating and singulating wafers
US7642649B2 (en) * 2003-12-01 2010-01-05 Texas Instruments Incorporated Support structure for low-k dielectrics
US7129114B2 (en) * 2004-03-10 2006-10-31 Micron Technology, Inc. Methods relating to singulating semiconductor wafers and wafer scale assemblies
US7417305B2 (en) * 2004-08-26 2008-08-26 Micron Technology, Inc. Electronic devices at the wafer level having front side and edge protection material and systems including the devices
TWI341577B (en) * 2007-03-27 2011-05-01 Unimicron Technology Corp Semiconductor chip embedding structure
US20080308932A1 (en) * 2007-06-12 2008-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package structures
US9941245B2 (en) * 2007-09-25 2018-04-10 Intel Corporation Integrated circuit packages including high density bump-less build up layers and a lesser density core or coreless substrate
US8193610B2 (en) * 2010-08-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming B-stage conductive polymer over contact pads of semiconductor die in Fo-WLCSP
US9627281B2 (en) * 2010-08-20 2017-04-18 Advanced Micro Device, Inc. Semiconductor chip with thermal interface tape

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI578860B (zh) * 2014-09-25 2017-04-11 英特爾公司 電子封裝、電子總成及形成電子封裝的方法

Also Published As

Publication number Publication date
WO2012061091A2 (en) 2012-05-10
EP3144966A2 (en) 2017-03-22
KR20130094336A (ko) 2013-08-23
CN103201833A (zh) 2013-07-10
TW201724297A (zh) 2017-07-01
CN106340497A (zh) 2017-01-18
WO2012061091A3 (en) 2012-08-23
US20120112336A1 (en) 2012-05-10
TWI605528B (zh) 2017-11-11
EP2636063A2 (en) 2013-09-11
EP3144966A3 (en) 2017-05-24
CN106340497B (zh) 2020-08-04
EP2636063A4 (en) 2015-11-11

Similar Documents

Publication Publication Date Title
TW201234507A (en) Encapsulated die, microelectronic package containing same, and method of manufacturing said microelectronic package
US10504881B2 (en) Stacked semiconductor die assemblies with support members and associated systems and methods
TWI706519B (zh) 具有可路由囊封的傳導基板的半導體封裝及方法
CN103635996B (zh) 无焊内建层封装的翘曲减小
KR102649471B1 (ko) 반도체 패키지 및 그의 제조 방법
KR101749284B1 (ko) 패키지 적층의 집적 회로 패키징 시스템 및 그 제조 방법
KR101545389B1 (ko) 3차원 집적 회로 적층을 위한 캐리어 휨 제어
JP4742079B2 (ja) ウェハレベルのシステムインパッケージ及びその製造方法
US8258007B2 (en) Package process
JP6564565B2 (ja) 半導体パッケージ及びその製造方法
US20080174008A1 (en) Structure of Memory Card and the Method of the Same
CN111052371A (zh) 具有横向偏移堆叠的半导体裸片的半导体装置
JP2017022398A (ja) 窓介在型ダイパッケージング
TW201709455A (zh) 具有空腔的微電子組件及製造方法
JP2012160707A (ja) 積層半導体チップ、半導体装置およびこれらの製造方法
JP2002353402A (ja) 半導体装置およびその製造方法
WO2012145480A1 (en) Reinforced fan-out wafer-level package
US11031356B2 (en) Semiconductor package structure for improving die warpage and manufacturing method thereof
US8592241B2 (en) Method for packaging an electronic device assembly having a capped device interconnect
CN102810520A (zh) 热改善的集成电路封装件
TW202006907A (zh) 半導體裝置
TWI590331B (zh) 藉由多孔與非多孔層所強化的電子結構及製造方法
JP2011109104A (ja) 電子部品を封入する方法
JP2015018897A (ja) 半導体装置の製造方法
JP2005005632A (ja) チップ状電子部品及びその製造方法、並びにその実装構造