TW201230581A - ESD protection circuit for multi-powered integrated circuit - Google Patents

Description

201230581 六、發明說明： 【發明所屬之技術領域】 本發明相關於一種靜電放電保護電路，尤指一種用於多電源積體 電路之靜電放電保護電路。 【先前技術】 在積體電路(integrated circuit，1C)中，靜電放電(electrostatic discharge，ESD)是造成可靠度失效（reliability failures)的主要來源 之一。當堆積在一第一物體（例如一人體或一儀器）上之靜電荷被 傳導至一第二物體（例如一電路板）上時，即會產生靜電放電。前 述電荷傳導產生之大電流可能會造成過高的電壓應力或熱應力 (thermal stress)，進而損壞積體電路。 近來因超大型積體電路(very large scale integrated circuit, VLSI circuit)技術的進步，汇愈益小型化’能夠承受靜電放電造成傷害的 能力愈來愈低。所以在1(：的輸入端、輸出端，或是雙向輸出/入端 處’會設有許多不同的靜電放電保護結構。許多靜電放電保護結構 使用被動元件’例如像串接電阻與厚氧化物電晶體。另一種靜電放 電保護結構則使用主動電晶體以安全地將靜電放電的暫態電流短路 導引至接地端。一般而言，通常會對靜電放電敏感的裝置（例如1C) 來進行靜電放電測試，以描述、判斷並分級其靜電放電敏感度。這 些測試流程依據三種主要的靜電放電模式：人體模式（humanb〇dy 201230581 model，HBM) ’機器模式(machine model，MM)，以及充電元件模式 (charged device model, CDM)。HBM模式係模擬帶電荷物體直接將 累積電荷傳到受測裝置上時的靜電放電現象。MM或CDM模式則 是模擬來自機器、設備或工具更迅速且通常更嚴重的靜電放電情 況。 第1圖為先前技術中一靜電放電保護電路100之示意圖。靜電放 電保護電路100包括一電壓箝制電路10與二極體D1和D2。電壓 箝制電路10係偏壓於一正電位VDD與一接地電位GND之間， 在正常電源操作下電壓箝制電路1〇呈關閉。當一具正電位之esd 震擊(zap)或脈衝施加到（或以某種方式耦合至）一 IC之一電源節點 PAD時’該f源節點PADJi的電壓會突断高而啟動二極體m與 電壓箝制電路1卜此時ESD暫態電流可被導引至接地端，以避免 對該1C造成可能的靜電放電損害。 然而’傳統的靜電放電保護結構主要是針對具單—vdd電源之 數位訊號裝置來設計。對於核合峨的IC (例如啊有數位與類 ，訊號）而言’需要多個獨立的VDD電源匯流排以隔絕各電路功 能。為了能在多VDD電源供叙IC上提㈣_靜電放電保護， 使其能在MM_及CDM_t較更純找的腳暫態電 流，需要提供針對不同的正向ESD震擊皆能提供完善放電機制的靜 電放電保護電路。 4 201230581 【發明内容】 本發明提供—驗多魏賴電路之靜魏料魏路 含一第一電壓箝制電路，偏壓於-第—正電位與第_； 广 電位触I ^ _電路，偏壓於一第二正 =與第:接地電位間，用來提供—第二放電路經；—第一路捏控 ^ 電源節點與該第—電壓箝制電路之該第一正電位 由該第一放電路縣分路—第一靜電玫電暫態電流，其 放電健躲係於料源節社之—[電壓高於該 正電位時產生；以及一第二路徑押 、 與該第二電壓_電路d - τ Φ 私於該電源節點 徑來分路間’用來經由該第二放電路 係於料放電暫態電流，射該第二靜電放電暫態電流 μ電源郎點上之-第二電壓高於該第二正電料產生。 【實施方式】 電Hnr中—靜電放電保護電路之示㈣。靜電放 路包括—第—電壓箝制電路11，—第二電壓箝制電 壓於眺仏控制單70 P1〜Ρ4。第—電壓箝制電路u係偏 路12 r位奶〇1與一接地電位GND1間，而第二電壓箝制電 電源操==電！·2與一接地電位GND2間。在正常 關 壓箝制電路11與第二電壓箝制電路12皆呈 壓源在第2圖所7F之實施射，VDD1與VDD2的值可由多電 …IC來決定。例如，VDD1可為2.5V，而VDD2可為3 3V。 201230581 =單元P1〜P4皆為雙魏置。路徑控制單元η之正端 11L™ =電源節點PAD’而負_合至第—電壓箝制電路 ^vDm匯流排。路徑控制單元p2之正端耗合至電源節點 PAD’而負_合至第二電壓箝制電路12之侧匯流排。靜 =單元！>3之負_合至電源節點跡而正_合至^ 掛制電路^圓匯流排。路徑控制單心之負她合至電 源節點勵’而正_合至第二電壓箝制電路12之〇腦匯流 排。路徑控制單元P1〜P4可為任何在其正負狀跨壓超過其臨限 ，壓時能提供—低阻抗路徑之雙端裝置。舉例來說，此類路徑控制 單元包括但不侷限於二極體、金屬氧化半導體 (metal-oxide_semiconductor，MOS)電晶體、場氧化半導體元件、雙極 ^©taaaft (bipolar junction transistor, BJT) , *^^^^n(siiicon controlled rectifier) 〇 當電源節點PAD接收到一正向ESD震擊Vesd，本發明之靜電 放電保護電路200即可保護1C免於可能的損壞。當£|5]：)震擊Vesd 介於VDD1 (例如2.5V)與VDD2(例如3.3V)間時，路徑控制單元 P1為正向偏壓，ESD震擊VEsd會開啟第一電壓箝制電路11。路徑 控制單元P2與電壓箝制電路12則保持關閉。由ESD震擊Vesd 引起之ESD暫態電流即可沿著一路徑S1被導引至GND1匯流排， 如此即可避免損壞1C。當ESD震擊VESD大於VDD2時，路徑控制 單元P1與P2為正向偏壓，ESD震擊VESD會開啟電壓箝制電路U 與12。第二電壓箝制電路12被開啟後，即可提供另一路徑S2以將 6 201230581 由咖震擊V咖引起之ESD暫態電流放電至GND2匯流排。因 此，本發在雙電源1C中提供雙放電路徑之完善靜電放電保護。 第3圖係為本發明實施例中電壓籍制電路η或^之示意圖。此 實施例中之電壓箝制電路包含—fgc，—電阻r，—ρ通道電晶 體Q1，- η通道電晶體Q2，以及—n通道分路電晶師。在正 供電操作期間，電容C^j^極經由電阻R被充電至仰叫或 VDD2。電晶體Q1^Q2f_上的高電壓會開啟n通道電晶體⑶ 及關閉Ρ通道電晶體Q1 ’使得η通道分路電晶體φ之間極電壓被 拉低。因此’η通道分路電晶體Q3於正常供電操作期間會保持關閉。 當在電源節點PAD上施加-ESD絲％，或是—咖震擊 vESD因某種原因被麵合至電源節點pAD時’此迅速產生的電壓變化 會經由正向偏壓路徑控制單元ρι而被傳遞到VDD1匯流排，或是 經由正向偏壓雜控解元p2碰傳_ WD2岐排，進而快 速地拉咼p通道電晶體之源極電壓。因為電容c在經由電阻r 充電會相:料間f數延遲（R_c time e_ant dday )， P通道電晶體Q1之閘極電壓的上升速度較慢。隨著其閘極對源極電 壓之絕對值升高，p通道電晶體Q1會被導通，因而將n通道分路電 晶體Q3之閘極連接至vd^^/ydj^匯流排而對n通道分路電晶體 Q3之閘極充電。η通道分路電晶體Q3隨即會被其閘極上的高電壓 開啟，因而將ESD暫態電流由VDD1/VDD2匯流排導引至 GND1/GND2 匯流排。 201230581 第3圖中所示僅為本發明之實施例，並不限定本發明之範疇。 壓箝制電路11#12可採贿何本行人士所熟知之各種結構了在= 3圖—中，接地電位GND1與GND2齡取二匯流排絲，但 壓箝制電路11與12被整合至電路雜中、印刷電路板上，或是在 晶片中時，接地電位GND1與GND2亦可連接至一共同接地電 =立 端。此外，二組f壓箝制電路翻於—雙電壓源IC中以提 =保=措施。細，在-更多電壓源IC中則可使収多電壓籍 路以提供靜電放電保護措施。 本發明提供-靜電放電保護電路，其為一 Ic ==電放電暫態電流之放電路徑。因此，使用本發明之靜二 保護電路的IC概較靜電放電，_是在讀隨測試中。 所做Γ上所賴林酬讀錄_，凡财發明㈣專利範圍 之均等變化與修飾，皆應屬本發明之涵蓋範圍。 圖式簡單說明】 第1 圖為先前技術卜靜魏電保護電路 ^2圖為本發明卜靜電玫電保護電路之干立圖 第3圖為本發明卜電壓箝制電路之示意圖 201230581 【主要元件符號說明】 10, 11，12 電壓箝制電路 100 、 200 靜電放電保護電路 Q 卜 Q2、Q3 電晶體 P1 〜P4 路徑控制單元 Dl ' D2 二極體 PAD 電源節點 C 電容 R 電阻

Claims (1)

1. 201230581 七、申請專利範圍：

   2. 用於多電源積體電路之靜電放電(electrostatic discharge, ESD) 保護電路，其包含： 第一電壓箝制電路，偏壓於一第一正電位與一第一接地電位 間’用來提供一第一放電路徑； 第二電_制電路，偏壓於-第二正電位與—第二接地電位 間’用來提供一第二放電路徑； 第一路徑控制單元，合於-電源節點與該第—電 3第:正電位間，用來經由該第一放電路經來分路(s_ 一第-電放電暫態電流，其中該第—靜電 係於該電源節點上之-第-電壓高於該第—正：級 以及 生· ·、，T7 电位時產 第二路徑控制單元，耦合於該電源節點與該第 之该第二正電位間，用來經由該第二放電路路 耆電放電暫態電流，其中該第二靜電放 ^一第 該電源節點上之一第二電壓高於該第二正電==係於 如明求項1所述之靜電放電保護電路，其令. ，該第一 以及 ，該第二 當該制單元之，超過-第-臨界值時 =壓箝㈣路以提供該第—放電路裡. 田w -路彳!控解元之-跨_過—第二臨 電壓籍制電路係呈開啟以提供該第二放電路^時 201230581 • 3.如請求項1所述之靜電放電保護電路’其中該第一與該第二路 徑控制單元包含二極體、金屬氧化半導體 (metal-oxide-semiconductor, MOS)電晶體、場效氧化半導體元件 (field oxide device)、雙極接面電晶體(bipolar junction transistors, BJT)，或石夕控整流器(silicon controlled rectifier, SCR)。 4. 5. 6. 如請求項1所述之靜電放電保護電路，其另包含： 一第三路徑控制單元耦合於該電源節點與該第一電壓箝制電 路之該第一接地電位間；以及 -第四路彳赠制單元耗合於該電源節點與該第二電壓籍制電 路之該第二接地電位間。 如4項4所奴靜電放電保護電路， 徑控制單元包含二極體、金屬 币峪 器 ㈣开杜屬氧+導體電晶體，場效氧化半 導體兀件，雙極接面電晶體 如請求項1所述之靜魏麵護電路，其中· 該第一電壓箝制電路另用來 、 位時，提供該第—放電路4二正電位高於該第一正電 流。 放電路似分路該第二靜電放電暫態電 八、圖式：