TW201218199A - Spin Torque Transfer memory cell structures and methods - Google Patents

Spin Torque Transfer memory cell structures and methods Download PDF

Info

Publication number
TW201218199A
TW201218199A TW100133519A TW100133519A TW201218199A TW 201218199 A TW201218199 A TW 201218199A TW 100133519 A TW100133519 A TW 100133519A TW 100133519 A TW100133519 A TW 100133519A TW 201218199 A TW201218199 A TW 201218199A
Authority
TW
Taiwan
Prior art keywords
electrode
multiferroic
ferromagnetic
memory cell
gate electrode
Prior art date
Application number
TW100133519A
Other languages
English (en)
Other versions
TWI492226B (zh
Inventor
Stephen J Kramer
Gurtej S Sandhu
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201218199A publication Critical patent/TW201218199A/zh
Application granted granted Critical
Publication of TWI492226B publication Critical patent/TWI492226B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

201218199 六、發明說明： 【發明所屬之技術領域】 本發明一般而言係關於半導體記憶體裝置、方法及系 統，且更特定而言係關於自旋轉矩轉移（STT)記憶體單元 結構及方法。 【先前技術】 通常提供記憶體裝置作為電腦或其他電子裝置中之内部 半導體積體電路。存在諸多不同類型之記憶體，包含隨機 存取記憶體（RAM)、唯讀記憶體（ROM)、動態隨機存取記 憶體（DRAM)、同步動態隨機存取記憶體（SDRAM)、快閃 記憶體、電阻可變記憶體（諸如相變隨機存取記憶體 (PCRAM)及電阻式隨機存取記憶體（RRAM))及磁性隨機存 取記憶體（MRAM)(諸如自旋轉矩轉移隨機存取記憶體（STT RAM))，以及其他記憶體。 MRAM裝置可採用可由於磁矩之不同相對定向（例如， 平行及反平行）而被視為一多狀態電阻器之一磁性穿隧接 面（MTJ)，該磁性穿隧接面可改變穿過該裝置之一電流之 量值。在一寫入過程中，可使用由穿過導電線（例如，字 線及位元線）之電流所致之磁場來切換該MTJ之一「自由」 材料之一磁矩方向，此可將該裝置置於一高或低電阻狀態 下。然後可使用一讀取過程來判定單元之狀態。 隨著MRAM單元之大小減少，毗鄰單元之間的距離亦減 少，此可導致由用於切換磁矩方向之電流承載線所致之單 元干擾增加。作為一實例，與一 MRAM裝置相關聯之寫入 158789.doc 201218199 電流可係約10 mA，隨著MRAM單元及電流承載線之大小 減少’此可係困難的。舉例而言’較小寬度線可需要較大 電流以產生必要切換場，此增加電力消耗。 STT裝置制先前而單元之操作特財之某些操作特 徵；然而，可藉由自旋轉極化電流自身之通過產生自由材 料磁矩之切換(例如’寫入過程）。舉例而言優先地極化
穿過使其磁矩沿一既定方向定向之一第一磁性材料（例 如’-「釘紮」材料)之非極化傳導電子，此係藉由使該 等=極化料電子藉㈣該材㈣紮巾之減㈣電子之 -量子機械交換相互作用而穿過彼材料所達成。自經磁化 材料之表面反射之料電子以及穿過其之彼等傳導電子可 出現此-極化。此—極化過程之效率可相依於該材料之结 晶質結構。當經極化之傳導電子之此—串流順序地穿過^ 極化方向在空間中不固定之-第二磁性材料(例如，「自、 由:材料)時’該等經極化之傳導電子對磁性材料中之束 縛電子施加一矩，其若充足則可使該等束缚電子之極化反 向且藉此使該磁性材料之磁矩反向。 使用該單元内部之-電流來致使磁矩反向提供與產生一 外4磁场（例如，自田比鄰電流承載線）所需要之彼等電流相 比較小的電流（例如，約200微安）以產生力矩切換。然而， 用二^生STT RAM單元中之磁矩切換之電流中之進—步減 J可提供皿處，諸如進一步減小與此等單元相關聯之材料 中之敗•里消耗及熱分佈（此可改良單元完整性及可靠性 以及其他益處。 158789.doc 201218199 【發明内容】 在本文中闡述STT記憶體單元結構及方法。一或多個 STT記憶體單元結構包括一 STT堆疊，該STT堆疊包含：— 釘紮鐵磁性材料，其接觸一反鐵磁性材料；一穿隧障壁材 料，其定位於一鐵磁性儲存材料與該釘紮鐵磁性材料之 間；一多鐵性材料，其接觸該鐵磁性儲存材料；及一第— 電極及一第二電極’其中該反鐵磁性材料、該釘紮鐵磁性 材料及該鐵磁性儲存材料係位於該第一電極與該第二電極 之間。該STT記憶體單元結構可包含一第三電極及一=四 電極’其中該多鐵性材料之至少-第—部分係位於該第三 電極及該第四電極之間。 3本發明之實施例提供各種益處，諸如經由—所施加電場 提供在STT記憶體單元内之磁性切換（例如，由於在一多鐵 性材料接觸與該單元相關聯之—鐵磁性儲存材料之間二交 換耦合）。與先前STT記憶體單元相比，實施例可具備一= :的程式化電流。實施例亦可提供諸如在切換時之資料可 :性及/或穩定性增加(例如’藉由防止熱誘發磁性切換)、 多位7L STT記憶體單元容量及與先前s ττ記憶體單元相比 之一經減小實體佔用面積以及其他益處等益處。 【實施方式] +又甲之圖遵循 、) i 丹I π 脚數罕或前樂 數字對應於m編號’且其餘數字朗圖式中之一元 ::件。不同圖之間的類似元件或組件可藉由使用類似 識別。舉例而言’在圖1中104可指代元件「〇4」， 158789.doc 201218199 在圖2中—類似元件可指代為綱。如將瞭解，可添加、交 換及/或省略本文中各種實施例中所展示之元件以便提供 本發明之若干個額外實施例。料，如將瞭解，圖中所提 供之該等元件之比例及相對標度意欲圖解說明本發明之實 施例且不應被視為一限定意義。
圖1A至圖1C圖解說明根據本發明之—或多項實施例之 一STT記憶體單元結構。圖1A至圖lc中所圖解說明之記憶 體單元結構係一 STT堆疊結構100, STT堆疊結構1〇〇包含 定位於一第一電極104(例如，一頂部電極）與一第二電極 114(例如，一底部電極）之間的一磁性穿隧接面元 件。該MTJ元件包含定位於一鐵磁性儲存材料1〇6(例如， 自由」鐵磁性材料）與接觸一反鐵磁性材料丨丨2之一釘 紮鐵磁性材料110之間的一穿隧障壁材料1〇8。 釘紮鐵磁性材料110中所圖解說明之箭頭指示材料11()内 之磁化方向。結構100-；!之鐵磁性儲存材料1〇6中之箭頭 105指示材料1 〇6内之磁化之交替方向（例如，平行或反平 行於材料110之磁化方向）。如熟習此項技術者將瞭解，可 將一自旋轉極化電流施加至MTJ元件（例如，以垂直於電極 104與114之間的平面組態之一電流）’當超過臨界切換電 流密度（Jc)時該自旋轉極化電流可切換鐵磁性儲存材料1〇6 之磁化方向。不同磁化方向1〇5可對應於一 STT RAM單元 之特定資料狀態。 本發明之一或多項實施例可經由電場之施加來更改及/ 或控制一 S TT記憶體單元中之一「自由」磁性材料之磁性 158789.doc 201218199 極化（例如，鐵磁性儲存材料1 〇6之磁化方向丨〇5)，此可減 小用於達成磁性極化切換之程式化電流，以及其他益處。 一或多項實施例包含接觸一 MTJ之一鐵磁性儲存材料之一 多鐵性材料（例如，一鐵電性反鐵磁性多鐵性材料及/或一 鐵電性鐵磁性材料）。將一電場施加至多鐵性材料可用於 操縱多鐵性材料内之反鐵磁性排序及/或鐵磁性排序（例 如，藉由改變耦合至鐵磁性材料之鐵電性排序及/或多鐵 性材料内之反鐵磁性排序）。多鐵性材料（例如，及 116-2)與鐵磁性儲存材料（例如，1〇6)之間的交換耦合影響 鐵磁性儲存材料（例如，1〇6)之磁化方向（例如，1〇5)。因 此，可使用一多鐵性材料（例如，丨丨6_〖及〖i 6_2)内之鐵性 次序參數之固有耦合（例如，鐵電性次序參數與鐵磁性及 反鐵磁性次序參數中之一者或兩者耦合）來操縱（例如，切 換）耦合至其之一鐵磁性材料（例如，1〇6)之磁性極化（例 如，1 0 5 )。 在某些例項中，多鐵性材料與鐵磁性儲存材料之間的交 換耦合（例如，反鐵磁性及/或鐵磁性交換耦合）可足以切換 儲存材料之磁化方向（例如，自平行至反平行或反之亦 然）。在其中多鐵性材料與儲存材料之間的交換轉合不足 以誘發該儲存材料之磁化方向之—完全切換之例項中，可 誘發可減小誘發STT記憶體單元中之完全切換所需之電流 之一「磁矩」。此外，所誘發之磁矩可提供在切換時之資 料可靠性及/或穩定性增加(例如，藉由防止熱誘發磁性切 換）。 ί 58789.doc 201218199 在圖1A至圖1C中所圖解說明之實例中，記憶體單元結 構1〇〇包含接觸鐵磁性儲存材料1〇6之一多鐵性材料 及接觸鐵磁性儲存材料丨06之一多鐵性材料丨丨6_2。在各種 實施例中，多鐵性材料可定位於經組態以將一電場提供至 該多鐵性材料（例如，經由該等電極之間的一所施加電壓 差）之電極之間。舉例而言，在圖1A至圖1C中，結構1〇〇包 含經组態以將一電場提供至多鐵性材料116_丨及丨16_2之電 0 極U8_1及118-2。電極118_1及118-2係對應於STT記憶體單 兀之一垂直存取裝置125之側閘極電極。如圖1A至圖1(：中 所展示，存取裝置125可係一垂直場效應電晶體（VFET); 然而，實施例並不限於一特定類型之存取裝置。垂直存取 裝置125係自一基板ιοί形成或形成於一基板1〇1上，基板 ιοί可係一矽基板、一絕緣體上矽（SC)I)基板或一藍寶石上 矽（SOS)基板，以及其他。 閘極電極118-1與118-2之間的一所施加電壓差形成影響 〇 多鐵性材料U6_1及U6_2之反鐵磁性及/或鐵磁性排序之一 電場’此可更改鐵磁性儲存材料1 〇6之磁化方向i 〇5。在此 貫例中，閘極電極11 8-1與11 8-2分別直接耦合至多鐵性材 - 料U6_1及116-2。然而，一絕緣材料可位於閘極電極118-1 - 與118-2之間。舉例而言，在各種實施例中，閘極氧化物 材料122-1及122-2可位於閘極電極118_丨及118_2與各別多 鐵性材料116-1&U6_2之間。在一或多項實施例中，閘極 電極118-1/118-2可形成一「環繞閘極」結構。舉例而言， 閘極電極118-1/118-2可捲繞存取裝置125。在某些此等實 I58789.doc 201218199 施例中，電極118_1/118_2可係可環繞存取裝置125及/或多 鐵性材料（例如，116-1及116-2)之一單個閘極電極。 圖1B之實施例圖解說明經由閘極電極118_丨與n8_2之間 的所施加電壓差提供至多鐵性材料11 6-1及116-2之一電 場12〇_ 1。箭頭11 1及117-2分別指示由於所施加電場丨20_ 1而在多鐵性材料丨丨^丨及丨“。内誘發之磁化方向。在圖 1A至圖1C中所圖解說明之實施例十，電極118-1及118_2耦 合至（例如’接觸）各別多鐵性材料U6_i& 116_2 ;然而， 實施例並不限於此。箭頭105-1指示鐵磁性儲存材料106之 磁化方向（例如，在此實例中反平行於釘紮鐵磁性材料11〇 之磁化方向）。箭頭、117_2及1〇5_1係實例且並不表 示各別材料内之實際次序參數定向。 圖1 C中所圖解說明之實施例圖解說明經由閘極電極11 1與118-2之間的一所施加電壓差提供至多鐵性材料丨““及 116-2之一電場120-2。使用存取裝置125之閘極電極j η」 及118-2來將電場120_1/120_2提供至多鐵性材料116_1/116_ 2可提供諸如減小一 STT記憶體單元之實體佔用面積（例 如’與使用可在該單元堆疊外部之單獨電極以提供電場 12〇-1/120-2之一STT記憶體單元相比）等益處。 箭頭119-1及119-2分別指示由於所施加電場12〇_2而在多 鐵性材料1 1 6-1及11 6-2内誘發之磁化方向。圖1 ◦中所展示 之前頭1 05-1指示對應於ST丁記憶體結構之鐵磁性儲存材料 1 06之磁化方向（例如，在此實例中平行於釘紮鐵磁性材料 110之磁化方向）。在圖1C中所圖解說明之實例中，電場 158789.doc 201218199 120-2所致之多鐵性材料U6_1/U6_2與鐵磁性儲存材料ι〇6 之間的交換耦合足以切換儲存材料106内之磁化方向（例 如’自圖1B中所展示之反平行方向105」至圖ic中所展示 之平行方向105-1)。箭頭U94、119_2及105-1係實例且並 不表示各別材料内之實際次序參數定向。 如上文提及’在一或多項實施例中，電極（例如，u 8_i 及118_2)之間的電場並不足以完全切換鐵磁性儲存材料丨〇6 0 之磁化°然而’在此等情形下，可在儲存材料106内誘發 一剩餘磁矩，該剩餘磁矩可減少對STT記憶體單元1〇〇中之 切換之障壁。舉例而言，由於在所施加電場120_2下多鐵 性材料116-1/116-2與儲存材料106之間的交換耦合而減小 用以誘發磁化之切換（例如，自反平行至平行）之所需電流 密度。 如圖1A至圖1C中所圖解說明，記憶體單元結構ι〇〇經組 態以使得多鐵性材料116-1之一内部邊緣部分接觸鐵磁性 〇 儲存材料106之一第一邊緣部分且多鐵性材料116-2之一内 部邊緣部分接觸鐵磁性儲存材料1〇6之一第二邊緣部分。 因此，多鐵性材料116-1及116-2與鐵磁性儲存材料1〇6對 - 齊。在此實例申，多鐵性材料116-1及116_2之各別外部邊 - 緣與穿隧障壁材料之一外部邊緣對準。在此實例中， 多鐵性材料116-1及116-2之至少一部分接觸穿隧障壁材料 108。在一或多項實施例中，多鐵性材料116-1及116-2在鐵 磁性儲存材料106周圍可係連續的（例如，如圖1〇中所圖解 說明之剖面102-2中所展示）。 158789.doc -11 - 201218199 如下文、、’σ合圖1E進—步所闡述，STT記憶體單元結構 100可係夕位兀結構（例如，該單元可經組態以儲存多個 資料位元）。在某些此等實施例中，垂直存取裝置125可包 含雙對置閘極電極（例如，-第三閘極電極及-第四閘極 電極，諸如圖巧中所展示之電極118_3及118_4)。在此等實 &例中’ STTs己憶體單元_可包含接觸鐵磁性儲存材料 106且位於第二閘極電極與第四閘極電極之間的至少—第 三多鐵性材料（例如’圖1E中所展示之116_3/116_4)。 圖1D圖解說明根據本纟明之實施例透過圖ι A中所展示 之切割線A之若干個實例性俯視剖面圖。如圖1D中所圖解 說明，鐵磁性儲存材料1〇6及接觸儲存材料1〇6之多鐵性材 料116-1/1 16-2可具有各種形狀。 舉例而言，剖面圖102_1及1〇2_2圖解說明具有一拉長結 構（例如，橢圓形）之鐵磁性儲存材料1〇6。提供具有一拉長 結構之一鐵磁性儲存材料1〇6可提供沿長軸之一優選 「易」磁化軸（例如，由於形狀各向異性）。在此實例中， 材料106、較位以使得該「易」軸平行於提供於閘極電極 118-1/1 18-2之間的一電場（例如，120-1/120/2)。 剖面圖1G2_3包含具有-四邊形（例如，方形）形狀之鐵磁 性儲存材料106。刮面圖102_4包含具有自視圖1〇21及1〇2_ 2中所展示之彼擴圓形結構旋轉9 〇度之一橢圓形結構之鐵 磁性儲存材料1 06。因此，材料1 〇6經定位以使得該「易」 轴橫向於提供於閘極電極118-1/118 — 2之間的一電場（例 如 ’ 120-1/120/2)。 158789.doc •12- 201218199 圖1E圖解說明根據本發明之實施例透過圖ία中所展示 之切割線Α之若干個實例性俯視剖面圖。在俯視圖102-5、 102-6及102-7中之每一者中，STT記憶體單元結構100包含 雙對置閘極電極（例如，閘極電極118-1與118-2彼此對置且 閘極電極118-3與11 8-4彼此對置）。 電極11 8-1及11 8-2經組態以回應於一所施加電壓差而將 一電場提供至多鐵性材料116-1及1 16-2。電極118-3及118- 0 4經組態以回應於一所施加電壓差而將一電場（沿橫向於電 極118-1與118-2之間的電場之一方向）提供至多鐵性材料 116-3及116-4。因此，雙對置閘極結構允許經由所施加電 場沿兩個不同方向操縱鐵磁性材料1〇6之磁化。舉例而 言’可使用電極11 8-1與1 18-2之間的一電場來更改鐵磁性 材料106之磁化方向105-1 ’且可使用電極118_3與118_4之 間的一電場來更改鐵磁性材料106之磁化方向1〇5 2(例如， 沿橫向於方向105-1之一方向）。 〇 作為一實例，磁化方向IM-ι可對應於一第一資料狀態 及一弟一資料狀態’且磁化方向105-2可對應於一第三資 料狀態及一第四資料狀態。因此，磁化方向1〇5_1及1〇5_2 • 之不同定向可對應於儲存於s T T記憶體單元i 〇 〇中之多個資 _ 料位元。 圖2A圖解5兒明根據本發明之—或多項實施例之一 記 憶體單元結構200。圖2A中所圖解說明之記憶體單元結構 200與圖1A至圖1C中所展示之記憶體單元結構1〇〇之類似 之處在於結構200包含定位於—第一電極2〇4與一第二電極 158789.doc 13 201218199 214之間的一MTJ元件。該河丁了元件包含定位於一鐵磁性儲 存材料206與接觸—反鐵磁性材料212之一釘紮鐵磁性材料 2 1 0之間的一穿隧障壁材料208。 結構200包含接觸鐵磁性儲存材料2〇6之一多鐵性材料 216-1。結構2〇〇包含經組態以回應於閘極電極218-1/2i8_2 之間的一所施加電壓而將一電場（例如，22〇)提供至多鐵性 材料216-1之閘極電極218_i&218_2。電場22〇足以誘發多 鐵性材料216-1中之一磁性極化改變（例如，如箭頭2171所 指示）。多鐵性材料216_i與鐵磁性儲存材料2〇6之間的交換 耦α可衫響鐵磁性儲存材料2〇6之磁化方向工。在圖2A 中所圖解說明之實例中，對應於垂直存取裝置奶之—間 極氧化物材料222—丨將多鐵性材料216-1與閘極電極2i8_p々 離且一閘極氧化物材料222_2將鐵磁性儲存材料206與閘極 電極218·2分離。箭頭係實例且並不表示各別 材料内之實際次序參數定向。 圖2Β圖解說明根據本發明之一或多項實施例透過圖μ 中所展示之切割線Β之—實例性俯視剖面圖加]。類似於 上文結合圖職闡述之實施例，STT記憶體單元結構_ 包含雙對置閘極電極（例如，閘極電極2ΐ8__ΐ8_2彼此對 置且閘極電極2丨8_3與2丨8_4彼此對置）。 電極218]及218_2經組態以回應於一所施加電壓差而將 一電場提供至多鐵性材料2^。電極218_3及218_4經组離 以回應於-所施加電壓差而將—電場（例>，沿橫向於電 極與川-2之間的電場之—方向)提供至多鐵性材料 158789.doc 201218199 216-2。因此，雙對置閘極結構允許經由所施加電場沿兩 個不同方向操縱鐵磁性材料206之磁化。舉例而言，可使 用電極218-1與218-2之間的一電場來更改鐵磁性材料206之 磁化方向205-1，且可使用電極218-3與218-4之間的一電場 來更改鐵磁性材料206之磁化方向205-2(例如，沿橫向於方 向205-1之一方向）。因此，磁化方向205-1及205-2之不同 〇 定向可對應於儲存於STT記憶體單元200中之多個資料位 元。 圖3 A圖解說明根據本發明之一或多項實施例之一 stt記 憶體單元結構300。記憶體單元結構3〇〇與圖1A至圖1 C中 所圖解說明之記憶體單元結構之類似之處在於該結構係包 含定位於一第一電極304(例如，一頂部電極）與一第二電極 314(例如，一底部電極）之間的—MTJ元件之一 STT堆疊結 構300。該MTJ元件包含定位於鐵磁性儲存材料3〇6與接觸 反鐵磁性材料3 12之釘紮鐵磁性材料3丨〇之間的一穿隧障壁 材料3 0 8。 鐵磁性儲存材料306中之箭頭3054指示材料3〇6内之磁 化之方向（例如，在此實例中由於電場32〇而反平行於材料 310之磁化方向）。記憶體單元結構3〇〇包含接觸鐵磁性儲 存材料306之一多鐵性材料316-1及接觸鐵磁性儲存材料 3〇6之一多鐵性材料316_2。在此實例中，多鐵性材料 之一上部表面接觸鐵磁性儲存材料3〇6之一底部表面且多 鐵性材料316-2之-上部表面接觸鐵磁性儲存材料鳩之底 部表面。多鐵性材料316_1A316_2定位於閘極電極仙哨 158789.doc -15- 201218199 318-2之間，閘極電極經組態以將一電場（例 如，32〇)提供至多鐵性材料316-1及316-2。閘極電極318-1 及3 18-2係對應於STT記憶體單元之垂直存取裝置325之側 閘極電極《在此實例中，閘極電極318_1及318 2分別直接 耦合至多鐵性材料3 1 6-1及3 1 6-2。然而，在某些實施例 中’一絕緣材料（例如’一閘極氧化物材料）可位於電極 318-1 與 318-2之間。 在圖3A中所圖解說明之實例中，多鐵性材料316_丨及 316-2與底部電極314對齊。如所展示，底部電極314係位 於第一多鐵性材料3 16 -1與第二多鐵性材料3丨6 _ 2之間。 電場320(例如，經由電極318_1/318_2之間的一所施加電 壓差）可包含多鐵性材料316_1/316_2中之一磁性極化方向 改變（例如，如箭頭317_1及317_2所指示）。如上文所闡 述夕鐵性材料3 1 6-1 /3 1 6-2與鐵磁性儲存材料3%之間的 父換耦合可導致磁化方向3054。箭頭3171、317_2及3〇5· 1係實例且並不表示各別材料内之實際次序參數定向。 如上文提及，在一或多項實施例中，電極（例如，3^ 與3 1 8-2)之間的電場並不足以完全切換鐵磁性儲存材料 之磁化定向。然而，在此等情形下，可在儲存材料3〇6内 誘發—剩餘磁矩，該剩餘磁矩可減小對STT記憶體單元 中之切換之障壁。舉例而言，由於在所施加電場32〇下多 鐵性材料3164^6-2與儲存材料3〇6之間的交換耦合而減 小用以誘發磁化之切換（例如，自反平行至平行）之所需電 流密度。 ％ 158789.doc •16- 201218199 圮憶體單元結構300經組態以使得多鐵性材料3 16_丨之至 少—部分及多鐵性材料316—2之至少一部分位於鐵磁性儲 存材料306下方。多鐵性材料3 16-1之—内部邊緣部分接觸 底部電極3 14之一邊緣部分且多鐵性材料3丨6 _ 2之一内部邊 緣部分接觸底部電極314之一邊緣部分。在此實例中，多 鐵性材料316-1及316-2之各別外部邊緣與鐵磁性儲存材料 〇 306之一外部邊緣對準且與穿隧障壁材料3〇8之一外部邊緣 對準。 如上文結合圖1E及圖2B所闡述，STT記憶體單元結構 3〇〇可係一多位元結構。舉例而言，如圖3B之俯視剖面圖 (例如，302-1、302-2及302-3)中所展示，垂直存取裝置 325可包含雙對置閘極電極（例如’對置閘極318_1/3丨8_2及 對置閘極3 1 8-3/3 18-4)。在此等實施例中，§ττ記憶體單元 300可包含接觸鐵磁性儲存材料306且位於第三閘極電極 318-3與第四閘極電極318_4之間的一第三多鐵性材料316_3 及一第四多鐵性材料316-4。 類似於上文所闡述，可使用電極318-1與318-2之間的一 黾％(例如’ 320)來更改鐵磁性材料306之磁化方向305-1， 且可使用電極3 18-3與3 18-4之間的一電場來更改鐵磁性材 料306之磁化方向305-2(例如，沿橫向於方向305-1之一方 向）。磁化方向305-1可對應於一第一資料狀態及一第二資 料狀態（例如，一第一資料位元）且磁化方向305-2可對應於 一第三資料狀態及一第四資料狀態（例如，一第二資料位 元）。因此，磁化方向305-1及305-2之不同定向可對應於儲 158789.doc •17· 201218199 存於STT記憶體單元300中之多個資料位元。 圖4A圖解說明根據本發明之一或多項實施例之一 stt記 憶體單元結構400。圖4A中所圖解說明之記憶體單元結構 400與圖3A中所展示之記憶體單元結構3〇〇之類似之處在於 結構400包含定位於一第一電極4〇4與一第二電極414之間 的一MTJ兀件。該MTJ元件包含定位於一鐵磁性儲存材料 406與接觸一反鐵磁性材料412之一釘紮鐵磁性材料“ο之 間的一穿隧障壁材料408。 結構400包含接觸鐵磁性儲存材料4〇6之一多鐵性材料 416-1。結構400包含經組態以回應於閘極電極4181/418_2 之間的一所施加電壓而將一電場（例如，42〇)提供至多鐵性 材料416-1之閘極電極。電場42〇足以誘發多 鐵性材料416-1中之一磁性極化改變（例如，如箭頭4171所 指不）。多鐵性材料416-1與鐵磁性儲存材料4〇6之間的交換 耦合可影響鐵磁性儲存材料4〇6之磁化方向。在圖4a 中所圖解說明之實例中，對應於垂直存取裝置425之一閘 極氧化物材料422-2將多鐵性材料4丨6_丨與閘極電極4丨8_2分 離且一閘極氧化物材料將底部電極414與閘極電極 418-1分離。多鐵性材料416_丨之一内部邊緣部分接觸底部 電極4丨4之一内部邊緣部分。 圖4B圖解說明根據本發明之一或多項實施例透過圖4a 中所展示之切割線D之—實例性俯視剖面圖4024。類似於 上文結合圖1E、圖2B及圖3B所闡述之實施例，STT記憶體 單元結構400包含雙對置閘極電極（例如’閘極電極“^丨與 158789.doc -18· 201218199 418-2彼此對置且閘極電極4丨8_3與4丨8_4彼此對置）。 電極418-1及418-2經組態以回應於一所施加電壓差而將 一電場提供至多鐵性材料416-1。電極41 8-3及418-4經組態 以回應於一所施加電壓差而將一電場（例如，沿橫向於電 極418-1與418-2之間的電場之一方向）提供至多鐵性材料 416-2。因此，該雙對置閘極結構允許經由所施加電場沿 兩個不同方向操縱鐵磁性材料4〇6之磁化。舉例而言，可 0 使甩電極41 8_1與41 8-2之間的一電場來更改鐵磁性材料4〇6 之磁化方向405-1，且可使用電極418_3與418_4之間的—電 場來更改鐵磁性材料406之磁化方向405-2(例如，沿橫向於 方向405-1之一方向）。因此，磁化方向4〇5_ι及405-2之不 同定向可對應於儲存於STT記憶體單元400中之多個資料位 元。 圖5圖解說明根據本發明之一或多項實施例之一 stt記 憶體單元結構500。記憶體單元結構5〇〇係一多位元STT 〇 RAM結構且類似於圖1A至圖1C中所展示之STT堆疊結構 100。然而，堆疊結構500包含組態用於資料儲存之多個層 級。舉例而言，堆疊結構500包括一第一層級，該第—層 ' 級包含接觸一第一多鐵性材料5 16-1及一第二多鐵性材料 • 5 16-2之一第一鐵磁性儲存材料5064。一第一穿隧障壁材 料508-1定位於第一鐵磁性儲存材料506-1與一第一釘紫鐵 磁性材料5 10-1之間。堆疊結構500包括一第二層級，該第 二層級包含接觸一第三多鐵性材料516-3及一第四多鐵性 材料5 16-4之一第二鐵磁性儲存材料506-2。一第二穿随障 158789.doc -19- 201218199 壁材料508-2定位於第二鐵磁性儲存材料506-2與一第二釘 紮鐵磁性材料510-2之間。堆疊結構500之第一層級與第二 層級係由定位於第一釘紮鐵磁性材料5 10· 1與第二釘紮鐵 磁性材料510-2之間且分別接觸第一釘紮鐵磁性材料51 ο」 及第二釘紮鐵磁性材料5 10-2之一反鐵磁性材料5 12分離。 多鐵性材料516-1、516-2、516-3及5 16-4各自位於搞合至 堆疊結構500之一垂直存取裝置525之一第一閘極電極518_ 1與一第二閘極電極5 1 8 - 2之間。在此實例中，與垂直存取 裝置5 2 5相關聯之一閘極氧化物材料5 2 2 -1與5 2 2 - 2將堆疊 500之部分分別與閘極電極518_1及518_2分離。 第一釘紮鐵磁性材料5 10-1及第二釘紮鐵磁性材料$ 1〇_2 中所圖解a兒明之箭頭指不各別材料51〇_1及51〇_2内之磁化 之方向。弟一儲存材料506-1及第二儲存材料5 〇6-2各自具 有—可切換磁化（例如，材料506」之磁化方向5054與材料 506-2之磁化方向505_2在相對於各別釘紮鐵磁性材料Ho」 及5 1 0-2之磁化之定向平行與反平行定向之間係可切換 的）。在一程式化（例如，一寫入）操作中，可施加一自旋轉 極化電抓穿過堆疊結構5〇〇(例如，在底部電極5 Μ與頂部 電極504之間）以切換鐵磁性儲存材料及/或5〇6_2之磁 化方向（例如，當超過臨界切換電流密度（Jc)時）。不同磁化 方向505-1及505-2可對應於STT RAM單元之特定資料狀 態。 本發明之一或多項實施例可經由電場之施加來更改及/ 或控制鐵磁性儲存材料之磁化方向505]及鐵磁性儲 158789.doc -20麵 201218199 存材料506-2之磁化方向505-2 ’此可減小用於達成鐵磁性 材料506-1及506-2之磁性極化切換之程式化電流，以及其 他益處。舉例而言，將一電場施加至多鐵性材料5丨6_ 1、 516-2、516-3及516-4(例如，經由閘極電極518_1與518_2之 間的一所施加電壓差）可用於操縱多鐵性材料516_1、516_ 2、516-3及5 16-4之反鐵磁性排序及/或鐵磁性排序。由於 多鐵性材料516-1 /5 16-2與鐵磁性儲存材料5 〇6-1之間的交 0 換輕合且由於多鐵性材料516-3/516-4與鐵磁性儲存材料 506-2之間的交換麵合，多鐵性材料516-1、516-2、516-3 及5 16-4之反鐵磁性及/或鐵磁性排序影響鐵磁性儲存材料 506-1 及 506-2 之磁化方向 505-1 及505-2。箭頭517-1、517_ 2、517-3、517-4、505-1及505-2係實例且並不表示各別材 料内之實際次序參數定向。 如上文所闡述，在其中多鐵性材料與儲存材料之間的交 換雜合不足以誘發該儲存材料之磁化方向之一完全切換之 〇 例項中，可誘發可減小誘發STT記憶體單元500中之完全切 換所需之電流之一「磁轉矩」。此外，所誘發之磁矩可提 供在切換時之資料可靠性及/或穩定性增加（例如，藉由防 • 止熱誘發磁性切換）。 - 圖5之實施例圖解說明經由閘極電極5 1 8-1與5 1 8-2之間 的一所施加電壓差被提供至多鐵性材料5丨6_ 1、5丨6_2、 5 16-3及5 16-4之一電場520。箭頭517-1及517-2分別指示由 於所施加電場520而在多鐵性材料内誘發之磁 化方向。箭頭517-3及517-4分別指示由於所施加電場52()而 158789.doc 201218199 在多鐵性材料516-3及516-4内誘發之磁化方向。箭頭505」 指示鐵磁性儲存材料506-1之磁化方向（例如，在此實例中 反平行於釘紮鐵磁性材料510-1之磁化方向）。箭頭5〇5_2指 示鐵磁性儲存材料506-2之磁化方向（例如，在此實例中反 平行於釘紮鐵磁性材料5 10-2之磁化方向）。 使用存取裝置525之閘極電極5 18-1及518_2將電場（諸 如’ 520)提供至多鐵性材料516_ι、516_2、516_3及516_4 可提供諸如減小STT記憶體單元之實體佔用面積（例如，與 使用在單元堆疊500外部之單獨電極來提供電場52〇之— STT記憶體單元相比）等益處。 STT記憶體單元結構500經組態以使得多鐵性材料5 之一内部邊緣部分接觸第一鐵磁性儲存材料506U之—第 一邊緣部分且多鐵性材料5丨6_2之一内部邊緣部分接觸第 一鐵磁性儲存材料506-1之一第二邊緣部分。多鐵性材料 51 6-3之一内部邊緣部分接觸第二鐵磁性儲存材料5〇6_2之 一第一邊緣部分且多鐵性材料516_4之一内部邊緣部分接 觸第一鐵磁性儲存材料506-2之一第二邊緣部分。因此， 多鐵性材料5 16-1及5 16-2與第一鐵磁性儲存材料5〇6-1對齊 且多鐵性材料516-3及516-4與第二鐵磁性儲存材料5〇6_2對 齊。在此實例中，多鐵性材料516-1及516_2之各別外部邊 緣與第一穿隧障壁材料508-1之一外部邊緣對準且多鐵性 材料516-3及516-4之各別外部邊緣與第二穿隧障壁材料 508-2之一外部邊緣對準。在此實例中’多鐵性材料5^4 及5 16-2之至少一部分接觸第一穿隧障壁材料5〇8_ι，且多 158789.doc -22- 201218199 鐵性材料5 1 6 - 3及5 16 - 4之至少一部分接觸第二穿隧障壁材 料508-2。在一或多項實施例中，多鐵性材料 可係在鐵磁性儲存材料506-1周圍之—連續材料及/或多鐵 性材料516-3及516-4可係在鐵磁性儲存材料5〇6 2周圍之一 連續材料（例如，如圖1D中所圖解說明之剖面1〇2_2中所展 示）。 透過圖5中所展示之切割線或切割線E_2之一俯視剖 0 面圖可係諸如圖1D中所展示之彼等剖面圖之一剖面圖。因 此’鐵磁性儲存材料506-1及506-2、多鐵性材料516-1、 516-2、516-3及516-4與閘極電極518-1及518-2可具有各種
實體結構。在某些實施例中，垂直存取裝置525可包含雙 對置閘極電極。在此等貫施例中，舉例而言，透過圖5中 所展不之切割線E-1或切割線E-2之一剖面圖可係諸如圖1E 中所展示之彼等剖面圖之一剖面圖。實施例並不限於一特 定結構。 〇 如上文所提及，在一或多項實施例中，閘極電極5 1 8- 1/5 18-2可形成一「環繞閘極」結構。舉例而言，電極518_ 1/5 18-2可捲繞存取裝置525。在某些此等實施例中，電極 - 518-1/518-2可係可環繞存取裝置525及/或多鐵性材料（例 . 如，516-1/516-2及516-3/516-4)之一單個閘極電極。 在一或多項實施例中’多鐵性材料516-1及516-2可具有 不同於多鐵性材料5 16-3及5 16-4之鐵電極化性之一鐵電極 化性。不同鐵電極化性可導致與特定多鐵性材料相關聯之 不同電壓要求。因此，產生足以旋轉多鐵性材料（例如， 158789.doc •23· 201218199 516-1、516-2、5 16-3及516-4)内之反鐵磁性及/或鐵磁性次 序之一電場所需之閘極電極518-1與5 18-2之間的所施加電 壓差可相依於多鐵性材料之類型而變化。作為一實例，第 一及第二多鐵性材料516-1/516-2可係別？6〇3@尸〇)且第三 及第四多鐵性材料可係TbMhO5。在某些此等實施例中， 提供至堆疊結構500之一特定電場（例如，52〇)可足以切換 第一及第二鐵磁性儲存材料5〇6_1/5〇6_2中之一者之磁化方 向但不足以切換另一鐵磁性儲存材料5〇6_1/5〇6_2之磁化方 向。因此’可經由一所施加電場（例如，52〇)控制磁化方向 505-1及505-2之相對定向。 圖6圖解說明根據本發明之一或多項實施例之一 STT記 憶體單元結構600。記憶體單元結構6〇〇係類似於圖5中所 展示之STT堆疊結構500之一多位元STT RAM結構。舉例 而言’堆疊結構600包含組態用於資料儲存之多個層級。 堆疊結構600包括一第一層級，該第一層級包含接觸一第 一多鐵性材料6 1 6-1之一第一鐵磁性儲存材料6〇6_ i，其中 第一穿隧障壁材料608-1定位於第一鐵磁性儲存材料6〇6_ 1與一第一釘紮鐵磁性材料61 0-1之間。堆疊結構6〇〇包括 一第二層級，該第二層級包含接觸一第二多鐵性材料6 j 6_ 2之一第二鐵磁性儲存材料606-2，其中第二穿随障壁材料 608-2定位於第二鐵磁性儲存材料606-2與一第二釘紮鐵磁 性材料6 10-2之間。堆疊結構6〇〇之第一層級與第二層級係 由定位於第一釘紮鐵磁性材料610-1與第二釘紮鐵磁性材 料6 1 0-2之間且分別接觸第一釘紮鐵磁性材料6丨〇_丨及第二 158789.doc -24- 201218199 釘紮鐵磁性材料610-2之一反鐵磁性材料612分離。多鐵性 材料616-1及616-2各自位於耦合至堆疊結構6〇〇之一垂直存 取裝置625之一第一閘極電極618-1與一第二閘極電極618-2 之間。在此實例中’與垂直存取裝置625相關聯之一閘極 氧化物材料622-1及622-2將堆疊600之部分分別與閘極電極 618-1 及 618-2分離。 將一電場施加至多鐵性材料616-1及616-2(例如，經由閘 q 極電極618-1與618_2之間的一所施加電壓差）可用於操縱多 鐵性材料616-1及616-2之反鐵磁性及/或鐵磁性排序。由於 第一多鐵性材料616-1與第一鐵磁性儲存材料606-1之間的 父換耦合且由於第二多鐵性材料616-2與第二鐵磁性儲存 材料606-2之間的交換耦合，多鐵性材料616-1及616-2之磁 性排序分別影響鐵磁性儲存材料606-1及606-2之磁化方向 605-1 及 605-2。 圖6之實施例圖解說明提供至多鐵性材料616-1及616-2 ◎ 之一電场62〇。箭頭617-1及617-2指示由於所施加電場620 而在多鐵性材料616-1及616-2内誘發之磁化方向。箭頭 6〇5_1指示第一鐵磁性儲存材料6〇6_ι之磁化方向（例如，在 此實例中反平行於釘紮鐵磁性材料610-1之磁化方向）^箭 • 頭605-2指示第二鐵磁性儲存材料606-2之磁化方向（例如， 在此實例中反平行於釘紮鐵磁性材料61 〇-2之磁化方向）。 箭頭617-1、617-2、605-1及605-2係實例且並不表示各別 材料内之實際次序參數定向。 STT記憶體單元結構6〇〇經組態以使得第一多鐵性材料 158789.doc -25- 201218199 61ό-1之一内部邊緣部分接觸第一鐵磁性儲存材料60642 一第一邊緣部分且第二多鐵性材料616_2之一内部邊緣部 分接觸第二鐵磁性儲存材料606-2之一第一邊緣部分。因 此，多鐵性材料616-1及616-2分別與第一鐵磁性儲存材料 606-1及第二鐵磁性儲存材料6〇6_2對齊。在此實例中，多 鐵性材料61 6-1及61 6-2之各別外部邊緣與第一穿隧障壁材 料608-1及第二穿隧障壁材料6〇8_2之各別外部邊緣對準。 透過圖ό中所展示之切割線或切割線F_2之一俯視剖 面圖可係諸如圖2B中所展示之彼剖面圖之一剖面圖。然 而’實施例並不限於一特定結構。舉例而言，結構6〇〇並 不包含雙對置閘極電極。 在一或多項實施例中，第一多鐵性材料616-丨可具有不 同於第二多鐵性材料616_2之鐵電極化性之一鐵電極化性 (例如，在某些實施例中，第一多鐵性材料與第二多鐵性 材料可係不同多鐵性材料）。作為一實例，第一多鐵性材 料616_丨可係BiFe〇3(BF〇)且第二多鐵性材料可係
TbMn205。 如本文中所闡述，在各種實施例中，可經由一所施加電 % (例如，620)更改磁化方向605-1及605-2。磁化方向605_ 1及605-2之不同相對定向可對應於堆疊結構6〇〇之不同電 阻值，s亥等不同電阻值又可對應於多個不同資料狀態。舉 例而5，可藉由提供穿過堆疊6〇〇之一讀取電流（例如，經 由如圖8中所闡述之—位元線及源極線）及判定與其相關聯 之電阻位準（例如，經由位元線與源極線之間的一所感 158789.doc -26- 201218199 測電壓差）來執行—讀取操作。作為__項實例，當磁化6〇5_ 1及605-2皆反平行於釘紮鐵磁性材料6丨〇_丨及6丨〇 2之磁化 (例如’如圖6中所展示）時，結構600之電阻位準可對應於 一第一多位X資料狀態（例如，「11」）。在此實例中，當 -磁化605-1反平行於材料61〇1且磁化6〇5_2平行於材料61〇_ 2時結構600之電阻位準可對應於一第二多位元資料狀態 (例如，「10」），當磁化6〇51平行於材料61〇_i且磁化 0 6〇5-2反平行於材料61 0-2時結構600之電阻位準可對應於一 第二多位元資料狀態（例如’ 「〇丨」），且當磁化6〇5_ j及 605-2兩者皆平行於材料時結構6〇〇之電阻位 準可對應於一第四多位元資料狀態（例如，「〇〇」）。 圖7圖解e兒明根據本發明之一或多項實施例之一 STT記 憶體單元結構700。記憶體單元結構700係一多位元STT RAM結構且類似於圖3A中所展示之STt堆疊結構3〇〇。然 而，堆疊結構700包含組態用於資料儲存之多個層級。舉 〇 例而言，堆疊結構700包括一第一層級，該第一層級包含 接觸一第一多鐵性材料716-1及一第二多鐵性材料7丨6_2之 一第一鐵磁性儲存材料706-1。一第一穿随障壁材料you ' 係疋位於第一鐵磁性儲存材料7 0 6 -1與一第—釘f鐵磁性 . 材料710-1之間。堆疊結構700包括一第二層級，該第二層 級包含接觸一第三多鐵性材料716 -3及一第四多鐵性材料 716-4之一第二鐵磁性儲存材料706-2。一第二穿隧障壁材 料708-2係定位於第二鐵磁性儲存材料706-2與一第二釘紫 鐵磁性材料710-2之間。堆疊結構700之第—層級與第二層 158789.doc • 27· 201218199 級係由定位於第一釘紮鐵磁性材料^^丨與第二釘紮鐵磁 性材料710-2之間且分別接觸第一釘紮鐵磁性材料及 第二釘紮鐵磁性材料710-2之一反鐵磁性材料712分離。多 鐵性材料716-1、716-2、716-3及716-4各自位於耦合至堆 疊結構700之一垂直存取裝置725之一第一閘極電極7i8 i 與一第二閘極電極71 8-2之間。在此實例中，與垂直存取 裝置725相關聯之一閘極氧化物材料了以」及722_2將堆疊 700之部分分別與閘極電極718_丨及718_2分離。 可經由電場之施加來更改及/或控制鐵磁性儲存材料7〇6_ 1之磁化方向705-1及鐵磁性儲存材料706_2之磁化方向7〇5_ 2(例如，如本文中所闡述，由於多鐵性材料7161、716_ 2、71 6-3及71 6-4與鐵磁性儲存材料706-1及706-2之間的交 換耗合）。圖7之實施例圖解說明經由閘極電極7 n 1與718 _ 2之間的一所施加電壓差提供至多鐵性材料716_ι、716_2、 71 6-3及7 16-4之一電場720。箭頭71 7-1及717-2分別指示由 於所施加電場720而在多鐵性材料716-1及716-2内誘發之磁 化方向。箭頭7 17-3及717-4分別指示由於所施加電場720而 在多鐵性材料716-3及716-4内誘發之磁化方向。箭頭705J 指示鐵磁性儲存材料7 0 6 -1之磁化方向（例如，在此實例中 反平行於釘紮鐵磁性材料710-1之磁化方向）。箭頭705_2指 示鐵磁性儲存材料7 0 6 - 2之磁化方向（例如，在此實例中反 平行於釘紮鐵磁性材料7 1 0-2之磁化方向）。箭頭717-1、 717-2、717-3、717-4、705-1及705-2係實例且並不表示各 別材料内之實際次序參數定向。 158789.doc •28- 201218199 STT §己憶體單元結構700經組態以使得第一多鐵性材料 716-1及第二多鐵性材料7i 6_2接觸第一鐵磁性儲存材料 706-1之一頂部表面。第三多鐵性材料716_3及第四多鐵性 材料716-4接觸第二鐵磁性儲存材料7〇6_2之一底部表面。 STT s己憶體單元結構7〇〇經組態以使得第一多鐵性材料71卜 1之一内部邊緣部分及第二多鐵性材料716-2之一内部邊緣 部分各自接觸頂部電極704之一各別邊緣部分。第三多鐵 Q 性材料716_3之一内部邊緣部分及第四多鐵性材料716-4之 一内部邊緣部分各自接觸底部電極714之一各別邊緣部 分。在某些實施例中，多鐵性材料7丨6_丨/7丨6_2可具有與多 鐵性材料716-3/716-4不同之一鐵電極化性。 透過圖7中所展示之切割線G_丨或切割線G_2之一俯視剖 面圖可係諸如圖3B中所展示之彼等剖面圖之一剖面圖。然 而貫細*例並不限於一特定結構。舉例而言，結構7〇〇並 不包含諸如圖3B中所展示之雙對置閘極電極。 〇 本文中所闡述之電極（例如，104、114、11 8-1、11 8-2、 118-3、118-4)可由各種導電材料或複合結構製成，舉例而 吕’包含（但不限於）鈦（Ti)、TiN(氮化鈦）、TaN(氮化鈕）、 • 銅、銥、鉑、釕、鈕及/或鎢。作為一實例，在一或多項 - 貝施例中，底部電極（例如’ 114、214、3 14等）可包含一種 子材料或可包含一種子材料/導電材料/覆蓋材料複合組 態。 儘管實施例並不限於特定材料，但鐵磁性儲存材料（例 如，106、206、306、406、506-1、506-2 等）可係（舉例而 158789.doc •29- 201218199 言)c〇FeB、NiFe或經反鐵磁性耦合之材料(諸如Co—〆 c〇FeB)。穿随障壁材料（例如’ 108、2〇8、3〇8、4〇8、 50W、508-2等）可係（舉例而言）Mg〇、Ai2〇3或其他磁性絕 緣體。釘紮鐵磁性材料（例如，11〇、21〇、3iq、4iq、5iq_ 1、510-2等）可係（舉例而言）Fe、以犯、c〇、_、 或各種合成反鐵磁性（SAF)結構（諸如c〇Fe/Ru/c〇Fe或
CoFe/Ru/CoFeB)。反鐵磁性材料（例如，112、212、、 412、512等）可係（舉例而言）Ni〇、c〇〇、以論、ρ·η、
IrMn或NiMn或一合成反鐵磁體（例如，—複合結構化反鐵 磁體）。多鐵性材料（例如，116-1、116_2、116_3、116_4、 516-1、516-2、516-3、516-4 等）可係（舉例而言） BiFeOJBFO)、TbMn2〇5或TbMn〇3。多鐵性材料亦可係
BiJezTiOp或ΝιΒΐ2〇4(例如，當該多鐵性係一鐵電性鐵磁 性多鐵性時）。 圖8圖解說明根據本發明之一或多項實施例具有一或多 個STT s己憶體單元結構之—記憶體陣列85〇之一部分。一 STT RAM單元可包含耦合至一存取電晶體825之一 STT記 憶體單元結構（例如’諸如上文所闡述之結構丨〇〇、2〇〇、 3 00、400、5 00、600及7〇〇)。存取電晶體825可係諸如圖 1A至圖7中所展示之彼等垂直fet之一垂直FET。 在此實例中，陣列85〇包含一位元線852、一字線854、 一源極線856、讀取/寫入電路86〇、一位元線參考866及一 感測放大器862。STT記憶體結構8〇〇可包含一或多個MTJ 元件。如上文所闡述，STT記憶體結構800可包含耦合至 158789.doc -30- 201218199 (例如，接觸）STT記憶體單元結構800之一鐵磁性儲存材料 之—或多個部分之一多鐵性材料。 在操作中，STT記憶體單元結構800可經選擇以被程式 化。可經由跨越對應於結構800之電極所施加之電壓差提 供—電場以誘發結構800之多鐵性材料中之磁性極化改 .變，此可導致結構800之鐵磁性儲存材料内之對應磁化改 變。在各種例項中，所施加電場可足以切換儲存材料之磁 〇 化方向（例如，在不將額外程式化電流提供至該單元之情 形下）。 在其中所施加電場不足以誘發鐵磁性儲存材料之磁化之 完全切換之例項中，可將一程式化電流施加至該單元，且 忒電流可經單元結構800之釘紮鐵磁性材料自旋轉極化以 使得對該（等）鐵磁性儲存材料（例如，如上文所闡述，鐵磁 性儲存材料106、206、306、506_ΐ5ΐ5〇6·2等）施加一矩（例 如，除由於該（等）儲存材料和與其接觸之一或多個多鐵性 〇 材料之間的交換耦合而被提供至該（等）鐵磁性儲存材料内 之磁矩之矩之外的一矩），此可切換該（等）鐵磁性儲存材料 之磁化以程式化（例如，寫入至）該單元。以此方式，該電 . 場之施加可用於減小切換該STT記憶體單元之該（等）鐵磁 . 性儲存材料内之該等磁化方向所需之程式化電流（例如， 臨界切換電流）。 在其中使用一程式化電流之程式化操作中，讀取/寫入 電路860可產生-程式化電流至位元線852及源極線㈣。 才F據該程式化電流之自旋轉極性磁化該鐵磁性儲存材 158789.doc 201218199 料，即將該經程式化狀態寫入至STT RAM單元。 為讀取該STT RAM單元，讀取/寫入電路860產生穿過結 構800及電晶體825至位元線852及源極線856之一讀取電 流。該STT RAM單元之經程式化狀態相依於跨越結構800 之電阻，該電阻可由位元線852與源極線856之間的電壓差 來判定。在一或多項實施例中，該電壓差可與一參考866 進行比較並由一感測放大器8 6 2放大。 本發明之一或多項實施例可經由所施加電場誘發一 STT RAM單元内之磁化切換，此可提供各種益處。舉例而言， 若干實施例可減小誘發STT RAM單元中之磁化切換所需之 電流密度。若干實施例亦可協助避免熱誘發磁性切換，此 可提供與STT RAM單元相關聯之可靠性及/或穩定性增 加，以及其他益處。若干實施例可包含具有減小的電流密 度要求用於程式化之多位元STT記憶體單元結構且可具有 與先前STT記憶體單元相比減小之一實體佔用面積。 本文中闡述STT記憶體單元結構及方法。一或多個STT 記憶體單元結構包括一 STT堆疊，該STT堆疊包含：一釘 紮鐵磁性材料，其接觸一反鐵磁性材料；一穿隧障壁材 料，其定位於一鐵磁性儲存材料與該釘紮鐵磁性材料之 間；一多鐵性材料，其接觸該鐵磁性儲存材料；及一第一 電極及一第二電極，其中該反鐵磁性材料、該釘紮鐵磁性 材料及該鐵磁性儲存材料係位於該第一電極與該第二電極 之間。該STT記憶體單元結構可包含一第三電極及一第四 電極，其中該多鐵性材料之至少一第一部分係位於該第三 158789.doc -32- 201218199 電極與該第四電極之間。 ’但熟習此
Q 其他實施例。本發明之各種實施例之範疇包含其中使用以 上結構及方法之其他應用。因此，本發明各種實施例之範 儘管本文中已圖解說明並闡述了具體實施例 項技術者將瞭解，經計算以達成相同結果之一 疇應參考隨附申請專利範圍以及授權此等申請專利範圍之 等效物之全部範圍來判定。 在前述實施方式中，出於簡化本發明之目的，將各種特 徵一起組合於一單個實施例中。本發明之此方法不應解釋 為反映本發明之所揭示實施例必須使用比明確陳述於每_ 凊求項中更多之特徵之一意圖。而是，如以下申請專利範 〇 圍反映：發明性標的物在於少於一單個所揭示實施例之所 有特徵。因此，藉此將以下申請專利範圍併入實施方式 中，其中每一凊求項獨立地作為一單獨實施例。 • 【圖式簡單說明】 圖1A至圖1C圖解說明根據本發明之一或多項實施例之 一 STT記憶體單元結構。 圖1D圖解說明根據本發明之實施例透過圖1A中所展示 之切割線A之若干個實例性俯視剖面圖。 圖1E圖解說明根據本發明之實施例透過圖1 a中所展示 158789.doc -33- 201218199 之切割線A之料個實例性俯視剖面圖。 圖2A圖解說明根據本發明之—或多項實施例之— stt記 憶體單元結構。 圖2B圖㈣明根據本發明之一或多項實 所展7F之切割線B之—實例性俯視剖面圖。 圖3觸解說明根據本發明之—或多項實施例之一町記 憶體單元結構。 圖3B圖解δ兒明根據本發明之實施例透過圖μ中所展示 之切割線C之若干個實例性俯視剖面圖。 圖从圖解說明根據本發明之—或多項實施例之—stt記 憶體單元結構。 圖佔圖解說明根據本發明之一或多項實施例透過圖从 中所展示之切割線D之一實例性俯視剖面圖。 圖5圖解說明根據本發明之一或多項實施例之_ 8丁丁記 憶體單元結構。 ° 圖6圖解說明根據本發明之一或多項實施例之—stt 憶體單元結構。 ° 圖7圖解說明根據本發明之一或多項實施例之—sTp 憶體單元結構。 ^ 圖8圖解說明根據本發明之一或多項實施例具有—或多 個STT記憶體單元結構之一記憶體陣列之一部分。 【主要元件符號說明】 100 自旋轉矩轉移記憶體單元結構/自旋轉拓 轉移堆疊結構 158789.doc -34 - 201218199 101 基板 104 第一電極 106 鐵磁性儲存材料 108 穿隧障壁材料 110 釘紮鐵磁性材料 112 反鐵磁性材料 114 第二電極/底部電極 116-1 多鐵性材料 vJ" 116-2 多鐵性材料 116-3 多鐵性材料 116-4 多鐵性材料 118-1 閘極電極 118-2 閘極電極 118-3 閘極電極 118-4 閘極電極 〇 12(M 所施加電場 120-2 所施加電場 122-1 閘極氧化物材料 • 122-2 閘極氧化物材料 . 125 垂直存取裝置 200 自旋轉矩轉移記憶體單元結構 201 基板 204 第一電極 206 鐵磁性儲存材料 158789.doc -35- 201218199 208 210 212 214 216-1 216-3 218-1 218-2 218-3 218-4 220 222-1 222-2 222-3 222-4 225 300 301 304 306 308 310 312 穿隧障壁材料 釘紮鐵磁性材料 反鐵磁性材料 第二電極/底部電極 多鐵性材料 多鐵性材料 閘極電極 閘極電極 閘極電極 閘極電極 所施加電場 閘極氧化物材料 閘極氧化物材料 閘極氧化物材料 閘極氧化物材料 垂直存取裝置 自旋轉矩轉移記憶體單元結構/自旋轉矩 轉移堆疊結構 基板 第一電極 鐵磁性儲存材料 穿隧障壁材料 釘紫鐵磁性材料 反鐵磁性材料 158789.doc -36- 201218199 314 第二電極/底部電極 316-1 多鐵性材料 316-2 多鐵性材料 316-3 多鐵性材料 316-4 多鐵性材料 318-1 閘極電極 318-2 閘極電極 318-3 閘極電極 u 318-4 閘極電極 320 所施加電場 322-2 閘極氧化物材料 322-3 閘極氧化物材料 325 垂直存取裝置 400 自旋轉矩轉移記憶體單元結構 401 基板 〇 404 第一電極 406 鐵磁性儲存材料 408 穿隧障壁材料 • 410 釘紮鐵磁性材料 , 412 反鐵磁性材料 414 第二電極/底部電極 416 多鐵性材料 416-1 多鐵性材料 416-2 多鐵性材料 158789.doc -37- 201218199 418-1 418-2 418-3 418-4 420 422-1 422-2 422-3 422-4 425 500 501 504 506-1 506-2 508-1 508-2 510-1 5 10-2 512 514 516-1 516-2 閘極電極 閘極電極 閘極電極 閘極電極 所施加電場 閘極氧化物材料 閘極氧化物材料 閘極氧化物材料 閘極氧化物材料 垂直存取裝置 自旋轉矩轉移記憶體單元結 轉移堆疊結構/單元堆疊 基板 頂部電極 鐵磁性儲存材料 鐵磁性儲存材料 穿隧障壁材料 穿隧障壁材料 釘紫鐵磁性材料 釘紫鐵磁性材料 反鐵磁性材料 底部電極 多鐵性材料 多鐵性材料 構/自旋轉矩 158789.doc -38- 201218199 516-3 多鐵性材料 516-4 多鐵性材料 518-1 閘極電極 518-2 閘極電極 520 所施加電場 522-1 閘極氧化物材料 522-2 閘極氧化物材料 525 垂直存取裝置 u 600 自旋轉矩轉移記憶體單元結構/堆疊結構 601 基板 604 頂部電極 606-1 鐵磁性儲存材料 606-2 鐵磁性儲存材料 608-1 穿隧障壁材料 608-2 穿隧障壁材料 〇 610-1 釘紮鐵磁性材料 610-2 釘紮鐵磁性材料 612 反鐵磁性材料 - 614 底部電極 616-1 多鐵性材料 616-2 多鐵性材料 618-1 閘極電極 618-2 閘極電極 620 所施加電場 158789.doc -39- 201218199 622-1 閘極氧化物材料 622-2 閘極氧化物材料 625 垂直存取裝置 700 自旋轉矩轉移記憶體單元結構/堆疊結構 701 基板 704 頂部電極 706-1 鐵磁性儲存材料 706-2 鐵磁性儲存材料 708-1 穿隧障壁材料 708-2 穿隧障壁材料 710-1 釘紮鐵磁性材料 710-2 釘紫鐵磁性材料 712 反鐵磁性材料 714 底部電極 716-1 多鐵性材料 716-2 多鐵性材料 716-3 多鐵性材料 716-4 多鐵性材料 718-1 閘極電極 718-2 閘極電極 720 所施加電場 722-1 閘極氧化物材料 722-2 閘極氧化物材料 725 垂直存取裝置 158789.doc <40- 201218199
800 825 850 852 854 856 860 862 866 自旋轉矩轉移記憶體單元結構 電晶體 陣列 位元線 字線 源極線 讀取/寫入電路 感測放大器 位元線參考 ❹ 158789.doc -41 -

Claims (1)

  1. 201218199 七、申請專利範圍： 1· 一種自旋轉矩轉移（STT)記憶體單元結構，其包括： 一 STT堆疊，其包含： 一釘紮鐵磁性材料，其接觸一反鐵磁性材料； 一牙隧障壁材料，其定位於一鐵磁性儲存材料與該 釘紮鐵磁性材料之間； 一多鐵性材料，其接觸該鐵磁性儲存材料；及 一第一電極及一第二電極，其中該反鐵磁性材料、 該釘紮鐵磁性材料及該鐵磁性儲存材料係位於該第—電 極與該第二電極之間；及 一第三電極及一第四電極，其中該多鐵性材料之至少 一第一部分係位於該第三電極與該第四電極之間。 2. 如請求項1之記憶體單元結構，其中該第三電極及該第 四電極經組態以回應於該第三電極與該第四電極之間的 一所施加電壓而將一電場提供至該多鐵性材料之該至少 一第一部分。 3. 如請求項2之記憶體單元結構，其中提供至該多鐵性材 料之該至少一第一部分之該電場足以： 誘發該多鐵性材料之反鐵磁性及/或鐵磁性排序中之一 改變；及 提供該多鐵性材料與該鐵磁性儲存材料之間的反鐵磁 性交換耦合及/或鐵磁性交換耦合以使得更改該鐵磁性儲 存材料之一磁化。 4. 如請求項2之記憶體單το結構，其中該第三電極及該第 158789.doc 201218199 四電極中之至少一者係編合至該STT記憶體單元结構之 一垂直存取裝置之一閘極。 ‘CT 5.如請求項丨之記憶體單元結構，其 ΰ 矛五電極及一 第六電極，其中該多鐵性材料之至少— 姑％ τ而 弟一部分係位於 °〆第五電極與該第六電極之間。 6. :請求項5之記憶體單元結構，其中該第五電極及該第 /、電極經組態以回應於該第五 一部次系/、電極之間的 所施加電廢而將-電場提供至該多鐵 一第二部分。 了叶之S亥至J 7. 如請求項丨之記憶體單元結 ^ , ，、甲確弟二電極及該第 四電極中之該至少—去 ^者接觸該多鐵性材 部分。 王v 第一 8. 如請求項1之記憶體單姓 至小 ^ 、、’〇構，其中該多鐵性材料之該 下方。弟分之至少—部分係位於該鐵磁性儲存材料 9. t請求項8之記憶體單元結構，其中該多鐵性材料之咳 弟-部分之—内部邊緣部分接觸該第二 内部邊緣部分。 1 〇.如請求項8之記憶體單元έ士馗 平凡、·。構’其中該多鐵性材料之該 至少一第一部分之—外息 Α 。邊緣部分係與該鐵磁性彳諸存材 料之一外部邊緣部分對齊。 11.如請求項1之記憶體單元妹 干u、，Q構，其中該多鐵性材料之該 至少一第一部分之—内 , 邊緣部分接觸該鐵磁性儲存材 料之一外部邊緣部分。 158789.doc 201218199 12·如請求項1之記憶體單元結構，其中該多鐵性材料之該 至少一第一部分之至少一部分接觸該第二電極及該穿隧 障壁材料。 13. 如請求項12之記憶體單元結構，其中該多鐵性材料之該 至少一第一部分之一外部邊緣部分係與該穿隧障壁材料 之一外部邊緣部分對齊。 14. 如明求項1之記憶體單元結構，其中該多鐵性材料在該 0 鐵磁性儲存材料周圍係連續的。 15. —種自旋轉矩轉移（STT)記憶體單元，其包括： 一磁性穿隧接面（MTJ)元件，其定位於一第一電極與 一第二電極之間； 一第一多鐵性材料，其具有接觸該MTJ元件之一鐵磁 性儲存材料之一内部邊緣部分；及 一垂直存取裝置，其耦合至該MTJ元件，其中該第一 夕鐵f生材料係位於該垂直存取裝置之一第一閘極電極與 〇 一第二閘極電極之間。 16. 如請求項15之記憶體單元，其中該第—多鐵性材料之該 内部邊緣部分接觸該鐵磁性儲存材料之一第一邊緣部 .分。 .17.如請求項15之記憶體單元，其中該第—間極電極及該第 二閉極電極經組態以回應於該第一間極電極與該第二閘 極電極之間的一所施加電壓差而將一電場提供至該第一 多鐵性材料。 月长項15之s己憶體單元，其包含具有接觸該元件 158789.doc 201218199 19. 20. 21. 22. 23. 24. 之該鐵磁性儲存材料之—内部邊緣部分之—第二 材料。 與性 如請求項18之記憶體單元，其中該第二多鐵性材料之該 内邛邊緣部分接觸該鐵磁性儲存材料之一第二逢緣分。 、口丨 如請，項18之記憶體單元’其中該第二多鐵性材料係位 於該第一閘極電極舆該第二閘極電極之間。 如明求項18之記憶體單元，其中該垂直存取裝置包含— 第三閘極電極及-第四閘極電極，且其中該記憶體:元 包3接觸该鐵磁性儲存材料且位於該第三閘極電極與該 第四閘極電極之間的至少一第三多鐵性材料。 一種自旋轉矩轉移（STT)記憶體單元，其包括： 一磁性穿隧接面（MTJ)元件，其定位於一第一電極與 一第二電極之間； 〃 一第一多鐵性材料，其具有接觸該]^^元件之一鐵磁 性儲存材料之一上部表面部分；及 一垂直存取裝置’其耦合至該MTJ元件，其中該第一 多鐵性材料係位於該垂直存取裝置之一第—閘極電極與 第-閑極電極之間。 如請求項22之記憶體單元，其中該第—多鐵性材料之一 邊緣部分接觸該第二電極。 如請求項22之記憶體單元，其中該第—閘極電極及該第 二閘極電極經組態以回應於該第一閘極電極與該第二閘 極電極之間的一所施加電壓差而將一電場提供至該第一 158789.doc -4- 201218199 多鐵性材料。 25.如請求項22之記憶體單元，其包含具有接觸該MTJ元件 之該鐵磁性儲存材料之一上部表面部分之一第二多鐵性 材料。 26_如請求項25之記憶體單元，其中該第二多鐵性材料之一 邊緣部分接觸該鐵磁性儲存材料。 27. 如請求項25之記憶體單元，其中該第二多鐵性材料係位 〇 於該第一閘極電極與該第二閘極電極之間。 28. 如請求項25之記憶體單元，其中該垂直存取裝置包含一 第二閘極電極及一第四閘極電極，且其中該記憶體單元 包3接觸該鐵磁性儲存材料且位於該第三閘極電極盘該 第四閘極電極之間的至少一第三多鐵性材料。 29. —種自旋轉矩轉移（stt)記憶體單元，其包括： 一第一鐵磁性儲存材料，其接觸一第一多鐵性材料； 一第一穿隧障壁材料，其定位於該第一鐵磁性儲存材 〇 料與一第一釘紮鐵磁性材料之間； -第二鐵磁性儲存材料，其接觸—第二多鐵性材料； -第二穿隧障壁材料，其定位於該第二鐵磁性儲存材 料與一苐二針紮鐵磁性材料之間；及 垂直存取裝置’其具有一第一閘極電極及—第二閘 極電極，其中該第—多鐵性材料及該第二多鐵性材料伟 位於該第-閉極電極與該第二間極電極之間。 ’、 30.如請求項29之記憶體單元，其 磁性材料與該第二釘紫鐵磁性材料二於6亥第-針紫鐵 ，艰！·生材枓之間且接觸該第一釘 158789.doc 201218199 紮鐵磁性材料與該第二釘紮 丁系鐵磁性材料之一反鐵磁性材 料’該反鐵磁性材料亦定位 久位於β亥第—鐵磁性材料與該第 二鐵磁性材料之間。 31. 32. 33. 34. 如請求項29之記憶體單元，其包含接觸該第—鐵磁性健 存材料之一第三多鐵性材料。 如請求項31之記憶體單元，其包含接觸該第：鐵磁性儲 存材料之一第四多鐵性材料。 如請求項32之記憶體單元，其中該第—多鐵性材料及該 第三多鐵性材料具有一第—鐵電極化性，且其中該第二 多鐵性材料及該第四多鐵性材料具有不同於該第一Λ鐵; 極化性之一第二鐵電極化性。 如請求項32之記憶體單元，其中該第一多鐵性材料接觸 11亥第鐵磁性健存材料之一第一側表面且該第三多鐵性 材料接觸該第一鐵磁性儲存材料之一第二側表面。 158789.doc
TW100133519A 2010-09-17 2011-09-16 自旋轉矩轉移記憶體單元結構及方法 TWI492226B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/885,054 US8310868B2 (en) 2010-09-17 2010-09-17 Spin torque transfer memory cell structures and methods

Publications (2)

Publication Number Publication Date
TW201218199A true TW201218199A (en) 2012-05-01
TWI492226B TWI492226B (zh) 2015-07-11

Family

ID=45817653

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100133519A TWI492226B (zh) 2010-09-17 2011-09-16 自旋轉矩轉移記憶體單元結構及方法

Country Status (6)

Country Link
US (1) US8310868B2 (zh)
KR (1) KR101506821B1 (zh)
CN (1) CN103109324B (zh)
SG (1) SG188977A1 (zh)
TW (1) TWI492226B (zh)
WO (1) WO2012036733A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI506832B (zh) * 2012-06-29 2015-11-01 Intel Corp 自旋霍爾效應記憶體
TWI508277B (zh) * 2012-06-19 2015-11-11 Micron Technology Inc 記憶體單元、半導體裝置結構、記憶體系統及製造方法
TWI630738B (zh) * 2013-10-22 2018-07-21 新力股份有限公司 記憶胞結構、記憶體製造方法、記憶體裝置

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9666639B2 (en) * 2010-09-17 2017-05-30 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US9164679B2 (en) 2011-04-06 2015-10-20 Patents1, Llc System, method and computer program product for multi-thread operation involving first memory of a first memory class and second memory of a second memory class
US9432298B1 (en) 2011-12-09 2016-08-30 P4tents1, LLC System, method, and computer program product for improving memory systems
US8930647B1 (en) 2011-04-06 2015-01-06 P4tents1, LLC Multiple class memory systems
US9170744B1 (en) 2011-04-06 2015-10-27 P4tents1, LLC Computer program product for controlling a flash/DRAM/embedded DRAM-equipped system
US9158546B1 (en) 2011-04-06 2015-10-13 P4tents1, LLC Computer program product for fetching from a first physical memory between an execution of a plurality of threads associated with a second physical memory
US9176671B1 (en) 2011-04-06 2015-11-03 P4tents1, LLC Fetching data between thread execution in a flash/DRAM/embedded DRAM-equipped system
US9417754B2 (en) 2011-08-05 2016-08-16 P4tents1, LLC User interface system, method, and computer program product
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
US9054030B2 (en) * 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US20140084399A1 (en) * 2012-09-27 2014-03-27 Mark L. Doczy Spin transfer torque memory (sttm) device with topographically smooth electrode and method to form same
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
JP6161026B2 (ja) 2013-03-14 2017-07-12 株式会社東芝 磁気メモリ
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US9203017B2 (en) * 2013-08-02 2015-12-01 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions including a package structure usable in spin transfer torque memories
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9019754B1 (en) 2013-12-17 2015-04-28 Micron Technology, Inc. State determination in resistance variable memory
JP2015179824A (ja) * 2014-02-28 2015-10-08 Tdk株式会社 磁性素子およびそれを備えた磁性高周波素子
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
KR20150106550A (ko) * 2014-03-12 2015-09-22 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
CN106605267B (zh) * 2014-09-26 2021-06-08 英特尔公司 制造用于psttm应用的晶体磁性膜的方法
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
JP2016174103A (ja) 2015-03-17 2016-09-29 株式会社東芝 磁気記憶素子及び磁気メモリ
US10923502B2 (en) 2019-01-16 2021-02-16 Sandisk Technologies Llc Three-dimensional ferroelectric memory devices including a backside gate electrode and methods of making same
US11222920B2 (en) * 2020-02-04 2022-01-11 Western Digital Technologies, Inc. Magnetic device including multiferroic regions and methods of forming the same
US11997855B2 (en) * 2020-05-28 2024-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Back-end-of-line selector for memory device

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6156611A (en) 1998-07-20 2000-12-05 Motorola, Inc. Method of fabricating vertical FET with sidewall gate electrode
US7006375B2 (en) 2003-06-06 2006-02-28 Seagate Technology Llc Hybrid write mechanism for high speed and high density magnetic random access memory
US6956764B2 (en) 2003-08-25 2005-10-18 Freescale Semiconductor, Inc. Method of writing to a multi-state magnetic random access memory cell
US6985385B2 (en) * 2003-08-26 2006-01-10 Grandis, Inc. Magnetic memory element utilizing spin transfer switching and storing multiple bits
US7109539B2 (en) * 2004-03-09 2006-09-19 International Business Machines Corporation Multiple-bit magnetic random access memory cell employing adiabatic switching
KR100648143B1 (ko) 2004-11-03 2006-11-24 한국과학기술연구원 전류 인가 자기 저항 소자
US7579615B2 (en) 2005-08-09 2009-08-25 Micron Technology, Inc. Access transistor for memory device
GB0603985D0 (en) 2006-02-28 2006-04-05 Univ Cambridge Tech Multi-bit memory cell structures and devices
JP5076361B2 (ja) * 2006-05-18 2012-11-21 株式会社日立製作所 半導体装置
WO2007135817A1 (ja) * 2006-05-24 2007-11-29 Japan Science And Technology Agency マルチフェロイック素子
US7598579B2 (en) 2007-01-30 2009-10-06 Magic Technologies, Inc. Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current
JP2008252018A (ja) 2007-03-30 2008-10-16 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
US7764537B2 (en) * 2007-04-05 2010-07-27 Qualcomm Incorporated Spin transfer torque magnetoresistive random access memory and design methods
US7573736B2 (en) * 2007-05-22 2009-08-11 Taiwan Semiconductor Manufacturing Company Spin torque transfer MRAM device
US7742328B2 (en) * 2007-06-15 2010-06-22 Grandis, Inc. Method and system for providing spin transfer tunneling magnetic memories utilizing non-planar transistors
KR100866973B1 (ko) * 2007-07-13 2008-11-05 이화여자대학교 산학협력단 자기 메모리 셀
WO2009010595A1 (es) 2007-07-13 2009-01-22 Consejo Superior De Investigaciones Científicas Dispositivo magnetoeléctrico y método para escribir información no volátil en dicho dispositivo
US7750421B2 (en) 2007-07-23 2010-07-06 Magic Technologies, Inc. High performance MTJ element for STT-RAM and method for making the same
US7932571B2 (en) 2007-10-11 2011-04-26 Everspin Technologies, Inc. Magnetic element having reduced current density
US20090121266A1 (en) 2007-11-13 2009-05-14 Freescale Semiconductor, Inc. Methods and structures for exchange-coupled magnetic multi-layer structure with improved operating temperature behavior
US7948044B2 (en) 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
US7791152B2 (en) * 2008-05-12 2010-09-07 International Business Machines Corporation Magnetic tunnel junction transistor
US20090303779A1 (en) 2008-06-05 2009-12-10 Young-Shying Chen Spin Torque Transfer MTJ Devices with High Thermal Stability and Low Write Currents
US8138561B2 (en) 2008-09-18 2012-03-20 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM
WO2010032574A1 (ja) 2008-09-22 2010-03-25 株式会社日立製作所 磁気記録素子、磁気メモリセル及び磁気ランダムアクセスメモリ
US8102700B2 (en) 2008-09-30 2012-01-24 Micron Technology, Inc. Unidirectional spin torque transfer magnetic memory cell structure
US8310861B2 (en) * 2008-09-30 2012-11-13 Micron Technology, Inc. STT-MRAM cell structure incorporating piezoelectric stress material
JP2010098259A (ja) 2008-10-20 2010-04-30 Institute Of Physical & Chemical Research メモリセル、ならびに、磁気メモリ素子
US7944738B2 (en) 2008-11-05 2011-05-17 Micron Technology, Inc. Spin torque transfer cell structure utilizing field-induced antiferromagnetic or ferromagnetic coupling
US9368716B2 (en) 2009-02-02 2016-06-14 Qualcomm Incorporated Magnetic tunnel junction (MTJ) storage element and spin transfer torque magnetoresistive random access memory (STT-MRAM) cells having an MTJ
US8587993B2 (en) 2009-03-02 2013-11-19 Qualcomm Incorporated Reducing source loading effect in spin torque transfer magnetoresisitive random access memory (STT-MRAM)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI508277B (zh) * 2012-06-19 2015-11-11 Micron Technology Inc 記憶體單元、半導體裝置結構、記憶體系統及製造方法
US9406874B2 (en) 2012-06-19 2016-08-02 Micron Technology, Inc. Magnetic memory cells and methods of formation
TWI506832B (zh) * 2012-06-29 2015-11-01 Intel Corp 自旋霍爾效應記憶體
US9281467B2 (en) 2012-06-29 2016-03-08 Intel Corporation Spin hall effect memory
TWI630738B (zh) * 2013-10-22 2018-07-21 新力股份有限公司 記憶胞結構、記憶體製造方法、記憶體裝置

Also Published As

Publication number Publication date
CN103109324A (zh) 2013-05-15
US8310868B2 (en) 2012-11-13
US20120069647A1 (en) 2012-03-22
WO2012036733A3 (en) 2012-06-07
TWI492226B (zh) 2015-07-11
WO2012036733A2 (en) 2012-03-22
CN103109324B (zh) 2016-02-24
KR20130056327A (ko) 2013-05-29
KR101506821B1 (ko) 2015-03-27
SG188977A1 (en) 2013-05-31

Similar Documents

Publication Publication Date Title
TW201218199A (en) Spin Torque Transfer memory cell structures and methods
TWI509787B (zh) 自旋轉矩轉移記憶體單元結構及方法
KR101338050B1 (ko) 평면외 자기 터널 접합 셀들을 스위칭하는 방법
US8482968B2 (en) Non-volatile magnetic tunnel junction transistor
EP2383745B1 (en) STRAM with electronically reflective insulative spacer
US8053255B2 (en) STRAM with compensation element and method of making the same
TWI500026B (zh) 自旋轉矩轉移記憶體單元結構及方法
US20100053822A1 (en) Stram cells with ampere field assisted switching
US9666639B2 (en) Spin torque transfer memory cell structures and methods