TW201214516A - Pattern forming method and method for producing device - Google Patents

Pattern forming method and method for producing device Download PDF

Info

Publication number
TW201214516A
TW201214516A TW100132985A TW100132985A TW201214516A TW 201214516 A TW201214516 A TW 201214516A TW 100132985 A TW100132985 A TW 100132985A TW 100132985 A TW100132985 A TW 100132985A TW 201214516 A TW201214516 A TW 201214516A
Authority
TW
Taiwan
Prior art keywords
pattern
line
space
film
wafer
Prior art date
Application number
TW100132985A
Other languages
English (en)
Other versions
TWI555054B (zh
Inventor
Toshikazu Umatate
Soichi Owa
Tomoharu Fujiwara
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Publication of TW201214516A publication Critical patent/TW201214516A/zh
Application granted granted Critical
Publication of TWI555054B publication Critical patent/TWI555054B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338Process specially adapted to improve the resolution of the mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Description

201214516 六、發明說明: 【發明所屬之技術領域】 本發明係關於於基板形成圖案之圖案形成方法、及使用 該圖案形成方法之元件製造方法。 【先前技術】 在用以製造半導體元件等電子元件或微形元件等之微 影製程中所使用、使用例如遠紫外區至真空紫外區之紫外 光之曝光裝置,為了提高解析度,係進行了曝光波長之短 波長化、照明條件之最佳化、以及液浸法之適用等。最近, 為了形成較曝光裝置之解析極限更微細之間距之週期性電 路圖案,而提出了間距分割法(pitch_Sp丨itting Process)及間 t^ib^(Spacer Double Patterning Process,Spacer transfer Process 或 Sidewall transfer Process)(參照例如非專 利文獻1)。 别者之間距分割法大分為雙重曝光法(D〇uble ExpMure
Process)與雙重圖案化法(D〇uMe 卜〇cess)。雙重 曝光法中,係在將具有最終形成之元件圖案之兩倍間距之 第1及帛2 A罩圖案之像以彼此錯開之狀態轉印於非線性 光阻後,進仃蝕刻等(參照例如非專利文獻2)。又,雙重圖 案法中’係於該第1光罩圖案之像之曝光與該第2光罩圖 案之像之曝光之間執行蝕刻等程序。 _後者之間隔物雙圖案化法(間隔物程序法)中,藉由例如 兀件圖案之兩倍間距之光罩圖案之像之曝光及顯影,形成 201214516 間距之1 /4之複數個線圖案,於各線圖案之兩側之空間部 (側壁部)推積間隔物後,例如藉由除去各線圖案而得到間距 為1 / 2之圖案(參照例如非專利文獻3)。 [非專利文獻 1] Andrew J. Hazelton et al.,“Double-patterning requirements for optical lithography and prospects for optical extension without double patterning, J. Micro/Nanolith. MEMS MOEMS,(美國)Vol.8(l), 01 1003, Jan-Mar(2009) [非專利文獻 2] H.Ohki et al. “Experimental study on non-linear multiple exposure method, ” Proc. SPIE(美 國)305 1,ρ·85·93(1997) [非專利文獻 3] W. Jung et al.,“Patterning with amorphous carbon spacer for expanding the resolution limit of current lithography tool,” Proc.SPIE(美國)6520,65201C(2007) 【發明内容】 根據習知之間距分割法或間隔物雙圖案化法所構成之 圖案形成方法,能形成較曝光裝置之解析極限更微細之間 距之週期性電路圖案。然而,習知之圖案形成方法,難以 高精度地形成包含較曝光裝置之解析極限更微細之非週期 性部分之電路圖案。 本發明有鑑於上述情事,其目的在於能形成較曝光裝 置之解析極限更微細之圖案。 根據本發明之第1態樣,提供一種圖案形成方法,其 特徵在於:於基板上形成具有第1線圖案之第1圖案;以 201214516 覆蓋前述第1圖案之方式成第丨 上形成第2圖案,該第'2 =有=,於前述第1薄膜 案交又之方向之第二==!於與前述第1線圖 形& ή t & 、、 則述第2圖案之方式 二述第2圖案之至少-部分重疊之方式 :形成具有第1開口部…圖案;透過形成 m 述第3圖案之前述第1開口部除去前述 =1薄膜之-部分’並於前述第】薄膜形成第2開口部; 一迷第i _之前述第2開口部除去前述第i圖案之 一4为;除去前述第丨薄膜及前述第2圖案。 根據本發明之第2能媒,摇也 _ ^ ^ ^樣k供一種圖案形成方法,其 Π::於基板上形成具有於既定方向交互排列之複數 工線圖案與第i空間之第丨線與空間圖案;於該第丨 :1、空間圖案上,形成具有於與前述既定方向交叉之方向 父互排列之複數個第2線圖案與第2空間之第2線與空間 圖案:將第1線與空間圖案之複數個第1線與第2線與空 圖案之複數個第2空間重疊之複數個重複區域所存在之 一1線之一部分區域,以區劃該第1線圖案之一部分區域 之一對第2線作為光罩加以钱刻除去;藉由除去第2線鱼 空間圖案,形成第1線與空間圓案之第〗線一部分已除去 之非週期之線與空間圖案。 根據本發明之第3態樣,提供一種元件製造方法,盆 :含:使用本發明之第,或第2態樣之圖案形成方法於基 上形成已除去既定圖案之一部分之圖案之步驟。 根據本發明之第4態樣,提供一種元件製造方法,其 201214516 使用本發明之第 根據本發明 圖案。 或第2態樣之圖案形成方法。 此形成較曝光裝置之解析極限更微細之 【實施方式】 [第1實施形態] 參照圖1〜圖16說明本發明之第i實施形態。首先, 說明本實施形態中為了形成半導體元件等電子元件或微型 兀件等之電路圖案而使用之圖案形成系統之一例。 圖1(A)係顯示本實施形態之圖案形成系統之主要部 位,圖1(B)係顯示圖1(A)中之曝光裝置(本實施形態中,作 為曝光裝置之一例係顯示掃描步進機)1〇〇之概略構成。圖 1 (A)中,該圖案形成系統包含曝光裝置t 〇〇、對晶圓等基板 進行光阻(感光材料)之塗布及顯影之塗布顯影機2〇〇、薄膜 形成裝置300、對晶圓進行乾燥及濕潤之蝕刻之蝕刻裝置 400、在此等裝置間進行晶圓之搬送之搬送系統5〇〇、以及 主電腦(未圖示)等。 圖1 (B)中’曝光裝置1 〇〇具備照明系統1 〇、保持被透 過照明系統10之曝光用照明光(曝光用光)IL照明之標線片 R之標線片載台RST、包含使從標線片r射出之照明光IL 投射於晶圓W(基板)表面之投影光學系統pl之投影單元 PU、以及保持晶圓W之晶圓載台WST。曝光裝置1〇〇液具 備統籌控制裝置整體之動作之電腦所構成之主控制裝置(未 圖示)等。以下’圖1 (B)中,將沿與投影光學系統pl之光 201214516 軸ΑΧ平行之方向之軸設為Z軸、將沿與z軸正交之平面(大 致水平面)内標線片R與晶圓W被相對掃描之方向之軸稱為 Y軸、將沿與Z軸及γ軸正交之方向之軸設為χ軸,並將 繞X軸、Y軸、以及Z軸之旋轉(傾斜)方向分別設為0 X、 0y、以及0z方向。 照明系統10如例如美國發明專利申請公開第2〇〇3/ 025890號說明書等所揭示,包含產生照明光乙之光源與以 照明光IL照明標線片R之照明光學系統。作為照明光乩, 例如使用ArF準分子雷射光(波長193nm)。此外,作為照明 光IL,亦能使用KrF準分子雷射光(波長248nm)、γΑ(3雷 射或固態雷射(半導體雷射等)之諧波或水銀燈之亮線(丨線 等)等。 一照明光學系統具有偏光控制光學系統、光量分布形成 光學系統(例如繞射光學元件或空間光調變器等)、包含光學 積分器(例如複眼透鏡或棒狀積分器(内面反射型積分器)等) 等之照度均-化光學系統、以及標線片遮簾(可變視野光鬧) 等(均未圖示)。照明系統1〇,係將以標線片遮簾規定之標 線片R之圖案面(下面)之於χ方向細長之狹縫狀照明區域 Μ以2極照明、4極照明、環帶照明、同調因子(σ值)較 昭之照明或通常照明等之照明條件’肖由既定偏光狀態之 β明光IL以大致均一之照度分布進行照明。 又藉由真空吸附等保持標線片R之標線片載台RST, 二:標線片底座(未圖示)之與灯平面平行之上面,以能以 定速度移動於γ方向且能調整χ方向、γ方向之位置、 7 201214516 以及0 Z方向之旋轉角之方式被載置。標線片載台RST之位 置資訊係藉由包含複數軸之雷射干涉儀之標線片干涉儀Η 透過移動鏡14(或載台之經鏡面加工之側面)以例如0.5〜 0.1 nm程度之分析能力隨時檢測。藉由根據標線片干涉儀 1 8之測里值控制包含線性馬達等之標線片載台驅動系統 (未圖示),而控制標線片載台RST之位置及速度。 又,配置於標線片載台RST下方之投影單元pu包含 鏡筒24與具有以既定位置關係保持於該鏡筒24内之複數 個光學元件之投影光學系統PL。投影光學系統pL例如為 兩側遠心且具有既定投影倍率点(例如1/4倍、1/5倍等 之縮小倍率)。藉由通過標線片R之照明光IL,透過投影光 學系統PL使標線片R之照明區域jar内之電路圖案之像形 成於晶圓w之一個照射區域内之曝光區域IA(與照明區域 IAR共軛之區域)》作為本實施形態之基板之晶圓w,例如 包3於由碎(或亦可係SOI(silicon on insulator)等)構成之直 徑為200mm或30〇mm程度之圓板狀基材表面形成有圖案形 成用薄膜(氧化膜、金屬膜、聚石夕膜等)者β再者,於曝光對 象之βθ圓W表面,以既定厚度(例如數1 〇nrn〜2〇〇nm程度) 塗布光阻(感光材料)。 又’曝光裝置100由於係進行適用液浸法之曝光(曝光 方法)’因此具備將液體Lq供應至投影光學系統PL所具備 之複數個先學元件中最靠像面側(晶圓W側)之光學元件即 前端透鏡26與晶圓之間之局部液浸裝置30。藉由局部液浸 裝置30,僅於晶圓W之上面一部分區域形成液浸區域,此 201214516 局4液/又裝置30具備配置成包圍鏡筒24之下端部周圍、 亦即包圍前端透鏡26之周圍之嘴單元32。嘴單元32之液 體Lq之ί、應口透過供應流路及供應管Μ連接於液體供應 裝置(未圖示)。嘴單元32之液體Lq之回收口透過回收流路 及回收s 34B連接於液體回收裝置(未圖示)。局部液浸裝置 30之詳細構成’揭示於美國發明專利巾請公開第2〇〇7/ 242247號說明書等,援用此文獻作為本文記載之一部分。 又,晶圓載纟WST係於底M 12之與χγ平面平行之上 面12a以可移動於γ方向之方式被载置。晶圓載台而具 備載台本體20、搭載於載台本體2〇上面之晶圓台謂、 設於載台本體20内且驅動相對載台本體2〇之晶圓台 謂(晶圓取2方向位置(Z位置)及θχ方向十方向 之傾斜角之z調平機構。於晶圓台WTB設有藉由真空吸附 專將晶圓W保持於大致與χγ平面平行之吸附面上之晶圓 保持具(未圖示)。於晶圓台WTB上面之晶圓保持具(晶圓 W)之周圍,設有與晶圓w表面(晶圓面)為大致同一面且具 有已對液體Lq進行撥液化虛| I τ 板)2卜 了㈣化處理之表面之平板狀板體(撥液 又’例如設有與美國發明專利第5,448,332號說明書 斤揭不者相同之構成即測量晶圓面之複數個測量點之Ζ 位置之斜人射方式之自動聚焦感測器(未圖示)。在曝光中, 係根據此自動聚焦感測器之測量值驅動晶圓載台ww之ζ 調平機構以使晶圓面對焦於投影光學系統pL之像面。 、圓口 WTB之γ方向及χ方向之端面分別藉由 201214516 鏡面加工而形成有反射面。藉由從構成晶圓干涉儀16之複 數軸雷射干涉儀對該反射面(亦可係移動鏡)分別投射干涉 儀光束,而以例如0.5〜〇.lnm程度之分析能力測量晶圓載 台WST之位置資訊(至少包含χ方向、γ方向之位置、以及 方向之旋轉角)。根據此測量值控制包含線性馬達等之 晶圓載台驅動系統(未圖示),來控制晶圓載台wst之位置 及速度。此外,晶圓載台WST之位置資訊亦可由具有繞射 格子狀之標尺與檢測讀頭之編碼器方式之檢測裝置測量。 又,曝光裝置1 00具備測量晶圓w之既定對準標記之 位置之晶圓對準系統AL、以及為了測量標線片R之對準標 圮之藉投影光學系統PL產生之像之位置而内藏於晶圓載台 WST之空間像測量系統(未圖示)。使用此等空間像測量系统 (標線片對準系統)及晶圓對準系統AL進行標線片R與晶圓 W之各照射區域之對準。 、日日圓 隹日日圓W之曝光時,藉由將晶圓載 m ;AY方向,晶圓w之曝光對象之照射區域移動: ^ 之前方側。進而,從局部液浸裝置30對投影 千系統PL與晶圓w之間供 …圖案-部分之藉投二體二二著’-邊將標 圓W之一個照射區域,一 之像投影至 -WST , 邊透過標線片載台RST及晶圓 :ST使‘線Μ及晶圓W同步移動於γ方向 該照射區域掃描曝光標線片R之圖 ^ 進:動_光,而以步進掃描方式及液浸; 之各照射區域分別曝光標線片汉之圖宰之像。、曰曰圓 10 201214516 其次’本實施形態中作為铟 *=马I造對象之電路圖案,例如 圖2之部分放大圖所示,係作 F句牛導體兀件之SRAM(Static RAM)之閘單元用之電路圖幸 圃茶70。此外,以下將線與間隔圖 案稱為L&S圖案。電路圖幸 闺茶70係在晶圓之基材36表面, 將線寬d之線圖案72及寬度4之空間部73於週期方向(以 下為X方向)以間距(週期)2d排列之第kl&s圖荦71中 除去複數個線㈣72之-部分所形成者。例如,圖2中, 電路圖案70係第kL&s圖案71中從相隔—個之線圖案 在正父於X方向之Y方向除去寬度d之部分而形成有複數 個分離部74A〜74F(非週期性之部分)者。此外,本實施形 態中圖2之X軸及γ軸之方向,係與在將形成圖2之電路 圖案70之晶圓W載置於圖1(B)之曝光裝置1〇〇之晶圓載台 WST之情形下曝光裝置100中之χ軸及γ軸方向平行。 本實施形態中,線寬d較液浸型曝光裝置100之解析 極限(在週期性圖案之情形為半間距)更微細。因此,第!之 L&S圖案71之線寬d較曝光裝置1〇〇之解析極限更微細。 再者,電路圖案70亦係包含較曝光裝置1〇〇之解析極限更 微細之寬度d之非週期性部分之圖案。例如,線寬d為曝 光裝置100之解析極限之大致i/2,換言之,曝光裝置1〇〇 之解析極限為大致2d。曝光裝置100之解析極限為例如4〇 〜50nm程度,依此,線寬d為20〜25nm程度。以下,曝 光裝置100之解析極限為大致4〇nm(半間距),線寬d為大 致 20nm。 又’圖2中,如虛線所示,假定以與第1之圖案 201214516 71正交之方式將線寬d之線圖案77及寬度d之空間部79 於Y方向以間距2d排列之第2之L&S圖案78。此情形下, 第1之L&S圖案71中之分離部74A〜74F係與第2之L&S 圖案78之任一空間部79交叉之部分。例如,第i區域76a 内之線圖案72之分離部74A,74B之間隔、以及第2區域 76B内之線圖案72之分離部74C,74D之間隔分別為第2之 L & S圖案7 8之兩條線圖案7 7及一個空間部7 9之寬度 (=3d)。又’第3區域76C内之線圖案72之分離部74E,74F 之間隔為第2之L&S圖案78之一個空間部79之寬度(=d)° 此情形下,第2之L&S圖案78之Y方向位置係根據例如 形成第1之L&S圖案71時所使用之對準標記(未圖示)來設 定。此外’分離部74A〜74F之位置及個數,在與任一空間 部79交叉之條件下為任意。 孤枉兄明用以使用本實施形態 以下,參照圖3之 圖案形成系統形成電路圖案70之圖案形成方法一例。本實 施形態中,作為第1階段’使用間隔物雙圖案化法(Spa⑽ Double Patterning Process,Spacer 的⑽“ 或
SidewaU transfer Process)於晶圓表面之各照射區域形成線 宽d(間距2d)之第RL&S圖案7卜接著,作為第2階段, 係在該各照射區域’使用間隔物雙圖案化法於第】之[Μ 圖案71上以與第1之l&s圖案71正交之方彳# 乂之方式形成線寬d(間 距2d)之第2之L&S圖宰78。接荽,〆Ar达社 圃系8接者,作為第3階段,係在 該各照射區域,透過第2之L&s圖宰 _杀/ 8之複數個空間部 79於第1之L&S圖牵71夕访奴加a問 園茶71之複數個線圖案”設置寬度d之 12 201214516 分離部74A〜74F(缺口部)。該第!階段對應於圖3之步驟 102, 104,該第2階段對應於步驟1〇6〜11〇,該第3階段對 應於步驟1 12〜124。 首先,在圖3之步驟102,使用薄膜形成裝置3〇〇,如 圖4(B)所示,於晶圓w之例如由矽構成之基材36之平坦表 面形成由二氧化矽(Si〇2)之薄膜構成之元件層38。此外,於 兀*件層38底面(基材36之表面)亦可形成氧化膜或氮化膜 等。在次一步驟1 〇4,於元件層38以間隔物雙圖案化法於 χ方向形成間距2d之第1之L&S圖案71。步驟1〇4之動 作分成步驟130〜140。 亦即,在步驟130’如圖4(B)所示使用薄膜形成裝置 30〇於晶圓W之元件層38表面形成第i中間層40,在塗 布顯影機200,於該中間層40表面形成例如正型之光阻層 42。在次一步驟132,將晶圓w載置於圖1(B)之液浸型曝 光裝置100之晶圓載台WST。曝光裝置1〇〇之標線片R(第 1光罩板)之圖案’係如圖4(A)之放大圖所示,將線寬為2d /β(万為投影倍率)之遮光膜所構成之線圖案Ra於X方向 以間距4d/ /3所排列之l&S圖案。接著,以曝光裝置ι〇〇 使標線片R之圖案之像44Χ(於χ方向使間距4d之L&s圖 案之像)曝光於晶圓W之各照射區域。由於像44X之線寬(半 間距)為2d(大致為解析極限),因此像44X能藉由曝光裝置 1 〇〇高精度地成像《此時,先將曝光量設定成在一間距量之 像44X中曝光量為感光等級以下之部分(未曝光部分)之χ 方向寬度成為d。 13 201214516 在次一步驟134,以塗布顯影機2〇〇使晶圓w之光阻 層42顯影,以蝕刻裝置4〇〇進行晶圓w之中間層4〇之蝕 J而士圖4(c)所示,形成將線寬d之光阻圖案42A及中 間層40之線圖案4〇 A於χ方向以間距排列之圖案。 其後剝離光阻圖案42A。在次一步驟136,薄膜形成裝置300 如圖4(D)所示,以覆蓋晶圓w之中間層40之線圖案40A 之方式堆積間隔物層46。接著,移行至步驟138,在蝕刻 裝置400如圖4(E)所示,對晶圓之.間隔物層46於與表面垂 直之方向進行異向性蝕刻。藉此,於線寬d之中間層40之 線圖案40A之X方向兩側面殘留間隔物層46之寬度d之 間隔物部46A,46B。其後,例如藉由在蝕刻裝置4〇〇,除去 晶圓W之中間層40之線圖案40A,而如圖4(F)所示於元件 層38表面形成於X方向以間隔2d排列有線寬d之間隔物 部46A,46B之L&S圖案。在次一步驟140,係在蝕刻裝置 4〇〇 ’將由間隔物部46A,46B構成之L&S圖案作為光罩進 行元件層38之蝕刻’並除去間隔物部46A,46B。此結果, 如圖4(F)及圖4(G)(放大俯視圖)所示,於晶圓w之基材36 表面之元件層38 ’形成於X方向以間隔2d排列有線寬d 之線圖案38A(第1線)之第1之L&S圖案71(於鄰接之線圖 案38A之間區劃空間圖案38S(第1空間))。線圖案38a對 應於圖2之線圖案72。此外,亦與L&S圖案71 —起形成 對準標記(未圖示)。 其次,在次一步驟106,如圖5 (B)所示,以薄骐形成带 置300以覆蓋晶圓之第1之L&S圖案71之方式,形成_般 14 201214516 而言形成於光阻下面之反射防止膜即BARc(B〇tt〇m
AnU-Reflecti〇n Coating,底抗反射層)所構成之第i保護層 48,使此表面平坦化。在次一步驟1〇8,於第}保護層48 表面形成以與元件層38相同厚度且相同材料(此處為二氧 化矽)所構成之加工用圖案層52。此外,加工用圖案層52 之厚度亦可與元件層38之厚度相異。在次一步驟11〇,與 步驟104同樣地以間隔物雙圖案化法於加工用圖案層52於 Y方向形成間距2d之第2之L&S圖案78。步驟11〇之動 作亦分為對應於步驟130〜140之步驟。 亦即,在對應步驟130之步驟,如圖5(B)所示,於晶 圓W之加工用圖案層52表面形成第2中間層5〇,於該中 間層50表面形成例如正型之光阻層54。在對應步驟η〗之 ^驟將曰曰圓W載置於曝光裝置1〇〇之晶圓載台%§丁。於 曝光裝置100之標線片載台RST取代標線片R而裝載有第 2栝線片R1(第2光罩板)。標線片Ri之圖案,係如圖5(A) 之放大圖所示,將線寬為2d/ 為投影倍率)之遮光膜 所構成之線圖案Rla於γ方向以間距4d/沒所排列之L&s 圖案。接著,測量形成於標線片R1之對準標記(未圖示), 並根據其測量結果調整標線片R之位置。其後,曝光裝置 100使標線片IU之圖案之像44γ(於γ方向使間距切之L&s 圖案之像)曝光於晶圓W之各照射區域。由於像4 4 γ之線寬 (半間距)亦為2d(大致為解析極限),因此像44γ亦能藉由曝 光裝置1 〇〇高精度地成像。此時,先將曝光量設定成在一 間距置之像44γ中曝光量為感光等級以下之部分(未曝光部 15 201214516 分)之γ方向寬度成為d。 ,在對應次一步驟1 34之步驟,使晶圓W之光阻層54顯 影,進行晶圓W之中間層50之蝕刻,而如圖5(C)所示,形 成將線寬d之光阻圖案54A及中間層5()之線圖案5〇A於γ 方向以間距4d排列之L&s圖案。其後剝離光阻圖案54Α。 在對應次一步驟136之步驟,如圖所示,以覆蓋晶圓 W之線圖案50A之方式堆積間隔物層56。接著,在對應次 步驟138之步驟,如圖5(E)所示,對晶圓之間隔物層56 於與表面垂直之方向進行異向性蝕刻。藉此,於線寬d之 線圖案50A之γ方向兩側面殘留間隔物層%之寬度d之 間隔物部56A,56B。其後,藉由除去晶圓w之線圖案50A, =如圖50)所不於加工用圖案層52表面形成於γ方向以間 隔2d排列有線寬d之間隔物部56八,56β之L&s圖案。在 對應-人步驟之步驟,將由間隔物部56A,56B構成之 L&S圖案作為光罩進行加卫用圖案層52之㈣,其次除去 1隔物。P 56A,56B,藉此如圖5(F)及圖5(G)(放大俯視圖) 所示,於晶圓W之第i保護層48表面之加工用圖案層52, 形成於Y方向以間隔2d排列有線寬d之線圖案52八之第2 之L&S圖t 78(於鄰接之線圖# 52A之間區劃空間圖案 52S(第2空間:對應空間部79))。線圖案52a對應於圖2 之線圖案77。 以下,參照圖6(A)〜圖12(c)說明圖2之形成電路圖案 7〇中之包含分離部74A,74B之第i區域76A内之圖案之過 程。圖6(A)〜圖12(C)分別為顯示晶圓W表面之各昭射區 16 201214516 域内之對應第1區域76A之部分之放大俯視圖,圖6(B)〜 圖12(B)係分別沿圖6(A)〜圖ι2(Α)之bb,線之剖面圖,圖 6(C)〜圖12(C)係分別沿圖6(A)〜圖12(A)之CC,線之剖面 圖’此外,圖6(A)〜圖9(A)中,後述之第2保護層58及光 阻層60表示為透明構件。 首先,在圖3之步驟112,如圖6(B)所示,使用薄膜形 成裝置300以覆蓋晶圓w之第2之L&S圖案78之方式形 成由 BARC(Bottom Anti-Reflection Coating,底抗反射層) 所構成之第2保護層5 8 ’且使此表面平坦化。進而,使用 塗布顯影機200於第2保護層58表面形成例如正型之光阻 層60。在次一步驟114,將晶圓W載置於圖1(B)之曝光裝 置100之晶圓載台WST。於曝光裝置1〇〇之標線片載台RST 取代標線片R而裝載有第3標線片R3(第3光罩板)。於標 線片R3與圖2之分離部74A〜74F對應地分別形成有用以 形成包含分離部74A〜74F之大小之像之開口圖案。於標線 片R3之與第1區域76A對應之部分,例如圖6(D)之放大圖 所示,於遮光膜中X方向及γ方向之寬度為2d//5(点為投 影倍率)且γ方向間隔為2d/万之兩個開口圖案R3a,R3b。 此外,本實施形態中,作為兩個開口圖案R3a,R3b之形狀 雖顯示正方形之形狀,但並不限定於此。例如,作為兩個 開口圖案,亦可使用已施以〇pc(〇ptieal pjtQximity correction,光學鄰近效應修正)處理之圖案。 接著,測量形成於標線片R3之對準標記(未圖示),並 根據其測量結果調整標線片R3之位置。其後,曝光裝置1〇〇 17 201214516 如圖6(A)所示使標線片R3之開口圖案R3a,尺扑之像“A: 62B曝光於晶圓w之各照射區域之與第i區域“A對應之 部分。此外,為了說明方便,投影光學系統孔之像為正立 像。像62A,62B之理想形狀A1,m係在χ方向、γ方向之 寬度為2d之正方形,曝光裝f 1〇〇之解析極限雖》μ,但 由於開口圖案R3a,R3b為孤立圖案,因此圖6(A)中,顯示 了像62A,62B $程度變形之狀態。又,例如若晶圓w表面 自投影光學系統之像面偏移(開口圖案R3a,汉扑之像相對晶 圓W表面為離焦),則開口圖案R3a,R3b之像(橫越光阻: 感光等級之輪廓部),會如像A2, B2般進一步變形。然而, 開口圖案R3a,R3b之像容許在覆蓋乂方向及γ方向之寬度 為d之分離部74A,74B之範圍内之位置偏移及變形。此^ 自圖6(A)可知,分離部74A,74B係第2之l&s圖案π之 :間圖案52S與第1之L&S圖案71之線圖案38A重複之 區域。其後,在塗布顯影機200進行晶圓1之光阻層的之 顯影。藉此,如圖7(A)〜(c)所示,於晶圓w之光阻層的 之與像62A,62B對應之部分形成第i開口部6qa, 6扣曰。
在次一步驟.116,以蝕刻裝置4〇〇藉由例如乾蝕刻通 過開口部6〇A,60B於晶圓w之第2保護層58及第 層48形成開口。藉此,如圖8⑷〜(c)所示,形成第^保 護層58之第3開口部58A,58B(與開口部6〇a,6〇b相同形 狀)及第1保護層48之第2開口部48Α,48ββ開口部⑽ 彻’具有被在γ方向相鄰之線圖案52α限制且χ方向被 像62A,62B限制之區域,於此區域内存在線圖案38 L 18 201214516 部分(被除去之部分)。亦即,可知第i保護層48之第2開 口部48A,48B ,係以第2之L&S圖案78之一對線圖案(第 2線)52A之端部為邊界、亦即以第2之L&s圖案78之一對 線圖案(第2線)52A為光罩藉由蝕刻而被形成。其後,剝離 光阻層60(光阻)。在次一步驟118,以蝕刻裝置4〇〇,進行 通過晶圓W之開口部58A,58B及開口部48A,48B而形成 第2之L&S圖案78(線圖案52A)及第i之L&s圖案71(線 圖案38A)之二氧化矽薄膜之蝕刻。藉此,如圖9(A)〜(c) 所不,於開口部58A,58B内之線圖案52A形成缺口部52Α&, 52Ab’於開口部48A,48B内之線圖案38a之與分離部 74B對應之部分形成缺口部38权3湯。如上述,可知缺 邛38Aa,38Ab係以區劃第j保護層48之第2開口部々μ, 之第1保濩層48之部分(側壁)及存在於其上之一對第2 之L&S—圖案π之線圖案(第2線)52八為光罩而被形成。 $置till在次—步驟m ’如_ 1〇(A)〜(C)所示,以姓刻 由例如乾韻刻除去晶圓w之第2保護層58(上層 … =在次一步驟122’如圖11(A)〜(C)所示,以姓刻 、〇〇藉由例如回蝕法除去第2之L&S圖宰 案似)之殘存部,在次一步圖案78之(線圖 示Λ私— 诹124以例如灰化裝置(未圖 )藉由乾灰化除去第丨保護層 部。此結果,如圖12⑷〜(c) arc)之殘存 電路圖垒 、)(C)所不,於線圖案38A製得一 圖案,該電路圖案形成有在 部分於Y古a *命 牧兴刀雕口11 74A,74B對應之 案“之缺”38Aa,38Ab。藉由將線圖 視為線圖案72’該電路圖案與圖2之第丨區域湯 19 201214516 内之電路圖案相同。 又,與形成電路圖案70之第1區域76A内之電路圖案 時並行地,亦形成第2區域鹰内之電路圖案 '及且有第3 區域76C内之於Y方向以最小間隔d鄰接之分離部74E 74F 之電路圖案。前者之第2區域76B内之電路圖案由於斑第( 區域76A内之電,路圖案相同’因此其形成過程之說明省略。 又’為了形成第3區域76C内之電路圖案,於裝載於曝光 裝置剛之第3標線片R3之與第3區域Μ對應之部分, 例如圖剛所示形成有χ方向之寬度2d"且Y方向之 寬度4d“之細長(長孔狀之)開口㈣R3c。此外,本實施 形態中,開口圖案R3c之形狀雖顯示長方形之形狀,但並 不限定於此。例如’作為開口㈣,亦可使用已施以 OPC(Optical proximity c〇rrecti〇n)處理之圖案。 以下,參照圖13(A)〜圖16(C)說明形成第3區域76C 内之圖案之過程。圖13(A)〜圖16(c)内,對與圖6(a)〜圖 12(C)對應之部分賦予同一符號,省略其詳細說明。 圖13(A)〜圖i6(C)分別為顯示晶圓…之各照射區域内 之對應第3 d域76C之部分之放大俯視圖,圖13⑻〜圖 16(B)係分別沿圖13⑷〜圖16(八)之BB,線之剖面圖,圖 13(C)〜圖16(C)係分別沿圖13(A)〜圖16(A)之cc,線之剖 面圖。此外,圖13(A)〜圖16(八)中,第2保護層58及光阻 層60表示為透明構件。首先,在圖3之步驟丨μ ,以曝光 裝置100於晶圓W之各照射區域之與第3區域76C對應之 部分,如圖13(A)所示曝光標線片R3之細長開口圖案R3c 20 201214516 之像62C。像62C之理想形狀C1係在χ方向之寬度為 Y方向之寬度為4d之長方形,曝光裝置1〇〇之解析極限雖 為2d’但由於開口圖案R3c為孤立圖案,因此圖13(A)中, 顯示了像62C某程度變形之狀態。不過,開口圖案R3c之 像容許在覆蓋X方向及Y方向之寬度為4之分離部74e, 74e 之範圍内之位置偏移及變形。其後,進行晶圓w之光阻層 6〇之顯影,而如圖14(A)〜(c)所示,形成光阻層6〇之第i 細長開口部60C(與像62C對應之部分在步驟116,藉由 例如乾蝕刻通過此開口部6〇c而於第2保護層58形成第3 開口部58C,於第i保護層48形成第2開口 48c丨,48c2。 第3開口部58c於其中央部存在一個線圖案“A之一部 分,且一對線圖案之一部分以隔著該一個線圖案52A之方 式存在。第2開口部48C1,48。,具有被在γ方向相鄰之 線圖案52Α限制且X方向被開口圖案R3c之像限制之區 域。如上述,於第2保護層58形成第3開口部58c,於第 1保護層48形成第2開口 48C1,48C2後,將光阻層的剝 離。 其後,在步驟118,進行通過晶圓W之開口部58c及 開口部48C1,48C2而形成第2之L&s圖案78(線圖案52a) 及第/之L&S圖案71(線圖案38A)之二氧化矽薄膜之触 ^藉此如圖1 5(A)〜(c)所示,於開口部58C内之三條 線圖案52A形成缺口部52Acl,52Ac2, 52心3,於開口部 48C2, 48C1内之線圖案38A之與分離部74Ε,74ρ對應之部 分形成缺口部38Ae,3 8Af。 21 201214516
其次,·. 保護層58 圖案78(線 化除去第 所示,於I 在與間隔d之分離部74E,74F對應之部分於γ方向為寬度 d之缺口部38Ae,38Af。藉由將線圖案3SA視為線圖案72, 3玄電路圖案與圖2之第3區域76C内之電路圖案相同。 因此,此藉由標線片R3之解析極限内之一個開口圖案 之像之曝光,沿線圖案38A(72)將以間隔d分離之兩個分離 β 74E,74F各易且向精度地形成。進而,該分離部74e,74 之Y方向間隔d及分離部74E,74F之Y方向寬度d,可藉 由控制在步驟1 10形成之第2之L&S圖案78之間距2d及 空間部7 9之寬度d而容易地調整。 根據本實施形態,在第丨階段及第2階段使用間隔物 雙圖案化法形成微細之第1及第2之L&S圖案71,78後, 在第3階段於與分離部74 a〜74F對應之部分(非週期性部 为)以曝光裝置1 00曝光對應之開口圖案R3a〜R3c之像。 接著’藉由該像形成之開口部内,透過第2之L&S圖案 52A(78)之複數個空間部79於第!之L&S圖案71之複數個 線圖案38A(72)設置寬度d之缺口部(分離部74A〜74F)。因 此’能使用曝光裝置1〇〇高精度地形成包含較曝光裝置1〇〇 之解析極限更微細之非週期性部分之電路圖案7 0。 本實施形態之效果等如以下所述。 22 201214516 (1)使用包含本實施形態之曝光裝置100之圖案形成系 統之圖案形成方法,具有:於晶圓w上形成具有排列於χ 向之複數個第1線圖案38Α(72)之第1之l&s圖案71之 /驟104,以覆蓋第i之L&s圖案71之方式形成第i保護 層48之步驟106 ;於第1保護層48上形成第2之L&s圖 案78之步驟11〇,該第2之L&s圖案78係將延伸於與第i 線圖案38A正交之方向之複數個第2線圖案52A(77)排列於 Y方向之形狀;以覆蓋第2之L&S圖案78之方式形成第2 保護層58,以覆蓋第2保護層58之方式形成光阻層6〇之 步驟112。進而,δ亥圖案形成方法具有:以與第2之l&s 圖案78之一部分重疊之方式於光阻層6〇形成具有第i開 口部60A,60B,60C之圖案之步驟114 ;透過形成於光阻層 6〇之開口部60A〜60C而除去第2保護層58及第丨保護層 48之一部分,並於第i保護層48形成第2開口部48a, 48b,
48C1’ 48C2之步驟116 ;透過第1保護層48之開口部48A 〜48C除去第1之L&s圖案71之一部分(分離部74a,74b, 74E,74F)之步驟118;以及除去第2保護層58、第2之l&s 圖案78、以及第1保護層48之步驟12〇,122,124。 根據本實施形態,由於第1及第2之L&S圖案71,78 為週期性圖案’因此L&S圖案71,78能藉由使用曝光裝置 100之間隔物雙圖案化法形成為較曝光裝置1〇〇之解析極限 更微細之圖案。此時’第2之L&s圖案78之與分離部74A, 74B,74E,74F對應之部分(既定之)之間隔物部79被定位成 與第1之L&S圖案71中作為除去對象之部分重疊,而使用 23 201214516 曝光裝置100將作為光阻層60之開口部60A〜60之像曝光 為覆蓋作為該除去對象之部分。此結果,由於在作為該分 離部74A等之刼分之空間部79與開口部6〇a〜60重疊之部 分形成第1保護層48之開口部48A〜48C2,因此能透過該 開口部48A〜48C2高精度地僅除去第1之l&S圖案71中 作為該除去對象之部分。 因此’能使用曝光裝置100高精度地形成包含較曝光 裝置1 〇〇之解析極限更微細之非週期性部分(分離部74A, 74B)之電路圖案70。 (2)又’適用間隔物雙圖案化法形成第1之l&s圖案71 及第2之L&S圖案78之程序具有:分別形成複數個線圖案 38A之間距之兩倍間距(4d)之複數個線圖案4〇A及複數個線 圖案52A之間距之兩倍間距(4d)之複數個線圖案5〇A之步 驟132, 134、以及使用複數個線圖案4〇A及5〇A形成此等 間距之1/2之間距(2d)之第kL&s圖案71及第^l&s 圖案78之步驟136,138,14〇β因此,能高精度地形成至曝 光裝置100之解析極限之1/2之線寬(半間距)之L&s圖案 71, 78 。 ⑴又’光阻層60之第i開口部6〇A,6〇B分別係覆 第2之L&S圖案78之一個空間部79之至少一部分(空間 79之寬度以上且空間部79之長度一部分)之大小二 7⑽。藉此,能在與該空間部79重叠之部分高精度地形 第1之L&S圖案71之線圖案38八。此外,在-條線圖 38A上,光阻層6〇之開口部(進而缺口部)亦可係僅—個 24 201214516 (4)又’設於光阻層6〇之第1 弟!開口部60C係覆蓋第2 之L&S圖案78之彼此鄰接之兩個 ^ ,Bj σ丨4 7 9之至少一部分 (橫跨相鄰之兩個空間部且空間部 刀 ^之長度一部分)之大 之細長形狀(長孔)(參照圖i4(A)),第 })弟1保護層48之第2開 口 4 48C2, 48C1形成於與該彼此鄰接 邱筏之兩個空間部79對應 之位置。藉此,能透過光阻層6〇 個開口部60C沿線圖 案38A以最小之間隔d於兩處 #地形成缺口部38Ae, 38Af。 (5)又’於第1保護層μ與弁阻爲a 兴尤阻層60之間以覆蓋第2 之L&S圖案78之方4#丄广, ,形成由反射防止膜(BARC)構 保護層58(步驟112) )稱成之第2 )於第1保蠖層48形成開口部48A〜 48C2時於第2保護層μ渺占笛,„ # ^成第3開口部58Α〜58C(步驟 116)’於除去第1之l&s圄安 圖案71之一部分時,透過第3開 口部 58Α 〜58Γ、笙 〇 a τ 第之L&S圖案78之空間部79、以及第 1保護層48之第2 π , 幵〇Ρ 48Α〜48C2進行第1之l&S圖案 71之蝕刻(步驟U8)。 )由於第2之L&S圖案78之空間部79 係由第2之L&S圖荦π夕姑θ也 國系78之線圖案52Α劃成,因此第1之 L&S圖案71之一邱八处 〇刀’月b將第2之L&S圖案78之線圖案 52A之一部分形成為光罩。 又本實知形態中’第i保護層48亦由反射防止膜 (BARC)形成。如此 及第1保護層4 8作 罩之情形更廉價地 (BARC)為有機材料 ’藉由將由BARC構成之第2保護層58 為硬光罩使用,而能較使用專用之硬光 形成電路圖案。又,由於反射防止膜 ’因此在L&S圖案71,78為二氧化矽或 25 201214516 金屬等之無機材料時,由於對蝕刻之耐性為相異,因此特 別適合作為硬光罩。 [第2實施形態] 其次’參照圖17〜圖24(C)說明本發明之第2實施形 態°本實施形態中亦同樣地,使用圖1(A)之圖案形成系統 及圖1(B)之曝光裝置1〇〇。又,在本實施形態形成之圖案, 係將圖2之電路圖案7〇之凸部(分離部74八〜74ρ以外之 線圖案72之部分)作為凹部之電路圖案。 以下’參照圖1 7之流程圖說明使用本實施形態之圖案 形成系統之圖案形成方法一例。本實施形態中亦同樣地, 作為第1階段,使用間隔物雙圖案化法於晶圓(設為晶圓w 1) 表面之各照射區域形成線寬d(間距2d)之第丨之L&s圖案 71。接著,作為第2階段,係在該各照射區域,使用間隔 物雙圖案化法於第1之L&S圖案71上以與第1之l&s圖 案71正交之方式形成線寬d(間距2d)之第2之l&s圖案 78。接著,作為第3階段,係在該各照射區域,透過第2 之L&S圖案78之複數個空間部79於第j之L&s圖案71 之複數個線圖案72設置寬度d之分離部74 A〜74F後,除 去各線圖案72。該第1階段對應於圖17之步驟1〇2A,1〇4八, 1 5 0, 152 ’該第2階段對應於步驟!〇8A, i i〇A,該第3階段 對應於步驟154〜166。 首先,在圖17之步驟102A,如圖18(B)所示,於晶圓 Wi之例如由矽構成之基材36之平坦表面形成由二氧化矽 (Sich)之薄膜構成之元件層(未圖示)。在次一步驟1〇4八,與 26 201214516 圖3之步驟104同樣地,於該元件層38以間隔物雙圖案化 法形成於X方向以間隔2d排列有複數個線寬d之線圖案 38A之第i之L&s圖案71。在次一步驟Μ,以填埋第^ ,L&S圖案71之空間部之方式形成(充填)由低介電率之有 機材料(所謂Low-k有機材)構成之薄膜即有機層64,且使 第1之L&S圖案71及有機層64之表面平坦化。作為低介 電率之有機材料,能使用比介電率為例如大致4以下(更佳 者為大致3以下)之材料即多孔有機矽膜(Si〇CH)或多孔性 之有機玻璃材料即有機SOG(spin_〇n glass)材料等。藉由為 低介電率而能提升絕緣性。又,由於第kL&s圖案Η: 材料為無機物,因此第1之L&S圖案71與包圍此之有機層 64對蝕刻之耐性相異。 s 在次一步驟152,以覆蓋第!之L&s圖案71(及有機層 64)之方式形成例如由氮化膜等無機材料構成之硬光罩層 66。在次—步驟1〇8A,於硬光罩層66表面形成與元件層相 同厚度且相同材料(此處為二氧化矽)所構成之加工用圖案 曰(未圖示)。此外,加工用圖案層之厚度亦可與元件層之厚 度相異。在次一步驟11〇A,與圖3之步驟ιι〇同樣地如圖 1 8(A)所不以間隔物雙圖案化法於該加工用圖案層於γ方向 以間距2d排列有複數個線寬d之線圖案52八之第2之 圖案78。以下,參照圖i8(a)〜圖24(c)說明圖2之形成電 路圖案70中之包含分離部74A,74B之第i區域76a内之 圖案所對應之圖案之過程。對圖18(A)〜圖24(c)内與圖6(A) 〜圖12(C)對應之部分賦予同一符號,省略其詳細說明。圖 27 201214516 18( ) ® 24(C)刀別為顯示晶目W1纟面之各照射區域内 之對應第1區域76A之部分之放大俯視圖,圖18(B)〜圖 24(B)係分別沿圖18(A)〜圖24⑷之BB,線之剖面圖,圖 18(C)〜® 24(C)係分別沿圖18⑷〜24⑷之cc,線之剖 面圖,此外,® 18(A)〜圖24⑷中,後述之光阻層6〇表示 為透明構件。 首先在圖1 7之步驟1 54 ’如圖1 8(B)所示,以覆蓋晶 圓W1之第2之L&S圖案78之方式形成(塗布)例如正型之 光阻層60。在次一步驟U4A,與圖3之步驟ιΐ4同樣地, 曝光裝置100於晶gj W1之各照射區域之與第^區域⑽ 對應之部分,如圖18⑷所示曝光圖18(D)之標線片们之寬 度2d’ 0之開口圖案叫㈣之像似,咖。其後,進行 晶圓W1之光阻層60之顯影’藉此於與像62A,62B對應之 部分形成第!開口部6〇A,6〇B(參照圖i8(b)及(〇)。 在次-步驟156’藉由通過開口部6()A,_進行晶圓 Wi之硬光罩層66之触刻,而如圖19⑷〜⑼所示,在開 口。P :〇A,60B與第2之L&s圖案78重疊之部分(橫跨線圓 案3之部分)形成硬光罩層66之第2開口部66A,66B。 在次-步驟158,藉由例如乾钮刻通過開口部“A肩除 去有機層64之一部分。” 刀藉此如圖20(A)〜(C)所示,在隔 著第2之L&S圖案78之-個空間部第 ^ ^ 弟1及第2空間部 中、於該第1空間部内以夾著線 層…對開口部“一,於⑽ /弟2工間部内以爽菩 線圖案38A之方式形成有機層64之另一對開口部議, 28 201214516 64B2。 在人步驟118A,與圖3之步驟118同樣地,進行第 2之L&S圖案78(此處為二氧化石夕膜)之敍刻,通過硬光罩 層66之開口部66A,66B而進行第!…圖案7U此處為 二氧切膜)之㈣。此時,如圖2i(c)中以虛線所示,使 第2之L&S圖案78之線圖案52八不殘存。藉此,如圖叫) (C)所不纟開口部66A,_内之與分離部“A,74b對 應之位置,於第1之Ι&ς固安 圖案71之線圖案38Α形成缺口 部38Aa,38Ab。又,圖2〇(Α)之各一對開口部64αι,购 及64Β1,64Β2為一個開口部64Α及64Β。 在次一步驟16°,藉由以例如回飯法除去硬光罩層66, 而如圖22⑷〜(C)所示,呈現出包含設有缺口部3仏,_ 之線圖案38A之第1之L&S圖案71。在次一步驟162,如 圖23(A)〜(C)所示,於第圖案71之缺口部_ 38Ab再充填由與有機層64相同之低介電率之有機材料構 成之充填部64P,64Q,且使表面平坦化。在次—步驟164 藉由例如濕触刻,從晶圓W1僅除去第iiLAS圖案Η(二 氧化石夕膜),而如圖24(A)〜(〇所示’在«2之帛i區域76A 内形成將與凸之線圖案72對應之部分視為凹之線圖案 Γ(或72B)之電路圖案。於中央之線圖案地,在與分離 。”4A,74B對應之Y方向間隔為%之位置形成有寬度」 :平坦部職,議(較曝光裝置1〇〇之解析極限更微細之 非週期性部分)。進而,亦可視需要而在步驟166中,於凹 之線圖案則(凹部)充填例如銅等導電性材料。藉此,於凹 29 201214516 之線圖案38B能形成充填有導電性材料之埋入型電路圖案。 又’圖2之電路圖案70之與第1區域76A内之圖案對 應之電路圖案’和與第2區域76B及第3區域76C内之圖 案對應之電路圖案亦同樣地形成。 根據本實施形態’除了第1實施形態之效果等以外尚 能得到以下之效果等。 (1)本實施形態之圓案形成方法,具有:於晶圓wi上 形成具有排列於X方向之複數個第i線圖案38A之第】之 L&S圖案71之步驟1〇4八;以覆蓋第}之L&s圖案η之方 式形成硬光罩層66之步驟152;於硬光罩層66上形成第2 之L&S圖案78之步驟11〇A’該第2之咖圖案Μ係將 延伸於與線圖f 38AiL交之方向之複數個第2線圖案似 排列於γ方向之形狀;以覆蓋第2之咖圖案78 形成光阻層60之步驟154。進而,該圖案形成方 ' 以與第2之L&S圖案78之一部分重疊之方 且、. 形成具有第丨開口部60A,繼,60C之圖案之步驟"从6〇 口部嫩,咖而除去硬光罩層66之一部分,並於硬 罩^ 66形成第2開口部66八,嶋之步驟⑼ 部66A,66B除去第^L& 透過開口 7,步驟及除去=二—部分(分離部7紙 夂除去硬先罩層66之步驟16〇。 根據本實施形態,第1及第2之L&s圖案 ° 成為較曝光裝f 100之解析極限更微細之圖帛χ能形 覆蓋與第2之L&S圖案78之空間部 之像以 間。卩重疊之部分且為第夏之 30 201214516 L&S圖案71之線圖案38A之除去對象之部分(分離部74a, 74B)之方式曝光。此結果,由於在該分離部74A等與開口 部60A,60B重疊之部分形成硬光罩層66之開口部66八, 66B,因此能透過該開口部66A,66B高精度地僅除去第丄 之L&S圖案71中作為該除去對象之部分。 因此,能使用曝光裝置100高精度地形成包含較曝光 裝置100之解析極限更微細之非週期性部分(分離部74A, 74B)之電路圖案70。 (2) 又,該圖案形成方法具有:在於晶圓W1形成第^ 之L&S圖案71時於第1之L&s圖案71之空間部充填有機 層64之步驟150、在除去硬光罩層66及第2之L&s圖案 78後於第1之L&S圖案71内之已除去之部分(缺口部38Aa, 38Ab)充填與有機層64相同材料之薄膜(充填部64p,64Q) 之步驟162、以及除去第i之L&s圖案7i之步驟ι64。 藉此,能形成分離部74A,74B為平坦部且第i之l&s 圖案71之部分為凹部之電路圖案。又,即使係槽圖案亦可 同樣地形成。 (3) 又,由於有機層64係由介電率小之有機材料構成之 絕緣膜,硬光罩層66係無機膜,因此有機層64與硬光罩 層66之蝕刻耐性相異。因此,於有機層64形成開口部64A, 64B後’能容易地僅除去硬光罩層66。 [第3實施形態] 其-人,參照圖25〜圖29(C)說明本發明之第3實施形 態。本實施形態中亦同樣地,使用圖1(A)之圖案形成系統 201214516 及圖1(B)之曝光裝置100。又,在本實施形態形成之圖案, 係將圖2之電路圖案70中之第1區域76a内之電路圖案。 以下,針對本實施形態之圖案形成方法一例,係一邊與第1 實施形態之動作(圖3之流程圖)比較一邊進行說明。 首先’與圖3之步驟102, 1〇4對應地,如圖25(B)所示, 於晶圓(設為W2)之基材36之平坦表面以間隔物雙圖案化法 形成於X方向以間隔2d排列有複數個線寬d之線圖案 38A(二氧化矽之薄膜)之第1之L&S圖案71。在次一步驟 106 ’以覆蓋晶圓W2之第1之L&S圖案71之方式,形成 反射防止膜(BARC)所構成之第1保護層48(以下,本實施形 態中僅稱為保護層48) ’與次一步驟1 〇8對應地,於保護層 48表面形成加工用圖案層52(參照圖5(B))。此外,在與次 一步驟110對應之程序,於圖5(E)之間隔物部56A及56B 之間亦充填與間隔物層5 6相同之材料,除去線圖案5 〇 a後 進行加工用圖案層52之蝕刻。藉此,如圖25(A)所示,於 保護層4 8表面,形成於Y方向以間距4 d排列有γ方向之 寬度d之空間部79A與Y方向之寬度3(1之線圖案52b之 第2之L&S圖案78。此外,為了形成第2之L&S圖案78, 亦可在與步驟134對應之程序’將線寬3d之線圖案形成為 圖5(C)之線圖案50A。 以下’參照圖25(A)〜圖29(C)說明圖2之形成電路圖 案7〇中之包含分離部74A,74B之第i區域76A内之圖案 所對應之圖案之過程。對圖25(A)〜圖29(C)内與圖6(a): 圖12(c)對應之部分賦予同一符號,省略其詳細說明。圖 32 201214516 29(A)〜圖29(C)分別為顯示晶圓W2纟面之各照射區域内 之對應第1區域76A之部分之放大俯視圖,圖25⑻〜圖 29(B)係分別沿圖25(A)〜圖29(A)之BB,線之剖面圖,圖 25(C)〜圖29(C)係分別沿圖25(A)〜圖29(A)之cc,線之剖 面圖,此外,圖25(A)〜圖27(A)中,後述之光阻層6〇 為透明構件。 ’ 首先’在與圖3之步驟112對應之程序,如圖25(b), (c) 所示’以覆蓋晶圓W2之第kL&s圖案78A之方式形成(塗 布)例如正型之光阻層6〇。與次一步驟丨14對應地,以曝光 裝置⑽於晶® W2之各照射區域之與第1區域76A對應 之部分,如圖25(A)所示以圖25(D)之標線片R4之χ方向 寬度2d/ /5曝光γ方向之寬度6d/召之長方形開口圖案 R4a(長孔)之像62D。像62D之理想之像A3,雖係以χ方 向寬度2d覆蓋γ方向寬度以分離部74a,74b之長方形 之像,但實際上因像差等而有某程度之變形亦可。其後, 藉由進行晶圓W2之光阻層6〇之顯影,而如圖26(a)所示, 於一像62D對應之部分形成第i開口部。此外,本實 施形態中’作為標線片R4之開口圖案R4a之形狀雖顯示長 方形之形& ’但並不限定於此。例如,作為其開口圖案, 亦可使用已施以〇pc(〇ptical pr〇ximi以⑶& 圖案。 在/、人步驟11 6對應之程序,藉由例如乾蝕刻通過 開口 4 6GD於晶圓W2之保護層48形成開口。藉此,如圖 26(A)〜(C)所示,在開口部60D與第2之L&S圖案78A之 33 201214516 空間部7 9 A重叠之却J八γ & #刀(杈跨線圖案38A之分離部74A 7
之部分)形成保護層48夕筮? M 5 /4B ^ 48之第2開口部48D,彻。 驟118對應地,進行笫9θ 一 步 时、, 仃第2之L&S圖案78Α(此處為二氧化 膜)之敍刻,通過你$ a β。 夕 逋過保濩層48之開口部仙,4 L&S圖幸71夕姑牙丨之 ,、圖案38A(此處為二氧化矽膜)之蝕刻。藉 (c)所不,在開口部48D,48 部74A,74B對庳之办里 丹刀離 ‘ ,:,复圖案3 8 A形成缺口部3 8 A a 38Ab。又,於第2之 8Aa, &S圖案78A之線圖案52B亦形成缺 口部 52Ba, 52Bb,52BCe 其次與步驟120對應地,藉由例如灰化除去殘存之光 阻層60’與步驟122對應地,#由以例如㈣法除去第^ 之叫圖案78A,而如圖28㈧〜(c)所示,呈現出表面被 保護層48覆蓋且形成有缺口部38Aa,38Ab之第1之L&s 圖案71 °與次—步驟124對應地,藉由以例如乾灰化除去 保護層48,而如圖29⑷〜(c)所示,形成包含設有缺口部 38Aa,38Ab之線圖案38A之第卜㈣圖案71。 /根據本實施形態,除了上述各實施形態之效果以外尚 可侍到以下效果。根據本實施形態,帛2之L&s圖案78A 係空間部79A之寬度(d)較第2線圖案52B之寬度⑽狹小 之圖案,光阻層60之第1開口部6〇D係覆蓋第2之l&s 圖案78A中彼此鄰接之兩個空間部79A之至少一部分之大 小之長孔,因此’僅形成一個長孔(開口部6〇D),即能於線 圖案38A之兩處形成缺口部38Aa,38Ab(分離部74八, 74B)。因此,能容易地形成包含較曝光裝置丨〇〇之解析極 34 201214516 限更微細之非週期性部分之圖案。 又,在以覆蓋保護層48之方式形成第2之L&s圖案 78時,係於保護層48上形成具有L&s圖案之第4圖案(複 數個線圖案50A)’使該第4圖案之線圖案50A(或空間部56八 56B)之寬度較s玄第4圖案之間距(以)之j / 2粗、例如為3d。 因此’能容易地形成第2之L&S圖案78。 此外,可在上述各實施形態中進行如下之變形。 (1) 上述各實施形態中,第1之L&S圖案7 1 (第i線圖 案38A,71)與第2之l&s圖案78, 78A(第2線圖案52a 77 52B)係彼此正交。然而,第】之L&s圖案71與第2之l&s 圖案78, 78A亦可以較90。小之角度交叉。又,亦可取代第 1之L&S圖案71而形成包含至少一個線圖案38A之圖案, 亦可取代第2之L&S圖案78, 78A而形成包含至少一個線 圖案52A, 52B之圖案。 (2) 上述各實施形態中,第1之l&s圖案71及第2之 L&S圖案78係以間隔物雙圖案化法形成。然而,在形成第 1之L&S圖案71及第2之L&S圖案78之至少一方時,亦 可適用間距分割法(Pitch_Splitting Process)。作為該間距分 法’亦可適用雙重曝光法(D〇uble Exposure Process)或雙 重圖案化法(Double Patterning Process)之任一者。 又’上述各實施形態中,例如係以間隔物雙圖案化法 從原本之L&S圖案形成間距為i/2之L&S圖案。然而, 亦可從原本之圖案形成具有相對此間距為1 / (2Κ)(κ為1 以上之整數)之間距之L&S圖案(此為L&S圖案71,78)。藉 35 201214516 此,能形成更微細之電路圖案。 (3)上述各實施形態中,雖被形成之電 案38A,71由二氧化石夕構成,但線圖案38A 7】之線圖 係例如導電性材料(例如鋼)等其他任何材料’ <材料亦可 ⑷上述各實㈣態中,雖除去㈣ 圖案71)之一部分,但在除去非週期性圏案之(Γ之L&S 適用上述實施形態之圓案形成方法。又,在^時亦能 或非週期性圖案附加非週期性圖案時性圖案 形成方法。 兀心適用上述圖案 其次’在使用上述各音 SRAM等半導體元件^ Λ <㈣成方法製造 導體疋件(電子疋件)之情形,半導體元件係如圖 心’經由下❹驟等所製造’即:進行半 功能、性能設計的步驟221、根據此設 : 線片)之步驟222、製造半導俨开杜田+ 表作先罩(軚 牛導體兀*件用之基板(或晶圓之基材) 之步驟切、基板處理步驟224、元件組裝步驟(包含切割步 驟、接合步驟、封裝步驟等加工程序)225、以及檢查步驟 226等又,该基板處理步驟224,包含以曝光裝置將標線 片之圖案曝光於基板之程序、使曝光後之基板顯影之程 序、以及進行顯影後之基板之加熱(cure)及蝕刻之程序等。 換。之,此元件製造方法,包含基板處理步驟224,此 基板處理步驟224包含使用上述各實施形態中任一圖案形 成方法於基板(晶圓w,W1,W2)上形成已除去既定圖案(線 圖案38A,72)—部分之圖案之程序。又,作為一例,形成於 基板上之圖案,係已除去週期性圖案(第1之L&S圖案71) 36 201214516 一部分之圖案。 根據此元件製造方法,能使用曝光裝置高精度地製造 包含電路圖案(包含較曝光裝置之解析極限更微細之非週期 性部分)之半導體元件。 此外’上述實施形態中,製造對象之元件可為SRAM 以外之DRAM、CPU、DSP等任意半導體元件。再者,製造 半導體元件以外之攝影元件、MEMS(Microelectromechanical Systems)等電子元件(微型元件)時亦能適用上述實施形態之 圖案形成方法。
又,上述實施形態中,作為曝光裝置,亦可使用非液 浸型之乾燥型曝光裝置。又,除了以紫外光為曝光用光之 曝光裝置以外’亦可使用波長為數nm〜數十nm程度之EUV 光(Extreme Ultraviolet Light)之EUV曝光裝置作為曝光用 光之曝光裝置等。 此外’本發明不限定於上述實施形態,能在不脫離本 發明之要旨之範圍内取得各種構成。 【圖式簡單說明】 圖1 (A)係顯示實施形態所使用之圖案形成系統之主要 部位之方塊圖’圖丨(B)係顯示圖i(A)中之曝光裝置1〇〇之 概略構成之圖。 圖2係實施形態中所製造之電子元件之某層之電路圖 案之一部分之放大圖。 圖3係顯示第丨實施形態之圖案形成方法之流程圖。 37 201214516 圖4(A)係顯示第i標線片之圖案—部分之放大俯視 圖,圖4(B)係顯示於元件層形成有第!中間層及光阻層之 第1實施形態之晶圓w之放大剖面圖,圖4(c)係顯示第i 中間層之餘刻後之晶圓之放大剖面圖,圖4(D)係顯示堆積 有第1間隔物層之晶圓w之放大剖面圖,圖4(E)係顯示第 1間隔物層之蝕刻後之晶圓W之放大刳面圖,圖4(F)係顯 示第1中間層之圖案除去後之晶圓W之放大剖面圖,圖4(G) 係顯示形成於元件層之第1之L&s圖案(線與間隔圖案)71 之放大俯視圖。 圖5 (A)係顯示第2標線片之圖案—部分之放大俯視 圖’圖5(B)係顯示形成有加工用圊案層等之晶圓w之放大 剖面圖,圖5(C)係顯示加工用圖案層上之第2中間層之触 刻後之晶圓W之放大剖面圖’圖5(D)係顯示堆積有第2間 隔物層之晶圓W之放大剖面圖’圖5(E)係顯示第2間隔物 層之姓刻後之晶圓W之放大剖面圖,圖5 (F)係顯示第2中 間層之圖案除去後之晶圓W之放大剖面圖,圖5(G)係顯示 形成於加工用圖案層之第2之L&S圖案78之放大俯視圖。 圖6 (A)係顯不曝光有第3標線片之圖案之像之晶圓w 之一部分之放大俯視圖,圖6(B)係沿圖6(A)之BB,線之剖 面圖,圖6(C)係沿圖6(A)之CC’線之剖面圖,圖6(D)係顯 示第3標線片之圖案一部分之放大俯視圖。 圖7(A)係顯示顯影後之晶圓W之一部分之放大俯視 圖,圖7(B)係沿圖7(A)之BB,線之剖面圖,圖7(C)係沿圖 7(A)之CC’線之剖面圖。 38 201214516 圖8(A)係顯不於保護層形成有開口之晶圓w之一部分 之放大俯視圖,圖8(B)係沿圖8(A)之BB,線之剖面圖,圖 8(C)係沿圖8(A)之CC’線之剖面圖。 圖9(A)係顯示L&S圖案71,78之一部分除去後之晶圓 w之一部分之放大俯視圖,圖9(B)係沿圖9(A)之bb,線之 剖面圖’圖9(C)係沿圖9(A)之CC,線之剖面圖。 圖10(A)係顯示第2保護層除去後之晶圓w之一部分 之放大俯視圖,圖1〇(Β)係沿圖1〇(A)之BB,線之剖面圖, 圖10(C)係沿圖ι〇(Α)之CC,線之剖面圖。 圖11(A)係顯示第2之L&S圖案78除去後之晶圓|之 一部分之放大俯視圖,圖11(B)係沿圖11(A)之BB,線之剖 面圖’圖11(C)係沿圖11(A)之cc,線之剖面圖。 圖12(A)係顯示第1保護層除去後之晶圓W之一部分 之放大俯視圖,圖12(B)係沿圖12(A)之BB’線之剖面圖, 圖12(C)係沿圖12(a)之CC,線之剖面圖。 圖13(A)係顯示曝光有第3標線片之其他圖案之像之晶 圓W之一部分之放大俯視圖’圖13(B)係沿圖ι3(Α)之BB, 線之剖面圖’圖13(C)係沿圖13(A)之CC’線之剖面圖,圖 13(D)係顯示第3標線片之其他圖案之放大俯視圖。 圖14(A)係顯示延續圖ι3(Α)之狀態、光阻及保護層一 部分除去後之晶圓W之一部分之放大俯視圖,圖14(B)係沿 圖14(A)之BB,線之剖面圖,圖14(C)係沿圖14(A)之CC, 線之剖面圖。 圖15(A)係顯示延續圖ι4(Α)之狀態、l&s圖案71,78 39 201214516 一部分除去後之晶圓w之一部分之放大俯視圖,圖15(B) 係沿圖15(A)之BB,線之剖面圖,圖15(c)係沿圖15(A)之 C C ’線之剖面圖。 圖16(A)係顯示延續圖15(A)之狀態、第2之L&s圖案 78及保護層除去後之晶圓w之一部分之放大俯視圖,圖 16(B)係沿圖16(A)之BB,線之剖面圖,圖16(c)係沿圖16(A) 之CC’線之剖面圖。 圖17係顯示帛2實施形態之E案形成方法之流_。 圖18(A)係顯示曝光有第3標線片之圖案之像之第2實 施形態之晶圓W2之-部分之放大俯視圖,圖18(B)係沿圖 18(A)之BB’線之剖面圖,圖18(c)係沿圖18⑷之cc,線之 剖面圖,圖18(D)係顯示第3標線片之圖案一部分之放大俯 視圖。 圖1 9(A)係顯示於顯影後除去硬光罩層一部分後之晶 圓W1之#刀之放大俯視圖,圖19(B)係沿圖19(A)之BB, 線之剖面圖,圖19(C)係沿圖19(A)之cc,線之剖面圖。 圖20(A)係、顯示除去光阻及有機層—部分後之晶圓〜1 之一部分之放大俯視圖,圖2〇(B)係沿圖2〇(a)之bb,線之 剖面圖,圖20(C)係沿圖2〇(A)之cc,線之剖面圖。 圖21(A)係顯示除去第2之L&S圖案78並除去第r L&S圖案71之—部分後之晶圓wi之—部分之放大俯視 圖’圖21(B)係沿圖21⑷之BB,線之剖面圖,圖2叩)係沿 圊2 1 (A)之CC’線之剖面圖。 圖22(A)係顯示硬光罩層除去後之晶圓之一部分之 40 201214516 放大俯視圖,圖22(B)係沿圖22(A)之BB’線之剖面圖,圖 22(C)係沿圖22(A)之CC’線之剖面圖。 圖23(A)係顯示於缺口部再充填有機材料後之晶圓W1 之一部分之放大俯視圖,圖23(B)係沿圖23(A)之BB’線之 剖面圖,圖23(C)係沿圖23(A)之CC’線之剖面圖。 圖24(A)係顯示第1之L&S圖案71除去後之晶圓W之 一部分之放大俯視圖,圖24(B)係沿圖24(A)之BB’線之剖 面圖,圖24(C)係沿圖24(A)之CC’線之剖面圖。 圖25(A)係顯示曝光有第3標線片之圖案之像之第3實 施形態之晶圓W2之一部分之放大俯視圖,圖25(B)係沿圖 25(A)之BB’線之剖面圖,圖25(C)係沿圖25(A)之CC’線之 剖面圖,圖25(D)係顯示第3標線片之圖案之放大俯視圖。 圖26(A)係顯示光阻層及第1保護層之一部分除去後之 晶圓W2之一部分之放大俯視圖,圖26(B)係沿圖26(A)之 BB’線之剖面圖,圖26(C)係沿圖26(A)之CC’線之剖面圖。 圖27(A)係顯示L&S圖案71, 78A —部分除去後之晶圓 W2之一部分之放大俯視圖,圖27(B)係沿圖27(A)之BB’ 線之剖面圖,圖27(C)係沿圖27(A)之CC’線之剖面圖。 圖28(A)係顯示光阻層及第2之L&S圖案78A除去後 之晶圓W2之一部分之放大俯視圖,圖28(B)係沿圖28(A) 之BB’線之剖面圖,圖28(C)係沿圖28(A)之CC’線之剖面 圖。 圖29(A)係顯示第1保護層除去後之晶圓W2之一部分 之放大俯視圖,圖29(B)係沿圖29(A)之BB’線之剖面圖, 41 201214516 圖29(C)係沿圖29(A)之CC’線之剖面圖。 圖3 0係顯示電子元件之製程一例之流程圖。 【主要元件代表符號】 36 基材 38 元件層 38A 第1線圖案 48 第1保護層 52 加工用圖案層 52A 第2線圖案 58 第2保護層 60 光阻層 70 電路圖案 71 第1之L&S 圖 案 72 線圖案 74A〜74F 分離部 78 第2之L&S 圖 案 100 曝光裝置 R, Rl,R3 標線片 W, Wl,W2 晶圓(基板) 42

Claims (1)

  1. 201214516 七、申請專利範圍: 二:,圖案形成方法’其特徵在於: · 上形成具有第匕線圖案之第1圖案; 於!前述第1圖案之方式形成第!薄膜; ;刖述第1薄膜上形成第 ^ ^ 2 [g. 伸於與前述第i線圖宰交…案第圆案具有延 I圆系叉又之方向之第2線圖案; 以覆蓋前述第2圖案之方式形成感光層; 以與前述第2圖案之至少 光層形成具有“開口部m疊丨“述感 透k形成於别述感光層之前述第3圖案之 :部除去前述…膜之-部分,並於前述第^ = 第2開口部; 碑犋形成 透過前述第1薄膜之前述第2開口部除去前 案之一部分; 第1圖 除去前述第1薄膜及前述第2圖案。 其中’前述 1線圖案之 2.如申請專利範圍帛1項之圖案形成方法, 第1圖案具有於第1方向排列有複數個前述第 線與空間圖案; 前述第2圖案具有於與前述第i方向交又 排列有複數㈣述第2線圖案之線與空嶋。2方向 3.如申請專利範圍帛2項之圖案形成方法,其中, 成别述第1圖案及前述第2圖案時, 在形 形成分別具有前述第i線圖案及前述第2線 距之兩倍間距之第4圖案; 案之間 43 201214516 使用前述第4圖案,形成具有前述第4圖案間距之 /2間距之線與空間圓案。 4.如申請專利範圍第2或3項之圖案形成方法,盆中 前述感光層之前述第1開口部,係包含前述第2圖案之 個空間部之至少一部分之大小。 5.如申請專利範圍第2或3項之圖案形成方法,其中, 形成=前述感光層之前述第1開口部具有長孔,該長孔係 包含刖述帛2圖案中彼此鄰接之兩個空間部之至少八 之大小; 前述第2開口部形成於與前述彼此鄰接之兩 對應之位置。 法二申利範圍第…項中任-項之圖案形成方 第2圖案之方:述帛1薄膜與前述感光層之間以覆蓋前述 第2圖案之方式形成第2薄膜; 於前述第1薄膜形成前述第2開口部時於前 膜形成第3開口部; / 在除去前述第^ ^ 圖案之一部分時,透過前述第 之前述第3開口邻、&、+,# 罘2溥膜 镇膜…1 第2圖案之空間部、以及前述第i /、μ 2開口部進行前述第1圖案之钮刻。 7.如申請專利範圍第2 i 5項中任一項之 法,盆中,^ 成方 “ ^ 14基板上形成前述第1圖案時於前Μ第 圖案之空間部充填第4薄膜; 述第1 在除去前述第1 罘1溥膜及前述第2圖案後,於前 圖案之已除去之部分# ώ ‘ ⑴地第1 Ρ刀充填與前述第4薄膜相同材 44 201214516 除去前述第1圖案 8. 如申請專利範圍 述第1薄膜中之已除去 薄膜相異之材料。 9. 如申請專利範圍 則述第4薄膜係介電率 第7項之圖案形成方法,其中,於前 則述第1圖案之凹部充填與前述第1 第7或8項之圖案形成方法,其中, 小之絕緣骐》 10.如申請專利範圍第7 5 沐., 至9項中任一項之圖案形成方 去’其中’前述第1薄膜传益媿 膜。 ㈣無_,前述第4薄膜係有機 11.如申請專利範圍第…項之圖案形成方法,其中, :::2圖案具有空間部寬度較前述第2線圖案寬度狹窄 之線與空間圖案; 該長孔係覆 少一部分之 前述感光層之前述第1開口部具有長孔, 蓋前述第2圖案中彼此鄰接之兩個空間部之至 大小。 —_來取珉万沄,其中,/ 以覆蓋前述第1薄膜之方式形成前述第2圖案時,於前, 第1薄膜上形成具有線與空間圖案之第4圖案,使前述第 圖案之線圖案或空間部之寬度較前述第4圖案之間距之 / 2粗。 13.—種圖案形成方法,其特徵在於: 於基板上形成具有於既定方向交互排列之複數個第 線圓案與第1空間之第1線與空間圖案; 於該第1線與空間圓案上,形成具有於與前述既定方 45 201214516 2交又之方向父互排列之複數個第2線圖案與第2空間之 第2線與空間圖案; 將第1線與空間圖案之複數個第丄線與第2線與空間 :案之複數個第2空間重疊之複數個重複區域所存在之第丨 :之—部分區域’以區劃…線圖案之-部分區域之一 對第2線作為光罩加以钱刻除去; 域之 矛'去第2線與空間圖案,形成第1線與空間圖案 線°卩为已除去之非週期之線與空間圖案。 :·如申請專利範圍第13項之圖案形成方法,其中,在 伴缚思1線與空間圆案後’形成覆蓋第1線與空間圓案之 2層’於該保護層上形成帛2線與空間圖案,除去前述 2個重㈣域之相當於第丨線-部分區域之前述保護層 .第:域,並通過該保護層之已除去之區域藉由I虫刻除去該 第1線之一部分區域。 中,纟申°月專利範圍第13或14項之圖案形成方法,其 V成第1線與空間圖案時,使用具有排列於前述既 =向之遮光線圖案之帛1光罩板,在形成第2線與空間 ^時,使用具有排列於與前述既定方向交又之方向之遮 各圖案之第.2光罩板,在除去前述重複區域之一部分處 使用具有光能照射於包含前述重複區域之-部分處 之區域之光透射部之第3光罩板。 16.如中請專利範圍第以15項中任—項之圖案形成 圖安’其中’藉由間隔物雙圖案化法,形成第1線與交間 圖案及第2線與空間圖案。 46 201214516 澈案形成 1 7.如申請專利範圍第13至16項肀释 窠形成前述 方法,其令,藉由具有既定解析極限之染光展〆部分具有 圖案,前述已除去之第1線與空間圖案之線之 未滿前述解析極限之線寬。 18. 如申請專利範圍第I3至17項中任一項之圖案形成 方法,其中,藉由局部液浸法使基板曝光而形成前述非週 期之線與空間圖案。 19. 一種元件製造方法,其包含: 使用申請專利範圍第U 17項中任一項之圖案形成方 法於基板上形成已除去既定圖案之_部分之圖案之步驟。 20. 如申請專利範圍第μ塌 二 祀昂U項之兀件製造方法,其中,形 成於前述基板上之圖牵伤ρ昤本 圃茶係已除去週期性圖案之一部分之圖 八、圖式: (如次頁) 47
TW100132985A 2010-09-14 2011-09-14 圖案形成方法及元件製造方法 TWI555054B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US38263010P 2010-09-14 2010-09-14
US13/227,178 US8795953B2 (en) 2010-09-14 2011-09-07 Pattern forming method and method for producing device

Publications (2)

Publication Number Publication Date
TW201214516A true TW201214516A (en) 2012-04-01
TWI555054B TWI555054B (zh) 2016-10-21

Family

ID=45831661

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100132985A TWI555054B (zh) 2010-09-14 2011-09-14 圖案形成方法及元件製造方法

Country Status (5)

Country Link
US (1) US8795953B2 (zh)
JP (1) JP5804368B2 (zh)
KR (2) KR101877078B1 (zh)
TW (1) TWI555054B (zh)
WO (1) WO2012036205A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10838309B2 (en) 2015-02-23 2020-11-17 Asml Netherlands B.V. Device manufacturing method and patterning devices for use in device manufacturing method

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013161987A (ja) * 2012-02-06 2013-08-19 Toshiba Corp パターン形成方法
WO2014061760A1 (ja) * 2012-10-19 2014-04-24 株式会社ニコン パターン形成方法及びデバイス製造方法
US9263279B2 (en) * 2013-04-17 2016-02-16 Qualcomm Incorporated Combining cut mask lithography and conventional lithography to achieve sub-threshold pattern features
US9761436B2 (en) * 2014-06-30 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming patterns using multiple lithography processes
JP6366412B2 (ja) * 2014-08-01 2018-08-01 キヤノン株式会社 パターン形成方法
US9711369B2 (en) 2015-03-16 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming patterns with sharp jogs
US9911693B2 (en) * 2015-08-28 2018-03-06 Micron Technology, Inc. Semiconductor devices including conductive lines and methods of forming the semiconductor devices
US10559492B2 (en) * 2017-11-15 2020-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning methods for semiconductor devices and structures resulting therefrom
US11901190B2 (en) * 2017-11-30 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of patterning
US10675657B2 (en) * 2018-07-10 2020-06-09 Visera Technologies Company Limited Optical elements and method for fabricating the same
US10658179B2 (en) * 2018-08-17 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure of middle layer removal

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100300618B1 (ko) 1992-12-25 2001-11-22 오노 시게오 노광방법,노광장치,및그장치를사용하는디바이스제조방법
JPH11214280A (ja) * 1998-01-20 1999-08-06 Nec Corp パターン形成方法
JP2001203139A (ja) * 2000-01-19 2001-07-27 Hitachi Ltd 半導体装置の製造方法
SG124257A1 (en) 2000-02-25 2006-08-30 Nikon Corp Exposure apparatus and exposure method capable of controlling illumination distribution
KR100393969B1 (ko) * 2000-12-29 2003-08-06 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성방법
US20050085085A1 (en) * 2003-10-17 2005-04-21 Yan Borodovsky Composite patterning with trenches
JP4167664B2 (ja) * 2004-02-23 2008-10-15 株式会社東芝 レチクルの補正方法、レチクルの作製方法、パターン形成方法及び半導体装置の製造方法
EP2966670B1 (en) 2004-06-09 2017-02-22 Nikon Corporation Exposure apparatus and device manufacturing method
KR20080026832A (ko) * 2006-09-21 2008-03-26 삼성전자주식회사 반도체소자의 미세패턴 형성방법
JP2008235462A (ja) 2007-03-19 2008-10-02 Fujitsu Ltd 半導体集積回路の製造方法及び設計装置
JP2009194248A (ja) 2008-02-15 2009-08-27 Tokyo Electron Ltd パターン形成方法、半導体製造装置及び記憶媒体
KR101203201B1 (ko) 2008-06-13 2012-11-21 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법
JP2010050384A (ja) * 2008-08-25 2010-03-04 Elpida Memory Inc 半導体装置の製造方法
US20100187611A1 (en) * 2009-01-27 2010-07-29 Roberto Schiwon Contacts in Semiconductor Devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10838309B2 (en) 2015-02-23 2020-11-17 Asml Netherlands B.V. Device manufacturing method and patterning devices for use in device manufacturing method

Also Published As

Publication number Publication date
US20120225388A1 (en) 2012-09-06
KR20140002615A (ko) 2014-01-08
US8795953B2 (en) 2014-08-05
TWI555054B (zh) 2016-10-21
JP2012064939A (ja) 2012-03-29
KR102010717B1 (ko) 2019-08-13
WO2012036205A1 (ja) 2012-03-22
KR101877078B1 (ko) 2018-07-10
JP5804368B2 (ja) 2015-11-04
KR20180075714A (ko) 2018-07-04

Similar Documents

Publication Publication Date Title
TW201214516A (en) Pattern forming method and method for producing device
US10461039B2 (en) Mark, method for forming same, and exposure apparatus
JP4422774B2 (ja) マーカ構造、位置合わせ方法、超小型電子デバイス用の基板、およびリソグラフィ投影機器
TWI352881B (en) Device manufacturing method and computer program p
TWI259335B (en) Lithographic apparatus, method of exposing a substrate, method of measurement, device manufacturing method, and device manufactured thereby
TW200929429A (en) Electrostatic clamp, lithographic apparatus and method of manufacturing an electrostatic clamp
TW200912559A (en) Lithographic apparatus and device manufacturing method
TWI304162B (en) Method of measurement, method for providing alignment marks, and device manufacturing method
TW201042404A (en) Level sensor arrangement for lithographic apparatus and device manufacturing method
JP4838296B2 (ja) マーカ構造および基板
TW200428132A (en) Pattern forming method, electronic device manufacturing method, electronic device, and photomask
TWI248563B (en) Lithographic apparatus and device manufacturing method
TW201131315A (en) Illumination system, lithographic apparatus and illumination method
TW201232696A (en) Electrostatic clamp, lithographic apparatus and method of manufacturing an electrostatic clamp
TW201122570A (en) Spectral purity filter, lithographic apparatus, method for manufacturing a spectral purity filter and method of manufacturing a device using lithographic apparatus
TW200949467A (en) Diffraction elements for alignment targets
US10222700B2 (en) Method for forming pattern and method for producing device
TW200839845A (en) Lithographic device manufacturing method, lithographic cell, and computer program product