TW201209969A - A buried silicon wiring glass substrate and a process of manufacturing thereof - Google Patents

A buried silicon wiring glass substrate and a process of manufacturing thereof Download PDF

Info

Publication number
TW201209969A
TW201209969A TW100110633A TW100110633A TW201209969A TW 201209969 A TW201209969 A TW 201209969A TW 100110633 A TW100110633 A TW 100110633A TW 100110633 A TW100110633 A TW 100110633A TW 201209969 A TW201209969 A TW 201209969A
Authority
TW
Taiwan
Prior art keywords
glass substrate
convex portion
substrate
main surface
wiring
Prior art date
Application number
TW100110633A
Other languages
English (en)
Inventor
Shin Okumura
Takumi Taura
Tomohiro Nakatani
Original Assignee
Panasonic Elec Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Elec Works Co Ltd filed Critical Panasonic Elec Works Co Ltd
Publication of TW201209969A publication Critical patent/TW201209969A/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/125—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P1/00—Details of instruments
    • G01P1/02—Housings
    • G01P1/023—Housings for acceleration measuring devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0805—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
    • G01P2015/0822—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass
    • G01P2015/0825—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass
    • G01P2015/0831—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass the mass being of the paddle type having the pivot axis between the longitudinal ends of the mass, e.g. see-saw configuration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0862—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with particular means being integrated into a MEMS accelerometer structure for providing particular additional functionalities to those of a spring mass system
    • G01P2015/0877—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with particular means being integrated into a MEMS accelerometer structure for providing particular additional functionalities to those of a spring mass system using integrated interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)

Description

201209969 六、發明說明： 【發明所屬之技術領域】 本發明儀有關在石夕基板本體内部配置有玻璃之埋設石夕配線的 玻璃基板及其製造方法。 【先前技術】 自以往，就以製造具有細微構造之玻璃基板為目的者而言， 已知有例如專利文獻1所記載的技術。 、記載於專利文獻1之由玻璃材料所構成的平面基板之製造方 法，首先在平坦的矽基板之表面形成凹部，並使矽基板之形成有 凹部的面重合到平坦的玻璃基板。然後，藉由對玻璃某杯如軌，
ί ; Ϊ 通道細關_ _之輸入輸出霞 _ 文獻1】日本特表遍4_523124號公報(尤其參照第1 【發明内容】 (發明所欲解決之課題)
201209969 本發月係有鑑於上述問題點所設計，其目的為：提供可任意 設定矽配線引出處之埋設矽配線的玻璃基板及i製造方法。 (解決課題之手段） ~ 為達成以上的目的，依本發明之埋設矽配線之玻璃基板係具 有反方向之第1主面與第2主面、及側面的埋設石夕配線之玻璃基 板，其特徵為： 包含玻璃基部、及埋設於該玻璃基部之内部的矽配線；盆中， 該矽配線包含： 第1引出部’露出至該第1主面； 第2引出部’露出至該第i主面、該第2主面或該侧面中之 任1個面；及 連接部，連接該第1引出部與該第2引出部之間；且 該第1引出部與該第2引出部配置於從該第丨主面之法線方 向觀察為不同的也置。 、在此]該第1引出部與該第2引出部配置於從該第}主面之 法線方向觀察為不同的位置，係除了第i引出部的面方向與第2 引出部的面方向不同之外，而且第i引出部的中心軸與第引出 部的中心軸不位於一直線上。 本發明之一態樣的該埋設石夕麫線之玻璃基板中， 該連接部包含：具備有該第1引出部作為一端部的第丨貫通 連接部、及連接於該第丨貫通連接部之另一端的内層連接部。 本發明之一態樣的該埋設石夕配線之玻璃基板中， 該内層連接部之一端露出至該玻璃基部的側面，且該露出 一端為該第2引出部。 本發明之一態樣的該埋設矽配線之玻璃基板中， 該連接部更包含.具備有該第2引出部作為一端且另一端連 接於該内層連接部的第2貫通連接部，且該第2貫通連接部之中 心軸位在與該第1貫通連接部之中心軸不同的直線上。 本發明之一態樣的該埋設石夕配線之玻璃基板中，該第i貫通 連接部之中心軸與該第2貫通連接部之中心軸互相平行。 201209969 笛之態、樣的該埋設石夕配線之玻璃基板更包含：覆蓋該 杧二及該第2引出部之至少一露出面的金屬電極。 埋心二明之埋財_之_基板的製造方、法係於玻璃基部 包ς瓜_成_設貌線之玻·板的製造方法，其特徵係 占笛? if7驟’包含有：玻璃埋設程序，在第1珍基板之一面形 序，留下=f在該第1 &部之周圍埋設玻璃；第1主面形成程 第1凸部而去除該第1⑦基板，藉以碱露出有該第1 =ί;ϊ面ΐ第1主面；及第2主面形成程序，形成與該第1 作兮第1 路出有該第1凸部之另—端面的第2主面；藉以製 端面從該第1主面露出且該第1凸部之另一端 面從該第2主面露出的第1玻璃基板； 成峰2 含有：玻璃埋設程序，在第2雜板之—面形 ^ 凸。卩，並在該第2凸部之周圍埋設玻璃；第1主面 第Γ基板’藉以形成露出 盘該第1ΐίΐίΐ第主面；及第2主面形成程序，形成 反方向且露出有該第2凸部之第2面的第2主面； 第2凸部之該第1面從第1主面露出且與該第1面反 ίϊ面從該第2主面露出的第2玻璃基板；及 相、車技二ίΐ，以該第1凸部之—端面與該第2凸部之第1面互 之第1 * ^ ’使該第1朗基板之第1主面與該第2玻璃基板 笛9 士I彼此反方向，並使第3玻璃基板與該第2玻璃基板之 弟^ 2面反方向，藉以接合該第i〜第3玻璃基板。 明之—_的驗設賴狀玻璃基板的製造方法中/ j 1步驟包含有：重合程序，使賴基板重合至形成有該 而第、1梦基板之—面；及埋設程序，對該玻璃基板加熱 部之且以將該玻璃基板的一部分埋設到該第1矽基板的凸 第2 有：重合程序，使玻璃基板重合至形成有該 °P的弟2雜板之―面；及埋設程序，對該玻璃基板加熱 ⑧ 201209969 而使其軟化，以將該玻璃基板的一部分埋設到該第2矽 部之周圍。. 本發明之一態樣的該埋設矽配線之玻璃基板的製造方法，於 該接合步驟中，使該第1凸部隔著金屬膜而接觸至該第2凸部。' 本發明之一態樣的該埋設矽配線之玻璃基板的製造方法，在 該接合步驟之前更包含第3步驟，該第3步驟包含有：玻璃埋設 程序，在第3矽基板之一面形成第3凸部，並在該第3凸部之周 圍埋設玻璃；第1主面形成程序，留下該第3凸部而去除該第3 矽基，藉以形成露出有該第3凸部之一端面的第i主面；及第2 主面形成程序，形成與該第1主面反方向且露出有該第3凸部之 另一端面的第2主面；藉以製作該第3凸部之一端面從該第i主 面露出且該第3凸部之另一端面從該第2主面露出的該第3玻璃 基板；且 於該接合步驟中，以該第3凸部之一端面與該第2凸部之第2 面互相，接的方式，使該第2玻璃基板之第2主面與該第3玻璃 基板之第1主面彼此反方向，藉以接合該第2玻璃基板與第3玻 璃基板。 本發明之一態樣的該埋設矽配線之玻璃基板的製造方法中， 該，1步驟包含有：重合程序，使玻璃基板重合至形成有該 第1凸部的第1矽基板之一面；及埋設程序，對該玻璃基板加熱 而使其軟化，以將該玻璃基板的一部分埋設到該第1矽基板的凸 部之周圍； ° ★該，2步驟包含有：重合程序，使玻璃基板重合至形成有該 第2凸部的第2矽基板之一面；及埋設程序，對該玻璃基板加熱 而使其軟化，以將該玻璃基板的一部分埋設到該第2矽基板的凸 部之周圍；且 〇 該，3，驟包含有：重合程序，使玻璃基板重合至形成有讀 第3凸=的第3砂基板之一面；及埋設程序，對該玻璃基板加熱 而使其軟化，以將該玻璃基板的一部分埋設到該第3矽基板的^ 部之周圍。 201209969 ，的該埋設雜線之麵基板的製造方法，於 i至^ 2碑 凸賴 3凸部分顺著金屬膜而接 2 ^之—態樣的該埋設雜線之玻璃基板的製造方法中， 而二ϊϋΐί—端與另—端配置於從該第1雜板之第1主 面的法線方向觀察為相同的位置， 該第2凸部之第i面與第2面配置於 主面的法線方向觀察為相同的位置，且 乐/土奴之弟 該第3凸部之一端與另一端配置於從該 面的法線方向觀察為相同的位置。 昂1王 (發明之效果） 定吩魏叙玻魅減鎌造綠，可任意設 【實施方式】 (實施發明之最佳形態） 以下參照圖式，說明本發明之實施形態。於圖式的記載中， 同一部分標註有同一符號。 (第1實施形態） 參照圖1⑻及圖1(b)’說明依本發明之第1實施形態的半導體 裝置之概略構成。半導财聽含··加速感㈣晶 MEMS(微機電系統)元件之一例；控制IC晶片Β，形成有用來^ 理從加速❹imasa>i Α所輸出之錢的信號處理電路；及表 裝型的封裝體101，收納有加速感測器晶片A與控制IC晶片B。 封裝體101包含：塑膠封裝本體1〇2，形成箱型形狀，且圖 1(b)中之位於頂面的-面開放；及封裝蓋(封蓋)1〇3，用來將封裝 101之開放的-两封閉，膠封裝本體1〇2包含有：與加速感測器 晶片A及控制1C晶片B電性連接的複數之引線112。各引線112 包含有：外引線112b，從塑膠封裝本體1〇2之外側面所導出； 内引線112a，從塑膠封裝本體1〇2之内側面所導出。而且，各内 201209969 透過接合引線W而與㈣IC晶片B所具獅各焊塾電 f本ί κίΐί_MG4而固著在位於塑膠封 裝本體1〇2之底的搭載Φ 102a，該黏接部1〇 速感測器晶片A之外周形狀所界定的假 雜繼1略 本俨ΐοί:ί;ίί測器晶片Α所具備的全部焊墊就著與塑膠_ 又’黏接部104位於在該1邊之兩端的2處、及盥 面 頂點之假想三角_各_。 丫〜丨）〃 3處形成有 半導體元件的配線，·及保護半導體元件
-；fr B 控制曰片1R之rf^體裝置時，首先進行將加速感測器晶片A及 曰封裝本體102的晶粒接合步驟。然後進 電Ξ連接1 1之間、以及控制1C晶片B與㈣㈣2a之間分別 步驟行可形細職覆部116的樹脂被覆部形成 搬的^裝蓋(封蓋)103之外周接合到塑膠封裝本體 的在封步驟。藉此，將塑膠封裝本體1〇2之内部密封成氣密狀 201209969 ίσί稱的適當部位，以雷射標示技術形成有顯示 裝口口名％戈製k曰期專的標記113。 又相對於控制1C晶片B係使用J片石夕基板所形成，加 .Ιΐί0片之複f基板來形成。因此，由於加速感: 俨102之麻4 1争乂控制IC晶片B之厚度為厚，故於塑膠封裝本 ㈣1C 得可搭載加速感測器晶片A的搭載面脑較 t H载部位來得凹陷。於是，就塑膠封裝本體脱 ^而§，域加速感晶片Α的部位之厚度較其他部位為 雜二ί發明之第1實施形態中，將塑膠封裝本體102之外 ιί 但此乃是—例，只要依加速感測器⑼A與控制 曰曰片B的外形、引線112的支數與間距等而適當設定即可。 作為^膠封裝本體1〇2的材料，採用熱可塑性樹脂之一種的 U水紅之錢雜制“絲脂(Lcp)。但是並不限於 LCP，也可採用例如聚苯硫pps)、聚雙醯胺三唑⑦丑乃等。、 心作為各引線112的材料’亦即成為各引線112之基材的 之材料’採用銅合金之中屬於高彈性的磷青銅。在此， =為引線框架，使用材質為磷青銅且板厚為〇.2咖的引線框 、、以電解電鑛法形成有：由厚2卿〜4gm之Ni膜與厚〇 2叫〜 ^3μιη之Au膜二者的疊層膜所構成的電鍍膜。藉此，可兼顧 合可#度與焊接可靠度。又，熱可齡翻旨成形品的塑 ^封裝本體102係同時-體成形有引線112。但是，由熱可塑性樹 ^即LCP所形成之塑膠封裝本體1〇2與引線112之八口膜二者的 密接性低。因此，藉由在上述引線框架中之埋設於歸封裝本體 102的部位設置衝壓孔，以防止各引線112脫落。 又，圖1之半導體裝置設有覆蓋内引線112&之露出部位及其 巧圍，樹月曰被覆部116。樹脂被覆部116由例如胺系環氧樹脂等之 環^系樹脂等的非透濕性樹脂構成。於引線接合步驟後，使用分 注器來塗佈該非透濕性樹脂，並使其硬化，藉以提高氣密性。又， 也可使用陶瓷來取代該非透濕性樹脂，於使用陶瓷的情形，只要 201209969 利用電聚喷敷等技術來進行局部性的吹附即可。 又’作為接合引線W，使用财腐姓性比A1引線高的Au引線。 而且’採用直徑為25μιη的Au引線，但是並不限於此，只要從例 如直徑為20μιη〜50μηι的Au引線適當選擇即可。 :參照圖2，說明圖1之加速感測器晶片A的概略構成。加速 感測器晶片A為靜電容量型的加速感測器晶片，包含有：使用絕 緣石夕(SOI，Silicon On Insulator)基板1〇所形成的感測器本體1、使 用玻，基板20所形成的第丨固定基板2、及使用玻璃基板3〇所形 成的第2固定基板3。第1固定基板2固著於感測器本體丨之一表 面侧(圖2中的頂面側），而第2固定基板3固著於感測器本體i之 另-表面側(圖2中的底面側）。又，第丄及第2固定基板2、3形 成為與感測器本體1相同的外形尺寸。 又，為顯不感測器本體1、第i固定基板2及第2固定基板3 各1的構成，圖2係顯示感測器本體【、第i固定基板2及第2 基板3相互分離的狀態。又，感測器本體i並不限於s〇][基 H也可使用例如不具絕緣層之通常的石夕基板來形成。又，第 iti、2固《基板2、3亦可分別用石夕基板及玻璃基板+之任一者 口办Πί體1包含：框架部11 ’有兩個平面觀察呈矩形的昏 带、表面而並設；兩個重叠部13，平面觀察呈另 ; 1架。15 11的各開口窗12之内側；及各一對的支老 ㈣14，用來連結框架部u與重疊部13之間。 笑板察呈矩形㈣4部13，时顺第1及第2固吳 置。在與第1固定絲2財向的各重邊 分別設置有可動電極15A、15B。又，包圍著; 納重叠部及後述技子、16的晶、3構成用料 的祕，配置於框架部u的各開口窗i2之内側。名 201209969 為可扭轉形馳力彈簧(扭力棒），扩 木口P11及重疊部13來得薄。又 =且形成仵比框 部Μ的轉動而相對於框架部u進以。T利用-對支持彈簣 於感測器本體1之框架部1〗，盥^ 觀察呈矩形的窗孔17沿著與兩個開、口窗 通之平面 而且，於各窗孔17之内側，各有兩個定子!^方向而並設。 部14之並設方向而配置。 疋子16者-對支持彈簧 離=而雜輯。x，各奸16 分 1ΪΛ:而且’於感測器本體1之一表面側，各ί子 广?1臈等之金屬薄膜所構成的圓形之電極Ϊ塾!^ 2 也’方;框架部11中的相鄰窗孔17之間位 同樣 A1—Si膜等之金膜所構成的11形之電極· 18成有由例如 形成於各定子16的各電極焊墊18分別盥 接。而且，以上所說明的複數之電極焊塾 測器晶片A的矩形之外周形狀的1邊而配置。焊 ^ 1 ©定基f &含有：複數找線28，貫通於麵基 及:ί面(與感測器本體1重合的面)與玻璃基板20的側面i間. 及複數巧定雜25，職於_额20的-絲±之間， 每士，疋電極25Aa與111定電極25Ab二者成對，而與可動電極i 5A 2向配置。地，固定電極25Ba與岐電極二^ 而=動電極15B反方向配置。又，各固n Si膜等之金屬薄膜所構成。 叫如A1— 各配線28之一端於玻璃基板2〇之一表面，分別 ^的電極焊塾18電性連接。各配線28之另一端則 二舍2〇之側面。藉此’可透過電極焊塾18，而將各固定電極25 ;電位及可動電極15的電位分別往加速感測器晶片 面)取出。又，各配線28之另-端分別連接有金屬電極29，卜且°= 12 201209969 之接合弓丨線W連接於金屬電極29。 在第2固定基板3之一表面(與感測器本體1重合的.面)的與重 疊部13對應之位置，配置有由例如Al—Si膜等之金屬薄膜所構成 的抗附著膜35。該抗附著膜35用來防止變位的重疊部if附著。 接著參照圖3，說明圖2之加速感測器晶片a的剖面構成。 圖3係顯示加速感測器晶片A在與通過一對支持彈簧部14之直線 垂直的切斷面上的構成。又，感測器本體1係使用So〗基板1〇所 形成。該soi基板ίο包含有：由單晶矽構成的支持基板1〇a、配 置於支持基板l〇a上之由矽氧化膜構成的絕緣層i〇b、及 緣層10b上的η型矽層(活性層）i〇c 〇 ' ; 於感測器本體1中，框架11及定子16與第i固定基板2及 第2固定基板3接合。相對於此，重疊部13以分別與第1及第2 固定基板2、3脫離的方式配置，且由一對支持彈簧部μ支持在 框木11。 用來限制重㈣B之過度變位的複數之微小的 突起設置於重㈣13之與第丨及第2固定基板2、3分 面。而且，於重疊部13形成有呈矩形狀形成開口的凹部13心。 ^，由於凹部13a、13b的大小彼此不同，因此以通過_對 男部14的直線為分界’而重疊部13之左右㈣量不同。、 電極=^^的^\28之—端與電極焊塾18電性連接。 電極知塾18透過疋子16、連絡用導體 接=:;r5。而且，配線28沿著與玻璃之= 仃的方向延伸，且配線28之另—端露出 ^千 又，於玻璃基板％的側面中，配線28之另^端戶^ 成有金屬電極29。 &为鈿所位於的區域形 設於感測器本體1的可動電極15與設 對，且對於可動電極15與固定 =對对極 ，容量電奸。當對加速勤指“ 有 時，支持彈簧部14會扭曲’而使重疊部^立。因 201209969 固定電極25與可動電極15的對向面積及間隔產生變化，而使可- 變容量電容器的靜電容量變化。於是，加速感測器晶片A可依據. 該靜電容量的變化來檢測出加速度。 —再來，參照圖4(a)，說明作為圖2及圖3所示之用於形成第工 固定基板2的玻璃基板2G之-例的埋設梦配線之賴基板的構 成。埋没石夕配線之玻璃基板包含有：玻璃基板61、及配置於玻璃 基板61之内部的矽配線62。又，玻璃基板61以反方向的第i主 面SF1與第2主面SF2、及連接至該第i主面SF1與第2主面s 之外周的側面SF3來界定。 矽配線62包含有：第1引出部62a，露出至玻璃基板61之第 1主面SF1，第2引出部62b’露出至玻璃基板61之第1主面证卜 第2主面SF2或侧面SF3中之任1個面；及連接部62c，連接於 第1引出部62a與第2引出部62b。第1實施形態中，顯示第2引 出部62b露出至玻璃基板61之側面SF3的情形。 又，本說明書中，對於連接部62c，將形成於第丨埋設矽配線 之玻璃基板201的部分稱為貫通連接部，而將形成於第2埋設石夕 配線之玻璃基板202的部分稱為内層連接部。 第1引出部62a與第2引出部62b配置於從第1主面sfi之 法線方向觀察為不同的位置。 埋设碎配線之玻璃基板更包含：金屬電極63a、63b，分別覆 蓋第1引出部62a與第2引出部62b的露出面；及金屬電極63c， 配置於連接部62c的中途。 如上述，埋設矽配線之玻璃基板係於玻璃基板61埋設有石夕配 線62。另外’矽配線62之一端露出於玻璃基板61之第i主面SF1， 而石夕配線62之另一端露出於玻璃基板61之側面SF3。因此，將 圖4⑻之矽配線62當作圖2及圖3所示之配線28，並將圖4⑷之 玻璃基板61當作圖2及圖3所示之玻璃基板2〇。另外，將圖4(a) 之金屬電極63b當作圖2及圖3所示之金屬電極29。藉此，可將 圖4(a)所示的埋設矽配線之玻璃基板，適用於圖2及圖3所示之 . 用來形成第1固定基板2的玻璃基板20。此時，圖4(a)之石夕配線 μ ⑧ 201209969 62用來傳遞欲輸入至圖2及圖3於-^ 號、及從朗ϋ本體1輸出的電氣信^之感測11本體1的電氣信 接下來’參照圖4(b)，說明圖/ 板的製造方法。 （）所不的埋设矽配線之玻璃基 (1) 首先，在由單晶矽構成的第i 抓 璃基板地，且使第i凸部52a之兩j； 54a之反方向的表背面。藉此，报士、结丨，刀乃』路出至第1玻璃基板 201(第1㈣）。魏，卩絲影 崎之玻璃基板 氣相沉積法(cvd)等之成膜方^ 的露出第1凸部52a兩端部的部八m^^54a之表月面中 热心。叉，倾心=P形成由銅或_成的金屬電 極63a。又，針對製造第i埋設魏線之玻璃基板2〇1及後述 2埋==之玻璃基b板搬的詳細步驟，參照圖6而說明如後。 (2) α後’在由早晶矽構成的第2凸
f4f 52b 2 ίί IS Π之面其中—面以及側面。藉此，形成第2埋設石夕 ΐίίίΐίί2G2(第2步驟）。其後，在第2玻璃基板54b之侧 面中的露料2凸部52b端部的部分，形成金屬電極㈣。 ⑶將平板狀之第3玻璃基板54C直接準備作第3埋設石夕配線 之玻璃基板2G3(第3麵）。第丨實施賴巾，第3埋設雜線之 玻璃基板203僅由玻璃基板54C構成，而不具有由销構成的凸 部。 (4)如圖4(b)所示’以第1埋設矽配線之玻璃基板2〇1及第3 埋設矽配線之玻璃基板203，夾住第2埋設矽配線之玻璃基板2〇2 的表为面(第4步驟）。然後，使第1凸部52a隔著金屬電極63c而 接觸至第2凸部52b(第5步驟）。其後，以熔融接合、陽極接合、 表面活性化結合或樹脂黏接等方法，將第丨至第3埋設矽配線之 玻璃基板201〜203接合(第6步驟）。藉由實施第1〜第6步驟， 可製造圖4(a)所示的埋設矽配線之玻璃基板。 以上的製造方法中，使第1凸部52a隔著金屬電極63c而接 觸至第2凸部52b。如此一來’在將第1凸部52a與第2凸部52b 15 201209969 接合時，可輕易地防止第1凸部52a與第2凸部52b之間形成氧 化膜。 然而，本發明並不限於此，也可如圖5所示般，不形成金屬 電極63c’而一面防止第1凸部52a與第2凸部52b之間形成氧化 膜’一面使第1凸部52a接觸至第2凸部52b。 參照圖6(a)〜圖6(e)，說明第1埋設矽配線之玻璃基板2〇1 及第2埋设石夕配線之玻璃基板2〇2的製造方法之一例。 (1)、貫先，如圖6(b)所示，準備由單晶矽構成之平板狀的矽遵 板51，並在其主面(圖6中之頂面)形成凸部52(第j階段）。又，網 p型或η型不純物添加於矽基板5丨整體，而使矽基板51的電阻用 夠小。在此，說明將不純物添加於矽基板51整體的情形，但也可 不添加於矽基板51整體，係只要將不純物至少添加 ^ 矽配線62之部分的深度即可。 木作為 具體而言，首先如圖6(a)所示，使用光微影技術，在石夕基核 51之主面中的對應於凸部52的區域，選擇性地形成光阻膜^。 然後，將光阻膜55使用作蝕刻遮罩，進行以TMAH(四甲基 化銨)水溶液為蝕刻劑的濕蝕刻或反應性離子蝕刻法 $ 可if=絲魏板51之主财的未形成有光^ 膜55的區域，而在矽基板51之主面形成凸部％。 (2如圖6(c)所示，準備具有反方向之第i主面(圖6中之 ϊίί ί ΪΠ6中之頂面)的玻璃基板54。_，使玻璃基板 極接合、表面活性化結合、樹絲接等方法，將重 $ 的凸部52之頂面與玻璃基板54之第1主面二者接人 土板 璃’對賴紐％域而使^軟化，以將玻 3之板狀的加熱加壓爽具來夹住玻^板54“ 51，，璃基板54加熱到較其變形點高且較矽‘點;氏‘ /廉度而使八軟化。然後，使用加熱加壓夾具， :命々 基板51進行衝壓。藉由衝壓處理及玻璃的自重，將已土軟化之& 16 ⑧ 201209969 一部分埋設到石夕基板51的凸部52之周圍。又，於已更 ίϊϊίί54與雜板51之配置的情形，難玻_自重，而 變成矽基板51的自重。 4 其後’將玻璃基板54冷卻(第4階段)。絲，留下玻璃基 里、設於雜板51之凸部52周圍的部分，而去除其他部 。而言’使用：利用鑽石磨石的研磨、化學機械 之拋光 '或者ΜΕ等之乾侧或以呵氫_進行 刻核法，將玻璃基板54之第2主面均—移除。如 所示般，實施可均-移除第2主_處理，朗至少凸部52 面露出於玻璃基板54之第2主面為止。藉此，令凸部52之頂面 露出至玻璃基板54之第2主面。 該第5階段中，於採用例如化學機械抛光(CMp)的情形，如 之步驟亦有其效用。 首先，於形成由單晶矽構成的凸部52時，在成為凸部52之 頂部的位置形成金屬膜，以取代光阻55。 、接著，使用對矽基板之蝕刻速度較該金屬膜快的異向性蝕刻 方法’選擇性地去除石夕基板51之第1主面π〗，藉以形成凸部52。 其後，經過上述第2階段〜第4階段來將玻璃基板54冷卻後， 留下玻璃基板54中之埋設於石夕基板51之凸部52周圍的部分，而 將其他部分如下述般去除(第5階段）。 首先，對於玻祝基板54之弟4主面SF4，利用鑽石磨石來實 施研磨。該研磨係在玻璃基板54之凸部52上的金屬膜(取代光阻 55而形成者)露出之前結束。其後，對於玻璃基板54之第4主面 SF4 ’實施化學機械拋光(CMP)。而且實施CMP，直到金屬膜露出 至玻璃基板54之第4主面SF4為止。藉此，可將露出有凸部52 之頂面(金屬膜)的玻璃基板54之第4主面SF4精加工成鏡面。又， 「CMP」為具有拋光劑或拋光液所產生之化學作用的機械性拋光 之一例。 又，殘留於該凸部52上的金屬膜相當於圖4(b)所示之金屬電 極 63c 〇 17 201209969 階段)〇ί二，夕基板51中的凸部52,而去除其他部分(第6 二L心？： 晴、拋光、乾蝕刻或濕蝕刻等方法，將 t二二形成有凸部52之主面反方向的背面(圖6中之底面） 6(e)所示般，實施可均-移除矽μ 51之背面的 ^邱夕玻璃基板54露出於石夕基板51之背面為止。藉此， 7凸4 2之兩端部露出至玻璃基板54之第2主面及第2主面。 利用玻璃的自重力，即足夠用來將已軟化之玻璃基板Μ 的二ί》埋蝴雜板51的凸部52之顺時，也可不進行第3 =段中的賴處理。例如’ #由提高賴紐54的溫度，使 基板54的黏度降低。此時’即使省略衝壓處理，也可利用玻 自重將已軟化之玻璃基板54的一部分埋設到凸部52之周圍。、 ▲如以上所綱’依本發明之第！實_態，可制以下的作 用效果。 如圖4⑻所示，第！引出部62a與第2引出部62b配置於從 1主面SF1之法線方向觀察為不同的位置。因此，可在玻璃美 61之内部配置石夕配線62，該矽配線62沿3次元方向延伸，$ 成在玻璃基板61表面中的任意複數處之間的導通。於是， 設定石夕配線62的引出處(62a、62b)。 、 第一2引出部62b露出至玻璃基板61之侧面SF3。因此，將圖 4(a)所示的埋設矽配線之玻璃基板適用於圖2及圖3所示之用來形 成第1固絲板2的玻璃基板20時，可將輸入輸出於加速感測器 晶片A的電氣信號從加速感測器晶片A之侧面引出。於 於圖1之半導體裝置在第1主面之法線方向上的小型化。又可 輕易地進行接合引線W的迴繞，而使封裝設計的自由度提高。 又’金屬電極63a、63b覆蓋著第1引出部62a與第2引出部 62b的露出面。因此，將圖4(a)所示的埋設矽配線之g璃基板適^ 於圖2及圖3所示之玻璃基板20時，可輕易地進行對於第j引出 部62a與第2引出部62b的引線接合或焊接。 、 圖4(b)之第5步驟中，可藉由使第i凸部52a隔著金屬膜6孔 而接觸至第2凸部52b’以令金屬膜63c減少矽構件之間(52a、、52b) 201209969 的電性連接電阻。 圖。依第i每施开場 直接連接接合引線W之習知例的剖面 3人相較於圖12的習知例而輕易地進行引線 t;:;的;向半導體裝置達到在如 (第2實施形態） 玻璃it ΐ1引出部62a與第2引出部⑽分別露出至 於tU SF1及側φ SF3的情形，但本發明並不限 也可八別•屮Λ 所不般’第1引出部72a與第2引出部挪 i昭板71之第1主面SF1與第2主面SF2。 備的全部焊塾在與塑膠封裂本體102之開 速感測器晶片A之主面上，沿著該主面的1 參照圖8，以與圖2之加速感測器晶片a對比的方六 圖7之加速感· 的概略構成。5耻时式，說明 本體1重合的面)之間^ 方向的第2主面(與感測器 其缸t配Λ38之一端露出於玻璃基板20之第2主面，並於玻璃 ί各ίΛ2 ^ ’分辦咖本體1 _雜Μ _分別往加速感測器晶片Α之外部取出的=3極15: I有金f電極39，且圖7之接合引線W連接I金ί Ϊ極 39。此外，各配線38之一盥 二^、笼屬電極 主面的法線方向觀察為；j；_錄。$ 土板20之第2 參照圖9 ’以與圖3之加速感測器晶片A對比的方式，說明 19 201209969 圖7之加速感測器晶片A的剖面構成。圖9係顯示加速感測器曰_· 片A在與通過-對支持彈簧部14之直線垂直的切斷面上的構°成二 第1固定基板2的配線38之一端與電極焊墊18電性連 電極焊墊18透過定子16、連絡聘體部16d及金屬配線％而 接於固定電極25。而且，配線38沿著與玻璃基板2〇之第i主面 平行的方向延伸，且配線38之另一端露出於玻璃基板2〇的第工 主面。又，於玻璃基板20的第1主面中，配線38之另一 於的區域形成有金屬電極39。 除以上之不同點外’圖7(a)及圖7(b)之半導體裝置的構成 8及圖9之加速感測器晶片A的構成，與圖}⑻及圖Kb)之半導 裝置、圖2及圖3之加速感測器晶片a相同。 再來，參照圖10(a)，說明作為圖8及圖9所示之用於形成第 1固定基板2的玻璃基板20之一例的埋設石夕配線之玻璃基板 成。埋設石夕配線之玻璃基板包含有：玻璃基板Ή，以反方向^ 1主面SF1與第2主面SF2、及連接至該第1主面SF1與第2主面 SF2之外周的側面SF3來界定；及矽配線72 ,配置於玻璃基板71 之内部。 矽配線72包含有：第1引出部72a ’露出至玻璃基板71之第 1主面SF1;第2引出部72b’露出至玻璃基板71之第j主面证卜 第2主面SF2或側面SF3中之任1個面；及連接部72c，連接於 第1引出部72a與第2引出部72b。第2實施形態中，顯示第2引 出部72b露出至玻璃基板71之第2主面SF2的情形。 又，本說明書中，對於連接部72c，將形成於第丨埋設石夕配線 之玻璃基板301及第3埋設石夕配線之玻璃基板303的部分稱為貫 通連接部，而將形成於第2埋設矽配線之玻璃基板3〇2的部分稱 為内層連接部。 第1引出部72a與第2引出部72b配置於從第1主面SF1之 法線方向觀察為不同的位置。 •埋設石夕配線之玻璃基板更包含：金屬電極73a、73b，分別覆 蓋弟1引出部72a與第2引出部72b的露出面；及金屬電極73c、 20 ⑧ 201209969 73d，配置於連接部72c的中途。 如上述，埋設矽配線之玻璃基板係於玻璃基板71埋設有石夕配 線72。另外，矽配線72之一端露出於玻璃基板71之第丨^面81?1， 而矽配線72之另一端露出於玻璃基板71之第2主面SF2。因此， 將圖10⑻之矽配線72當作圖8及圖9所示之配線38,並將圖1〇(a) 之玻璃基板71當作圖8及圖9所示之玻璃基板2〇。另外θ，將圖 10(a)之金屬電極73b當作圖8及圖9所示之金屬電極39。藉此， 可將圖10(a)所不的埋没碎配線之玻璃基板，適用於圖$及画9所 示之用來形成第1固定基板2的玻璃基板2〇。此時，圖1〇(^)之石夕 配線72用來傳遞欲輸入至圖8及圖9所示之感測器本體i的電氣 信號、及從感測器本體1輸出的電氣信號。 ” 接下來’參照圖10(b) ’說明圖l〇(a)所示的埋設石夕配線之玻璃 基板的製造方法。 (1) 首先，在由單晶矽構成的第1凸部52a之周圍埋設第i玻 璃基板54a’且使第1凸部52a之兩端部分別露出 ^成第1埋設觀線之玻璃基板 301(第丨步驟）。其後，在第丨玻璃基板％之表背面中的露出第 1凸部52a兩端部的部分，形成金屬電極％。又，用 Ξίΐίίίΐ基ί 3G卜後述之第2埋設魏線之玻璃基板 ft/ 線璃基板3〇3的詳細步驟，係如參照圖6 所s兄明。 (2) 然後，在由單晶矽構成的第2 ^ =;二且==部nb之兩端部二=第=2 302(^ 2 精此，形成第2埋設矽配線之玻g板 -，(=周圍埋設第3玻璃基板 应古A沾本北；P刀別露出至第3玻璃基板5牝之 步驟)。其S，在第3玻璃基板54e》^線之玻璃基板3〇3(弟3 兩端部的部分，形成金屬電極73f表老面中的露出第3凸部52c 201209969 成為凸部，52c時，在 +A — ^ 疋頂。卩的位置形成金屬膜，以取代光阻膜。 八選擇性地去除魏板中之未形成有金屬膜的部 分’以形成凸部52a、52c。 m然璃基板土里設並冷卻後’留下已埋設於石夕基板之凸 ;周圍的玻璃’而*除其他部分，直到金屬膜露出為止。 A屈^ ;l^^52a'52e上的金屬膜分別相當於® 1G(b)所示之 金屬電極73c、73d。 w ^ (4) 如圖l〇(b)所不，以第i埋設石夕配線之玻璃基板3〇1與第3 ίΪΪ配之玻璃基板303 ’夹住第2埋設石夕配線之玻璃基板302 旁面(第4步驟）。然後’使第1凸部52a與第3凸部52c在從 ^面SF1之法線方向觀察為不同的位置分別接觸至第2凸部 a i弟5步驟）。詳言之’係使第1凸部52a與第3凸部52c隔著 金屬電極73c、73d而接觸至第2凸部52b。 (5) 、然後，以熔融接合、陽極接合、表面活性化結合或樹脂黏 接等方法j字第1至第3埋設矽配線之玻璃基板301〜303接合(第 6步驟）。藉由實施第1〜第6步驟，可製造圖所示的埋設矽 配線之玻璃基板。 如以上所說明，依本發明之第2實施形態，可得到以下的作 用效果。 如圖10⑻所示，第1引出部72a與第2引出部72b分別露出 至第1主面SF1與第2主面SF2，且配置於從第1主面SF1之法 線方向觀察為不同的位置。因此，可在玻璃基板71之内部配置矽 配線72，該矽配線72沿3次元方向延伸，且在玻璃基板71之反 方向的表背面中，取得任意複數處之間的導通。於是，可任意設 定矽配線72的引出處(72a、72b)。 第2引出部72b露出至玻璃基板71之第2主面SF2。因此， 將圖10(a)所示的埋設石夕配線之玻璃基板適用於圖8及圖9所示之 201209969 用來形成第1固定基板2的玻璃基板20時，可將輸入輪出於 感測器晶片A的電氣信號從加速感測器晶片a之表面^任竟乂$ 出。於是，可輕易地進行接合引線w的迴繞，而使封裂設 由度提高，甚至還有助於圖7之半導體裝置的小型化广° α 、 又，金屬電極73a、73b覆蓋著第i引出部72a與第2 72b的露出面。因此，將圖l〇(a)所示的埋設石夕配線之玻璃夷 用於圖8及圖9所示之玻璃基板20時，可輕易地進行對於^ ^ 出部72a與第2引出部72b的引線接合或焊接。 、 圖10(b)之第5步驟中’使第1凸部仏與第3凸部s2 隔著金屬膜73c、73d而接觸至第2凸部52b，可減 (52a、52b、52c)的電性連接電阻。 構件之間 以上的製造方法中，使第1凸部52a與第3凸部52 屬膜73c、73d而接觸至第2凸部52b。 然而，本發明並稀於此，也可如圖u所示般，* 膜73c、73d，而使第i凸部52a與第3凸部5 形^屬 膜的情況下接觸至第2凸部52b。 傾輯成氧化 如上述，本發明由兩個實施形態所記載，但是形 論述及圖式不應理解為限定本發明的說明内容β。孰傘、本 ^^可從_祕到各種之#代實施形態、實施例及運= 別露被Γ實施形態中，顯示第2引出部_、]分 之側面及玻璃基板71之第2主面的情形， 於此。第1引出部與第2引出部只要配置於從第1 玻璃線方向觀察林同的位置即可，也可兩者均露出至 义，在石夕其^严1’或者兩者均露出至玻璃基板之側面沾3。 晶石夕構成之ί主面形成凸部52的第1階段中，將由單 積 膜，並去除·部/ 23 201209969 並借ίϋΓ藉由形成沿3次元方向延伸之具有凸部的秒模呈， =付已魏的朗獻具，⑽成沿3次元方向延伸的 化製:㈣. ：一數的埋設雜叙麵基板，而簡
.，·... J 本發明之實施形態中，作為施河8元件之一 容量型的；^速感測器晶片A，但本發明也可適用於靜電^量= =速，測H晶片A卩外的MEMS元件’例如壓電式電阻型 感晶片、迴轉感測器、微型致動器、微型繼電器、红外咸 =等、或1C晶片等。亦即，感測器本體i的感測對不= 速度，也可為壓力、角度、角速度等。 个丨『於加 如上述，本發明應理解為包含此處未記載之各種實施形熊 等。因此，本發明僅由依據該揭示之適當的申請專利範 特定事項來限定。 私巧 【圖式簡單說明】 #圖1(a)係顯示依本發明之第丨實施形態的半導體裝置中之封 裝蓋之構成的立體圖，圖1(b)係顯示依本發明之第j實施 半導體裝置中之除封裝蓋以外之構成的立體圖。 圖2係顯示圖1之加速感測器晶片A之概略構成的分解立體 圖。 圖3係顯示圖2之加速感測器晶片a之概略構成的剖面圖。 圖4(a)係顯示作為圖2及圖3所示之用於形成第1固定基板2 的玻璃基板20之一例的埋設石夕配線之玻璃基板的構成之剖^圖， 圖4(b)係顯示圖4(a)所示埋設石夕配線之玻璃基板的製造方法之程 序剖面圖。 圖5(a)、5(b)係於圖4(a)、4(b)所示埋設矽配線之玻璃基板的 製造方法中不形成金屬電極63c而製作埋設矽配線之玻璃基板的 製造方法之程序剖面圖。 圖6⑻〜6(e)係顯示第1埋設矽配線之玻璃基板201及第2埋 設石夕配線之玻璃基板202的製造方法之程序剖面圖。 24 ⑧ 201209969 圖7(a)係顯示依本發明之第2實施形態的半導體裴 . 裝蓋之構成的立體圖，圖7〇))侧示依本發明之第 = 半導體裝置巾之除職蓋耕之構成的域圖。a㈣態的 圖8係顯示圖7之加速感測器晶片a之概略構成的分雕 圖。 肢 圖9係顯示圖7之加速感測器晶片a之概略構成的剖面圖。 圖10⑻係顯示作為圖8及圖9所示之用於形成第1固定基板 2的玻璃基板2^之-例的埋設石夕配線之玻璃基板的構成之剖面 圖’圖10(b)係顯不圖10(a)所示埋設矽配線之玻璃基板的製造方法 之程序剖面圖。 圖11(a)、11(b)係於圖1〇(a)、1〇(b)所示埋設矽配線之玻璃基 板的製造方法中不形成金屬電極73c、73d而製作埋設石夕配線之玻 璃基板的製造方法之程序剖面圖。 圖12係顯不對於從利用爆炸加工而形成於玻璃基板2〇之開 孔88路出的電極焊墊18直接連接接合引線冒之習知例的刳面圖。 【主要元件符號說明】 感測器本體 2:第1固定基板 3:第2固定基板 10 :絕緣矽基板 10a ·支持基板 l〇b :絕緣層 10c : η型石夕層 11 :框架部 12 :開口窗 13 :重疊部 13a、13b :凹部 13c :突起部 Η:支持彈簧部 25 201209969 15、15A、15B :可動電極 16 :定子 - 16d :連絡用導體部 17 :窗孔 18、18Aa、18Ab、18Ba、18Bb :電極焊墊 20、30、54、54a〜54c、61、71 :玻璃基板 25、25Aa、25Ab、25Ba、25Bb :固定電極 26 :金屬配線 28、 38 :配線 29、 39 :金屬電極 35 :抗附著膜 51 :發基板 52、52a〜52c :凸部 55 :光阻膜(光阻） 62 :矽配線 62a :第1引出部 62b :第2引出部 62c :連接部 63a〜63c、73a、73b :金屬電極 72a :第1引出部(石夕配線之第1引出部） 72b :第2引出部(石夕配線之第2引出部） 72c ··連接部(碎配線之連接部） 73c、73d :金屬電極(金屬膜） 88 :開孔 101 :封裝體 102 :塑膠封裝本體 102a :搭載面 103 :封裝蓋 104 :黏接部 . 112 :引線 26 ⑧ 201209969 112a :内引線 112bA外引線 113 :標記 116 :樹脂被覆部 201〜203、301〜303 :埋設碎配線之玻璃基板 A :加速感測晶片 B :控制1C晶片 SF1 :第1主面 SF2 :第2主面 SF3 :側面 W:接合引線 27

Claims (1)

  1. 201209969 七、申請專利範圍： 具有反方向之第1主面與第2主 1. 一種埋設矽配線之玻璃基板 面、及侧面； 其特徵在於： 之内部的梦配線；其中， 包含玻璃基部、及埋設於該玻璃基部 該矽配線包含： ° 該第2主面或該側面中之 第1引出部，露出至該第i主面； 第2引出部，露出至該第i主面、 任1個面；及 連接部’連接該第1弓|出部與該第2引出部之間；且 向觀;該第2引出部配置於從該第1主面之法線方 2. 如申請專利範圍帛i項之埋設石夕配線之玻璃基板，其中，該 接部包含.錢有該第1引出部作為—端部的第丨貫通連接部、 及連接於該第1貫通連接部之另一端的内層連接部。 3. 如申請專利範圍第2項之埋設矽配線之玻璃基板，其中，該内 層連接。1^之一知路出至該玻璃基部的側面，且該露出之一 第2引出部。 4. 如申請專利範圍第2項之埋設石夕配線之玻璃基板，其中，該連 接部更包含.具備有該第2引出部作為一端且另一端連接於該内 層連接部的第2貫通連接部，且該第2貫通連接部之中心軸位在 與該第1貫通連接部之中心軸不同的直線上。 5. 如申請專利範圍第4項之埋設石夕配線之玻璃基板，其中，該第 1貫通連接部之中心軸與該第2貫通連接部之中心軸互相平行。 6. 如申請專利範圍第1至5項中任一項之埋設矽配線之玻璃基 板’其更包含：覆蓋該第1引出部及該第2引出部之至少一露出 面的金屬電極。 7. —種埋設石夕配線之玻璃基板的製造方法，該埋設矽配線之玻璃 基板係於玻璃基部埋設矽配線而成； 其特徵係包含： 28 201209969 成第ί 2埋_ ’在第1絲板之-面形 序’留下該第1凸“去除=周璃；第1主面形成程 凸部之-端面的第i主^1^基板’精以形成露出有該第i 主面反方向且露出右，及第2主面形成程序’形成與該第1 作和凸部t- 面從;第2主面露出的第i玻璃基第凸部之另一端 成峰狀含埋設程序’在第2石夕基板之一面形 形成程序，留3第f凸部之周®埋設玻璃；第1主面 有該第2凸部之成露出 盥該第^王面，及第2主面形成程序，形成 Ϊ以ί作且露出有該第2凸部之第2面的第2主面； 方向之第^〜凸。卩之該第1面從第1主面露出且與該第1面反 該第2主面露出的第2玻璃基板；及 相遠接’轉第1凸部之—端面與該第2凸部之第1面互 之第，使該第1賴基板之第1主面與該第2玻璃基板 ί反方向’並使第3玻璃基板與該第2玻璃基板之 弟主面反方向，藉以接合該第1〜第3玻璃基板。 t ί申請專鄕圍第7項之埋設魏狀玻璃基板的製造方法， 其中， ^第1步驟包含有：重合程序，使玻璃基板重合至形成有該 弟12部的第1砍基板之-面；及埋設程序，對該玻璃基板加熱 而使其軟化，以將該玻璃基板的一部分埋設到該第1矽基板的凸、 部之周圍；且 h該第2步驟包含有：重合程序，使玻璃基板重合至形成有該 第2凸部的第2矽基板之一面；及埋設程序，對該玻璃基板加熱 而使其軟化，以將該玻璃基板的一部分埋設到該第2矽基板的'凸' 部之周圍。 9.如申凊專利範圍第7或8項之埋設石夕配線之玻璃基板的製造方 法，其中，於該接合步驟中，使該第1凸部隔著金屬膜而接觸至 29 201209969 該第2凸部。 I. 0.如申請專利範圍第7項之埋設矽配線之玻璃基板的製造方 法，其中，在該接合步驟之前更包含第3步驟，該第3步驟包含 有：玻璃埋設程序，在第3矽基板之一面形成第3凸部，並在該 第3凸部之周圍埋言史玻璃；第丄主面形成程序，留下該第3凸部 而去除該第3矽基板，藉以形成露出有該第3凸部之一端面的第1 主面；及第2主面形成程序，形成與該第1主面反方向且露出有 該第3凸部之另一端面的第2主面；藉以製作該第3凸部之〆端 面從該第1主面露出且該第3凸部之另一端面從該第2主面露出 的該第3玻璃基板；且 於該接合步驟中’以該第3凸部之一端面與該第2凸部之第2 面互相連接的方式，使該第2玻璃基板之第2主面與該第3玻璃 基板之第1主面彼此反方向，藉以接合該第2玻;璃基板與第3玻 璃基板。 II. 如申請專利範圍第10項之埋設矽配線之玻璃基板的製造方 法，其中， 該f 1步驟包含有：重合程序，使玻璃基板重合至形成有該 第1凸部的第1矽基板之一面；及埋設程序，對該玻璃基板加熱 而使其軟化’以將該玻璃基板的一部分埋設到該第1矽基板的凸 部之周圍； 該第2步驟包含有：重合程序，使玻璃基板重合至形成有該 第2凸部的第2矽基板之一面；及埋設程序，對該玻璃基板加熱 而使其軟化，以將該玻璃基板的一部分埋設到該第2矽基板的凸 部之周圍；且 々該^ 3步驟包含有：重合程序，使玻璃基板重合至形成有該 第3凸部的第3矽基板之一面；及埋設程序，對該玻璃基板加熱 而使其軟化，以將該玻璃基板的一部分埋設到該第3矽基板的凸 部之周圍。 12.如申睛專利範圍第或U項之埋設矽配線之玻璃基板的製造 方法’其中，於該接合步驟中，使該第1凸部與該第3凸部分別 30 ⑧ 201209969 隔著金屬膜而接觸至該第2凸部。 第1〇至12項中任-項之埋設雜線之玻璃基 面的法線方:二為=:::配置於從該第1矽基板之第1主 主面；從該第2雜板之第1 面的配置於從該第3魏板之第丨主 八、圖式 31
TW100110633A 2010-03-26 2011-03-28 A buried silicon wiring glass substrate and a process of manufacturing thereof TW201209969A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010071469 2010-03-26

Publications (1)

Publication Number Publication Date
TW201209969A true TW201209969A (en) 2012-03-01

Family

ID=44673324

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100110633A TW201209969A (en) 2010-03-26 2011-03-28 A buried silicon wiring glass substrate and a process of manufacturing thereof

Country Status (3)

Country Link
JP (1) JP5684233B2 (zh)
TW (1) TW201209969A (zh)
WO (1) WO2011118785A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6464770B2 (ja) * 2015-01-21 2019-02-06 株式会社デンソー 物理量センサおよびその製造方法
CN104991086B (zh) * 2015-06-24 2018-01-12 上海芯赫科技有限公司 一种mems加速度传感器的加工方法及加速度传感器
JP6678300B2 (ja) * 2017-03-13 2020-04-08 パナソニックＩｐマネジメント株式会社 慣性力センサ
JP7131811B2 (ja) * 2018-08-08 2022-09-06 株式会社テクニスコ ガラス製立体配線パッケージの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4023076B2 (ja) * 2000-07-27 2007-12-19 富士通株式会社 表裏導通基板及びその製造方法
JP3982233B2 (ja) * 2001-10-26 2007-09-26 松下電工株式会社 配線板製造用シート材及び多層板
JP4181778B2 (ja) * 2002-02-05 2008-11-19 ソニー株式会社 配線基板の製造方法
JP2006047279A (ja) * 2004-07-02 2006-02-16 Alps Electric Co Ltd ガラス基板及びそれを用いた静電容量型圧力センサ

Also Published As

Publication number Publication date
JP5684233B2 (ja) 2015-03-11
WO2011118785A1 (ja) 2011-09-29
JPWO2011118785A1 (ja) 2013-07-04

Similar Documents

Publication Publication Date Title
TWI310366B (en) Wafer-level package structure, and sensor device obtained from the same
TWI279391B (en) Method of manufacturing an electronic device
JP2008132587A (ja) ウェハレベル真空パッケージデバイスの製造方法
TW201240052A (en) MEMS device and manufacturing method thereof
CN105206537A (zh) 晶片封装环境中制作ai/ge键合的方法及由其生产的产品
US7527997B2 (en) MEMS structure with anodically bonded silicon-on-insulator substrate
TW200818358A (en) Manufacturing method of semiconductor device
TW201209969A (en) A buried silicon wiring glass substrate and a process of manufacturing thereof
JP2004333133A (ja) 慣性力センサ
TW201234543A (en) Glass-embedded silicon substrate and method for manufacturing same
TW201203479A (en) Chip package and method for forming the same
TWI289879B (en) Method of fabricating pressure sensor
WO2011118786A1 (ja) ガラス埋込シリコン基板の製造方法
WO2011118788A1 (ja) ガラス埋込シリコン基板の製造方法
JP2003166998A (ja) 半導体加速度センサ
TW201246501A (en) Substrate with though electrode and method for producing same
JP2005228863A (ja) 半導体装置の製造方法、半導体装置及びセンサ
JP2007173634A (ja) ウェハレベルパッケージ構造体の製造方法
JP2011069648A (ja) 微小デバイス
Merugu et al. A Novel Fabrication Platform for Acceleration Sensor Switch with Top Contacts
JP2013036829A (ja) シリコン埋込ガラス基板とその製造方法、シリコン埋込ガラス多層基板とその製造方法、静電式加速度センサ
TWI336900B (en) Method for forming micromachined structures
JP2011204950A (ja) 金属埋込ガラス基板及びその製造方法、及びｍｅｍｓデバイス
TW201218324A (en) A process of manufacturing a buried glass silicon substrate
JP3983176B2 (ja) ミラー基板の製造方法及び光スイッチ装置の製造方法