TW201145388A - Low temperature dielectric flow using microwaves - Google Patents

Low temperature dielectric flow using microwaves Download PDF

Info

Publication number
TW201145388A
TW201145388A TW100106787A TW100106787A TW201145388A TW 201145388 A TW201145388 A TW 201145388A TW 100106787 A TW100106787 A TW 100106787A TW 100106787 A TW100106787 A TW 100106787A TW 201145388 A TW201145388 A TW 201145388A
Authority
TW
Taiwan
Prior art keywords
dielectric layer
substrate
dielectric
entire entire
microwave energy
Prior art date
Application number
TW100106787A
Other languages
English (en)
Inventor
Robert J Purtell
Original Assignee
Fairchild Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor filed Critical Fairchild Semiconductor
Publication of TW201145388A publication Critical patent/TW201145388A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02277—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition the reactions being activated by other means than plasma or thermal, e.g. photo-CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

201145388 六、發明說明： 【發明所屬之技術領域】 本申請案大體而言係關於半導體器件及製造此等器件之 方法。更特定言之’本申請案描述含有在低加工溫度了藉 由微波沈積及/或流動之介電質層的半導體器件。 相關申請案之交又引用 本專利申請案主張2010年3月1曰申請之美國臨時申請案 第61/309,128號之優先權’該案之全部揭示内容以引用的 方式併入本文中。 【先前技術】 含有積體電路（1C)之半導體器件或離散器件用於多種電 子裝置中。1C器件（或晶片，或離散器件）包含已於半導體 材料之基板表面中製造的小型化電子電路。該等電路由許 夕重疊層構成，包括含有可擴散至基板中之摻雜劑之層 (稱為擴散層）或含有植入基板中之離子之層（植入層）。其 他層為導體（多晶矽或金屬層）或導電層之間的連接體（通道 (Wa)或接觸層）。IC器件或離散器件可以逐層（layer by_iayer) 製程製造，該製程使用許多步驟之組合，包括層生長、成 像、沈積、蝕刻、摻雜及清潔。矽晶圓通常用作基板且 光微影用於標記待摻雜基板之不同區域或沈積及界定多晶 矽、絕緣體或金屬層。 此等層之一為絕緣層，其通常由介電質材料製成。在一 些情況下，絕緣層可如下製造：在真空腔室或電漿增強真 空腔室中沈積所要介電質材料之前驅氣體混合物，接著在 154478.doc 201145388 爐中於約950°C至100(TC之高溫下使沈積之介電質材料密 化（densification)及流動約5至6小時。 【發明内容】 本申請案描述半導體器件及製造此等器件之方法。該等 半導體器件含有已藉由施加微波能沈積及/或流動之介電 質層（「MW介電質層」）。該等介電質層可如下製造：在 反應腔室中提供基板，使前驅氣體混合物（含有反應形成 介電質材料之原子）在反應腔室中流動’接著使氣體混合 物經受頻率及功率密度足以使得前驅氣體混合物之原子反 應且沈積以在該基板上形成介電質層的微波能。又，該等 器件可藉由將頻率及功率密度足以使得沈積之介電質材料 之原子流動的微波能施加於已沈積之介電質膜來製造。使 用微波能允許使用低溫加工來形成介電質層，從而向半導 體器件提供若干益處以及提供製程流程效率及低成本。 【實施方式】 可根據圖式更好地理解以下描述。 以下描述提供特定細節以便達成充分理解。儘管如此， 熟習此項技術者應瞭解，半導體器件以及製造及使用該等 器件之相關方法可在不採用此等特定細節之情況下實施及 使用。實際上，半導體器件及相關方法可藉由修改所說明 之器件及方法而付諸實踐，且可與習知用於該行業中之任 何其他裝置及技術結合使用。舉例而言，儘管描述提及 CMOS、UM0S及LDM0S半導體器件，但其可針對其他類 型之半導體器件加以修改。又，儘管描述提及半導體器 154478.doc 201145388 件’但其可針對含有介電質層之其他器件（諸如太陽能電 池或MEMS器件）加以修改。 半導鐘器件及製造此等器件之方法的一些實施例包括使 用微波能形成介電質層。MW介電質層可如下製造：使前 驅氣體混合物（含有可反應形成介電質材料之原子）在含有 基板之反應腔室中流動，接著使氣體混合物經受頻率及功 率密度足以使得前驅氣體混合物之原子反應且沈積以在該 基板上形成介電質層的微波（MW)能。又，MW介電質層可 藉由將頻率及功率密度足以使得沈積之介電質材料之原子 流動的微波能施加於已沈積之介電質膜（無論最初使用MW 能形成與否）來製造。介電質層可在此項技術中已知之任 何下伏面或基板上形成，該下伏面或基板包括半導體材料 (如矽晶圓）、另一絕緣層（如氧化矽）或導電層（如多晶矽閘 極層）。基板可摻雜有或未摻雜有任何所要摻雜劑或摻雜 劑組合。 介電質層可由任何介電質材料製成，該介電質材料可藉 由微波能加熱及/或流動；然而，該介電質層亦可用作半 導體器件中之絕緣層。在一些實施例中，介電質材料可為 氧化矽、氮化矽、氧化鋁、聚醯亞胺、旋塗式玻璃（spin_ on-glass ’ SOG)材料、氟化聚醯亞胺、類金剛石碳（dlc) 材料、聚伸基域 '聚伸芳基化合物（P〇lyarylene)、甲基 環戊烯醇酮（cyclotene)、派瑞林N(parylene N)、聚降冰片 烯（polynorborne)、聚醯亞胺-SSQ混成物、烷基-矽烷 /N2〇、鐵氟龍-AF(teflon-AF)、鐵氟龍微乳液、聚醯亞胺 154478.doc
S 201145388 奈米泡沫（polyimide nanofoam)、二氧化矽氣凝膠（siUca aer〇gel)、二氧化石夕乾凝膠（silica xerogel)、中孔二氧化石夕 或此等材料之組合。在其他實施例中，介電質材料可為 Black Diamond™或 Coral™ CVD膜。 用於形成介電質層之前驅氣體混合物可為含有一起反應 形成所要介電質材料之原子的任何氣體混合物。在介電質 層為氧化矽之實施例中，前驅氣體混合物可包含以下之任 何混合物：含矽氣體、含氧氣體、含矽及氧之氣體、含碳 氣體，以及惰性氣體、含有本文所述試劑的氣體，或其組 合°舉例而言，當介電質層為BPSG層時，前驅氣體混合 物包含PH3、矽烷、ΝζΟ及B#6，其在PECVD條件（壓力為 2.4托（Torr))下反應形成BPSG。另舉一例，當介電質層包 含BPTEOS時，刖驅氣體混合物可包含tepo、TEOS、臭 氧及TEB，其在SACVD條件（壓力為200托）下反應形成 BPTEOS層，該層可用作填充具有高縱橫比之溝槽的保形 膜。在介電質層包含Black Diamond™或CoralTM2實施例 中’前驅氣體混合物可含有有機矽烷前驅體以及氣態氧化 劑，諸如02或N20。 微波加熱製程可使用任何頻率或波長之微波，其經政府 法規允a手用於工業應用中。在一些實施例中，微波頻率可 在約2.45 GHz至約5.8 GHz之範圍内，且波長在約52 111111至 約123 mm之範圍内。微波加熱製程可進行足以形成達到所 要厚度之介電質層的任何時間。在一些實施例中，時間可 在至多約120分鐘之範圍内，其比習知爐製程通常所需之5 154478.doc 201145388 至6小時短得多。在一些實施例中，時間可在約1〇分鐘至 力120分鐘之範圍内。在其他實施例中，時間可在約I〗分 鐘至約60分鐘之範圍内。在其他實施例中，時間可為此等 時間之任何適合組合或子範圍。 微波加熱製程可在足以使介電質層沈積及/或流動之任 何溫度下進行。在_些實施例中，溫度可低於約8〇〇艽。 在其他實施例中，溫度可在約4〇〇乞至約8〇〇t：之範圍内。 在其他實施例中，溫度可在約5〇〇β(：至約6〇〇<t之範圍内。 在其他實施例中，時間可為此等溫度之任何適合組合或子 範圍。 圖4描繪可用於形成河贾介電質層之製程的一些實施例。 在此等實施例中，可使用MW能沈積介電質層。可提供基 板且將其加載至沈積腔室令，如方框1〇t所示。必要時， 可用吹掃氣體吹掃沈積Μ室。#著將所要前驅氣體混合物 引入該腔室中，如方框2〇中所示。接著使用如本文所述之 MW能加熱氣體混合物，如方框3〇中所示，從而使所要介 電質材料沈積於基板上。必要時’可用吹掃氣體吹掃沈積 腔室，且可接著自沈積腔室中移除含有介電質層之基板， 如方框40中所示。 圖5描繪可用於形成MW介電質層之製程的其他實施例。 在此等實施例中，可將微波能施加於已由任何已知方法形 成之介電質層。微波能使得預形成之介電質層流動，從而 產生藉由微波旎形成之流動介電質層的特徵。在此等實施 例中，可將基板加載至沈積腔室中，如方框11〇中所示。 154478.doc
S 201145388 可在不使用微波能之沈積腔室中使用此項技術中已知之任 何沈積方法，或藉由生長介電質層而在基板上形成介電質 層（諸如BPTEOS或BPSG層），如方框12〇中所示。可接著藉 由使用乾燥劑防止任何濕氣接觸膜，將具有預形成之介電 質層的基板經空氣轉移至微波反應腔室中，如方框13〇中 所示。在其他組態中，自沈積腔室轉移至反應腔室中可在 真空中或使用惰性氣體（諸如N 2)進行以避免與含有濕氣之 空氣接觸4濕氣可誘導BPq4形成及晶體形成。可接著在 微波反應腔室中加熱預形成之介電質層，如方框14〇中所 示，從而使得沈積之介電質層如本文所述發生流動。一旦 已使用MW能使預形紅介電制流動，即可接著自微: 反應腔室中移除含有流動介電質層之基板，如方框⑽中 所示。 在其他實施例中，提供可用於藉由組合上述方法形成 MW介電質層之製程。換言之，可首先在腔室中使用娜 能沈積介電質f，接著使用卿能使該介電f層在同一腔 室中流動。圖6說明此等實施例之一個實例，其中垂直軸 表示溫度且水平軸表示時間。在此等實施例中，沈積製程 與流動製程可在同1室中作為原位製程進行以形成介電 質層。微波能允許介電質膜沈積，以及在同一腔室中密化 及流動。藉由在單-腔室中作為原位製程進行此，具有介 電質層之基板無需自沈積腔室移動至反應腔室。 在-些實施例中，可在真空或電聚增強真空腔室中使用 微波能在晶圓上沈積介電質層及/或使介電質層在晶圓上 154478.doc 201145388 流動，直至形成達到所要厚度之介電質層為止。在其他實 施例中，諸如使用旋塗式介電質沈積，可在膜沈積期間或 之後施加微波。介電質層之厚度可在約〇 5 μιη至約1〇 之範圍内。在一些實施例中，Mw能使較厚介電質層（亦即 厚度在約0.5 μπι至約5 μπι範圍内之層）流動之效果優於較 薄層（亦即厚度在約0.1 μϊη至約〇 5 μιη範圍内之層），此係 由於咸信MW能加熱介電質材料之模式或由於較厚膜中存 在之流體動力學效應之故。 在一些實施例中，可藉由添加降低介電質材料之玻璃轉 移溫度（GTT)的試劑來增強介電質層之流動及沈積。此等 GTT試劑包括降低GTT且可㈣半導體器件中之摻雜劑的 任何元素。在一些實施例中’ Β可用作GTT試劑。在一些 實施例中，GTT試劑之量可在至多約6重量％之範圍内。在 一些實施例中，GTT試劑之量可在至多約4重量％之範圍 内。 在其他實施ί列+，可藉由添加增加介電質材料對微波能 之吸收且使微波能較易加熱之試劑來增強介電質層之流動 及沈積。此等吸收劑包括增加“貿能吸收且可用作半導體 器件中之摻雜劑的任何元素，包括c、Β、1>或八3。在一些 實施例中，P可用作吸收劑。在—些實施例中，吸收劑之 量可在至多約7重量％之範圍内。在其他實施例中，吸收 d之量可在至多約5重量％之範圍内。藉由使用B作為GTT 試劑及P作為吸收劑而增添之改良可見於溝槽結構中，其 中具有此等試劑之介電質層填充溝槽之效果優於不含此等 154478.doc 201145388 試劑之介電質層，如圖6中所說明。
由於此等介電質層所展現之特徵，故使用MW能形成及/ 或流動之介電質層可用於許多半導體器件中以得到特定益 處。此等半導體器件之實例包括金屬氧化物半導體（MOS丨 器件，諸如 CMOS、UMOS、LDMOS、雙極型、BiCMOS 或太陽能電池器件。在一些實施例中，MW介電質層可用 於CMOS器件中。圖1說明CMOS器件之一個實例。在 CMOS器件中，MW介電質層可為具有較低介電常數之含 碳介電質層，從而製得具有高切換速度之CMOS器件。 在其他實施例中，MW介電質層可用於LDMOS器件中。 圖2說明LDMOS器件之一個實例。在其他實施例中，MW 介電質層可用於UMOS器件中。圖3說明UMOS器件之一個 實例。在UMOS器件與LDMOS器件中，MW介電質層可減 少或消除可在高溫下形成之BP04晶體。此等晶體可導致蝕 刻不均勻且造成濃稍體區域（heavy body region)與源極接 觸不良以及隨後發生UIL故障，尤其當器件尺寸縮小至 0.25 μιη尺寸時。在此兩種器件中，MW介電質層亦可減少 高溫下矽化物聚結及在源極邊界下方遷移，此類情況在 900-1000°C下操作之習知爐製程中發生。 又，在LDM0S器件中，MW介電質層可為具有較低介電 常數之含碳介電質層，從而製得具有高切換速度之 LDMOS器件。在LDMOS器件中，MW介電質層亦增加多 晶矽閘極之間的介電質層之均勻平坦度。此等Mw介電質 層亦可減少多晶矽閘極線之間所用之虛設結構（dummy 154478.doc 201145388 structure)的數目，為防止介電質層向下蝕刻至si台面結構 而可能需要該等虛設結構。因此，MW介電質層亦可減少 “台面結構隨後產生不合需要之矽化物。又，由於虛設結 構所需之面積減小，因此MW介電質層可減小LDM〇s器件 中之曰曰粒尺寸及晶粒成本。在LDMOS器件中，MW介電質 層亦可消除或減少介電質層中形成接縫以及由此產生之空 隙’其可導致短路及溶劑截留於空隙中。 MW流動或固化介電質層具有若干所需特徵。首先，相 對於S知爐製程，其在較低熱預算（thermai budget)下具有 改良之產量及產率。較低熱預算可降低含有MW介電質層 之半導體器件的製造成本。較低熱預算亦允許使用低溫材 料’否則其通常無法經受習知爐中所用之較高溫度。此等 低溫材料之實例包括矽化物，諸如c〇Si2或TiSi2;低艮閘極 介電質材料’諸如經氟摻雜之氧化物、Black Diam〇ndTM4 C〇raITM材料；旋塗式介電質（S〇G)材料；高κ閘極導體（包 括多晶石夕或非晶形Si閘極材料）；或其組合。此等石夕化物材 料及高K閘極導體係在形成MW介電質層之前的加工步驟 中形成。由於稍後使用低溫MW能所形成之Mw介電質 層，故矽化物材料及高K閘極導體不必經受高溫爐流動或 再流動製程。 較低溫度亦可使矽化物之製程窗較寬。如此項技術中已 知，當在形成矽化物期間使用較高溫度（諸如習知爐製程 中之彼等溫度）時，矽化物層之電阻增大。可藉由增加石夕 化物厚度減少高溫加工所引起之電阻增大及熱穩定性問 12· 154478.doc
S 201145388 題，該厚度增加在使用Mw介電質層之器件組態中現已為 可能，此係由於較厚石夕化物可含於遠離源極體接點之溝槽 閘極内，從而不會引起滲漏或Vt偏移問題之故。 隨著半導體器件之器件尺寸縮小，此低溫能力變得甚至 更加重要。隨著尺寸縮小，需要間距更緊密之器件及更複 雜之器件堆疊。需要較大製程控制以獲得此等特徵，其可 使用MW介電質層獲得，此係由於Mw介電質層具有:申 請案令所述之特徵之故。 源自MW介電質層之另一所需特徵為必要時使介電質層 在低溫下再流動之能力。通常，對於某些類型之介電質 層，需要使其再流動以用於半導體器件中，此係由於再流 動製程給予其所要絕緣特性之故。但當使用微波能形成 時，可能不需要再流動製程來獲得介電質層之所要特徵。 當氣泡自介電質層沈積於溝槽結構中及溝槽結構上期間所 形成之接縫中逸出時，以及藉由使用原子力顯微術（其可 展示已使用MW能之後介電質層流動之跡象）可觀察到此 MW介電質層流動（及再流動）之能力。 另一所需特徵為，由於微波能使介電質材料流動之能 力，故MW介電質層含有高平坦度。因此，可在半導體器 件之某些組態中避免習知在介電質層已流動之後使用的後 平坦化製程，諸如化學機械拋光（CMp)或平坦化蝕刻。此 等平坦化製程可能增添費用且可能因平坦化製程中所用之 材料而造成污染。 MW介電質層之另一所需特徵為流動製程填充介電質層 154478.doc 201145388 中之空隙的能力。其他介電質層（尤其在溝槽中形成者）有 時可能在層中形成有空隙（且有時為戴留之氣體），其可能 有損介電質層作為絕緣體有效操作之能力。咸信，微波能 在分子層面上引起旋轉激發，而非振動偶合，從而加熱絕 緣材料且在該層之介電質材料中形成較少空隙。 MW介電質層之另一所需特徵為與不存在微波能之情況 下形成之介電質層相比，密度增加。咸信，MW介電質層 之此密度增加係由於經受Mw能之分子在沈積或流動時所 經歷之旋轉加熱引起。咸信，河貿介電質層之密度增加亦 由於前驅氣體混合物中之背景氣體（諸如n2、〇2)以及習知 RTP中用於輔助介電質流之其他氣體的反應引起。 應瞭解，本文提供之所有材料類型僅用於達成說明之目 的。因此，本文所述實施例中之各種介電質層中之一或多 者可包含低k或高k介電質材料。又，儘管特定摻雜劑為n 型及P型摻雜劑之名稱，但任何其他已知n型及p型摻雜劑 (或此等摻雜劑之組合）皆可用於半導體器件中。又，儘管 本發明之器件係參考特定類型之電導率（Ρ或Ν)加以描述， 但藉由適當修改，該等器件可用相同類型摻雜劑之組合進 打組態或可用相反類型之電導率（分別為1^或ρ)進行組態。 在一些實施例中，本申請案係關於一種介電質層，其係 由包3以下之方法製造：在沈積腔室中提供基板；在沈積 腔室中提供前驅氣體混合物，該前驅氣體混合物含有反應 形成介電質材料之原子；及提供頻率足以使得前驅氣體混 合物之原子反應且沈積介電質層於基板上之微波能。 154478.doc 201145388 在其他實施例中，本申請案係關於一種介電質層，其係 由包含以下之方法製造：在沈積腔室中提供基板；在沈積 腔至中於基板上形成介電質層；將具有介電質層之基板移 動至反應腔室中；及提供頻率足以使得介電質層流動之微 波能》 在一些實施例中，本申請案係關於一種半導體器件，其 包含基板、在基板之一部分上形成之低溫矽化物層或高κ 導電層，及在低溫矽化物層或高κ導電層之一部分上形成 之介電質層，該介電質層係使用低溫MW能而沈積或流 動。 除了先前所指出之任何修改以外，熟習此項技術者在不 脫離本說明書之精神及範疇的情況下可設計眾多其他變化 及替代性配置，且隨附申請專利範圍欲涵蓋此等修改及配 置。因此，儘管上文已與目前認為最實際且較佳之態樣相 結合來描述資訊之特性及細節，但一般技術者顯而易知， 在不脫離本文所述之原理及概念的情況下可作出眾多修 改，包括（但不限於）形式、功能、操作方式及用途。又， 如本文所用之實例意欲僅具說明性，且不應視為以任何方 式作限制。 【圖式簡單說明】 圖1展示CMOS半導體結構之一些實施例； 圖2描繪LDMOS半導體結構之一些實施例； 圖3展示UMOS半導體結構之一些實施例； 圖4展示使用微波能沈積介電質層之製程的一此 二貫施 154478.doc •15- 201145388 例； 圖5展示使用微波能使介電質層流動之製程的—些實施 例； 圖6展示使用微波能使介電質層沈積及流動之製程的一 些實施例；及 圖7展示MW介電質層之一些實施例的Sem照片。 該等圖式說明半導體器件及製造此等器件之方法的特定 態樣。連同以上描述’該等圖式說明及解 及經此等方法製造之結構。在圖中，為清楚起見 厚度及區<。亦應瞭解，當將層、組件或基板稱作「在另 一層、組件或基板上」時，其可直接在另一層、組件或基 板上4亦可存在介人f不同圖中之相同參考數字表示 相同元件’且因此將不再重複其描述。 154478.doc •16-

Claims (1)

  1. 201145388 七、申請專利範圍： 1. 一種製造介電質層之方法，其包含： 在沈積腔室中提供基板； 在該沈積腔室中提供前驅氣體混合物，該前驅氣體混 ' 合物含有反應形成介電質材料之原子；及 • 《供頻率足以使得該前驅氣體混合物之該等原子反應 且沈積）1電質層於該基板之一部分上的微波能。 2. 如响求項1之方法，其中該基板之上表面包含導電材 料、半導體材料或絕緣材料。 3. 如請求項2之方法，其中該導電材料包含矽化物。 4. 如请求項1之方法，其中該反應進行之時間在至多約12〇 分鐘之範圍内。 5. 如請求項1之方法，其中該介電質層為BpTE〇s或 BPSG » 6·如請求項1之方法，其中該介電質層為BUck Diamond或 Coral CVD材料》 7. 如請求項1之方法，其中當提供該微波能時，該沈積腔 室中之溫度在至多約8〇〇〇c之範圍内。 8. 如請求項1之方法，其中該介電質層包含GTT試劑、吸收 . 劑或兩者。 9. 如請求項8之方法，其中該GTT試劑包含B且該吸收劑包 含P。 10. —種製造介電質層之方法’其包含： 在沈積腔室中提供基板； 154478.doc 201145388 在3亥沈積腔室令於該基板之一部分上形成介電質層； 將具有該介電質層之該基板移動至反應腔室中；及 提供頻率足以使得該介電質層流動之微波能。 11. 12. 13. 14. 15. 16. 17. 18. 19. 如凊求項10之方法，其中該基板之上表面包含導電材 料、半導體材料或絕緣材料。 如請求項11之方法，其中該導電材料包含矽化物。 如叫求項1 〇之方法，其中該反應進行之時間在至多約 120分鐘之範圍内。 如咐求項ίο之方法，其中該介電質層為bpte〇s或 BPSG 〇 如請求項1〇之方法’其中該介電質層為歸Diamond或 Coral CVD材料。 青长項10之方法’其中當提供該微波能時，該反應腔 室中之溫度在至多約80(rc之範圍内。 如請求項1G之方法，其中該介電質層包含GTT試劑、吸 收劑或兩者。 如請求項17之方法，其中該GTT試劑包含B且該吸收劑 包含P。 一種製造介電質層之方法，其包含： 在腔室中提供基板； 在該腔室中提供前驅氣體混合物，該前驅氣體混合物 含有反應形成介電質材料之原子； 提供頻率足以使得該前驅氣體混合物之該等原子反應 且沈積介電質層於該基板之—部分上賴波能；及 154478.doc 201145388 同時’在該同一腔室中，接供瓶，玄.〇 股至τ 捉供頸率足以使得該介電質 層流動之微波能。 20. 21. 22. 23. 24. 如。青求項19之方法，立中兮苻虛、仓，_ ^ 头甲巧反應進仃之時間在至多約 120分鐘之範圍内。 如吻求項19之方法，其中該介電質層為BpTE〇s或 BPSG。 如清求項19之方法，其中該介電質層為BUck Diam〇nd或 Coral CVD材料。 如晴求項19之方法，其中當提供該微波能時，該反應腔 室中之溫度在至多約80(TC之範圍内。 如请求項19之方法，其中該介電質層包含GTT試劑、吸 收劑或兩者。 154478.doc
TW100106787A 2010-03-01 2011-03-01 Low temperature dielectric flow using microwaves TW201145388A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US30912810P 2010-03-01 2010-03-01
US13/035,653 US8569183B2 (en) 2010-03-01 2011-02-25 Low temperature dielectric flow using microwaves

Publications (1)

Publication Number Publication Date
TW201145388A true TW201145388A (en) 2011-12-16

Family

ID=44505525

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100106787A TW201145388A (en) 2010-03-01 2011-03-01 Low temperature dielectric flow using microwaves

Country Status (3)

Country Link
US (1) US8569183B2 (zh)
CN (1) CN102194687A (zh)
TW (1) TW201145388A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140199822A1 (en) * 2013-01-15 2014-07-17 Micron Technology, Inc. Methods of forming semiconductor device structures including an insulative material on a semiconductive material, and related semiconductor device structures and semiconductor devices
US9184089B2 (en) 2013-10-04 2015-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanism of forming a trench structure
CN104733390B (zh) * 2013-12-20 2018-06-26 台湾积体电路制造股份有限公司 用于FinFET阱掺杂的机制
US11469100B2 (en) * 2019-05-30 2022-10-11 Applied Materials, Inc. Methods of post treating dielectric films with microwave radiation

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4737379A (en) * 1982-09-24 1988-04-12 Energy Conversion Devices, Inc. Plasma deposited coatings, and low temperature plasma method of making same
JPH0676664B2 (ja) * 1986-12-09 1994-09-28 キヤノン株式会社 マイクロ波プラズマｃｖｄ法による機能性堆積膜の形成装置
JPH0387372A (ja) * 1988-07-22 1991-04-12 Canon Inc 堆積膜形成方法
JPH02175878A (ja) * 1988-12-28 1990-07-09 Canon Inc 改良されたマイクロ波導入窓を有するマイクロ波プラズマｃｖｄ装置
JP2824808B2 (ja) * 1990-11-16 1998-11-18 キヤノン株式会社 マイクロ波プラズマｃｖｄ法による大面積の機能性堆積膜を連続的に形成する装置
US5643365A (en) * 1996-07-25 1997-07-01 Ceram Optec Industries Inc Method and device for plasma vapor chemical deposition of homogeneous films on large flat surfaces
US6200651B1 (en) * 1997-06-30 2001-03-13 Lam Research Corporation Method of chemical vapor deposition in a vacuum plasma processor responsive to a pulsed microwave source
TW415009B (en) 1999-04-20 2000-12-11 United Microelectronics Corp Two-stage fabrication method of void free dielectrics
EP1077479A1 (en) * 1999-08-17 2001-02-21 Applied Materials, Inc. Post-deposition treatment to enchance properties of Si-O-C low K film
EP1134619A3 (en) * 2000-03-16 2003-04-02 Canon Kabushiki Kaisha Light-receiving member, image-forming apparatus, and image-forming method
US20030152700A1 (en) * 2002-02-11 2003-08-14 Board Of Trustees Operating Michigan State University Process for synthesizing uniform nanocrystalline films
JP4179041B2 (ja) 2003-04-30 2008-11-12 株式会社島津製作所 有機ｅｌ用保護膜の成膜装置、製造方法および有機ｅｌ素子
US7030468B2 (en) 2004-01-16 2006-04-18 International Business Machines Corporation Low k and ultra low k SiCOH dielectric films and methods to form the same
US7589028B1 (en) * 2005-11-15 2009-09-15 Novellus Systems, Inc. Hydroxyl bond removal and film densification method for oxide films using microwave post treatment
US8224277B2 (en) * 2008-09-26 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
CN102194687A (zh) 2011-09-21
US20110212627A1 (en) 2011-09-01
US8569183B2 (en) 2013-10-29

Similar Documents

Publication Publication Date Title
TWI307934B (zh)
US9536773B2 (en) Mechanism of forming a trench structure
CN107154395B (zh) 半导体结构及其制造方法
US8716148B2 (en) Semiconductor device manufacturing method
US9209243B2 (en) Method of forming a shallow trench isolation structure
US6383951B1 (en) Low dielectric constant material for integrated circuit fabrication
TWI282141B (en) Semiconductor device and manufacturing method thereof
JPH02304947A (ja) 半導体デバイスの製造方法
WO2004070817A2 (en) Method of eliminating residual carbon from flowable oxide fill material
US11018223B2 (en) Methods for forming device isolation for semiconductor applications
TW200949903A (en) Silicon-germanium-carbon semiconductor structure
CN110600370A (zh) 半导体工艺所用的方法
CN105097644A (zh) 制造具有绝缘层的集成电路的方法
JP2020516079A (ja) シリコン間隙充填のための二段階プロセス
JP2015535389A (ja) フォトニクス構造の形成方法
US20230411150A1 (en) Cyclic Spin-On Coating Process for Forming Dielectric Material
US20210175075A1 (en) Oxygen radical assisted dielectric film densification
TW201145388A (en) Low temperature dielectric flow using microwaves
TW202221764A (zh) 集成可流動低k間隙填充及電漿處理
TWI791920B (zh) 半導體裝置的製造方法
TW200403763A (en) Manufacturing method of semiconductor integrated circuit device
TW201316452A (zh) Ｕ形金氧半（ｍｏｓ）溝槽外形最佳化及使用微波之蝕刻損壞移除
JP2013149829A (ja) 半導体装置の製造方法
WO2014089825A1 (zh) 半导体器件及其制备方法
CN103839812A (zh) 一种半导体器件及其制备方法