TW201123572A - Resistive memory device and method of forming the same - Google Patents

Description

201123572 rji^ouu91TW 32587twf.doc/0 六、發明說明： 【發明所屬之技術領域】 本發明是有關於一種半導體記憶元件及其製造方 法，且特別是關於一種電阻式記憶元件及其製造方法。 【先前技術】 非揮發性記憶體具有存入之資料在斷電後也不會消 失之優點，因此許多電器產品中必須具備此類記憶體，以 維持電器產品開機時的正常操作。目前，業界積極發展的 一種非揮發性記憶體是電阻式隨機存取記憶體（resistive

Tandom aeeess memory ’ RRAM )’其具有寫入操作電壓低、 寫入抹除時間短、記憶時間長、非破壞性讀取、多狀態記 憶、結構簡單以及所需面積小等優點，因此在未來將可成 為個人電腦和電子設備所廣泛採用的非揮發性記憶體之 ——〇 電阻式隨機存取記憶體是利用電流脈衝以及施加轉換 電壓來改變作為可變電阻層的薄膜狀態，以在不同的狀態 下基於不同的電阻值來進行設定狀態（set state)與重置 狀態（reset state)之間的轉換。利用電阻值不同的設定 狀態與重置狀態即可以作為記憶體儲存「〇」與「1」 之數位資料。 然而’習知之電阻式隨機存取記憶體大多為單位元操 作，無法作為雙位元或多位元的使用。而且，隨著電阻式 s己憶元件愈做愈小，在製程上的複雜度及成本也大幅提 201123572 rD iy〇uu91TW 32587twf.doc/n 高。因此，如何縮減電阻式記憶元件的尺寸，以增加電阻 式記憶元件的積集度並降低成本，一直都是業界極為重要 的課題之'~。 【發明内容】 在一實施範例中’提出一種電阻式記憶元件的製造方 法。首先’於基底中形成多數個下電極。然後，於基底上 Φ 提供第一介電層’其中第一介電層中具有多數個杯狀電 極，且各杯狀電極的底部與對應的下電極接觸。接著，於 基底上形成在第一方向延伸的多數條第二介電層，其中各 第二介電層覆蓋對應的部份第二介電層及杯狀電極所圍的 部份面積。然後，於基底上形成在第二方向延伸的多數條 ，疊結構，其中第二方向與第一方向垂直，且各堆疊結構 是由第三介電層與上電極所構成，且各堆疊結構覆蓋對應 的杯狀電極所圍的部份面積。之後，於堆疊結構的侧壁形 成多數個犧牲間隙壁。繼之，於相鄰的犧牲間隙壁之間形 • f第四介電層。然後，移除犧牲間隙壁，以於相鄰的第四 介電層及堆疊結構之間形成間隙。接著，於各間隙中依序 填入可變電阻層與導體層，且各可變電阻層與對應的導體 層與杯狀電極形成物理及電性接觸。 、、在另一實施範例中，提出一種電阻式記憶元件的製造 方法。首先，於基底中形成多數個下電極。然後，於基底 ^提供第—介電層，其中第—介電層中具有多數個杯^電 極’且各杯狀電極的底部與對應的下電極接觸。接著，於 201123572 F5iy80〇91TW 32587twf.doc/n 基底上形成在第一方向延伸的多數條第二介電層，其中各 第二介電層覆蓋對應的杯狀電極所圍的部份面積。然後， 於第-介電層上形成在第二方向延伸的多數條堆疊結構， 其中第二方向與第—方向垂直，且各堆疊結構是由第三介 電層與上電極所構成’且各堆疊結構覆蓋對應的部份第二 介電層及杯狀電極所圍的部份面積。之後，於士 侧壁形成多數個犧牲間隙壁 '繼之，於相鄰的犧隙壁 之間形成細介電層。然後，移除犧牲間_，以於相鄰 ，第四介電収堆疊結構之間軸_。錢，進行氧化 程以於各間隙之底部的杯狀電極中形成可声。 隙中填入導體層’且各可變電阻屬與對“ 導體層與杯狀電極形成物理及電性接觸。 方法例中，提出—種電阻式記憶树的製造 上ί供2丄ϊί底中形成多數個下電極。然後，於基底 極日f層’其巾第—介電騎衫多數個杯狀電 極/各杯狀電㈣底频對應的下電極接觸。接著，於 ί底上形成在第—方向延伸的多數條第二介電層，其中各 j電層覆蓋對應的杯狀電極所㈣部份面積。之後， 底上形成多數個堆疊結構，其中各堆疊結構是由第三 上電極所構成，且各堆疊結構續;應的部份第 ^電層及對應的杯狀電極所_部份面積。繼之 二：Γίί數個犧牲間隙壁。然後，於犧牲間隙 ^電層及各堆疊結構之間形成間隙。之後，於各間3 201123572

Oiy»UU91TW 32587twf.doc/n 依序填入可變電阻層與第-導體層，且各可 應的第一導體層與杯狀電極形成物理及電性 . 於基底上形成第五介電層，且第五介電層具^多^開 口，这些開口僅同時曝露部份可變電阻層、部份 ^部分上電極，或這些開口僅曝露出部分 ^五介電層上形成在第二方向延伸的多數條第二= 矣 以填入開口中，其中第二方向垂直第一方向。 層 • ^在實錄财H種雜式記憶元件，包括 ^底、多數個下電極、第—介電層、多數 ^ 電層、多數條堆疊結構、多數條第=層了 1s配置於基底上。杯狀電極配置於第一介雷 電層在ΐΐϊΐ電極的底部與對應的下電極接觸。第二介 圍的背®/延伸配置在基底上且分職蓋杯狀電極所 疊結構在第二方向延伸配置於基底上且 υ盖杯狀電極所圍的部份面積，其中第二方向垂直第 第四;電是由第三介電層與上電極所構成。 ί電第四介電層及堆疊結構之間相隔-間隙ΐ 填滿間隙:且㈣底部及至少部份側壁。導體層 成物理及紐2 物_導體層與杯狀電極形 絲種電阻式記憶元件’包括 f電極第一介電層、多數個杯狀電極、多 201123572 r〇i>〇w91TW 32587twf.doc/n =第二介電層、多數條堆#結構、多數條第四介電層、 :數1固可變電阻層及多數個導體層。下電極配置於基底 ^第一介電層配置於基底上。杯狀電極配置於第-介電 中’且各杯狀電極的底部與對應的下電極接觸。第二介 第—方向延伸配置在基底上且分別覆蓋杯狀電極所 Τ的縣面積。堆#結構在第二方向延伸配置於基底上且 2別覆蓋杯狀電極所圍的部份面積，其中第二方向垂直第 :方=，且各堆疊結構是由第三介電層與上電極所構成。 四I電層配置於基底上，第四介電層與堆叠結構交替排 2且相鄰的第四介電層及堆疊結構之間相隔一間隙。可 阻層分別配置於犧牲間隙壁底部的杯狀電極中。導體 it間隙’且柯變電阻層與對應的導體層與杯狀電極 开;成物理及電性接觸。 在另-實施範例中，提出一種電阻式記憶元件，包括 ^底、多數個下電極、第一介電層、多數個杯狀電極、多 條第二介電層、第三介電層、多數條堆疊結構、多數個 可變電阻層、多數個第一導體層、第五介電層及多數條第 二導體層。多數個下電極配置於基底中。第一介電層配置 於基底上。杯狀電極配置於第一介電層中，且各杯狀電極 的底部與對應的下電極接觸。第二介電層在第一方向延伸 配置在基底上且分別覆蓋杯狀電極所圍的部份面積。第三 介電層配置於基底上且具有多數個第一開口。堆疊結構分 別配置於第一開口中，且分別覆蓋部份第二介電層及杯狀 電極所圍的部份面積，其中各堆疊結構是由第四介電層與 201123572 rjiyeuu91TW 32587twf.doc/n 上電極所構成’且第三介電層及各堆疊結構之間具有一間 隙。可變修層分別配置於底部及整侧壁。第一 導體層填制隙’且各可變電阻層與對應的第一導體層與 杯狀電極形成物理及電性接觸^第五介電層配置在基底 上’且具有多數個第二開口，這些第三開口僅同時曝露部 份可變電阻層、部份第—導體層與部分上電極，或這些第 二開口僅曝露出部分上電極第二導體層在第二方向延伸 配置在基底上’其中第二方向垂直第—方向，且第二導體 層填入第二開口中。 為讓本發明之上述特徵和優點能更明顯易懂，下文特 舉實施例，並配合所附圖式作詳細說明如下。 【實施方式】 2實施例提*-種電阻式記憶元件的製造方法，其 用簡單的製程而製作出超過微影機台的極限的超小^動 區’以娜電阻式記憶元件的可變電_形成位置 可變電阻的狀及重置狀態更佳敎且數值集中。另= 面’利用於預㈣成可變電阻層的區域先形成犧牲 壁，再移除犧牲間隙壁以形成間隙，然後於 鐵 電阻層及導體層後，姻不會產生電荷堆積的化學== 磨製程去除間隙外超量覆蓋的導體層及可變電阻層。 ，阻層因未再受何㈣則的可能電荷堆積破 二2質較高且可變電阻的設定及重置狀態更佳穩定且數 值集中’ RRAM可重複操作的次數因而提升。 201123572 i-3iy8uu91TW 32587twf.doc/n 在一實施範例中，提出一種電阻式記憶元件，其具有 超過微影機台之極限的超小主動區’且可以用作單位元或 雙位元的操作。 在一實施範例中，提出一種電阻式記憶元件的製造方 法。首先，於基底中形成多數個下電極。然後，於基底上 提供第一介電層，其中第一介電層中具有多數個杯狀電 極，且各杯狀電極的底部與對應的下電極接觸。接著，於 基底上形成在第一方向延伸的多數條第二介電層，其中各 第二介電層覆蓋對應的杯狀電極所圍的部份面積。然後， 於基底上形成在第二方向延伸的多數條堆疊結構，其中第 二方向與第—方向垂直’且各堆疊結構是由第三介電層與 上電極所構成’且各堆疊結構覆蓋對應的部份第二介電層 及杯狀電極所圍的部份面積。之後，於堆疊結構的側壁形 成多數個齡_壁。繼之，於相_犧牲_壁之間形 成第四介電層。然、後，移除犧牲間隙壁，以__第四 介電層及軸結構之_成_。接著，於各_中依 變電阻層與對應的導體 ==疊結構。然後，移除部份介電材 露堆疊結構的表面。移除部份介趣曝 化學機械研磨餘或㈣刻餘。，、’义括進行 上述實施例中，於各間隙中依序填入可變電阻層與導 201123572 «iy»uu91TW 32587twf.doc/n 體層的步驟之後’上述方法更包括對各可變電阻層的上部 進行轉換製程’使得各可變電阻層的上部轉變為歐姆接觸 層。 上述實施例中，上述轉換製程包括提供氫氦電漿與部 分可變電阻層反應。 上述實施例中，轉換製程包括進行回火製程使得部分 上電極與部分可變電阻層相互反應或擴散而形成導電接

觸0 上述實施例中，可變電阻層的材料包括金屬氧化物。 上述實施例中，可變電阻層的材料包括Si〇x、Hf〇x、 ΜΟχ、TiOx、TiOxNy 或 WOx。 上述實施例中，導體層的材料包括TaN、TiN、Ti、w、 Ni、Co、Pt、Cu或這些材料的任意複數層堆疊。 上述實施例中，於各間隙中依序填入可變電阻層與導 體層的步驟描述如下。首先，於基底上依序形成可變電阻 材料層與導體材_。形成可變電輯料層與導體材料層 nr原子層沉積、物理賴沉積或化學氣相‘ 積製程。然後，移除間隙外的部份可變電阻材料層與部份 導體材料層。移除間隙外的部份可變電阻材料層與部份 體材料層的步驟包括進行化學機械研磨製程。 =，施例中，上述犧牲間隨的材料包 金，例如 Ge2Sb2Te5。 π’ α 上述實施例中，移除上述犧牲間隙壁的步驟包括使用 由五倍子酸（gallicadd)與溶劑所構成的有機酸。 ^91TW 32587twf.doc/n 201123572 上述實施例中，移除上述犧牲間隙壁的步驟包括進行 氫氦電漿製程’其中氣氣的重量百分比例如是約5%，而 氦氣的重量百分比例如是約95%。 其 在另外一實施範例中，提出一種電阻式記憶元件的製 造方法。首先，於基底中形成多數個下電極。然後，於美 底上提供第-介電層，其巾第-介電層巾具有錢個杯二 電極，且各杯狀電極的底部與對應的下電極接觸。接著， 於基底上形成在第一方向延伸的多數條第二介電層其中 各第二介電層覆蓋對應的杯狀電極所圍的部份面、 後’於基底上形成在第二方向延伸的多數條堆叠， 直’且各堆疊結構是心三介電 電極所構成，且各堆疊結構覆蓋對應的部份第二介 y及杯狀電極所_部份面積。^ ===_。繼之，於相鄰的上= ;四後，移除犧牲間_，以於相鄰的 ，^電層及堆疊結構之間形成間隙。然後， 程，以於各間隙之底部的 著，於各間隙中填入導體it成可變電阻層。接 體層與杯㈣闕與對應的導 第四介電層的步驟:述3鄰:士述犧牲間隙壁之間形成 料層以覆蓋㈣結構。_ I先，於基底场成介電材 曝露堆疊結構的表 ^ ’移除部份介電材料層，直到 行化學機械研賴程或電材㈣的步驟包括進 12 201123572, 91TW 32587twf.doc/n t 在上述實施例中，於各間隙中填入導體層的步驟描述 如下。首先，於基底上形成導體材料層。形成導體材料層 的步驟包括進行原子層沉積、物理濺鐘沉積或化學氣相沉 積製程。然後，移除間隙外的部份導體材料層。移除間隙 外的部份導體材料層的步驟包括進行化學機械研磨製程。 在另外一實施範例中，提出一種電阻式記憶元件的製 造方法。首先，於基底中形成多數個下電極。然後，於基 底上提供第一介電層，其中第一介電層中具有多數個杯^ 電極，且各杯狀電極的底部與對應的下電極接觸。接著， 於基底上形成在第一方向延伸的多數條第二介電層，其中 各第二介電層覆蓋對應的杯狀電極所圍的部份面積。之 後丄於基底上形成多數個堆疊結構，其中各堆疊結構是由 =三介電層與上電極所構成，且各堆疊結構覆蓋對應的部 份第二介電層及對應的杯狀電極所_部份面積。繼之， 於堆疊結構的繼形成多數個齡随壁n 間隙壁之間形成第四介電層。接著，移除犧牲間隙壁 於第四介電層及各堆疊結構之_·隙。讀，於 =中依序填人可變電阻層與第—導體層，且各可 ^ ”對應的第_導體層與杯狀電_成物理及電性接 =，於基底上職第五介f層，且第五介電層具 個 導 ^口，這些開口僅同時曝露部份可變電阻層、部份第 f層與部分上電極，或這些開σ 導 :，於第五介電層上形成在第二方向延伸』;： 體層以填入開口中，其中第二方向垂直第一方向。第 13 201123572 rji^〇uu91TW 32587twf.doc/n 上述實施例中’於上述犧牲間隙壁之間形成第四介電 層的步驟描述如下。首先，於基底上形成介電材料層以覆 蓋堆疊結構。織，移除部份介t材料層，直到曝露堆疊 結構的表面。移除部份介電材料層的步驟包括進行化學機 械研磨製程或回蝕刻製程。 上述實施例中，可變電阻層的材料包括金屬氧化物。 上述實施财，可變電_的材料包括SiOx、HfOx、

NiOx、TiOx、TiOxNy 或 w〇jc。 上述實施例中’第一導體層的材料包括、彻、 :、w、Nl、CG、Pt、Cu或這些材料的任意複數層 ^述實施例中，於各_中依序填人可變電 一導體層的步驟描述如下。首先，於其 产弟 電阻材料層與導體材料層。形成可變電阻材料層 料層的步驟包括進行原子層沉積、物理雜或 相沉積製程。然後，移除_外的部份可變電阻 部份導體材料層。移除間隙外的部份可變電阻 伤導體材料層的步驟包括進行化學機械研磨製程。、4 上述實施例中，上述犧牲間隙壁的材料包括 金，例如Ge2Sb2Te5。 蹲銻碲合 上述實施财，移除上賴牲間_的 由五倍子酸(gamcacid)與溶劑所構成的有‘括使用 上述實施财，歸上述難_壁的 氳氦電W程，其中氫氣的$4奸比浙=進行 201123572 r3iyeuu91TW 32587twf.doc/n 氦氣的重量百分比例如是約95%。 上述實施例中，第二導體層的材料包括AlCu、 AlCu/TiN、Al/TaN 或 Cu/TaN。 在另外一實施範例中，提出一種電阻式記憶元件，包 括基底、多數條第二介電層、多數個下電極、第一介電層、 多數個杯狀電極、多數條堆疊結構、多數條第四介電層、 多數個可變電阻層及多數個導體層。下電極配置於基底 φ 中。第一介電層配置於基底上。杯狀電極配置於第一介電 層中，且各杯狀電極的底部與對應的下電極接觸。第二介 電層在第一方向延伸配置在基底上且分別覆蓋杯狀電極所 圍的部份面積。堆疊結構在第二方向延伸配置於基底上且 分別覆蓋杯狀電極所圍的部份面積，其中第二方向垂直第 一方向，且各堆疊結構是由第三介電層與上電極所構成。 第四介電層配置於基底上，第四介電層與堆疊結構交替排 列，且相鄰的第四介電層及堆疊結構之間相隔一間隙。可 變電阻層分別配置於間隙的底部及至少部份侧壁。導體層 鲁填滿間隙’且各可變電阻層與對應的導體層與杯狀電極形 成物理及電性接觸。 在另外—實絲例中，提出—種電阻式輯元件包 =底、多數個下電極、第一介電層、多數條第二 個杯狀電極、多數條堆疊結構、多數條第四介電層、 =可變電阻層及多數個導體層。下電極配置於基底 ”電層配置於基底上。杯狀電極配置於第二介電 且各杯狀電極的底部與對應的下電極接觸。第二介 15 201123572 P51980091TW 32587twf.doc/n 電層在第一方向延伸配置在 分別覆蓋杯狀電極所圍的部而接77亙： Γ:電Γ堆嶋是心三介電層與第 利，彻认时人I ’第四介電層與堆疊結構交替排 鄰的第四介電層及堆疊結構之間二 層分別配置於間隙之底部的杯狀電二。=】 物理及電性接觸。。對觸導體層與杯狀電極形成 在實施範例中，提出—㈣阻式記憶元件包括 -、夕數個下電極、第一介電層 數條第二介電層、第m ^ 個杯狀電極、多 可變電阻層、二Ϊ層、多數條堆疊結構、多數個 第一介電層配置 一導體層\— #導體層、第五介電層及多數條第 -導體層。多數個下電極配置於基底中。第 於基底上。減電減置料―介電 的底部與對應的下電極接觸。第二介電層在第

覆蓋杯狀電極所圍的部US 具有多數個第一開口。堆疊結構分 =置於Lt，歸職蓋部份第 電極所_部份面積，其中各a 二電層及杯狀 上電極所構成，且第三介電 Ϊ體分別配置於間隙的底部及整個：第: 杯狀電極形成物理及電性接觸。第五介電層配 201123572 i-jiy〇w91TW 32587twf.doc/n 上，且具有多數個第二開口，這些第二開口僅同時曝露部 份可變電阻層、部份第一導體層與部分上電極，或這些第 二開口僅曝露出部分上電極。第二導體層在第二方向延伸 配置在基底上’其中第二方向垂直第一方向，且第二導體 層填入第二開口中。 基於上述各實施例或其他可能之實施範例，所提出的 電阻式記憶元件的製造方法是先形成上電極再形成可變電 阻層。然而，一般習知的方法是先形成可變電阻層再形成 上電極。與習知的方法相比，上述實施例之一的方法可以 避免I知方法於圖案化上電極的過程中對可變電阻層造成 的損傷。另外，上述實施例之一於預定形成可變電阻層的 區域先形成犧牲間隙壁，且犧牲間隙壁的尺寸可藉由鍍膜 及蝕刻製程而縮小至超過微影機台的極限。因此，可以形 成具有超小主動區的電阻式記憶元件，進而侷限電阻式記 憶元件的可變電阻的形成位置，使得可變電阻的設定及重 置狀態更佳穩定且數值集中。此外，上述實施例之一的電 • 阻式記憶疋件可以用作單位元或雙位元的操作。 底下將配合圖示說明實施例之一之具體實施範例。 第一實施例 -圖1A1® 是依照第一實施例所繪示之電阻式記 憶兀件之製化方法的上視示意圖。圖2Α至圖是圖认 至圖沿沿=，線的剖面示意圖。 首先、月參照圖1A、2Α，於基底102中形成多數個 17 201123572 * ji^〇w91TW 32587twf.doc/n 下電極104。基;^ 102例如是砍基底。形成下電極⑽的 方法包括於基底102形成多數個開口（未繪示）。然後， 於^底102上形成下電極材料層（未繪示）以填入開口中。 接著，移除開口外的下電極材料層以形成之。下電極材料 層的材料包括TiW、TiN、Al、Cu/TaN或金屬石夕化物。 之後，請參照圖IB、2B，於基底1〇2上提供介電層 Π2，且介電層112中具有多數個杯狀電極1〇扣各杯狀電 極108的底部與對應的下電極1〇4接觸。形成介電層ιΐ2 的方法描述如下。首先，請參照圖1A、2A，於基底1〇2 上形成具有多數個開口 1〇5的介電層1〇6，且各開口 1〇5 暴露出對應的下電極104。介電層106的材料包括Si〇x。 繼之，請參照圖1B、2B，於基底1〇2上形成杯狀電極材 料層（未繪示）以覆蓋介電層106、開口 1〇5側壁與下電 極104，再於開口 1〇5中填滿介電層11〇 «>杯狀電極材料層 的材料包括TiN、TaN、W、Pt、Cu或金屬矽化物。介電 層110與介電層1〇6的材料相同，例如是之後，平 坦化介電層110，以去除開口 105外的介電層11〇及杯狀 電極材料層及形成杯狀電極（cup-shaped heat electrode) 108。介電層i〇6與介電層u〇形成上述的介電層112。 然後，請參照圖1C、2C，於基底102上形成在第一 方向延伸的多數條介電層1〇9 ’其中各介電層1〇9覆蓋對 應的杯狀電極108所圍的部份面積。形成介電層1〇9的方 法包括於基底102上形成介電材料層（未纟會示）介電材 料層的材料包括SiNx。形成介電材料層的步驟包括進行原 201123572 ^iy8uu91TW 32587twf.d〇c/n 子層沉積或化學氣相沉積製程。然後，進行微影及蝕刻製 程’以移除部份介電材料層以形成之。蝕刻後的介電層109 侧壁可為垂直或是圓弧（Rounding)。

之後’請參照圖ID、2D，於基底102上形成在第二 方向延伸的多數條堆疊結構118，其中第二方向與第一方 向垂直’各堆疊結構118是由介電層114與上電極116所 構成’且各堆疊結構118覆蓋對應的部份第二介電層1〇9 及杯狀電極108所圍的部份面積。形成堆疊結構118的方 法包括於基底102上依序形成介電材料層（未繪示）及上 電極材料層（未繪示）。介電材料層的材料包括SiOx。上 電極材料層的材料包括Tiw、ΉΝ、A1、Cu/TaN或金屬矽 化物。^電極材料層與下電極材料層的材料可以相同或不 同。接著，進行微影及蝕刻製程，以移除部份介電材料層 及部份上電極材料層以形成之。 然後，於堆疊結構118的側壁形成多數個犧牲間隙壁 120。形成犧牲間隙壁12G的方法包括於基底1()2上形成間 隙壁材料層（未纷示）以覆蓋堆疊結構118。間隙壁材料 層，材料例如是鍺銻碲合金，如。之後，進行 非等向性侧製程，以移除部份間_材料層以形成之。 =要注意的是，犧牲間隙壁的尺寸可藉由賴及_製 私而縮小至超過微影機台的極限。 繼之，請參照冑1E、2E，於相鄰的犧牲間隙壁吻 =杨成介電層122,成介電層122的方法包括於基底 上形成介電材料層（未繪示）以覆蓋堆疊結構ιΐ8。介 201123572 j-jiy〇uu91TW 32587twf.doc/n 電材料層的材料包括SiOx、SiN或SiON。然後，移除部 份介電材料層，直到曝露堆疊結構丨】8的表面。移除部份 介電材料層的步驟包括進行化學機械研磨（CMP)製程或 回#刻製程。 接著，請參照圖IF、2F，移除犧牲間隙壁120，以於 相鄰的介電層122及堆疊結構118之間形成間隙124。移 除犧牲間隙壁120的方法包括濕蝕刻製程或乾蝕刻製程。 濕#刻製程例如是使用由五倍子酸（gallic acid)與溶劑所 構成的有機酸。乾蝕刻製程例如是氫氦電漿製程，其中氫 ® 氣的重量百分比例如是約5%，而氦氣的重量百分比例如 是約95%。 之後，請參照圖1G、2G，於各間隙124中依序填入 可變電阻層126與導體層128，且各可變電阻層126與對 應的導體層128與杯狀電極1〇8形成物理及電性接觸。於 各間隙124令依序填入可變電阻層與導體層128的方 法包括於基底102上依序形成可變電阻材料層（未緣示） 與導體材料層（未繪示）。形成可變電阻材料層與導體材 鲁 料層的方法包括進行原子層沉積（ALD)、物理濺鍍沉積 或化學氣相沉積（CVD)製程。可變電阻材料層的材料包 括金屬氧化物’例如是Si〇x、Hf〇x、Ni〇x、Ti〇x、TiOxNy 或WOx。導體材料層的材料包括TaN、TiN、Tiw、Ti、 w、Νι、Co、Pt、Cu或這些材料的任意複數層堆疊。 繼之，移除間隙124外的部份可變電阻材料層與部份 導體材料層以形成之。移除上述部份可變電阻材料層與部 20 201123572 rji«uu91TW 32587twf.doc/n 份導體材料層的步驟包括進行化 製程。注纽處移除均部份可2械研練程或乾侧 荷堆積損傷間隙124 _的可可以完全避免電 導致漏電流的發生。 層126與導體層128而 接著，請參照圖1H、2H，對各可變電阻層12 «Ρ進行轉換製程，使得各可、 撼縮Γ 電層的上部126轉變為歐

_實施财，轉換製程包括提供氫氦電 漿與Μ可變電阻層126反應，使得各可變電阻層126的 上部由金屬氧化物還原成金屬（例如Hf0x還原成Hf)， 如圖2H所示。在另一實施例中，轉換製程包括進行回火 製程使得部分上電極116與部份可變電阻層126相互反應 ，擴散，因此各可變電阻層126的上部由金屬氧化物形成 高漏電氧化物（high leaky oxide)而形成導電接觸，如圖 2H所示。當上電極116的材料例如是A1_Cu(大於5%Cu)， 可變電阻層126的材料例如是Hf〇x，導體層128的材料例 如是TiN時，回火製程的溫度例如是介於3〇〇〜45〇。〇之 間。除了上述的方法之外，也可以藉由化學研磨製程使得 上電極116與導體層128之間的可變電阻層126刮損而造 成導電接觸《另一方面，當電阻式記憶體已形成陣列結構 後’每個杯狀電極108下方各自對應一顆開關電晶體 (MOSFET)。可利用同一條上電極Π6對應之所有杯狀 電極108下方的開關電晶體一齊導通後執行構建 (Forming)操作，則可利用超出構建電流很多的大電流使 21 20Π23572 itw 32587twf.doc/n 得上電極116與導體層⑵間的氧化物打出一個低電阻導 電路徑。 - 特別要注意的是’在電阻式記憶元件職中（請參 照圖2H) ’由於氫氦電漿製程是全面性的，因此各可變電 阻層126的上部均轉變為歐姆接觸層130。然而，在電阻 1_中（請參照圖2H’）’由於擴散反應僅發 生在上電極116與可變電阻層126之間，所以僅有與上電 極m接觸之可變電阻層126轉變為歐姆接觸層13〇。 在電阻式記憶元件驗及100b中，上電極116與導 · 體層128透過歐姆接觸層13〇而電性連接，且導體層128、 位於間隙124之底部的可變電阻層126與杯狀電極1〇8的 垂直配置允許單位元（〇nebit)的操作。 第一實施例 -圖3 A至圖3 C是依照第二實施例晴示之電阻式記憶 元件之製4方法的上視示意圖。圖4a至圖4B是圖3A至 圖3B沿ΙΙ-ΙΓ線的剖面示意圖。第二實施例與第一實施例 # 的差異在於可變電阻層126與導體層128之配置及形成方 法不同。以下，將說明第二實施例與第一實施例的不同處， 相同處則不再贅述。 首先，請參照圖3A、4A，提供如圖1E的中間結構及 沿π-ΐΓ線的剖面示意圖。然後，請參照圖3A、3B，進行 氧化製程，以於各間隙124的底部的杯狀電極丨〇8中形成 可變電阻層126。可變電阻層126的材料為杯狀電極1〇8 22 201123572 r3iy〇uu91TW 32587twf.doc/n 之材料的氧化物。在-實施例中，#杯狀電極⑽的材料 例如是w，則可變電阻層126例如是w〇x。 接著，於各間陽：124中填入導體層128，且各可變 阻層126與對應的導體層128與杯狀電極1〇8形成物理及 ^性接觸。於各_ 124中填入導體層128的方法包括於 底102上形成導體材料層（未繪示）。形成導體材料層 ^法包㈣行原子層沉積、物理麟沉積或化學氣相沉 製程。導體材料層的材料包括TaN、TiN、Tiw、Ti、w、 $ ' Co ' Pt、Cu或這些材料的任意複數層堆疊。繼之，移 ^隙124外的部份導體材料層以形成之。移除上述部份 Ϊ體材料層的步驟包括進行化學機械研磨製程。至此，完 成電阻式記.Itit件聽的製作流程。 雪Η if阻式記憶元件職中，上電極116與導體層⑶ 阻廢連接’且導體層128、位於間隙124之底部的可變電 I26與杯狀電極1〇8的垂直配置允許單位元的操作。 憶元=允許單位元操作的電阻式記 作:，電阻式記憶元件也可以用於雙位元（2-bit)的操 第三實施例 元件:C圖5F是依照第三實施例所繪示之電阻式記憶 &方法的上視示意圖。圖6A至圖6F是圖5A至 圖邛沿1姆的剖面示意圖。 至 23 201123572 r3iy8UU91TW 32587twf.doc/n 首先，提供如圖1C、2C的中間結構。然後，請參照 圖5A、6A，於基底102上形成多數個堆疊結構118· ’其 中各堆疊結構118,是由介電層114’與上電極116’所構成， 且各堆疊結構118,覆蓋對應的部份第二介電層109及杯狀 電極108所圍的部份面積。注意第一、第二實施例所形成 的堆疊結構118呈長條狀，但此處第三實施例所形成的堆 疊結構118,呈塊狀。堆疊結構118,與堆疊結構118的材料 及形成方法類似，於此不再贅述。 然後，於堆疊結構118,的侧壁形成多數個犧牲間隙壁 120’。注意第一、第二實施例所形成的犧牲間隙壁12〇呈 長條狀’但此處第三實施例所形成的犧牲間隙壁Π〇,呈環 狀。犧牲間隙壁12〇,與犧牲間隙壁120的材料及形成方法 類似，於此不再贅述。 繼之，請參照圖5B、6B，於犧牲間隙壁丨20,之間形 成介電層122’。注意第一、第二實施例所形成的介電層122 呈長條狀’但此處第三實施例所形成的介電層122,呈格子 狀且環繞堆疊結構118’。介電層122’與介電層丨22的材料 及形成方法類似，於此不再贅述。 接著，請參照圖5C、6C，移除犧牲間隙壁12〇,，以 於介電層122’及堆疊結構118，之間形成間隙124，β注意第 一、第二實施例所形成的間隙124呈長條狀，但此處第三 實施例所形成的間隙124,呈環狀。間隙124，與間隙124^ 材料及形成方法類似，於此不再贅述。 之後5請參照圖5D、6D ,於各間隙！24,中依序填入 24 201123572 x-ji^〇uu91TW 32587twf.doc/n 可變電阻層m與導體層128，且各可變電阻層i26 應的導體層m與杯狀電極1G8形成物理及電性接觸。、十 變電阻層126與導體層128的材料及形成方法已描述 -實施例’於此不再贅述。繼之’移除間隙以,外的 可變電阻材料層與部份導體材料層以形成之。移除刀 份可變電阻材料層與部份導齡料層的步驟包括進化二 機械研磨製程。 +

然後，請參照圖5E、6E，於基底102上形成介電層 132’且介電層132具有曝露部份可變電阻層126與部份 體層的多數個開口 134。在一實施例中，開口 134僅同時 曝露部份可變電阻層126、部份導體層128與部分上電極 116’ ’如圖6Ε所示。 接著，請參照圖5F、6F，於介電層132上形成在第二 方向延伸的多數條導體層136以填入開口 134中，其中第 二方向與第一方向垂直。形成導體層136的方法包括於基 底102上形成導體材料層（未繪示）。導體層136的材料 包括Al/TaN。形成導體材料層的步驟包括進行原子層沉 積、物理濺鍍沉積或化學氣相沉積製程。然後，進行微影 及蝕刻製程，以移除部份導體材料層以形成之。至此，完 成電阻式記憶元件l〇〇d的製作流程。 在電阻式記憶元件l〇0d中，導體層136與導體層128 及上電極116’電性連接’導體層ι28與位於間隙ι24，之底 部的可變電阻層126與杯狀電極108的垂直配置允許單一 位元的操作。 25 201123572 i：ji7〇uv91TW 32587twf.doc/n 特別要注意的是，在另一實施例中，介電層132的開 口 134也可以僅曝露出部分上電極116，，如圖7所示。然 後，於介電層132上形成在第二方向延伸的多數條導體層 136以填入開口 134中，其中第二方向與第一方向垂直。 至此，完成電阻式記憶元件l〇〇e的製作流程。請參照圖7, 配置於介電層132中的多數個開口 134可以僅暴露出部分 上電極116'而不與可變電阻層126及第一導體層128間隙 壁接觸。上電極116'與導體層136透過開口 134形成物理 及電性接觸。如此則介於上電極116'與導體層128間的環 繞可變電阻層126構成第一可變電阻，而介於導體層 與杯狀電極108間的可變電阻層126形成第二可變電阻。 第一及第二可變電阻彼此形成串聯電阻形式構成雙位元 (2-bit)電阻式記憶元件式樣。因此’電阻式記憶元件1〇〇e 允許雙位元的操作。 接下來’將說明上述實施例之電阻式記憶元件的結 構。請參照圖1II、2H、2H’，電阻式記憶元件1〇〇&及100b 包括基底102、多數個下電極1〇4、介電層n2、多數個杯 狀電極108、多數條介電層1〇9、多數條堆疊結構118、多 數條介電層122、多數個可變電阻層126、歐姆接觸層13〇 及多數個導體層128。下電極104配置於基底102中。介 電層112配置於基底1〇2上。杯狀電極1〇8配置於介電層 112中，且各杯狀電極1〇8的底部與對應的下電極丨〇4接 觸。介電層109在第一方向延伸配置在基底1〇2上且分別 覆蓋杯狀電極108所圍的部份面積。各堆疊結構n8在第 26 201123572 rjiy〇ui；91TW 32587twf.doc/n 二方向延伸配置於基底102上且覆蓋對應的部份第二介電 層109及杯狀電極1〇8所圍的部份面積，其中第二向垂 直第一方向，且各堆疊結構118是由介電層114^上電極 116所構成。介電層m配置於基底1〇2上。介電層122 與堆疊結構118交替排列，且相鄰的介電層122及^疊結 構118之間相隔間隙124。可變電阻層126分別配置於間 隙124的底部及至少部份側壁。可變電阻層126與上電極 116經由歐姆接觸層13〇而電性連接。導體層128'填滿間 隙124，且各可變電阻層126與對應的導體層128及杯狀 電極108形成物理及電性接觸。 請參照圖4B，電阻式記憶元件1〇〇(；與電阻式記憶元 件100a類似，僅可變電阻層126與導體層128之配^不 同，以下將說明不同處，相同處則不再贅述。電阻式記憶 元件100c的可變電阻層126分別配置於間隙124之底部= 杯狀電極108中》導體層128填滿間隙124，且各可變電 阻層126與對應的導體層128與杯狀電極1〇8形成物理及 電性接觸。 清參照圖6F，電阻式記憶元件1〇〇d包括基底1〇2、 多數個下電極1G4、介電層112、多數個杯狀電極1〇8、多 數條介電| 1G9、介電層122,、多數個堆疊結構118，、多 數個可變電阻層Π6、多數個導體層128、介電層Π2及多 數條導體層136。多數個下電極1()4配置於基底1〇2中。 112介電層配置於基底上。杯狀電極1〇8配置於介電層112 中，且各杯狀電極1〇8的底部與對應的下電極1〇4接觸。 27 201123572 ui^〇u\y91TW 32587twf.doc/n 介電層109在第一方向延伸配置在基底i〇2上且分別覆蓋 杯狀電極108所圍的部份面積。介電層122,配置於基底1〇2 上且具有多數個開口。堆疊結構1181分別配置於開口中， 且分別覆蓋部份介電層109及杯狀電極1〇8所圍的部份面 積’其中各堆4結構118·是由介電層114·與上電極116,戶斤 構成，且介電層122’及各堆疊結構118,之間具有一間隙 124·。可變電阻層126分別配置於間隙124,的底部及整個 側壁。導體層128填滿間隙124'，且各可變電阻層126與 對應的導體層128與杯狀電極1〇8形成物理及電性接觸。 介電層132配置在基底上，且昇有僅同時曝露部份可變電 阻層126、部份導體層128與部份上電極116,的多數個開 口 134。導體層136在第二方向延伸配置在基底ι〇2上， 其中第二方向垂直第一方向’且導體層136填入開口 134 中〇 請參照圖7’電阻式記憶元件i〇〇e與電阻式記憶元件 100d類似，僅介電層132之開口 134的配置不同，以下將 說明不同處，相同處則不再贅述。介電層132配置在基底 上，且具有僅曝露部份上電極116’的多數個開口 134。導 體層136在第二方向延伸配置在基底1〇2上，其中第二方 向垂直第一方向，且導體層U6填入開口 134中。 本領域具有通常知識者應了解，電阻式記憶元件的結 構並不以上述結構為限，也可以作些許的更動及變化，如 圖8的電阻式記憶元件100f所示。注意圖6F及圖8之介 電層132的開口位置不同。此外，雖然可變電阻層126分 28 201123572 r j i7〇w91TW 32587twf.doc/n 別配置於間隙124的底部及至少部份側壁，但圖2H及圖 2H’之電阻式記憶元件具有歐姆接觸層13〇位於間隙124 的上侧壁’而圖8之電阻式記憶元件具有絕緣層133位於 間隙124的下側壁。另外，可變電阻層126可以覆蓋導體 層128的表面且延伸至部分上電極116，的表面，且位於間 P宗124,之底部的可變電阻層126也可以延伸至部份介電層 112及部份杯狀電極1Q8的表面。 _ ,综上所述，上述實施例其中之一之電阻式記憶元件的 製造方法是先形成上電極，然後於預定形成可變電阻層的 區域形成犧牲間隙壁。接著，移除犧牲間隙壁以形成間隙。 之後，在間隙中回填可變電阻層及導體層。換言之，上述 實施例的方法是先形成上電極再形成可變電阻層。然而， 一般習知的方法是先形成可變電阻層再形成上電極，因此 上述實施例的方法可以避免習知方法於圖案化上電極的過 程中對可變電阻層造成的損傷。 另外，在上述至少其中之一實施例中，於預定形成可 • 變電阻層的區域先形成犧牲間隙壁，且犧牲間隙壁的尺寸 可藉由鍍膜及蝕刻製程而縮小至超過微影機台的極限，進 而侷限電阻式記憶元件的可變電阻的形成位置，使得可變 電阻的設定及重置狀態更佳穩定且數值集中。 此外，在上述至少其中之一實施例中，電阻式記憶元 件具有超過微影機台之極限的超小主動區，其是位於杯狀 電極與可變電阻層的交界處（如圖1H的A區所示，可變 電阻層126是位於歐姆接觸層13〇的下方並與杯狀電極 29 ,91TW 32587twf.d〇c/n 201123572 108物理及·接觸）或是間隙底部的杯狀電㈣（如圖 4B的A區所示）。較大的主動區會不易控制電阻絲 (腿tlVefllament)的位置及分布而導致電阻值漂移。超 J主動區可以解決上述的問題並提升元件的效能 。另外， 本發明之電阻式記憶元件可以用作單位元或雙位元的操作。 π二ί在上述至少其中之—實施例中，上電極與主動 歐:接觸層是藉由氫氦電漿製程或回火擴散製程 而形成之，製程簡單且具競爭性。 雖=在上述至少其巾之—實施例巾已揭露本發明之 至^、部》舰如上，然其並非㈣限定本發明，任何所 技術領^具有通f知識者，在錢縣發明之精神和 圍内’ §可作料之更動與卿 = 視後附之巾請專__狀者轉。保她圍虽 【圖式簡單說明】 圖1A至圆1H是依照第一實施 憶元件之製造方法的上視示意圖。冑丁之電阻式舌己 圖2A至圖2H是圖1A至圖1H沿Ι-Ι，_ι 圖2H，是依照—實施例所 ^面;^圖。 面示意圖。 '圮憶7C件之剖 圖3A至圖犯是依照第二實施 元件之製造方法的上視料Tq阻式記憶 圖4A至圖4B是圖3a至圖3B沿邮，線的剖面示意 圖 201123572 rjjyeuu91TW 32587twf.doc/n 圖5A至圖5F是依照第三實施例所繪示之電阻式記憶 元件之製造方法的上視示意圖。 圖6A至圖6F是圖5A至圖5F沿Ι-Γ線的剖面示意圖。 圖7是依照一實施例所繪示之電阻式記憶元件之剖面 示意圖。 圖8是依照另一實施例所繪示之電阻式記憶元件之剖 面示意圖。 •【主要元件符號說明】 100a〜100f:電阻式記憶元件 102 :基底 104 :下電極 105、 134 :開口 106、 109、110、112、114、122、122’、132 :介電層 108 :杯狀電極 116 :上電極 φ 118、118’ ：堆疊結構 120、120’ ：犧牲間隙壁 124、124,：間隙 126 :可變電阻層 128、136 :導體層 130 :歐姆接觸層 133 :絕緣層 31

Claims (1)

1. 201123572 r3iy«uu9lTW 32587twf.doc/n 七、申請專利範圍： K 一種電阻式記憶元件的製造方法，包括： 於一基底令形成多數個下電極； 於該基底上提供一第一介電層，其中該第一介電層 杯狀電極，且各該杯狀電極的底部與對應的該

   於該基底上形成在一第一方向延伸的多數條第二介 f面^中各該第二介電層覆蓋對躺該杯狀電極所圍二部 於該基底上形成在-第二方向延伸的多數條堆疊結 構’其^該第二方向與該第—方向垂直，各該堆叠結ϋ 由-第三介’f層與—上電極所構成，且各該軸結 對應的部份該第二介電層無杯狀電極所_部份面積； 於該些堆疊結構的側壁形成多數個犧牲間隙壁； 於相鄰的該些犧牲間隙壁之間形成一第四介電層；

   移除該些犧牲間隙壁，以於相鄰的該第四介電層及該 堆疊結構之間形成一間隙；以及 / 於各該間隙中依序填入一可變電阻層與一導體層，且 各該可變電阻層與對應的料體層與該減電極形成物理 及電性接觸。 2·如中請專利範圍第1項所述之電阻式記憶元件的 造方法，其中於相鄰的該些犧牲間㈣之間形成該第四 介電層的步驟包括： 於該基底上形成-介電材料層以覆蓋該些堆疊結構； 32 201123572 r^,euu9lTW 32587twf.doc/n 以及 面 移除部份該介電材料層，直到曝露該些堆叠結構的表 製造方利範目帛2额述之電㈣記憶元件的 學機械研磨製程或電材料層的步糖進行化 製造利範圍第1顿述之電叫記憶元件的 二步驟中依序填人該可變電阻層與該導體 轉換製程，广括對各該可變電阻層的—上部進行一 觸層。 可變電阻層的該上部轉變為-歐姆接 製造專概_ 4項舰m記憶元件的 可變電阻層反應該轉換製程包括提供—氫氦電漿與部分該 製造狀她找憶元件的 料带製包括細―回火製紐得部分 =觸電極與持該可㈣_相互反麵錄而形成導電 衡、二如申明專利範@第1項所述之電阻式記憶元件的 k方法’其中該些可變電_的材料包括金屬氧化物。 士如”專利範圍第7項所述之電阻式記憶元件的 製=方法，其中該些可變電阻層的材料包括si0x、Hf0x、 NiOx、TlOx、TiOxNy 或 WOx。 9.如申m專利$|®第1項所述之電阻式記憶元件的 33 201123572 91TW 32587twf.doc/n 製造方法，其中該些導體層的材料包括TaN、TiN、TiW、 Ti、W、Ni、Co、Pt、Cu或這些材料的任意複敏層堆疊。 10.如申請專利範圍第丨項所述之電阻式記憶元件的 製造方法’其中於各該間隙中依序填入該可變電阻層與該 導體層的步驟包括： 於該基底上依序形成一可變電阻材料層與一導體材 料層；以及

   移除該些間隙外的部份該可變電阻材料層與部份該 導體材料層。 11.如申請專利範圍第10項所述之電阻式記憶元件 的製造方法，其中形成該可變電阻材料層與該導體材料層 的步驟包括進行原子層沉積、物理濺鍍沉積或化學氣相沉 積製糕。 12.如申請專利範圍第ω項所述之電阻式記憶元件 的製造方法，其中移_些_外的部份該可變電阻 層與部份鮮體材㈣的步驟包括騎化學機械研磨製 程。

   制1 補制第1項所叙式記憶元件 裏造^法’其中該些犧牲間隙壁的材料包括錯 14.如申請專利範圍第13項所述之電 的製造方法，其中移除該些犧牲間隙 15·如申請專利範圍第13項所述之 的製造方法，其中移除該些犧牲間隙壁的步驟^括^ 34 201123572 r^i>〇uu91TW 32587twf.doc/n 而氦氣的重 氦電漿製程，其中氫氣的重量百分比為5% 量百分比為95%。 16. —種電阻式記憶元件的製造方法，包括： 於一基底中形成多數個下電極； 於該基底上提供-第一介電層，其中該第一介電層内 具有多數個杯狀電極’且各該杯狀電極的底部與對 下電極接觸； ‘

   於該基底上形成在一第一方向延伸的多數條第二介電 層’其中各第二介電層覆蓋對應的該杯狀電極所圍的部份 面積； 於該基底上形成在n向延伸的多數條堆疊結 構丄其^該第二方向與該第一方向垂直，各該堆疊結構^ 由第二介電層與一上電極所構成，且各該堆疊結構覆蓋 對應的部份該第二介電層及該杯狀電極所圍的部份面積； 於該些堆疊結構的側壁形成多數個犧牲間隙壁； 於相鄰的該些犧牲間隙壁之間形成一第四介電層； 移除該些犧牲間隙壁，以於相鄰的第四介電層及該堆 疊結構之間形成一間隙； β ，進行一氧化製程，以於各該間隙之底部的該杯狀電極 中形成-可變電阻層；以及 於各該間隙中填入一導體層，且各該可變電阻層與對 應的該導體層與該杯狀電極形成物理及電性接觸。 /7.如申請專利範圍第16項所述之電阻式記憶元件 的製造方法，其中於相鄰的該些犧牲間隙壁之間形成該第 35 201123572 32587twf.doc/n 四介電層的步驟包括： 以及於該基底上形成一介電材料層以覆蓋該些堆疊結構； 面。移除部份該介電材料層，直到曝露該麵4結構的表 的絮請專職圍第17顿秋f料記憶元件 化風==ί中移除部份該介電材料層的步輝包括進行 匕予機械研磨製程或回蝕刻製程。

   的制1請專利朗第16項所述之式記憶元件 I k方法’其中於各該間隙中填入該導體層的步驟包括： 於該基底上形成一導體材料層；以及 移除δ亥些間隙外的部份該導體材料層。 见h申請專利範圍第19項所述之電阻式記憶元件 思製造方法，其巾形成料體材料層的步驟包括進行原子 ’几積、物理濺鑛沉積或化學氣相沉積製程。 2U申請專利範圍第19項所述之電阻式記憶元件

   本製造方法’其中移除該些間料的部份料體材料層的 步驟包括進行化學機械研磨製程。 22. 如申請專利範圍第16項所述之電阻式記憶元件 、製造方法，其中該些犧牲間隙壁的材料包括錯錄碑合金。 23. 如申請專利範圍第22項所述之電阻式記憶元件 的製造方法，其中移除該些犧牲間隙壁的步驟包括使用由 五倍子酸與溶劑所構成的有機酸。 24. 如申請專利範圍帛22韻述之電阻式記憶元件 36 32587twf.doc/n 201123572 ί I移ΐ該些犧牲間隙壁的步驟包括進行氫 的重量百分比為5°/❶，而氦氣的重 ：!：百分比為95%。 的制2ϋ申it利1&圍第16項所述之電阻式記憶元件 的製u方法，其中該些杯狀電極的材料包括TiN、TaN、 W、Pt、Cu或金屬矽化物。 26·如申請專利範圍第16項所述之電阻式記憶元件 的製造方法’其巾㈣導體相㈣包括麗、通、而、 Ti W Ni Co、Pt、Cu或這些材料的任意複數層堆疊。 27.種電阻式記憶元件的製造方法，包括： 於一基底中形成多數個下電極； 於該基底上提供一第一介電層，其中該第-介電層中 具有多數個杯狀電極，且各該杯狀電極的底部與對應的該 下電極接觸； 於該基底上形成在-第一方向延伸的多數條第二介電 層，其中各該第二介電層覆蓋對應的該杯狀電極所圍的 份面積； β於該基底上形成多數個堆疊結構，其中各該堆疊結構 ，由一第三介電層與一上電極所構成，且各該堆疊結構覆 蓋對應的部份該第二介電層及對應的該杯狀電極所圍的 份面積； 於該些堆疊結構的側壁形成多數個犧牲間隙壁； 於該些犧牲間隙壁之間形成一第四介電層； 移除該些犧牲間隙壁，以於該第四介電層及各該堆叠 37 201123572 * -,*^««V91TW 32587tw£doc/n 結構之間形成一間隙； 於各該間阶:中依序填入一可變電阻層與一第一導 層，且各該可變電阻層與對應的該第一導體層與該 = 極形成物理及電性接觸； 電 於該基底上形成一第五介電層，且該第五介電層具 多數個開口，該些開口僅同時曝露部份該些可變電阻^、 部份該些第一導體層與部份該些上電極，或該些 惧 露出部分該些上電極；以及 开 曝

   於該第五介電層上形成在—第二方向延伸的 第二，體層以填入該些開口中，其中該第二方向垂直該第、 28.如申請專利範圍第27項所述之電阻式記憶元 的製造方法’其中於該些犧牲_壁之間形成該第= 層的步驟包括： € 於該基底上形成一介電材料層以覆蓋該些堆疊結構； 以及

   移除部份該介電材料層，直到曝露該些堆疊結構的表 面0 29. 如申請專利範圍第28項所述之電阻式記憶元件 的製造方法，其中移除部份該介電材料層的步驟包^進行 化學機械研磨製程或回姓刻製程。 30. 如申請專利範圍第27項所述之電阻式記憶元件 的製造方法，其中該些可變修層的材料包括金屬氧化物。 31. 如申請專利範圍帛3〇賴述之電阻式記憶元件 38 201123572 i*/x^uwv91TW 32587twf.doc/n 的製造方法’其中該些可變電阻層的材料包括Si0x、 HfOx、NiOx、TiOx、TiOxNy 或 WOx。 32·如申请專利範圍第27項所述之電阻式記憶元件 的製造方法，其中該些第一導體層的材料包括Ta^:TiN、 TiW、Ti、W、Ni、c。、Pt、Cu或這些材料的任意複數層 堆疊。 33.如申請專利範圍第27項所述之電阻式記憶元件 的製造方法，其中於各該間隙中依序填入該可變電阻層與 # 該第一導體層的步驟包括： 、 於該基底上依序形成一可變電阻材料層與一導體材 料層；以及 ~ 移除該些間隙外的部份該可變電阻材料層與部份該 導體材料層。 3生4.如申請專利範圍第33項所述之電阻式記憶元件 、裏造方法，其中形成該可變電阻材料層與該導體材料層 =驟包括進行原子層_、物_航積統學氣相沉 零 償製程。 的制L5.如申請專利範圍第33項所述之電阻式記憶元件 、i造方法，其中移除該些間隙外的部份該可變電阻 =與部份該導ϋ材料層的步聽括進行化學機械研 程0 36. 如申請專利範圍第27項所述之電阻式記憶元件 1造方法，其中該些犧牲間隙壁的材料包括鍺銻碲合金。 37. 如申請專利範圍第36項所述之電阻式記憶元件 39 201123572 itji7〇w9ITW 32587twf.d〇c/n 的製造方法，其+移除該些犧_隙 五倍子酸與溶劑所構成的有機酸。 … 38.如”專利範圍第％項 的製造方法，其中移除該些犧牲間‘= = = 敦電浆製程’其中絲嶋百分mr 量百分比為95〇/〇。 匕為5/〇’而氦軋的重 的製:第27項所述之電阻式記憶元件 40 些第二導體層的材料― 4〇. —種電阻式記憶元件，包括： 一基底； 夕數個F電極，配置於該基底中； 一第一介電層，配置於該基底上； 多數個杯狀電極’配置於該第 狀電極的底部朗觸該下電極杯 上且層，在一第-方向延伸配置在該基底 上且^覆蓋該些杯狀電極所圍的部份面積； 且分二覆構’在一第二方向延伸配置於該基底上 =狀電極所圍的部份面積，其中該第二方 -上電極所構成：，且各該堆疊結構是由-第三介電層與 多數條第四介電層，两@ 層與兮此换晶认* 配置於該基底上，該些第四介電 晶w二隹1、、、口構交替排列，且相鄰 堆疊結構之間相隔一間隙； /第四’丨電層及該 多數個可變電阻層，分別配置於該些間隙的底部及部 2〇112H 325— 份側壁；以及 多數個導體層，填滿該些間隙，且各該可變電阻層與 對應的該導體層與該杯狀電極形成物理及電性接觸。' 41·如申請專利範圍第40項所述之電阻式記憶元 件，其中該些可變電阻層的材料包括金屬氧化物。 42.如申請專利範圍第41項所述之電阻式記憶元件 的製造方法，其中該些可變電阻層的材料包括SiOx、 HfOx、NiOx、TiOx、TiOxNy 或 WOx。 ® 43.如申請專利範圍第4〇項所述之電阻式記憶元 件，其中該些導體層的材料包括TaN、TiN、TiW、Ti、W、 Ni、Co、Pt、Cu或這些材料的任意複數層堆疊。 44.如申請專利範圍第40項所述之電阻式記憶元 件，其中該些可變電阻層與該些上電極電性連接。 45·如申請專利範圍第40項所述之電阻式記憶元 件’其中該些杯狀電極的材料包括TiN、TaN、W、Pt、Cu 或金屬矽化物。 Φ 46.如申請專利範圍第40項所述之電阻式記憶元 件’其中該些上電極的材料包括Tiw、TiN、A1、Cu/TaN 或金屬矽化物。 47. —種電阻式記憶元件，包括： 一基底； 多數個下電極，配置於該基底中； 一第一介電層，配置於該基底上； 多數個杯狀電極，配置於該第一介電層中，且各該杯 201123572 rJ1"eUu91TW 32587^.ϋ〇〇/η 狀電極的底部鱗應的該下電極接觸； 多數條第二介電層，在一第一 上且分別覆蓋該些杯狀電極所圍的配置在該基底 且分別覆蓋該些杯狀電極所圍二置於該基底上 向垂直該第一方向，且各：：：伤面積，其中該第二方 一上電極所構=_結構是由1三介電層與 多數條第四介電層，配置於該基 層與該些堆盤結構交替排列 ^該二第四介電 堆疊結構之_隔-_ ;神的該第四介電層及該 些杯==層，分別配置於該些間隙之底部的該 多數個導體層，填滿該些間 對應:該導體f與該杯狀電極形成物理層與 件，其中II;二：層圍的第：項所述之電阻式記憶元 氧化物。—材料為該些杯狀電極之材料的 杜4甘9士如申請專利範圍第47項所述之電阻式記憶元 Cu或金屬矽化物。 Pt、 =〇.如ψ料利範目第a賴述之電阻式記 牛，其中該些導體層的材料包括TaN、TiN、TiW、Ti、;、 Ni Co Pt、Cu或這些材料的任意複數詹堆疊。 51.如申晴專利範圍第47項所述之電阻式記憶元 201123572 rjiy〇uu91TW 32587twf.doc/n ' TiN > Al > Cu/TaN 件，其中該些上電極的材料包括TiW 或金屬梦化物。 52. —種電阻式記憶元件，包括： 一基底； 多數個下電極，配置於該基底中； 一第一介電層，配置於該基底上；

   多數個杯狀，配置於該第-介電層中，且各該杯 狀電極的底部與對應的該下電極接觸； ^數條第二介電層，在H向延伸配置在該基底 上且/ 刀別覆蓋該些杯狀電極所圍的部份面積； -第三介電層，配置於該基底上且具有多數個第一開 多數個堆疊結構’分別配置於該些第一開口中，且分 =覆t份該些第二介電層及該些杯狀電極所圍的部份^ 成1 該堆疊結構是由一第四介電層與—上電極所構 成該第三介電層及各該堆疊結構之間具有一間隙： 部及整 個側ί數個可變電阻層，分別配置於該些間隙的底苦丨 開口 電層’配置在該基底上，且具有多數個第二 ^^‘第一開口僅同時曝露部份該些可變電阻層、部 H導體層與部分該些上電極，或該些第二開口僅 43 201123572 F51980091TW 32587twf.doc/n 曝露出部分該些上電極；以及 多數條第二導體層，在一第二方向延伸配置在該基底 上，其中該第二方向垂直該第一方向，且該些第二導 填入該些第二開口中。 53. 如申請專利範圍第52項所述之電阻式記憶元 件，其中該些可變電阻層的材料包括金屬氧化物。 54. 如申請專利範圍第53項所述之電阻式記憶元件 的製造方法’其中該些可變電阻層的材料包括驗、 HfOx、NiOx、TiOx、TiOxNy 或 W〇x。 55. 如中料利範圍第52項所述之f阻式記憶元 件，其中該些第一導體層的材料包括TaN、TiN、TiW、 Τι、W、Νι、Co、Pt、Cu或這些材料的任意複數層堆疊β 56. 如申請專利範圍第52項所述之電阻式記憶元 件，其中該些杯狀電極的材料包括TiN、TaN、w、pt、Cu 或金屬矽化物。 57. 如申請專利範圍第52項所述之電阻式記憶元 件，其中該些上電極的材料包括Tiw、TiN、A1、Cu/TaN 或金屬碎化物。 58. 如申請專利範圍第52項所述之電阻式記憶元 件’其中該些第二導體層的材料包括AyTaN。