TW201026169A - Structure of multiple coaxial leads within single via in substrate and manufacturing method thereof - Google Patents
Structure of multiple coaxial leads within single via in substrate and manufacturing method thereof Download PDFInfo
- Publication number
- TW201026169A TW201026169A TW097151842A TW97151842A TW201026169A TW 201026169 A TW201026169 A TW 201026169A TW 097151842 A TW097151842 A TW 097151842A TW 97151842 A TW97151842 A TW 97151842A TW 201026169 A TW201026169 A TW 201026169A
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- hole
- coaxial
- wire
- wires
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
- H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09636—Details of adjacent, not connected vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09645—Patterning on via walls; Plural lands around one hole
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09809—Coaxial layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
201026169 v * JTW 29834tw^doc/d 六、發明說明: 【發明所屬之技術領域】 本發明是有關於一種導線於基材的通孔♦之結構,且特 別是有關於一種多組同轴導線於基材之單一通孔中之結構。 【先前技術】 隨著半導體製程越來越精密’在未來45奈米(nm)以下 ❿ 之製程中,如欲將寬度低於45奈米之極細導線通過孔徑大於 1微米(μιη)之通孔,以連接至另一極細導線,勢必會產生極 嚴重的阻抗不匹配之問題,以致於無法進行高速的訊號傳輸。 然而’若在通孔中設置多數導線以解決上述問題,則多數婁磕 之間會有嚴重的訊號干擾問題。 ' 例如,美國第5,587,119號專利係揭露一個同軸導線結 構。請參照圖1Α至圖1F,其為依照美國第5,587,119號^ 利之方法製作的同轴導線結構剖面示意圖。首先,請參,昭圖 • 1Α ’提供基材脱;接著製作第一通孔HM於基材102中Γ其 中基材102具有上表面1〇6以及下表面1〇8,而第一通孔1〇4 具有孔壁表面110,如圖1Β所示。參照圖lc 表 屬層m、以及孔壁金屬層m;產生具有孔壁金屬層114 = 第-通孔116。接著,填充絕緣材料118於第二通孔116中, =圖1D所不。然後,參照圖1E,在絕緣材料118中心製作第 二通孔12G。最後,如圖π?所示,在第三通孔12()中填入金 屬導線122 ’使孔壁金屬層114、絕緣材料118、與中心的金 201026169
“3TW 29834twf^doc/d 屬導線122構成同軸導線結構100。同轴導線結構100中,孔 壁金屬層114可以接地,且因其包圍中心的金屬導線122,故 金屬導線122 了以传到良好的電磁屏蔽(
Shielding),用以消除訊號干@en)sstalk)。 另外,美國第5,421,083號專利也揭露了 一個同轴導線 結構,如圖2所示,其為依照美國第5,421,〇83號專利之方 法製作的同軸導線結構剖面示意圖。同轴導線結構2〇〇包括 基材2〇2、第一導電層2〇4、第二導電層2〇6、第一絕緣層2〇8 ® 與第二絕緣層210。此發明提供第一導電層204與第二導電層 206同時通過通孔以傳輸訊號。 再者,美國第6,943,452號專利也揭露了一個同軸導線 結構’如圖3所示’其為美國第6,943,452號專利之同軸導 線結構剖面示意圖。同轴導線結構3〇〇包括一圓柱狀導線 304,其可放入導電管306中,並與導電管3〇6電性連接,其 中導電管306設置於複合基材302中’且導電管306周圍設有 多數個接地裝置308 ’其環繞導電管306。然而’接地裝置308 φ 並非上下連續。 美國第7,404,250號專利也揭露了 一個同軸導線結構, 如圖4所示,其為美國第7,404,250號專利之同軸導線結構 剖面示意圖。同軸導線結構400包括第一導線404、環繞於第 一導線404的絕緣層406、環繞於絕緣層406的第二導線410 與導電層408,其中導電層408與第一導線404電性相連。如 同美國第5,421,083號專利,此發明提供第一導線404與第 二導線410同時通過通孔以傳輸訊號。 201026169 * -/ 29834tw£^doc/d 美國第6,943,452號專利與中華民國第I24833〇號專 利也分別揭露一個導線結構,其包括接地裝置,以減少導線 之訊號干擾。美國第7,129,567號專利則揭露於單一通孔中 設置多數導線。 在半導體製程愈來愈精密的情況下,一個通孔中製作多 組同軸導線是未來必然的趨勢,以便提高單位面積内的電路密 度,使知產品更為輕薄短小。然而由上述可之,先前技藝僅顯 示在單一通孔中製作一條同軸導線’或在單一通孔中製作多數 導線但未解決訊號干擾之問題。因此,能避免訊號干擾之問 題’且於單一通孔中製作多數同軸導線之發明是被迫切需要 的。 【發明内容】 本發明提供一種製作方法,可用於製作上述導線於基材 的通孔中之結構。在一實施例中,此製作方法包括提供第一基 材與第一基材並於第一基材之一表面上製作第一導電層,再於 • 第二基材之一表面上製作第二導電層’並將第一基材置於第二 導電層上。接著,於第一基材中製作通孔,並設置外環導體於 通孔繼之,圖案化外環導體,以產生多數環狀凹槽,其中環 狀凹槽中形成至少—轉。最後,填充絕緣材料於該些環狀凹 槽。 本發明亦&供一種在基材之單一通孔中具有多 導線之結構,其中包含一基材,該基材包含 以及多級同軸導線安置於所述之通孔内,每一組所述之同 轴導線至少包括一外環導體、一環狀絕緣材料、以及一^ 201026169 x/vxj3TW 29834tw£^doc/d 線。 為了讓本發明之上述特徵能更明顯易懂,下文特舉實 施例,並配合圖示做詳細說明如下。 只 【實施方式】 底下將以不同的實施例,說明本發明所提出的導線於基 材的通孔中之結構與其製造方法。
❹ 請同時參照圖5A與圖5B,其分別為本發日月一實施例之 導線於基材的通孔巾之結構的上視示意圖與伽示意圖。基材 502具有通孔504,通孔巾具有外環導體5〇6與兩條導線 508 ’外環導體506環繞導線。絕緣材料51〇設置於外環 導體506與導線508之間,且導線5〇8之上端與下端裸露,以 與導電層電性連接。導電層512電性連接於外環導體5〇6,使 其接地。由於導線508被外環導體5〇6所環繞,故能獲得完整 的電磁屏蔽之效果。 請參照圖6A至圖6L,其為依照本發明一實施例製作之 導線於基材的通孔中之結構的剖面示意圖。首先,如圖6八所 示’提供第一基材602’並於其一表面上設置第一導電層612, 且製作第一通孔614,並提供第二基材022,其一表面上設置 第二導電層624。將第一基材602以其另一表面設置於第二導 電層624上。接著’參照圖6B,設置外環導體6〇6以填滿第 一通孔614 ’其中外環導體60ό電性連接第一導電層612與第 一導電層624。圖案化外環導體606以及下方的第二導電層 624 ’產生環狀凹槽610 ’且環狀凹槽61〇内有導線6〇乩與導 201026169 …3TW 29834twtfdoc/d . 線6〇8R (其本來為外環導體606之一部分),如圖6C所示。 ,之,以絕緣材料610D填充環狀凹槽61〇以及外環導體6〇6、 第-導電層612、導線⑼既與導線6歐之表面,並圖案化絕 緣材料610D以暴露導線6〇8L與導線6〇8R之表面,如圖仍 所示。接著,參照圖6E,設置第三導電層616,且圖案化第 二導電層616使得導線_L電性連接第三導電層616。然後, 參照圖6F,設置絕緣材料層618D,並圖案化絕緣材料層618〇 以暴露導線608R之上端。接著,設置第四導電層620,且圖 案化第四導電層620使得導線6〇8R電性連接第四導電層 620 ’如圖6G所示。 然後,製作基材602下方之電路。請參照圖6H,將第二 基材622去除,設置絕緣材料層626D並將其圖案化,以裸露 導線608L與導線608R之另一表面,如圖61所示。繼之,設 置第五導電層628’且圖案化第五導電層628使其與導線6〇8l 電性連接。最後’參照圖6K,設置絕緣材料層63〇D並將其 圖案化,以裸露導線608R之另一表面,並設置第六導電層 Φ 632,且圖索化第六導電層632使其與導線608R電性連接, 如圖6L所示。此外,上述第一至第六之六層導電層中,第一 導電層612與第二導電層624可將外環導體606電性耦合接 地;另第三導電層616、第四導電層62〇、第五導電層628與 第六導電層632可分別將導線608L及導線6〇8R電性耦合至 其他訊號或電位。 本實施例揭示四層訊號導電層與兩層接地導電層,但本 發明並不以此為限’訊號導電層與接地導電層之數目可以更多 3TW 29834tw£^doc/d 201026169 或更少。 請參照圖7,其為本發明一實施例之導線於基材的通孔中 之結構的示意圖。本發明可製作成多層結構,分別連接至不同 導電層。第一外環導體706A、第二外環導體706B與第三外 環導體706C皆位於本發明之第一通孔中,且其分別具有第一 導線708A、第二導線708B與第三導線7〇8c,可分別連接至 第一導電層716A、第二導電層Ή6Β與第三導電層716(:,且 第一至第三導電層可分別電性耦合至其他訊號或電位。另外, ® 第一外環導體706A、第二外環導體706B與第三外環導體7〇6c 如同蛋糕狀堆疊,其中第一外環導體7〇6A具有最大之半徑, 第三外環導體7G6C具有最小之半徑’且三者皆可藉由第四導 電層712電性耦合接地。 本實施例揭示三層訊號導電層、一層接地導電層與三個 外環導體,但本發明並抑此祕,訊餅電層、接地 與外環導體之數目可以更多或更少。 電曰 請參照圖8’其為本發明—實施例之導線於基材的通孔中 ❹之結構的示意圖。本發明之外環導體也可分別電性連接至不同 接地導電層。第-外環導體8G6A、第二外環導體嶋 三外環導體_C皆位於本發明之第一通孔中,且其分別具有 第-導線8G8A、第二導線_B與第三導線8Q8c,可分別 接至第-導電層祕、第二導電層漏與第三導電層_, 且第一至第ΐ導電層可分別電_合至其他訊號或電位。另 外’第-外環導體806Α、第二外環導體8〇6Β與第 體聲如同蛋糕狀堆疊,其中第-外環導體驗射^ 29834tw£^doc/d 201026169 之半徑’第三外環導體806C具有最小之半徑,且可分別藉由 第四導電層812A、第五導電層812B與第六導電層812c電性 麵合接地。在本實施例中’第一導電層812A、第一導線 第二導電層812B、第二導線808B、第三導電層812c與第三 導線808C堆疊排列,可使其有更好的電性表現。一— 本實施例揭示三層訊號導電層、三層接地導電層盘三個 外環導體,但本發明並不以此為限,訊號導電層、接地/導^ ❹ 與外環導體之數目可以更多或更少。 上述實施例中,通孔、外環導體與導線為圓形,但本 明並不以此為限’通孔、外環導體解線可為方形或其他形狀。 .此外,上述實施例中,導電層、外環導體與導線可 屬或是其他導電材料。 上述實施例提供一導線於基材的通孔中之結構,其可 免訊號干擾之問題,可用於基材之一表面之電路與另一表面之 電路之間的垂直連接(vertical interC〇nnection)結構及製程且 適用於積體電路製程以及電路板等多層電路製程。 上述實施例係於單-通孔中製作多數同鱗線。 線中具有導線’其用以電性連接位於通孔不同表面的電路。外 供電轉解決訊奸擾之問題;其 上述實關所提供之導線於基材㈣ f通孔中具有多數同軸導線,故能解決阻抗不匹配之問 可以 上述實施例所提供之導線於基材的通孔中之結構, 201026169 a_/3TW 29834twjPdoc/d ^接^材之—表面之多數層電路與另—表面之多 數層電路’以便提高單位面積⑽電路密^ 之外’上述實施例提供—種製作方法,可用於製作 ii 通Γ之結構。在本發明—實施例中,於上 層之表面再設置多數圖案化的絕緣 材料層與導電層,以增加電路密度1基材獨表面上之導電 層透過通孔甲之導線電性連接。 雖然本發明已以實施例揭露如上,然其並非用以限定 本發明,任何所;|技術領域巾具有通常知識者,在不脫離 本發明之精神和範_,當可作些許之更動與潤飾,故本 發明之保護範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 圖1A至圖1F為依照美國第5,587,119號專利之方法製 作的同軸導線結構剖面示意圖。 圖2為依照美國第5,421,083號專利之方法製作的同轴 導線結構剖面示意圖。 圖3為美國第6,943,452號專利之同轴導線結構剖面示 意圖。 圖4為美國第7,404,250號專利之同轴導線結構剖面示 意圖。 圖5A為本發明一實施例之導線於基材的通孔中之結構 201026169 3TW 29834罐oc/d 的上視示意圖。 圖5B為本發明—實施例之導線於基材的通孔中之結構 的剖面示意圖。 ° 圖6A至圖6L為依照本發明一實施例製作之導線於基材 的通孔中之結構的剖面示意圖。 土 示意圖 圖7為本發明一實施例之導線於基材的通孔中之結構的 示意圖 圖8為本發明一實施例之導線於基材的通孔中之結構的 【主要元件符號說明】 502、602、622、702、802 :基材 504、614 :通孔 506、606、706A〜706C、806A〜806C :外環導體 610 :環狀凹槽 508、608R、608L、708A〜708C、808A〜808C :導線 510、610D :絕緣材料 618D、626D、630D :絕緣材料層 512、612、624、712、812A〜812C :導電層 616、620、628、632、716A〜716C、816A〜816C :導電層 11
Claims (1)
- w3TW 29834tw£^doc/d 201026169 七、申請專利範圍: 1·一種在基材之單一通孔内製作多組同軸導線之製造 方法,包含: 準備-第-基材’其中所述之第_基材之—表面形成一 第一導電層以及一第一通孔; 準備-第二基材’其中所述之第二基材之面形成一 第二導電層; 層上 將所述之第一基材安置在所述之第二基材的第二導電 填充一外環導體層於所述之第一通孔; 環狀侧所述之外環導體層,產生纽環狀凹槽 ;以及 軸導線 一第一絕緣材料於所述之環狀凹溝,以產生多組同 專利範圍第1項所述之—種在基材之單一通 孔内製作多組同軸導線之製程,苴中. 參 孔二申;^ 在所述之第一導電層、外環導體層與導線上沉一 二絕緣材料層,並裸露所述之同軸導線中第-组i 線與第二組導線的上端; μ弟組導 在戶斤述之圖案化第二絕緣材料層上沈積—圖案化之第 12 201026169 x^A^/vij3TW 29834twf^doc/d 基 二導電層,將所述之第一組導線電性麵合至所述之一 材上之第三導電層。 一 4·如申請專利範圍第3項所述之—種在基材 孔内製作多組同轴導線之製程,更包含: 在所述之圖案化第二絕緣材料層與圖案化第三導電層 上/儿積圖案化之第二絕緣材料層,並裸露所述之同軸導 線中第二組中心導線的上端; 在所述之圖案化第二絕緣材料層上沉積一圖案化第四 導電層,將所述之第二組導線電性輕合至所 一 上之第㈣tj。 弟基材 5.如申請專㈣4項職之—種在紐 孔内製作多組同軸導線之製程,更包含: 逋 去除所述之第二基材; 在所述之第二導電層面對結合所狀第—基材的另— ❹ 下方之第五導電^—組導線電性於至所述之第一基材 二:二?專利範圍第5項所述之-種在基材之單-通 孔内製作多組同轴導線之製程,更包含: 早通 在所述之圖案化第四絕緣材料層與圖案化第五導電層 13 201026169 v “3TW 29834twf7doc/d 上沉積一圖案化之第五絕緣材料層,並裸露所述之第二組 中心導線的下端; 在所述之圖案化之第五絕緣材料層上沉積一圖案化之 第八導電層,將所述之第二組中心導線電性搞合至所述之 第一基材下方之第六導電層。 7, 一種在基材之單一通孔中具有多組同轴導線之結 構,包含:·❹ 一基材包含至少一通孔,以及 多組同轴導線安置於所述之通孔内,每一組所述之同轴 導線至少包括一外環導體、一環狀絕緣材料、以及一導線。 如申請專利範圍第7項所述之一種在基材之單一通 ^具有多組同軸導線之結構,包含H㈣之同轴 導線,安置於所述之通孔巾最外職環狀排列。 9·如申請專利範圍第8項所述之一 有線之結構’更包含-第二群所述之同 述輯刪,其中所 上端。 ㈣上端犬出於所述之第-群同軸導線 10·如申請專利範圍第9項所 。 【中具有多組同軸導線之結構 種J基通 軸導線,安置於所述之通孔巾 ?3 —第二群所述之同 通孔中再切目並環狀排列,其中 201026169 ▲ w,v29834twf^doc/d 所述之第三群同軸導線上端突出於所述之第二群同軸導 線上端。 11_如申請專利範圍第7項所述之一種在基材之單一通 孔中具有多組同軸導線之結構,其中所述之外環導體,電 性耦合至地面電位。 12.如申請專利範圍第7項所述之一種在基材之單—通 ❿ 孔中具有多組同轴導線之結構’其中所述之導線,電性耦 合至信號線。 13. 如申請專利範圍第7項所述之一種在基材之單一通 孔中具有多組同軸導線之結構,其中第一組所述之同軸導 線與第二組所述之同軸導線’電性耦合至所述之基材上方 同一導電層。 14. 如申請專利範圍第7項所述之一種在基材之單一通 © 孔中具有多組同轴導線之結構,其中所述之第一組同軸導 線與所述之第二組同軸導線,分別電性耦合至所述之基材 上方之不同導電層。 15. 如申請專利範園第7項所述之一種在基材之單一通 孔中具有多組同軸導線之結構,其中所述之第一組同軸導 線與所述之第二組同軸導線,電性耦合至所述之基材下方 同一導電層。 15 201026169 * 一…w ^ 3TW 29834twf^doc/d 16. 如申請專利範圍第7項所述之一種在基材之單一通 孔中具有多組同軸導線之結構,其中所述之第一組同轴導 線與所述之第二組同軸導線,分別電性耦合至所述之基材 下方不同導電層。 17. 如申請專利範圍第7項所述之一種在基材之單一通 孔中具有多組同軸導線之結構,其中所述之多組同轴導線 ❹ 之外環導體係整合為一體者。 18·如申請專利範圍第7項所述之一種在基材之單一通 孔中具有多組同軸導線之結構,其中所述之外環導體高度 等於所述之通孔高度。 19. 如申請專利範圍第7項所述之一種在基材之單一通 孔中具有多組同軸導線之結構,其中所述之外環導體高度 大於所述之通孔高度。 ❹ 20. 如申請專利範圍第7項所述之一種在基材之單一通 孔中具有多組_導線之結構,其情述之導線之兩端齊 平於所述之外環導體之兩端。 21_如申請專利範圍第7項所述之一種在基材之單一通 孔中具有多級同轴導線之結構,其中所述之導線之兩端凸 出於所述之外環導體之兩端。 16
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW097151842A TWI393490B (zh) | 2008-12-31 | 2008-12-31 | 多組同軸導線於基材之單一通孔中之結構與其製作方法 |
US12/468,058 US8304666B2 (en) | 2008-12-31 | 2009-05-19 | Structure of multiple coaxial leads within single via in substrate and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW097151842A TWI393490B (zh) | 2008-12-31 | 2008-12-31 | 多組同軸導線於基材之單一通孔中之結構與其製作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201026169A true TW201026169A (en) | 2010-07-01 |
TWI393490B TWI393490B (zh) | 2013-04-11 |
Family
ID=42283505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097151842A TWI393490B (zh) | 2008-12-31 | 2008-12-31 | 多組同軸導線於基材之單一通孔中之結構與其製作方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8304666B2 (zh) |
TW (1) | TWI393490B (zh) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI238513B (en) | 2003-03-04 | 2005-08-21 | Rohm & Haas Elect Mat | Coaxial waveguide microstructures and methods of formation thereof |
EP1939137B1 (en) | 2006-12-30 | 2016-08-24 | Nuvotronics, LLC | Three-dimensional microstructures and methods of formation thereof |
US7755174B2 (en) | 2007-03-20 | 2010-07-13 | Nuvotonics, LLC | Integrated electronic components and methods of formation thereof |
KR101472134B1 (ko) | 2007-03-20 | 2014-12-15 | 누보트로닉스, 엘.엘.씨 | 동축 전송선 마이크로구조물 및 그의 형성방법 |
US20110123783A1 (en) | 2009-11-23 | 2011-05-26 | David Sherrer | Multilayer build processses and devices thereof |
US8917150B2 (en) | 2010-01-22 | 2014-12-23 | Nuvotronics, Llc | Waveguide balun having waveguide structures disposed over a ground plane and having probes located in channels |
JP5639194B2 (ja) * | 2010-01-22 | 2014-12-10 | ヌボトロニクス,エルエルシー | 熱制御 |
US8629536B2 (en) | 2011-02-01 | 2014-01-14 | International Business Machines Corporation | High performance on-chip vertical coaxial cable, method of manufacture and design structure |
US8866300B1 (en) | 2011-06-05 | 2014-10-21 | Nuvotronics, Llc | Devices and methods for solder flow control in three-dimensional microstructures |
US8814601B1 (en) * | 2011-06-06 | 2014-08-26 | Nuvotronics, Llc | Batch fabricated microconnectors |
KR101982887B1 (ko) | 2011-07-13 | 2019-05-27 | 누보트로닉스, 인크. | 전자 및 기계 구조체들을 제조하는 방법들 |
US8916781B2 (en) | 2011-11-15 | 2014-12-23 | Invensas Corporation | Cavities containing multi-wiring structures and devices |
US9343393B2 (en) | 2012-08-15 | 2016-05-17 | Industrial Technology Research Institute | Semiconductor substrate assembly with embedded resistance element |
US9325044B2 (en) | 2013-01-26 | 2016-04-26 | Nuvotronics, Inc. | Multi-layer digital elliptic filter and method |
US9306255B1 (en) | 2013-03-15 | 2016-04-05 | Nuvotronics, Inc. | Microstructure including microstructural waveguide elements and/or IC chips that are mechanically interconnected to each other |
US9306254B1 (en) | 2013-03-15 | 2016-04-05 | Nuvotronics, Inc. | Substrate-free mechanical interconnection of electronic sub-systems using a spring configuration |
TWI484876B (zh) | 2013-12-20 | 2015-05-11 | Ind Tech Res Inst | 具傳輸孔之電路板及其製造方法 |
KR20160133422A (ko) | 2014-01-17 | 2016-11-22 | 누보트로닉스, 인크. | 웨이퍼 규모 테스트 인터페이스 유닛 및 컨택터 |
US10847469B2 (en) | 2016-04-26 | 2020-11-24 | Cubic Corporation | CTE compensation for wafer-level and chip-scale packages and assemblies |
EP3224899A4 (en) | 2014-12-03 | 2018-08-22 | Nuvotronics, Inc. | Systems and methods for manufacturing stacked circuits and transmission lines |
TWI590735B (zh) * | 2014-12-15 | 2017-07-01 | 財團法人工業技術研究院 | 訊號傳輸板及其製作方法 |
TWI576026B (zh) | 2015-07-17 | 2017-03-21 | 財團法人工業技術研究院 | 電路結構 |
US20170365574A1 (en) * | 2016-06-16 | 2017-12-21 | International Business Machines Corporation | Microwave connectors for semiconductor wafers |
US10727391B2 (en) | 2017-09-29 | 2020-07-28 | International Business Machines Corporation | Bump bonded cryogenic chip carrier |
US11160163B2 (en) | 2017-11-17 | 2021-10-26 | Texas Instruments Incorporated | Electronic substrate having differential coaxial vias |
US10319654B1 (en) | 2017-12-01 | 2019-06-11 | Cubic Corporation | Integrated chip scale packages |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5421083A (en) * | 1994-04-01 | 1995-06-06 | Motorola, Inc. | Method of manufacturing a circuit carrying substrate having coaxial via holes |
US5587119A (en) * | 1994-09-14 | 1996-12-24 | E-Systems, Inc. | Method for manufacturing a coaxial interconnect |
US5541567A (en) * | 1994-10-17 | 1996-07-30 | International Business Machines Corporation | Coaxial vias in an electronic substrate |
JP4195731B2 (ja) * | 1996-07-25 | 2008-12-10 | 富士通株式会社 | 多層プリント板及びこれを利用した高周波回路装置 |
US5949030A (en) * | 1997-11-14 | 1999-09-07 | International Business Machines Corporation | Vias and method for making the same in organic board and chip carriers |
US6388198B1 (en) * | 1999-03-09 | 2002-05-14 | International Business Machines Corporation | Coaxial wiring within SOI semiconductor, PCB to system for high speed operation and signal quality |
US6388208B1 (en) * | 1999-06-11 | 2002-05-14 | Teradyne, Inc. | Multi-connection via with electrically isolated segments |
US6479764B1 (en) * | 2000-05-10 | 2002-11-12 | International Business Machines Corporation | Via structure with dual current path |
TW525417B (en) * | 2000-08-11 | 2003-03-21 | Ind Tech Res Inst | Composite through hole structure |
JP2002353588A (ja) * | 2001-05-29 | 2002-12-06 | Mitsubishi Electric Corp | 配線基板及び配線基板の製造方法 |
US6770822B2 (en) * | 2002-02-22 | 2004-08-03 | Bridgewave Communications, Inc. | High frequency device packages and methods |
KR100651414B1 (ko) * | 2004-02-13 | 2006-11-29 | 삼성전기주식회사 | 동축 비아홀을 구비한 인쇄회로기판 |
JP4430976B2 (ja) * | 2004-05-10 | 2010-03-10 | 富士通株式会社 | 配線基板及びその製造方法 |
SG135065A1 (en) * | 2006-02-20 | 2007-09-28 | Micron Technology Inc | Conductive vias having two or more elements for providing communication between traces in different substrate planes, semiconductor device assemblies including such vias, and accompanying methods |
US7129567B2 (en) * | 2004-08-31 | 2006-10-31 | Micron Technology, Inc. | Substrate, semiconductor die, multichip module, and system including a via structure comprising a plurality of conductive elements |
TWI248330B (en) | 2005-01-14 | 2006-01-21 | Ind Tech Res Inst | High frequency and wide band impedance matching via |
US7679005B2 (en) * | 2005-03-23 | 2010-03-16 | Endicott Interconnect Technologies, Inc. | Circuitized substrate with shielded signal lines and plated-thru-holes and method of making same, and electrical assembly and information handling system utilizing same |
US20070230150A1 (en) * | 2005-11-29 | 2007-10-04 | International Business Machines Corporation | Power supply structure for high power circuit packages |
US7404250B2 (en) * | 2005-12-02 | 2008-07-29 | Cisco Technology, Inc. | Method for fabricating a printed circuit board having a coaxial via |
-
2008
- 2008-12-31 TW TW097151842A patent/TWI393490B/zh active
-
2009
- 2009-05-19 US US12/468,058 patent/US8304666B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8304666B2 (en) | 2012-11-06 |
TWI393490B (zh) | 2013-04-11 |
US20100163296A1 (en) | 2010-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201026169A (en) | Structure of multiple coaxial leads within single via in substrate and manufacturing method thereof | |
TWI283152B (en) | Structure of circuit board and method for fabricating the same | |
US7382629B2 (en) | Circuit substrate and method of manufacturing plated through slot thereon | |
US20050252683A1 (en) | Circuit substrate and method of manufacturing plated through slot thereon | |
JP5172341B2 (ja) | 基板アッセンブリ、多層回路板アッセンブリ、ボール・グリッド・アレーパッケージ、電子アッセンブリ、基板アッセンブリ内の寄生容量を最小にする方法および基板アッセンブリを製造する方法 | |
KR101385007B1 (ko) | 상이한 치수를 갖는 비아를 구비한 다층 전자 구조체 | |
KR101409801B1 (ko) | 면내 방향으로 연장된 일체식 비아를 갖는 다층 전자 구조체 | |
KR20160034871A (ko) | 관통 두께 동축 구조를 갖는 ic 지지 구조체 및 제조방법 | |
TWI286826B (en) | Semiconductor package substrate and process thereof | |
TWI342729B (en) | Manufacturing method of circuit board | |
KR101618046B1 (ko) | 신규한 전송 라인을 갖는 ic 지지 기판 | |
TWI678952B (zh) | 線路板結構及其製作方法 | |
US20090133917A1 (en) | Multilayered Circuit Board for Connection to Bumps | |
TW200531611A (en) | Method and apparatus for increasing routing density for a circuit board | |
TWI467722B (zh) | 用於阻抗匹配及電性互連的矽穿孔結構 | |
TW201933961A (zh) | 線路板結構及其製作方法 | |
TWI623247B (zh) | Mass production method of preform of passive component | |
WO2023225905A1 (zh) | 滤波器及其制作方法、电子设备 | |
TWM511120U (zh) | 被動元件的預形體 | |
TWI324035B (en) | Circuit board and method for fabricating the same | |
KR101037321B1 (ko) | 반도체 소자의 캐패시터 구조 | |
CN116053252A (zh) | 一种封装基板及电子封装 | |
CN102300401A (zh) | 实现多信号传输的通孔结构及其制造方法 | |
TWI549145B (zh) | 可調式立體電感元件 | |
TWI331492B (en) | Circuit board and method for fabricating the same |