TW201021183A - Packaging substrate and method for manufacturing the same - Google Patents

Description

201021183 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種封裝基板及其製作方法，尤指一種 適用於細間距之封裝基板及其製作方法，以提高線路佈線 5 密度與封裝基板之可靠度。 【先前技術】 φ 隨著電子產業的蓬勃發展’電子產品亦逐漸進入多功 能、高性能的研發方向《為滿足半導體封裝件高積集度 10 (integration)以及微型化（miniaturizati〇n)的封裝要求，提供 夕數主被動元件及線路連接之電路板，亦逐漸由單層板演 變成多層板’以使在有限的空間下，藉由層間連接技術 (interlayer connection)擴大電路板上可利用的佈線面積而 配合τ%線路岔度之積體電路（integrated cjrcujt)需求。 15 一般半導體裝置之製程，首先係由晶片載板製造業者 •生產適用於該半導體裝置之晶片載板，如封裝基板。之後 再將該些晶片載板交由半導體封裝業者進行置晶、打線、 封膠以及植球等封裝製程。又一般半導體封裝是將半導體 晶片背面黏貼於封裝基板頂面進行打線接合（你⑹ 20 Ending)，或者將半導體晶片之作用面以覆晶接合（mp chip) 方式與封裝基板接合，再於基板之背面植以焊球以供與其 他電子裝置進行電性連接。 如圖1所不，此為習知封裝基板之上視圖。一封裝基板 1 ’其具有複數圖案化線路5，且各該圖案化線路5之端部係 4 201021183 具有電性連接端η，且封裝基板丨之外表面 14,防焊層14具有1 —開口141，以顯露電性連接端^層 其中，上述之電性連接端u可為金手指，以打線接合 方式電性連接封裝基板丨與裝設於封裝基板丨置晶區12上之 5晶片（®中未示V此外’為保護電性連接端u，通常於電性 連接端11表面會覆上-金屬層（圖中未示），如錄/金層、錄/ 纪/金層。 圖2A至2C係為習知封裝基板之製作流程剖視圖。首 先，如圖2A所示，提供一形成有線路圖案之基板1〇，且此 10基板丨〇包括複數外露之電性連接端U。然後，覆蓋一防焊 層14於基板1〇上，且該防焊層14經顯影後具有一第一開口 141 ’以顯路電性連接端11 ’如圖2b所示。 接著，如圖2C所示，於各該電性連接端u之第一表面 111上以無電鍍製程分別形成一金屬層15以保護電性連接 15端11，其中此金屬層15包括一鎳層151、一鈀層152、及一 金層153。 籲 然而，隨著封裝基板逐漸往細線距（fine pitch)發展， 電性連接端11之線寬S越來越精細，且電性連接端1〗間的間 距D也隨之縮小。若電性連接端丨丨之線寬s越細，電性連接 2〇 端Η與基板間接觸面積也越小。如此，在往後的製程容 易面臨電性連接端1 1與基板1 〇剝離的問題，而影響到封裝 基板產品的可靠度。此外，當電性連接端丨丨間的間距D小於 25ym時，相鄰電性連接端n第一表面^丨丨上之金屬層15可 5 201021183 所:此便容易造成電性連接端11短路的情形 5 ❹ 10 15 20 、因此’亟需發展出一種封裝基板及其製作方法，其可 適用於細間距產品，以提高線路佈線密度，並防止電 接端間有短路的情形發生。 【發明内容】 本發明之主要目的係在提供一種封裝基板及其製作方 法’俾能提升封裝基板之抗撕㈣度，並避免電性連接端 有短路的情形發生。 為達成上述目的，本發明之一實施態樣係提供一種封 裝基板’其包括：一基板，其表面設置有複數圖案化線路， 且各該圖案化線路之端部係具有電性連接端；一防焊層， 係設置於該基板上，且該防焊層具有一第一開口，以顯露 該複數電性連接端；一保護層，係設置於該防焊層之該第 —開口中，填滿該些電性連接端之間的空隙及該第一開口 與該些電性連接端之間的空隙，並顯露該些電性連接端之 第一表面；以及複數金屬層，係分別覆蓋該些電性連接端 之第一表面。 於本實施態樣之封裝基板中，保護層之一第二表面可 與電性連接端之第一表面共平面。或是，保護層之一第二 表面可低於電性連接端之第一表面。 此外，於本實施態樣之封裝基板中，保護層之材料係 為一液態介電材料。較佳為，保護層之材料係為一光固化 6 201021183 介電材料、或一熱固化介電材料。而金屬層之材料可選自 由金、鎳、鈀、銀、錫、錄/把 '鉻/鈦、錄/金、鈀/金、及 鎳/鈀/金所組成之群組。 本發明之另一實施態樣係提供一種封裝基板，其包 5 括.一基板，其表面設置有複數圖案化線路，各該圖案化 線路之端部係具有電性連接端；一保護層，係設置於該基 板上，且填滿該複數電性連接端之間的空隙，並顯露該些 電性連接端之第一表面；複數金屬層，係分別覆蓋該些電 性連接端之第一表面；以及一防焊層，其具有一第一開口 10以顯露部分該保護層及設置於該些電性連接端上之該些金 屬層。 於本實施態樣之封裝基板中，保護層之一第二表面係 與電性連接端之第一表面共平面。 、 此外，保護層之材料係為一介電材料。而金屬層之材 15料可選自由金、鎳、鈀、銀、錫、鎳/鈀、鉻/鈦、鎳/金、 鈀/金、及鎳/鈀/金所組成之群組。 參此外，本發明亦提供一種封裝基板之製作方法，其包 括下列步驟：（A)提供一表面具有複數圖案化線路之基 板，且各圖案化線路之端部係具有電性連接端；⑺）形成 2〇 一防焊層於基板上，且防焊層具有一第一開口以顯露該些 電性連接端；（C)塗佈一保護層於基板上，使電性連接端 間之空隙及電性連接端與第一開口之空隙填滿有保護層， 並顯露電性連接端之第一表面；以及（D)分別形成一金 屬層於各電性連接端之第一表面。 7 201021183 於上述之封襄基板之製作方法中，保護層之-第二表 面可與電性連接端之第—表面共平面；或者，_層:__ 第二表面可低於電性連接端之第一表面。 此外，於上述之封裝基板之製作方法中，保護層之材 料係為-液態介電材料。較佳為，保護層之材料係為一光 固化介電材料、或-熱固化介電材料。因此，於步驟(C)之 塗佈-保護層於基板上，因保護層為一液態介電材料故 保護層可完全填充於電性連接端間之空隙及電性連接端與 10 第一開Π之空隙。且經固化此保護錢，可使電性連接端 被固化之㈣層賴定，不易產生電性連接端與基板剝離 之問題。 再者，於上述之封裝基板之製作方法中，步驟⑴)之金 屬層可以濺鍍、無電鍍、物理沉積、或化學沉積之任一方 式形成。此外，金屬層之材料可選自由金、鎳、鈀、銀、 15錫、鎳/鈀、鉻/鈦、鎳/金、鈀/金、及鎳/鈀/金所組成之群 組。 > 另一方面，本發明亦提供另一封裝基板之製作方法， 其包括下列步驟：（A)提供一表面具有複數圖案化線路之 基板，且各圖案化線路之端部係具有電性連接端；（B)塗 20佈一保護層於基板上，並填滿電性連接端之間的空隙；（C) 平坦化保護層’以顯露電性連接端之第一表面；（D)形 成一防焊層於保護層之第二表面上，且此防焊層具有一第 —開口顯露電性連接端；以及（E)分別形成一金屬層於 各電性連接端之一第一表面。 8 201021183 -表二=!一封裝基板之製作方法中，保護層之-第 層之材料係 '為-介電=第—表面共平面，且保護 5 ❹ 10 15 此外，於上述之封裝基板之製作方法令，步 金屬層可以濺鑛、無電鍍、物理沉積、或化學沉積之任： 者方式形成。此外，金屬層之材料可選自由金、錄、纪、 銀、踢、助巴、鉻/鈦、鎳/金、把/金、及錄心金所組成 之群組。 於本發明之封裝基板及其製作方法中，由於金屬層僅 形成在電性連接端上方，而未包覆整個電性連接端，因此 即使電性連接制的間距較窄，仍不會發生因金屬層相互 連接而導致電性連接端短路的情形發生。同時，藉由在電 性連接端周圍包覆一保護層，以提升電性連接端之抗撕裂 強度（peeling strength)，故可避免後續製程導致電性連接端 與基板剝離的情形發生。 • 【實施方式】 以下係藉由特定的具體實施例說明本發明之實施方 式’熟習此技藝之人士可由本說明書所揭示之内容輕易地 20 了解本發明之其他優點與功效。本發明亦可藉由其他不同 的具體實施例加以施行或應用，本說明書中的各項細節亦 可基於不同觀點與應用，在不悖離本發明之精神下進行各 種修飾與變更。 實施例1 9 201021183 °月參考圖3A至圖3E，此為本實施例之封裝基板之製作 流程剖視圖。 ^如圖3A所示，首先，提供一基板2〇，其係為一已完成 别段製程之兩層或多層電路板，該基板2〇表面具有複數圖 5案化線路（圖中未示）之基板20,且各圖案化線路之端部係具 有電性連接端21。 接著，如圖3B所示，形成一防焊層24於基板2〇上且此 防焊層24係完全覆蓋基板2〇及電性連接端21，該防焊層24 ® 射為綠漆。 10 如圖3C所示’利用習知之方法，如曝光顯影製程，形 成一第一開口 241於防焊層24上，且此第一開口 241係顯露 設置於基板20上之電性連接端21。 接著’如圖3D所示，塗佈一保護層26於基板20上，使 電性連接端21間之空隙及電性連接端21與第一開口 241之 15 空隙填滿有保護層26 ’並顯露電性連接端21之第一表面 21卜 Ο 在此’保護層26之材料係為任一習知之液態介電材 料。藉由將液態藉電材料塗佈於基板2〇上，可使電性連接 端21間之空隙及電性連接端2丨與第一開口 241之空隙完全 20 填充有保護層26。經固化此液態介電材料後，電性連接端 21之周圍均包覆有固化之液態介電材料，故藉由此固化之 液態介電材料所形成之保護層26，可保護電性連接端21因 後續的製程而與基板21剝離之問題。 201021183 此外’保護層26之一第二表面262可與電性連接端21 之第一表面211共平面；或保護層26之一第二表面262可低 於電性連接端21之第一表面211。於本實施例中，保護層26 之第二表面262係與電性連接端21之第一表面211共平面。 5 最後，如圖3E所示，於各該電性連接端21之第一表面 211分別形成一金屬層25。其中，形成金屬層之方法可以濺 鍍、無電鍍、物理沉積、化學沉積、或其他習知表面處理 ❹ 方法之任一者方式形成。於本實施例中，係採用無電鍍製 程形成金屬層25。 1〇 此外，形成在電性連接端21第一表面211之金屬層25 之材料係選自由金、鎳、鈀、銀、錫、鎳/鈀、鉻/鈦、鎳/ 金、鈀/金、及鎳/鈀/金所組成之群組。於本實施例中，係 利用無電鍍法，於電性連接端21第一表面211上依序形成鎳 層251、鈀層252、及金層253 ’如圖3E所示。 15 因此’請參閱圖3E ’本實施例係提供一種封裝基板， 其包括：一基板20、一防焊層24、一保護層26、以及複數 籲 金屬層25。其中，基板20表面設置有複數圖案化線路（圖中 未示），且各圖案化線路之端部係具有電性連接端21 ;防焊 層24係設置於基板20上，且防焊層24具有一第一開口241以 20 顯露電性連接端21 ;保護層26係設置於防焊層24之第一開 口 241中，且填滿電性連接端2丨之間的空隙及第一開口 24 i 與電性連接端21之間的空隙，並顯露電性連接端21之第一 表面211 ·’而複數金屬層25則分別覆蓋各電性連接端21之第 一表面211。 201021183 在本實施例中，即使電性連接端21之線寬s較細導致電 性連接端21與基板20間接觸面積較小，但由於本實施例之 電性連接端21周圍包覆有一保護層26，故不易產生電性連 接端21與基板20剝離的情形發生。此外，由於金屬層25僅 5 形成在電性連接端21上方，而未包覆整個電性連接端21， 因此即使電性連接端21間的間距D較窄，仍不會發生因金屬 層25相互連接而導致電性連接端丨丨短路的情形發生。故利 用本實施例之封裝基板，更可使封裝基板朝向細線距的方 向發展。 10 實施例2 圖4A至4E，此為本實施例之封裝基板之製作流程剖視 圖。 如圖4A所示，首先，提供一表面具有複數圖案化線路 15 (圖中未示）之基板20,且各圖案化線路之端部係具有電性連 接端21。 > 接著，如圖4B所示，塗佈一保護層26於基板20上，並 填滿電性連接端21之間的空隙。其中，此保護層26之材料 並無特殊限制，可為一般常用之介電材料。 20 如圖扣所示，平坦化保護層26，以顯露電性連接端21 之第一表面211。平坦化保護層26之方式，可採用習知之研 磨或拋光製程。而經平坦化此保護層26後，保護層26之一 第二表面262係與電性連接端32之第一表面211共平面。 接著，如圖4D所示，形成一防焊層24於保護層26之第 "5 二表面262上，且此防焊層24具有一第一開口 241以顯露電 12 201021183 性連接端21。此防焊層24可採用塗佈或印刷形成一防焊層 24後經曝光顯影形成第一開口 241，或直接壓合一具第一開 口 241之防焊層24於保護層26之第二表面262上。 最後’如圖4E所示，於各該電性連接端21之第一表面 5 211分別形成一金屬層25。其中，形成金屬層之方法可以錢 鑛、無電鍍、物理沉積、化學沉積、或其他習知表面處理 方法之任一者方式形成。於本實施例中’係採用無電鍍製 程形成金屬層25。 > 此外，形成在電性連接端21第一表面211之金屬層25 10 之材料係選自由金、錄、把、銀、錫、鎳/纪、鉻/欽、錄/ 金、鈀/金、及鎳/鈀/金所組成之群組。於本實施例中，係 利用無電鍍法’於電性連接端21第一表面211上依序形成鎳 層251、鈀層252、及金層253，如圖4E所示。 因此’請參閱圖4E ’本實施例係提供一種封裝基板， 15 其包括：一基板20、複數金屬層25、一保護層26、以及一 防焊層24。其中，基板20表面設置有複數圖案化線路（圖中 > 未示），各該圖案化線路之端部係具有電性連接端21 ;保護 層26係設置於基板20上’且填滿電性連接端21之間的空 隙’並顯露電性連接端211之第一表面211 ;金屬層25係分 20 別覆蓋電性連接端21之第一表面211;防焊層24具有一第一 開口 241以顯露部分保護層26及設置於電性連接端21上之 金屬層25。 本實施例之封裝基板，除了可達到實施例1所述之效 果’即避免電性連接端與基板剝離、及避免電性連接端短 13 201021183 路清形發生’更可提升表面平 ^ ^ ^^ 卞登度。其原因在於，當往後 於封裝基板塗佈防焊層時，因 齒& 因由介電材料所形成之保護 層尨千坦化，後其表面較平 平整度更純升。 ％因此可使料層塗佈的 綜上所述，本發明之封褒基板及其製作方法，由於兩 金屬層間之間距不再受限於電性連接端彼此之間的距離， 目此即使封裝基板往細線距發展時，藉由調整兩金屬層間 之間距，可避免因電性連接端彼此間的距離較近造成金屬 ίο層連接而導致短路的問題。同時，本發明之封裝基板及其 製作方法，藉由在電性連接端周圍包覆一保護層，以提升 電性連接端之抗撕裂強度（peeling strength)，故可避免後續 製程導致電性連接端與基板剝離的情形發生。 、 上述實施例僅係為了方便說明而舉例而已，本發明所 15 主張之權利範圍自應以申請專利範圍所述為準，而非僅限 於上述實施例。 【圖式簡單說明】 圖1係習知封裝基板之上視圖。 20 圖2A至2C係為習知封裝基板之製作流程剖視圖。 圖3A至3E係本發明實施例1之封裝基板之製作流程剖視 圖。 圖4A至4E係本發明實施例2之封裝基板之製作流程剖視 圖。 201021183 【主要元件符號說明】 1 封裝基板 10, 20 基板 11, 21 電性連接端 111,211 第一表面 12 置晶區 5 線路 14, 24 防焊層 141, 241 第一開口 15, 25 金屬層 151, 251 鎳層 152, 252 把層 153, 253 金層 26 保護層 262 第二表面 D 間距 S 線寬 15

Claims (1)

1. 201021183 七、申請專利範圍： 1· 一種封裝基板，其包括： 一基板，其表面設置有複數圖案化線路，且各該圖案 化線路之端部係具有電性連接端； 、 5 防焊層，係設置於該基板上，且該防焊層具有一第 一開口，以顯露該複數電性連接端； 一保護層，係設置於該防焊層之該第一開口中填滿 • 該些電性連接端之間的空隙及該第一開口與該些電性連接 端之間的空隙，並顯露該些電性連接端之第一表面；以及 1〇 複數金屬層，係分別覆蓋該些電性連接端之第一表面。 2. 如申請專利範圍第1項所述之封裝基板，其中該保 護層之一第二表面係與該些電性連接端之該第一表面共平 面。 3. 如申請專利範圍第1項所述之封裝基板，其中該保 15護層之一第二表面係低於該些電性連接端之該第一表面。 0 4.如申请專利範圍第1項所述之封裝基板，其中該保 護層之材料係為一液態介電材料。 5.如申請專利範圍第1項所述之封裝基板，其中該金 屬層之材料係選自由金、鎳、鈀、銀、錫、鎳/鈀、鉻/鈦、 20 錄/金、鈀/金、及鎳/鈀/金所組成之群組。 6· 一種封裝基板，其包括： 一基板’其表面設置有複數圖案化線路，各該圖案化 線路之端部係具有電性連接端； 16 201021183 一保護層，係設置於該基板上，且填滿該複數電性連 接端之間的空隙，並顯露該些電性連接端之第一表面； 複數金屬層，係分別覆蓋該些電性連接端之第一表 面；以及 一防焊層，其具有一第一開口以顯露部分該保護層及 設置於該些電性連接端上之該些金屬層。 7. 如申請專利範圍第6項所述之封裝基板，其中該保 護層之一第二表面係與該些電性連接端之該第一表面共平 面。 ’、 8. 如申請專利範圍第6項所述之封裝基板，其中該保 護層之材料係為一介電材料。 9. 如申請專利範圍第6項所述之封裝基板，其中該金 屬層之材料係選自由金、鎳、鈀、銀、錫、鎳/鈀、鉻/鈦、 鎳/金、鈀/金、及鎳/鈀/金所組成之群組。 10. —種封裝基板之製作方法，包括下列步驟： (A) 提供一表面具有複數圖案化線路之基板且各該 圖案化線路之端部係具有電性連接端； (B) 形成一防焊層於該基板上，該防焊層具有一第一 開口以顯露該複數電性連接端； (C) 塗佈一保護層於該基板上，使該些電性連接端間 之空隙及該些電性連接端與該第一開口之空隙填滿有該保 護層’並顯露該電性連接端之第一表面；以及 (D) 分別形成一金屬層於各該電性連接端之該第一表 面0 17 201021183 11. 如申請專利範圍第10項所述之製作方法其中該保 濩層之一第二表面係與該些電性連接端之該第一表面共平 面。 12. 如申請專利範圍第1〇項所述之製作方法，其中該保 5護層之一第二表面係低於該些電性連接端之該第一表面。 13. 如申請專利範圍第1〇項所述之製作方法，其中該保 護層之材料係為一液態介電材料。 14. 如申請專利範圍第1〇項所述之製作方法，其中該金 屬層之材料係選自由金、錄、把、銀、錫H、鉻二、 10 鎳/金、把/金、及鎳/把/金所組成之群組。 15. 如申請專利範圍第1〇項所述之製作方法，其中步驟 (D)之該金屬層係以濺鍍、無電鍍、物理沉積、或化學沉積 之任一方式形成。 16. 一種封裝基板之製作方法，包括下列步驟： 15 (A)提供一表面具有複數圖案化線路之基板，且各該 圖案化線路之端部係具有電性連接端； β (B)塗佈一保護層於該基板上，並填滿該複數電性連 接端之間的空隙； (C) 平坦化该保護層，以顯露該些電性連接端之第— 20 表面； (D) 形成一防焊層於該保護層之第二表面上，該防焊 層具有一第一開口顯露該些電性連接端；以及 (Ε)分別形成一金屬層於各該電性連接端之一第—表 面。 18 201021183 護声請專利範㈣16項所述之製作方法，其中該保 … 帛-表面係與該些電性連接端之該第—表面共平 面0 18. 如申請專利範圍第16項所述之製作方法宜中 5護層之材料係為一介電材料。 ’、 19. 如申請專利範圍第16項所述之製作方法，i中該金 屬層之材料係選自由金、鎳、纪、銀、錫、錄/鈮:鉻二、 I 鎳/金、鈀/金、及鎳/鈀/金所組成之群組。 20. 如申請專利範圍第16項所述之製作方法，其中步驟 10 (Ε)之該金屬層係以濺鍍、無電鍍、物理沉積、志/^ 4化學沉積 之任一者方式形成。 19