JP5114239B2 - ウェハーをパッケージングする方法 - Google Patents

ウェハーをパッケージングする方法 Download PDF

Info

Publication number
JP5114239B2
JP5114239B2 JP2008034468A JP2008034468A JP5114239B2 JP 5114239 B2 JP5114239 B2 JP 5114239B2 JP 2008034468 A JP2008034468 A JP 2008034468A JP 2008034468 A JP2008034468 A JP 2008034468A JP 5114239 B2 JP5114239 B2 JP 5114239B2
Authority
JP
Japan
Prior art keywords
wafer
packaging
insulating layer
layer
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008034468A
Other languages
English (en)
Other versions
JP2009088467A (ja
Inventor
淳 鎭 ▲曹▼
珍 元 崔
承 鉉 ▲曹▼
貞 禹 趙
東 圭 李
石 煥 安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2009088467A publication Critical patent/JP2009088467A/ja
Application granted granted Critical
Publication of JP5114239B2 publication Critical patent/JP5114239B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明はウェハーをパッケージングする方法に関する。
最近、あらゆるパッケージング工程をウェハー状態で完了させる新たなパッケージング概念、すなわち、ウェハーレベルパッケージング（wafer level packaging）技術が活発に開発されている。ウェハーレベルパッケージングは既存のシングルチップパッケージング（single chip packaging）と異なってウェハー内に全てのチップを一度にパッケージングするので、原理的には低価格になるべきであるが、ウェハーレベルパッケージングは新たな設備投資を要し、絶縁物質が感光性物質であって高価であるため、実際には価格競争力があまり高くない現実である。
製品の生産単価を低下させるためには、一度の工程で多くのウェハーに対するパッケージングが行われ、かつ、チープ（低価）な材料を適用しなくてはならない。しかし、既存のウェハーレベルパッケージング装備は一つのウェハーに対してのみ工程を行うので生産性が低く、高価の材料を使用する工法であるので根本的な問題があった。
また、印刷回路基板の製造工程を用いてより低価のパッケージング方法を具現する必要がある。
本発明は、前述した問題点を解決するために、印刷回路基板の製造工程を用いてウェハーをパッケージングする方法を提供することを目的とする。すなわち、このようなパッケージング方法からウェハーパッケージングの製造単価を低めることができるウェハーパッケージング方法を提供する。
本発明の一実施形態によれば、（ａ）貫通孔が形成されたキャリアの一面にテープを付着する段階と、（ｂ）前記貫通孔の内部に露出されている前記テープに、電極が露出されるようにウェハーを付着する段階と、（ｃ）前記キャリアにパッケージング工程を行い前記ウェハーをパッケージングする段階と、を含むウェハーをパッケージングする方法が提供される。
一方、前記ウェハーをパッケージングする方法において、前記ウェハーの一面には電極が露出されている状態で保護膜が積層されており、前記（ｂ）段階は前記ウェハーの他面が前記テープに付着されることを特徴とする。ここで、前記（ｃ）段階は、（ｃ１）前記保護膜の上面に第１感光性絶縁層を積層する段階と、（ｃ２）前記電極の上部に位置する前記第１感光性絶縁層を露光及び現像の工程により除去する段階と、（ｃ３）前記電極と前記第１感光性絶縁層の一部分とにメッキ層を積層する段階と、（ｃ４）前記メッキ層に第２感光性絶縁層を積層する段階と、（ｃ５）前記第２感光性絶縁層を露光及び現像の工程により除去して前記メッキ層の一部を露出させる段階と、（ｃ６）前記露出されたメッキ層にソルダボールを実装する段階と、を含むことができる。また、前記（ｃ５）と前記（ｃ６）との間に前記露出されたメッキ層の上部にアンダーバンプメタルを塗布する段階をさらに含むことができる。
また、前記（ｃ）段階は、（ｃ７）前記ウェハーの前記電極に導電性バンプを形成する段階と、（ｃ８）前記ウェハーの上面に第１絶縁層を積層する段階と、（ｃ９）前記バンプの上部をカバーする前記第１絶縁層の一部を除去する段階と、（ｃ１０）前記バンプと前記第１絶縁層との上部にメッキ層を積層する段階と、（ｃ１１）前記メッキ層に第２絶縁層を積層する段階と、（ｃ１２）前記メッキ層の一部が露出されるように第２絶縁層を除去する段階と、（ｃ１３）露出された前記メッキ層に表面処理層を形成する段階と、（ｃ１４）前記表面処理層にソルダボールを実装する段階と、を含むことができる。前記（ｃ７）は電解メッキ、または無電解メッキによりバンプを形成することができる。
本発明によれば、キャリアを用いてウェハーを固定し、これを用いて印刷回路基板の製造工程に前記キャリアを投入することによりウェハーのパッケージング（再配線）が可能になる。印刷回路基板の製造工程にてウェハーのパッケージングを行うと、一つ以上のウェハーを同時にパッケージングすることにより生産性を高める効果があり、スパッタリングのような高価の工法を無電解メッキに代替し、感光性絶縁層のような高価の材料を低価の非感光性材料に代替することができるので、結果的に、ウェハーのパッケージングに必要とされる費用を節減することができる。
以下では、添付された図面に基づいて本発明によるウェハーをパッケージングする方法の実施例に対してより詳しく説明し、添付図面を参照して説明することにおいて図面符号にかかわらず同一かつ対応する構成要素は同一の参照番号を付し、これに対する重複される説明は省略する。
図１は本発明の第１実施例によるウェハーをパッケージングする方法のフローチャートであり、図２ないし図１４は本発明の第１実施例によるウェハーをパッケージングする方法の工程図である。図２ないし図１４を参照すると、キャリア１１、貫通孔１１１、テープ１２、ウェハー１３、チップ１３１、シリコーン層１３１１、保護膜１３１２、電極１３１３、第１感光性絶縁層１４１、ドライフィルム１４２、第２感光性絶縁層１４３、シード層１５１、メッキ層１６、アンダバンプメタル１７、ソルダボール１８が示されている。
段階Ｓ１１で、図２ないし図４に示すように、貫通孔１１１が形成されたキャリアの一面にテープを付着する。キャリア１１は板部材である。アルミニウム、銅、ニッケル、ステンレススチールのような材質の金属板を用いることができ、銅箔積層板を用いることもできる。キャリア１１には一つ以上の貫通孔１１１が形成されており、貫通孔１１１は図４のウェハー１３が入られる大きさであればよい。図２の斜視図に示すように、キャリア１１に貫通孔１１１は複数形成されることもできる。キャリア１１の一面には図４に示すように、テープ１２が付着される。テープ１２は後工程でウェハー１３を固定させる目的として用いられる。テープ１２の下にはテープ１２を補助するために薄い金属シート（sheet）を追加的に付着することができる。
段階Ｓ１２で、貫通孔の内部に露出されている前記テープに電極が露出されるようにウェハーを付着する。図３に示すように、ウェハー１３は電子素子が集積された複数のチップ１３１が一定の大きさで区画された集合体である。このようなウェハー１３を図２の貫通孔１１１の内部に挿入する。この際、キャリア１１の一面にはテープ１２が付着されているので、ウェハー１３は貫通孔１１１内部のテープ１２に付着され固定されるようになる。ウェハー１３と貫通孔１１１との間の空隙には別途の充填材を充填することもできる。工程中、ウェハー１３が遊動されないように、貫通孔１１１はウェハー１３の大きさと同じであることがよい。
段階Ｓ１３は、キャリアにパッケージング工程を行ない前記それぞれのウェハーがパッケージングされる段階である。図５ないし図１４に示すようにチップ１３１単位の断面図に基づいて説明する。図４ないし図１４においては、一つのチップ１３１の断面図を主として説明するが、このようなパッケージング工程は、図４に示すようにキャリア１１に結合されている全てのウェハー１３に適用され、また、全てのウェハー１３にあるチップ１３１に対しても適用される。図５に示すように、チップ１３１にはシリコン層１３１１の一面に電極１３１３が形成されており、電極１３１３が露出されるように保護膜１３１２が積層されている。
段階Ｓ１３は、具体的に、図１のＳ１３１〜Ｓ１３６の工程に細分化して行われることができる。
段階Ｓ１３１で、図６に示すように、保護膜１３１２が積層されているウェハーの一面に第１感光性絶縁層１４１が積層され、段階Ｓ１３２で、前記電極の上部に位置する前記第１感光性絶縁層を露光及び現像の工程により除去する。図４に示したように、キャリア１１にはウェハー１３が付着されてパッケージング工程が行われる。したがって、段階Ｓ１３１ないしＳ１３６はキャリア１１に結合されている全てのウェハー１３に対して行われる工程である。
より具体的には、図６はウェハー１３の一部分であるチップ１３１の断面図である。第１感光性絶縁層１４１は光に反応する性質を有する。マスクを用いて露光し、第１感光性絶縁層１４１を現像すると、図６に示すように電極１３１３の上部に位置する第１感光性絶縁層１４１が除去される。
段階Ｓ１３３で、図７ないし図１１に示すように、前記電極と前記第１感光性フィルムの一部分とにメッキ層を積層する。図９に示されているメッキ層１６は電極１３１３を再配線する役割をする。メッキ層１６としては電気伝導性に優れた銅を使用することができる。
段階Ｓ１３３を行うために、先ず、図７に示すように、第１感光性絶縁層１４１の上面にシード層１５１を積層する。シード層の材料としてはチタンと銅との合金、アルミニウムと銅との合金、クロムと銅との合金を用いることができる。
以後、図８に示すように、感光性ドライフィルム１４２を付着した後、露光及び現像してメッキ層１６が形成される部分だけを露出させる。以後、電解メッキを行うと、図９に示すように、メッキ層１６が積層される。ドライフィルム１４２を除去した後に露出されたシード層１５１を除去すると、図１１に示すような断面図が出来上がる。
段階Ｓ１３４で、図１２に示すように、メッキ層に第２感光性フィルムを積層し、段階Ｓ１３５で、第２感光性フィルムを露光及び現像工程を通して除去し、前記メッキ層の一部を露出させる。第２感光性フィルム１４３を積層することによりメッキ層１６のパッドが保護されることができる。第２感光性フィルム１４３を露光及び現像工程により一部除去することにより、図１４に示すように、ソルダボール１８が実装される空間を確保する。
段階Ｓ１３６で、露出されたメッキ層にソルダボールを実装する。ソルダボール１８が電気的に接触される面積を増加させて接続力を増加させるために、段階Ｓ１３６の前に第２感光性フィルム１４３にアンダバンプメタルを形成することもできる。
以後、ウェハーに結合されたチップを分離するためにダイシング工程を行うことができる。ダイシング工程が済んだら、パッケージングが出来上がったチップを得ることができる。
図１５は本発明の第２実施例によるウェハーをパッケージングする方法のフローチャートであり、図１６ないし図３４は本発明の第２実施例によるウェハーをパッケージングする方法の工程図である。図１６ないし図３４を参照すると、キャリア２１、貫通孔２１１、テープ２２、ウェハー２３、チップ２３１、シリコーン層２３１１、保護膜２３１２、電極２３１３、第１ドライフィルム２５１、バンプ２６、第２ドライフィルム２５２、第１絶縁層２７１、第２絶縁層２７２、第１シード層２４１、第２シード層２４２、メッキ層２８１、表面処理層２９、ソルダボール３１が示されている。
段階Ｓ２１で、図１６及び図１７に示すように、貫通孔が形成されたキャリアの一面にテープを付着する。キャリア２１は板部材である。アルミニウム材質の金属板を用いることができ、銅箔積層板を用いることもできる。本実施例では銅箔積層板を用いている。キャリア２１には貫通孔２１１が形成されており、貫通孔２１１は図４のウェハー１３が入られる大きさである。キャリア２１の一面には図１７に示すように、テープ２２が付着される。テープ２２は後工程でウェハー２３を固定する目的として使用する。
段階Ｓ２２で、図１８及び図１９に示すように、貫通孔の内部の露出されている前記テープに電極が露出するようにウェハーを付着する。ウェハー２３は電子素子が集積されている複数のチップ２３１が一定の大きさで区画された集合体である。このようなウェハー２３が図１６の貫通孔２１１の内部に挿入される。この際、キャリア２１の一面にはテープ２２が付着されているので、ウェハー２３は貫通孔２１１の内部のテープ２２に付着され固定されることができる。工程の進行中に、ウェハー２３が遊動されないように、貫通孔２１１はウェハー２３の大きさと同じであることがよい。または、ウェハー２３と貫通孔２１１との間に充填材を充填することもできる。
段階Ｓ２３は、キャリアにパッケージング工程を行い前記それぞれのウェハーをパッケージングする段階である、段階Ｓ２３の各工程を、図２０ないし図３４に示すように、チップ２３１単位の断面図に基づいて説明する。図２０ないし図３４は一つのチップ２３１の断面図を主として説明するが、このようなパッケージング工程はキャリア２１に結合されている全てのウェハー２３のチップ２３１に対しても適用される。図２０に示すように、チップ２３１にはシリコン層２３１１の一面に電極２３１３が形成されており、電極２３１３が露出されるように保護膜２３１２が積層されている。保護膜（passivation）としては、ポリイミド（polyimide）、シリコンオキシナイトライド（silicon oxinitride）を用いることができる。
段階Ｓ２３は、具体的にＳ２３１〜Ｓ２３８の工程に細分化されて行われることができる。
段階Ｓ２３１は、図２０ないし図２４に示すように、ウェハーの前記電極に導電性バンプを形成する段階である。図２４にはチップ２３１単位の断面図が示されているが、図１９のキャリア２１に結合されている全てのウェハー２３に対して行われる工程である。図２０ないし図２４に示すように、チップ２３１単位で説明する理由は、その他の全てのチップにも同じ工程を行うからである。
図２０は、第１シード層２４１をチップ２３１の表面に積層する工程である。第１シード層２４１は伝導性材質であり、以後の電解メッキのための層である。図２１には、第１ドライフィルム２５１を積層し、チップ２３１の電極２３１３が形成されている部分の上面に位置する第１ドライフィルム２５１を露光及び現像の工程により除去する工程が示されている。ドライフィルムは感光性材質である。
露出された電極２３１３の上面を電解メッキすると、図２２に示すように、導電性バンプ２６が形成され、その後、第１ドライフィルム２５１と第１シード層２４１とを除去すると、図２４のような形態になる。
一方、バンプ２６を形成する方法として無電解メッキを行うこともできる。無電解メッキに使用される金属としては、ニッケル（Ｎｉ）、銅（Ｃｕ）などを用いることができる。以上の工程により形成されたバンプ２６は後工程でのレーザーから電極２３１３を保護する役割をする。
段階Ｓ２３２で、図２５に示すように、ウェハーの上面に第１絶縁層を積層する。第１絶縁層２７１はレジンまたはレジンと補強材から構成され、補強材としてはＳｉＯ２のようなセラミックフィラー（ceramic filler）、ガラス繊維（glass fiber）などが使用できる。第１絶縁層２７１としては、経済的側面から非感光性材質を使用することがよい。
段階Ｓ２３３で、図２６に示すように、電極の上部をカバーする前記第１絶縁層の一部を除去する。この際、レーザーを用いてバンプ２６の上部をカバーする第１絶縁層２７１を除去することができる。結果的にバンプ２６は図２６に示すように外部に露出される。
段階Ｓ２３４で、図２７ないし図３０に示すように、バンプと第１絶縁層との上部にメッキ層を積層する。図２７に示すように第１絶縁層２７１とバンプ２６との上面に第２シード層２４２を積層し、第２ドライフィルム２５２を第２シード層２４２上に積層した後、露光及び現像の工程を行うと、図２８に示すような段階のものが出来上がる。以後、電解メッキすると、図２９に示すように、メッキ層２８１が形成される。
以後、第２ドライフィルム２５２を除去した後、露出された第２シード層２４２を除去すると、図３０に示すような形態のものになる。
段階Ｓ２３５で、図３１に示すように、メッキ層に第２絶縁層を積層する。第２絶縁層２７２は第１絶縁層２７１と同じ材質を使用することができる。
段階Ｓ２３６で、図３２に示すように、メッキ層の一部が露出されるように第２絶縁層を除去する。第２絶縁層２７２はレーザーなどを用いて除去することができる。露出されたメッキ層２８１にはソルダボール３１が結合されることになるため、ソルダボール３１の結合に適合した幅でメッキ層２８１が露出されるようにする。
図３３を参照すると、 露出された前記メッキ層に表面処理層を形成する。露出されたメッキ層２８１を保護し、後でソルダボール３１との接着性を増加させるために、ニッケル−金メッキで表面処理層２９を形成することができる。
段階Ｓ２３８で、表面処理層２９にソルダボールを実装する。ソルダボール３１を表面処理層２９に位置させ、リフロー工程を行いソルダボール３１を表面処理層２９に接着させる。
前述したように、本実施例の工程はキャリアに付着されているウェハーの全てに行われる。以後、ウェハーを形成するチップを分離する工程のダイシング工程をさらに行い、パッケージングが完成されたチップを得ることができる。
前記では本発明の好ましい実施例に対して説明したが、当該技術分野において通常の知識を有する者であれば特許請求の範囲に記載された本発明の思想及び領域から脱しない範囲内で本発明を多様に修正及び変更することができることを理解できよう。
本発明の第１実施例によるウェハーをパッケージングする方法のフローチャートである。 本発明の第１実施例によるウェハーをパッケージングする方法の工程図である。 本発明の第１実施例によるウェハーをパッケージングする方法の工程図である。 本発明の第１実施例によるウェハーをパッケージングする方法の工程図である。 本発明の第１実施例によるウェハーをパッケージングする方法の工程図である。 本発明の第１実施例によるウェハーをパッケージングする方法の工程図である。 本発明の第１実施例によるウェハーをパッケージングする方法の工程図である。 本発明の第１実施例によるウェハーをパッケージングする方法の工程図である。 本発明の第１実施例によるウェハーをパッケージングする方法の工程図である。 本発明の第１実施例によるウェハーをパッケージングする方法の工程図である。 本発明の第１実施例によるウェハーをパッケージングする方法の工程図である。 本発明の第１実施例によるウェハーをパッケージングする方法の工程図である。 本発明の第１実施例によるウェハーをパッケージングする方法の工程図である。 本発明の第１実施例によるウェハーをパッケージングする方法の工程図である。 本発明の第２実施例によるウェハーをパッケージングする方法のフローチャートである。 本発明の第２実施例によるウェハーをパッケージングする方法の工程図である。 本発明の第２実施例によるウェハーをパッケージングする方法の工程図である。 本発明の第２実施例によるウェハーをパッケージングする方法の工程図である。 本発明の第２実施例によるウェハーをパッケージングする方法の工程図である。 本発明の第２実施例によるウェハーをパッケージングする方法の工程図である。 本発明の第２実施例によるウェハーをパッケージングする方法の工程図である。 本発明の第２実施例によるウェハーをパッケージングする方法の工程図である。 本発明の第２実施例によるウェハーをパッケージングする方法の工程図である。 本発明の第２実施例によるウェハーをパッケージングする方法の工程図である。 本発明の第２実施例によるウェハーをパッケージングする方法の工程図である。 本発明の第２実施例によるウェハーをパッケージングする方法の工程図である。 本発明の第２実施例によるウェハーをパッケージングする方法の工程図である。 本発明の第２実施例によるウェハーをパッケージングする方法の工程図である。 本発明の第２実施例によるウェハーをパッケージングする方法の工程図である。 本発明の第２実施例によるウェハーをパッケージングする方法の工程図である。 本発明の第２実施例によるウェハーをパッケージングする方法の工程図である。 本発明の第２実施例によるウェハーをパッケージングする方法の工程図である。 本発明の第２実施例によるウェハーをパッケージングする方法の工程図である。 本発明の第２実施例によるウェハーをパッケージングする方法の工程図である。
符号の説明
１１ キャリア
１１１ 貫通孔
１２ テープ
１３ ウェハー
１３１ チップ
１３１１ シリコーン層
１３１２ 保護膜
１３１３ 電極
１４１ 第１感光性絶縁層
１４２ ドライフィルム
１４３ 第２感光性絶縁層
１５１ シード層
１６ メッキ層
１７ アンダバンプメタル
１８ ソルダボール

Claims (9)

  1. （ａ）複数の貫通孔が形成されたキャリアの一面にテープを付着する段階と、
    （ｂ）前記複数の貫通孔の内部の露出されている前記テープに、それぞれの一面に電極が形成された、複数のチップが一定の大きさで区画された集合体であるウェハーの前記電極が露出されるように前記複数のウェハーを付着する段階と、
    （ｃ）前記キャリアにパッケージング工程を行い前記複数のウェハーをパッケージングする段階と、
    を含むことを特徴とするウェハーをパッケージングする方法。
  2. 前記（ｃ）段階の以後に、
    前記ウェハーをダイシングして複数のチップに分離する段階をさらに含むことを特徴と
    する請求項１に記載のウェハーをパッケージングする方法。
  3. 前記ウェハーの一面には前記電極を選択的に露出させる保護膜が積層されており、
    前記（ｂ）段階が、前記ウェハーの他面が前記テープに付着されることを特徴とする請
    求項１または請求項２に記載のウェハーをパッケージングする方法。
  4. 前記（ｃ）段階が、
    （ｃ１）前記保護膜の上面に第１感光性絶縁層を積層する段階と、
    （ｃ２）前記電極の上部に位置する前記第１感光性絶縁層を露光及び現像工程により除
    去する段階と、
    （ｃ３）前記電極と前記第１感光性絶縁層の一部分とにメッキ層を積層する段階と、
    （ｃ４）前記メッキ層に第２感光性絶縁層を積層する段階と、
    （ｃ５）前記第２感光性絶縁層を露光及び現像により除去して前記メッキ層の一部を露
    出させる段階と、
    （ｃ６）前記露出されたメッキ層にソルダボールを実装する段階と、
    を含むことを特徴とする請求項３に記載のウェハーをパッケージングする方法。
  5. 前記（ｃ５）と前記（ｃ６）との間に、前記露出されたメッキ層の上部にアンダーバン
    プメタルを塗布する段階をさらに含むことを特徴とする請求項４に記載のウェハーをパッケージングする方法。
  6. 前記（ｃ）段階が、
    （ｃ７）前記ウェハーの前記電極に導電性バンプを形成する段階と、
    （ｃ８）前記ウェハーの上面に第１絶縁層を積層する段階と、
    （ｃ９）前記バンプの上部をカバーする前記第１絶縁層の一部を除去する段階と、
    （ｃ１０）前記バンプと前記第１絶縁層との上部にメッキ層を積層する段階と、
    （ｃ１１）前記メッキ層に第２絶縁層を積層する段階と、
    （ｃ１２）前記メッキ層の一部が露出されるように前記第２絶縁層を除去する段階と、
    （ｃ１３）露出された前記メッキ層に表面処理層を形成する段階と、
    （ｃ１４）前記表面処理層にソルダボールを実装する段階と、
    を含むことを特徴とする請求項３に記載のウェハーをパッケージングする方法。
  7. 前記第１及び第２絶縁層が、非感光性材質であることを特徴とする請求項６に記載のウ
    ェハーをパッケージングする方法。
  8. 前記（ｃ７）が、電解メッキにより前記バンプを形成することを特徴とする請求項６に
    記載のウェハーをパッケージングする方法。
  9. 前記（ｃ７）が、無電解メッキにより前記バンプを形成することを特徴とする請求項６に
    記載のウェハーをパッケージングする方法。
JP2008034468A 2007-09-28 2008-02-15 ウェハーをパッケージングする方法 Expired - Fee Related JP5114239B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2007-0098379 2007-09-28
KR1020070098379A KR100941984B1 (ko) 2007-09-28 2007-09-28 웨이퍼를 패키징하는 방법

Publications (2)

Publication Number Publication Date
JP2009088467A JP2009088467A (ja) 2009-04-23
JP5114239B2 true JP5114239B2 (ja) 2013-01-09

Family

ID=40508839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008034468A Expired - Fee Related JP5114239B2 (ja) 2007-09-28 2008-02-15 ウェハーをパッケージングする方法

Country Status (4)

Country Link
US (1) US7736952B2 (ja)
JP (1) JP5114239B2 (ja)
KR (1) KR100941984B1 (ja)
TW (1) TWI368283B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101047721B1 (ko) 2010-03-09 2011-07-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307624A (ja) * 1998-04-24 1999-11-05 Fujitsu Ltd 半導体装置用キャリア及びその製造方法
JP3439144B2 (ja) * 1998-12-22 2003-08-25 三洋電機株式会社 半導体装置およびその製造方法
JP3629178B2 (ja) * 2000-02-21 2005-03-16 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置及びその製造方法
US6528393B2 (en) * 2000-06-13 2003-03-04 Advanced Semiconductor Engineering, Inc. Method of making a semiconductor package by dicing a wafer from the backside surface thereof
JP2002064162A (ja) * 2000-08-21 2002-02-28 Ibiden Co Ltd 半導体チップ
US20030114016A1 (en) * 2001-12-18 2003-06-19 Tischler Michael A. Wafer carrier for semiconductor process tool
JP3639265B2 (ja) * 2002-05-28 2005-04-20 松下電器産業株式会社 半導体装置及びその製造方法
JP2004179345A (ja) * 2002-11-26 2004-06-24 Fujitsu Ltd 半導体用基板シート材及びその製造方法、及び基板シート材を用いたモールド方法及び半導体装置の製造方法
KR100618543B1 (ko) * 2004-06-15 2006-08-31 삼성전자주식회사 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 제조 방법
KR100605314B1 (ko) * 2004-07-22 2006-07-28 삼성전자주식회사 재배선 보호 피막을 가지는 웨이퍼 레벨 패키지의 제조 방법
TWI238483B (en) * 2004-09-01 2005-08-21 Phoenix Prec Technology Corp Semiconductor electrical connecting structure and method for fabricating the same
JP2006151398A (ja) 2004-11-25 2006-06-15 Yamaha Corp 半導体集積回路用梱包テープキャリア
JP4676247B2 (ja) * 2005-05-19 2011-04-27 株式会社ディスコ テープ貼り機
JP2007073681A (ja) * 2005-09-06 2007-03-22 Renesas Technology Corp 半導体装置およびその製造方法
KR100746373B1 (ko) * 2005-12-13 2007-08-03 주식회사 실트론 양면 연마장치의 캐리어 플레이트 구조
JP2006203215A (ja) * 2006-01-23 2006-08-03 Renesas Technology Corp 半導体集積回路装置およびその製造方法
US20080048310A1 (en) * 2006-08-25 2008-02-28 Phoenix Precision Technology Corporation Carrier Board Structure Embedded with Semiconductor Component and Method for Fabricating the Carrier Board Structure

Also Published As

Publication number Publication date
JP2009088467A (ja) 2009-04-23
KR20090032831A (ko) 2009-04-01
US7736952B2 (en) 2010-06-15
TWI368283B (en) 2012-07-11
KR100941984B1 (ko) 2010-02-11
TW200915444A (en) 2009-04-01
US20090087950A1 (en) 2009-04-02

Similar Documents

Publication Publication Date Title
JP3813402B2 (ja) 半導体装置の製造方法
TWI379394B (en) Substrate having single patterned metal foil, and package applied with the same, and methods of manufacturing the substrate and package
JP3925809B2 (ja) 半導体装置およびその製造方法
US9041211B2 (en) Semiconductor package and method for manufacturing the semiconductor package embedded with semiconductor chip
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP2005209689A (ja) 半導体装置及びその製造方法
JP2008251702A (ja) 配線基板の製造方法及び半導体装置の製造方法及び配線基板
TWI463928B (zh) 晶片封裝基板和結構及其製作方法
JP7051508B2 (ja) 半導体装置および半導体装置の製造方法
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
TW201413841A (zh) 晶片封裝基板和結構及其製作方法
JP4446772B2 (ja) 回路装置およびその製造方法
JP4170266B2 (ja) 配線基板の製造方法
JPH07201864A (ja) 突起電極形成方法
JP2004119729A (ja) 回路装置の製造方法
JP4420965B1 (ja) 半導体装置内蔵基板の製造方法
US11869844B2 (en) Semiconductor device
US8062927B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
JP5114239B2 (ja) ウェハーをパッケージングする方法
TWI599283B (zh) 印刷電路板及其製作方法
JP2004207278A (ja) 回路装置およびその製造方法
JP4631223B2 (ja) 半導体実装体およびそれを用いた半導体装置
JP4549693B2 (ja) 配線基板の製造方法
TWI399839B (zh) 內置於半導體封裝構造之中介連接器
JP2005158999A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110712

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121015

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5114239

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees