TW201001630A - Method for manufacturing SOI substrate - Google Patents

Method for manufacturing SOI substrate Download PDF

Info

Publication number
TW201001630A
TW201001630A TW098121197A TW98121197A TW201001630A TW 201001630 A TW201001630 A TW 201001630A TW 098121197 A TW098121197 A TW 098121197A TW 98121197 A TW98121197 A TW 98121197A TW 201001630 A TW201001630 A TW 201001630A
Authority
TW
Taiwan
Prior art keywords
substrate
oxide film
nitrogen
semiconductor
containing layer
Prior art date
Application number
TW098121197A
Other languages
English (en)
Other versions
TWI538111B (zh
Inventor
Hideto Ohnuma
Kenichiro Makino
Yoichi Iikubo
Masaharu Nagai
Aiko Shiga
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201001630A publication Critical patent/TW201001630A/zh
Application granted granted Critical
Publication of TWI538111B publication Critical patent/TWI538111B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Description

201001630 六、發明說明： 【發明所屬之技術領域】 本發明係關於隔著絕緣膜設置有半導體層的基板的製 造方法，尤其關於一種SOI ( Silicon on Insulator ;絕緣體 上矽）基板的製造方法。此外，還關於使用隔著絕緣膜設 置有半導體層的基板的半導體裝置的製造方法。 【先前技術】 近年開發出利用絕緣表面上存在有較薄的單晶半導體 層的SOI (Silicon on Insulator:絕緣體上矽）基板來代替 大塊狀矽片的積體電路。藉由使用S Ο I基板，可以減小電 晶體的汲極電極與基板之間的寄生電容，爲此SOI基板因 其可以提高半導體積體電路的性能而受到矚目。 作爲SOI基板的製造方法之一，已知氫離子注入剝離 法（例如’參照專利文獻1 )。以下對利用氫離子注入剝 離法的SOI基板的製造方法的槪要進行說明。首先，藉由 利用離子注入法對矽晶圓進行氫離子注入，以在離其表面 有預定的深度中形成微小氣泡層。接著，隔著氧化矽膜， 將注入有氫離子的矽晶圓與其它的矽晶圓接合。之後，藉 由進行加熱處理，可以該微小氣泡層爲分離面，將注入有 氫離子的矽晶圓的一部分以微小氣泡層爲邊界分離爲薄膜 狀’並在接合的其他的矽晶圓上形成單晶矽膜。 此外’還提出有一種利用該種氫離子注入剝離法將單 晶矽層形成在由玻璃形成的支撐基板上的方法（例如，參 -5- 201001630 照專利文獻2 )。與矽晶圓相比，玻璃基板可以實現大面 積化，並且其是廉價的基板，因此藉由使用玻璃基板作爲 支撐基板，可以製造大面積且廉價的S 01基板。 此外，在專利文獻2中提出了爲了防止包含在支撐基 板中的雜質等擴散到單晶矽層中’在支撐基板和單晶矽層 之間設置氮化矽膜。 [專利文獻丨]日本專利申請公開第2000-124092號公 報 [專利文獻2]日本專利申請公開第2002-170942號公 報 在單晶矽基板一側形成氮化矽膜的情況下，由於單晶 矽基板與氮化矽膜接觸地設置，因介面態的影響而電晶體 的特性有可能受到影響。由此，在單晶矽基板一側形成氮 化矽膜的情況下，在單晶矽基板和氮化矽膜之間需要設置 氧化矽膜等的絕緣膜，從而引起增加製程的問題。在製造 SOI基板中，由於所使用的單晶矽基板昂貴，因此使製程 的簡化等的成本降低是重要的。此外，在層疊形成多個絕 緣膜的情況下，因隨著製程的增加而產生的雜質有可能引 起支撐基板和單晶半導體基板的接合不良。 此外，在將氮化矽膜用作接合層的情況下，由於與氧 化矽相比在形成的膜的表面上容易產生凹凸等，而在接合 面不容易產生氫鍵，因此支撐基板和單晶半導體基板的接 合強度不充分，這有可能降低S 01基板的可靠性。 201001630 【發明內容】 本發明的一個方式的目的之一在於在半導體基板與支 撐基板的貼合中，即使將包含氮的絕緣膜用作接合層，也 可以提高接合強度，並且提高SOI基板的可靠性。 本發明的一個方式爲半導體基板一側設置氧化膜，並 且在支撐基板一側設置含氮層，在半導體基板上形成的氧 化膜與在支撐基板上形成的含氮層接合。 此外，較佳的是在使半導體基板上形成有的氧化膜與 支撐基板上形成有的含氮層接合之前，對氧化膜和含氮層 的至少一個進行電漿處理。可以在施加偏壓的狀態下進行 電漿處理。 此外，本發明的一個實施例包括如下製程：在半導體 基板上形成氧化膜；藉由隔著氧化膜對半導體基板照射加 速了的離子，在離半導體基板的表面有預定的深度的區域 中形成脆弱區域的步驟；在支撐基板上形成含氮層的步驟 ;對半導體基板上的氧化膜及支撐基板上的含氮層的至少 一方進行電漿處理的步驟；使半導體基板的表面與支撐基 板的表面相對，並使氧化膜的表面與含氮層的表面接合的 步驟；在使氧化膜的表面與含氮層的表面接合之後進行熱 處理，並以脆弱區域爲邊界進行分離，而在支撐基板上隔 著氧化膜及含氮層形成半導體層的步驟。 此外，本發明的一個實施例包括如下製程：在半導體 基板上形成氧化膜；藉由隔著氧化膜對半導體基板照射加 速了的離子，在離半導體基板的表面有預定的深度的區域 201001630 中形成脆弱區域的步驟；對支撐基板上進行第一電漿處理 的步驟；在進行了第一電漿處理的支撐基板上形成含氮層 的步驟；對半導體基板上的氧化膜及支撐基板上的含氮層 的至少一方進行第二電漿處理的步驟；使半導體基板的表 面與支撐基板的表面相對’並使氧化膜的表面與含氮層的 表面接合的步驟；在使氧化膜的表面與含氮層的表面接合 之後進行熱處理，並以脆弱區域爲邊界進行分離’而在支 撐基板上隔著氧化膜及含氮層形成半導體層的步驟。 此外，本發明的一個實施例包括如下製程：在多個半 導體基板上分別形成氧化膜；藉由隔著氧化膜對多個半導 體基板照射加速了的離子’在離多個半導體基板的表面有 預定的深度的區域中分別形成脆弱區域的步驟；在支撐基 板上形成含氮層的步驟；對多個半導體基板上的氧化膜及 支撐基板上的含氮層的至少一方進行電漿處理的步驟；使 多個半導體基板的每個表面與支撐基板的表面相對，並使 氧化膜的表面與含氮層的表面接合的步驟；在使氧化膜的 表面與含氮層的表面接合之後進行熱處理，並以脆弱區域 爲邊界進行分離，而在支撐基板上隔著氧化膜及含氮層形 成多個半導體層的步驟。 此外，本發明的一個實施例包括如下製程：在多個半 導體基板上分別形成氧化膜；藉由隔著氧化膜對多個半導 體基板照射加速了的離子，在離多個半導體基板的表面有 預定的深度的區域中形成脆弱區域的步驟；對支撐基板上 進行第一電漿處理的步驟；在進行了第一電漿處理的支撐 -8- 201001630 基板上形成含氮層的步驟；對多個半導體基板上的氧化膜 及支撐基板上的含氮層的至少一方進行第二電漿處理的步 驟；使多個半導體基板的每個表面與支撐基板的表面相對 ，並使氧化膜的表面與含氮層的表面接合的步驟；在使氧 化膜的表面與含氮層的表面接合之後進行熱處理，並以脆 弱區域爲邊界進行分離，而在支撐基板上隔著氧化膜及含 氮層形成多個半導體層的步驟。 在本說明書中，氧氮化矽是指如下：在組成上氧的含 量比氮的含量多且當使用盧瑟福背散射光譜學法（RBS·· Rutherford Backscattering Spectrometry)以及氫前方散射 法（HFS: Hydrogen Forward Scattering)測量時，作爲濃 度範圍，其包含50原子％至70原子％的氧、0.5原子％至15 原子％的氮、2 5原子％至3 5原子％的砂、0.1原子％至1 〇原子 %的氫。另外，氮氧化矽是指如下：在組成上氮的含量比 氧的含量多且當使用RBS及HFS測量時，作爲濃度範圍， 其包含5原子％至3 0原子％的氧、2 0原子％至5 5原子°/。的氮 、2 5原子％至3 5原子％的矽、1 0原子％至3 0原子％的氫。然 而，當將構成氧氮化矽或氮氧化矽的原子的總計設爲100 原子％時，氮、氧、砂及氫的含有比率包含在上述範圍內 〇 在本說明書中，單晶是指晶面、晶軸一致的結晶，並 且構成它的原子或分子在空間有規律地排列。理所當然， 單晶是由原子有規律地排列而構成的，但是也包括其一部 分具有排列無序的晶格缺陷、有意地或無意地具有晶格畸 -9 - 201001630 變的單晶。 在本說明書中，半導體裝置是指 特性而工作的所有裝置，電光裝置、 備都包括在半導體裝置的範疇內。 在本說明書中顯示裝置包括發光 。發光裝置包括發光元件，液晶顯示 作爲發光元件，其灰度由電流或電壓 其範疇內，具體包括無機EL (電致發 藉由採用本發明的一個方式，在 成的氧化膜與在支撐基板上形成的含 對氧化膜和含氮層的至少一方進行電 合強度，並且可以提高SOI基板的可裏 【實施方式】 下面，參照附圖對本發明的實施 是，本發明可以藉由多種不同的方式 域的普通技術人員可以很容易地理解 及詳細內容在不脫離本發明的宗旨及 爲各種各樣的形式。因此，本發明不 在以下的實施例模式所記載的內容中 實施例模式的所有附圖中，使用相同 同的部分或具有相同功能的部分，而; 實施例模式1 能夠藉由利用半導體 半導體電路及電子設 裝置、液晶顯示裝置 裝置包括液晶元件。 控制的元件都包括在 光）和有機EL等。 使在半導體基板上形 氮層接合之前，藉由 漿處理，可以提高接 :性。 例模式進行說明。但 來實施，所屬技術領 一個事實就是其方式 其範圍下可以被變換 應該被解釋爲僅限定 。注意，在用來說明 的附圖標記來表示相 _略其重複說明。 -10- 201001630 在本實施例模式中，將參照附圖對隔著絕緣膜設置有 半導體層的基板（例如，SOI基板）的製造方法進行說明 〇 首先，準備半導體基板100(參照圖1A-1)。 作爲半導體基板100可以使用單晶半導體基板或多晶 半導體基板，例如可以使用單晶或多晶矽基板、鍺基板、 鎵砷或銦磷等化合物半導體基板。市場上銷售的矽基板的 典型例子是大小爲直徑5英寸（125mm )、直徑6英寸（ 15 0mm )、直徑 8 英寸（200mm)、直徑 12 英寸（300mm) 、直徑16英寸（400mm )的圓形基板。注意，其形狀不局 限於圓形，還可以使用被加工成矩形等形狀的矽基板作爲 半導體基板100。以下說明使用單晶矽基板作爲半導體基 板100的情況。 此外，從去除污染的觀點來看，適當地使用硫酸和過 氧化氫以及純水的混合液（s PM )、氨水和過氧化氫以及 純水的混合液（APM )、鹽酸和過氧化氫以及純水的混合 液（HPM )、氟酸和純水的混合液（DHF )等來預先對半 導體基板100的表面進行清潔是較佳的。另外，也可以將 氟酸和純水的混合液和臭氧水交替地噴出而清潔半導體基 板 100 ° 接著，在半導體基板10 0的表面上形成氧化膜102 (參 照圖1A-2)。 作爲氧化膜1 02，例如可以使用氧化矽膜、氧氮化矽 膜等的單層膜、或者層疊這些的膜。藉由使用熱氧化法、 -11 - 201001630 CVD法或濺射法等可以形成這些膜。此外，在藉由使用 CVD法形成氧化膜102的情況下，從生產率的觀點來看， 將使用四乙氧基矽烷（簡稱TEOS，化學式：Si(OC2H5) 4 )等的有機矽烷而製造的氧化矽膜用作氧化膜102是較佳 的。 在本實施例模式中示出藉由對半導體基板100進行熱 氧化處理來形成氧化膜102 (在此，SiOx膜）的情況（參 照圖1A-2)。較佳的在氧化氣氛中添加鹵素進行熱氧化處 理。 例如，藉由在引入氯（C1 )氣體的氧化氣氛中對半導 體基板100進行熱氧化處理，形成氯氧化了的氧化膜102。 在此情況下，氧化膜1 02爲包含氯原子的膜。 包含在氧化膜102中的氯原子形成歪曲。其結果’氧 化膜102對水分的吸收率提高，並擴散速度增大。換言之 ，在氧化膜1 〇 2的表面存在有水分的情況下’可以將該表 面上存在有的水分吸收到氧化膜1 中而擴散。 作爲熱氧化處理的一個例子’可以在含有相對於氧體 積比爲〇 . 5體積％至1 0體積％ (較佳的爲2體積°/。）的氯化氫 (HC1 )的氧化氣氛中，以900 °C至1150 °C的溫度（典型爲 1 0 0 0 t )進行熱氧化處理（H C 1氧化）。處理時間爲〇 · 1個 小時至6個小時，較佳的爲0.5個小時至1個小時。形成的 氧化膜的厚度爲l〇nm至lOOOnm (優選爲50nm至300nm)， 例如爲1 0 0 n m。 作爲熱氧化處理的其他例子，可以在含有相對於氧體 -12- 201001630 積比爲0.25體積％至5體積％ (優選爲3體積％ )的反-1,2-二 氯乙烯（DCE)的氧化氣氛中，以700°C至1150°C的溫度（ 典型爲95 0°C )進行熱氧化處理。處理時間爲〇.1個小時至6 個小時，較隹的爲0.5個小時至1個小時。形成的氧化膜的 厚度爲1〇11111至100〇11111(較佳的爲5〇11111至30〇11111)，例如爲 1 00nm ° 由於反-1,2 -二氯乙烯的熱分解溫度較低’因此可以在 低溫度下進行熱氧化處理。尤其是在反復利用半導體基板 的情況下，藉由使熱氧化處理的溫度較低’可以提高生產 率而降低熱衝擊的影響。此外’可以使用順-1,2·二氯乙烯 、1，1-二氯乙烯或選自這些氣體中的兩種以上的氣體的混 合氣體代替反-1，2-二氯乙烯。 在本實施例模式中，將包含在氧化膜1〇2中的氯原子 的濃度控制爲 lxl〇17atoms/cm3 至 lxl021atoms/cm3 ° 藉由在氧化膜102中包含氯原子，俘獲外來的雜質的 重金屬（例如，有Fe、Cr、Ni、Mo等）來發揮防止半導體 基板100被污染的效果。 此外，藉由在氧化膜102中包含氯等的鹵素’可以對 半導體基板帶來不良影響的雜質（例如’ Na等的可動離子 )進行吸雜。換言之’藉由在形成氧化膜102之後進行的 熱處理，包含在半導體基板中的雜質析出到氧化膜102中 ，並且與鹵素（例如’氯）起反應而被俘獲。由此’可以 固定俘獲在氧化膜1〇2中的該雜質從而防止半導體基板100 的污染。換言之，在將包含氯等的鹵素的氧化膜102與玻 -13- 201001630 璃基板貼合的情況下，將氧化膜1 02用作對在玻璃中包含 的Na等的雜質的中和膜。 尤其是，在對半導體基板的清洗不充分的情況下，以 及對去除反復使用的半導體基板的污染上，作爲氧化膜 102，藉由進行HC1氧化等在膜中包含氯等的鹵素是很有效 的。 藉由在熱氧化處理的氣體中包含氫，可以修補半導體 基板1 00和氧化膜1 02的介面的缺陷，來可以減少介面的定 域能級密度。由此，較佳的在氧化膜1 〇2中包含ixi〇18/cm3 以上的氫原子。 在上述說明中，作爲包含氯原子的氧化膜102的形成 方法，雖然示出在包含氯化氫或二氯乙烯的氧化氣氛中進 行熱氧化處理的情況’但是不局限於此。例如，在氧化氣 氛中對半導體基板100進行熱氧化處理，而在半導體基板 100的表面上形成氧化膜102 (例如，SiOx)之後，使用離 子摻雜裝置或離子注入裝置’添加由電場被加速的氯離子 來在氧化膜102中包含氯原子。另外，可以在將其表面以 氯化氫（HC1 )的水溶液（鹽酸）處理之後，在氧化氣氛 中進行熱氧化處理。 此外，包含在氧化膜102中的鹵素原子不局限於氯原 子。也可以在氧化膜1〇2中包含氟原子。而要對半導體基 板1〇〇表面進行氟氧化，在HF溶液中浸沒半導體基板100之 後，在氧化性氣氛下進行熱氧化處理即可，或者在添加有 N F 3的氧化氣氛下進行熱氧化處理即可。 -14- 201001630 接著，藉由將具有動能的離子照射到半導體基板100 ’在半導體基板100的預定的深度中形成結晶結構被損傷 的脆弱區域1〇4(參照圖1A-3)。如圖1A-3所示，藉由隔 著氧化膜1 〇 2將加速了的離子1 〇 3照射到半導體基板1 0 0， 可以在離半導體基板100表面有預定的深度的區域中添加 離子103，而形成脆弱區域104。離子103是藉由激發源氣 體產生該源氣體的電漿，然後藉由電場的作用從電漿中提 取並加速該電漿中所含的離子。 作爲形成脆弱區域104的區域的深度，可以根據離子 103的動能、質量、離子103的入射角等來調節。動能可以 藉由加速電壓、計量等進行調節。在與離子103的平均侵 入深度大略相同深度的區域中形成脆弱區域104。由此， 根據添加離子103的深度，決定從半導體基板1〇〇分離的半 導體層的厚度。將脆弱區域1 04被形成的深度調節爲使該 半導體層的厚度爲l〇nm以上且500nm以下，較佳的爲50nm 以上且200nm以下。 脆弱區域104的形成可以離子摻雜處理來進行。離子 摻雜處理可以使用離子摻雜裝置來進行。離子摻雜裝置的 典型的裝置是將使處理氣體電漿激發而產生的所有離子種 照射到配置在處理室內的被處理體的非質量分離型的裝置 。稱其是非質量分離型的裝置是因爲其不對電漿中的離子 種進行質量分離，而將所有離子種照射到被處理體。針對 於此，離子注入裝置是質量分離型的裝置。離子注入裝置 是對電漿中的離子種進行質量分離，並將某個特定的質量 -15- 201001630 的離子種照射到被處理體的裝置。 離子摻雜裝置的主要結構爲配置被處理物的處理室、 產生所希望的離子的離子源、以及用以加速離子而照射的 加速機構。離子源由供應產生所希望的離子種的源氣體的 氣體供應裝置、激發源氣體而產生電漿的電極等構成。作 爲形成電漿的電極，使用燈絲型的電極或電容耦合高頻放 電用的電極。加速機構由引出電極、加速電極、減速電極 、接地電極等的電極等以及對這些電極供應電力的電源等 構成。在構成加速機構的電極中設置有多個開口、槽縫， 在離子源產生的離子穿過設置在電極中的開口和槽縫而被 加速。注意，離子摻雜裝置的結構不局限於上述結構，可 以設置根據需要的機構。 在本實施例模式中，使用離子摻雜裝置將氫添加到半 導體基板1 〇〇。供應包含氫的氣體作爲電漿源氣體。例如 ，供應H2。激發氫氣體而產生電漿，不進行質量分離而加 速包含在電槳中的離子，並將加速了的離子照射到半導體 基板100。 在離子摻雜裝置中，H3 +的比率占氫氣體所產生的離 子種（H+、H2+、H3+ )的總量的50%以上，較佳的占80% 以上。由於離子摻雜裝置不進行質量分離，所以較佳的在 電漿中產生的多個離子種中，使一個離子種（H3+ )爲50% 以上，更佳的爲80%以上。藉由照射相同質量的離子’可 以在半導體基板100的同一深度中集中地添加離子。 爲了在較淺的區域中形成脆弱區域104，需要降低離 -16- 201001630 子103的加速電壓，藉由使電漿中的H3 +離子的比率高，可 以將原子狀氫（H)高效地添加到半導體基板1〇〇。H3+離 子具有H +離子的3倍的質量，因此在同一深度中添加一個 氫原子的情況下，H3 +離子的加速電壓可以設定爲H+離子 的加速電壓的3倍。如果可以使離子的加速電壓爲大，則 可以縮短離子的照射製程的節拍時間，而可以實現提高生 產率和處理量。 因爲離子摻雜裝置廉價且易於進行大面積處理，所以 藉由利用這種離子摻雜裝置照射H3 +離子，可以獲得半導 體特性的提高、大面積化、低成本化以及生產率的提高等 的顯著效果。此外，在使用離子摻雜裝置的情況下，有可 能同時引入重金屬，但是由於隔著包含氯原子的氧化膜 102照射離子，因此如上述那樣可以防止因這些重金屬引 起半導體基板100的污染。 此外’將加速了的離子1 03照射到半導體基板1 00的製 程也可以使用離子注入裝置來進行。離子注入裝置是對使 源氣體電漿激發而產生的多個離子種進行質量分離，並將 特定的離子種照射到配置在處理室內的被處理體的質量分 離型的裝置。從而，在使用離子注入裝置的情況下，對使 氫氣體或PH3激發而產生的H +離子及H2 +離子進行品質分離 ’對H +離子和H2+離子的一方加速而將加速了的離子照射 到半導體基板100。 以下，準備支撐基板120(參照圖1B-1)。 作爲支撐基板1 2 0，使用由絕緣體構成的基板。具體 -17- 201001630 而言，可以舉出如下：鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、 鋇硼酸鹽玻璃之類的用於電子工業的各種玻璃基板；石英 基板；陶瓷基板；藍寶石基板。在本實施例模式中，說明 使用玻璃基板的情況。當將可以實現大面積化且廉價的玻 璃基板用作支撐基板1 20時，與使用矽片的情況相比，可 以實現低成本化。 此外，當使用支撐基板120時，較佳的預先清洗支撐 基板120表面。具體而言，對支撐基板120使用鹽酸和過氧 化氫以及純水的混合液（HPM )、硫酸和過氧化氫以及純 水的混合液（SPM )、氨水和過氧化氫以及純水的混合液 (APM)、氟酸和純水的混合液（DHF )等來進行超聲波 清洗。例如，較佳的對支撐基板120表面使用鹽酸和過氧 化氫以及純水的混合液來進行超聲波清洗。藉由進行這種 清洗處理，可以使支撐基板1 20表面平坦化並去除殘留的 硏磨微粒。 下面，在支撐基板12〇表面形成含氮層121 (例如，氮 化矽膜（SiNx)或者氮氧化矽膜（SiNxOy) (x>y)等含 有氮的絕緣膜）（參照圖1B-2)。 在本實施例模式中，將含氮層121用作與設置在支撐 基板100上的氧化膜102貼合的層（接合層）。另外，含氮 層121還在之後的在支撐基板上設置具有單晶結構的半導 體層（以下記爲單晶半導體層）時，用作防止支撐基板中 含有的Na (鈉）等的雜質擴散到單晶半導體層中的阻擋層 -18- 201001630 此外’爲了抑制半導體基板100與支撐基板120的接合 不良’較佳的使含氮層121表面平滑。具體而言，在形成 含氮層121時，將含氮層m表面形成爲平均面粗糙度（Ra )爲〇.5nm以下，且平均面粗糙度的均方根（Rms )爲 0.60nm以下’更佳的是平均面粗糙度爲〇.35nm以下，且平 均面粗糙度的均方根爲0.45nm以下。較佳的將膜厚設定爲 10nm以上且20〇nm以下，更佳的將其設定在50ηιη以上且 1 OOnm以下的範圍內。 爲了形成這種含氮層121，在本實施例模式中，較佳 的利用電漿CVD法，並將成膜時的基板溫度設定爲室溫以 上且350 °C以下，較佳的爲室溫以上且300 °C以下來形成氮 化矽膜或氮氧化矽膜。藉由降低成膜時的基板溫度，可以 減小形成的含氮層121的表面的粗糙。這是由於隨著成膜 時的基板溫度的上升，因膜的沉積表面上的氫自由基等的 蝕刻反應過剩而引起表面粗糙的緣故。 另外，由於氫鍵在設置在半導體基板100上的氧化膜 102與含氮層121的接合中起到很大的作用，所以較佳的使 含氮層121含有氫。作爲含氮層121，使用含有氫的氮化矽 膜或氮氧化矽膜，藉由利用Si-OH、N-OH鍵，可以形成由 玻璃等的支撐基板與氫鍵形成的牢固的接合。 爲了形成這種含氮層121，在本實施例模式中，較佳 的在電漿CVD法中，至少使用矽烷氣、氨氣以及氫氣進行 成膜。藉由使用氨氣和氫氣，可以得到膜中含有氫的含氮 層1 2 1。此外，藉由降低成膜時的基板的溫度，可以抑制 -19- 201001630 成膜時的脫氫反應，從而還具有可以增加含氮層121中的 氫的含量的優點。 此外，在電漿CVD法中，藉由降低成膜時的基板溫度 而使形成的含氮層1 2 1含有較多的氫，成爲緻密性低（膜 質柔軟）的膜。緻密性低的含氮層1 2 1由於可以藉由加熱 處理提高緻密性（將膜質變硬）’所以加熱處理之前和之 後的其膜厚可能發生收縮。 爲此，藉由在含氮層1 2 1的緻密性低的狀態下進行與 半導體基板1〇〇的貼合，即使是半導體基板100上的氧化膜 102表面或含氮層121的表面上有凹凸的情況’也可以藉由 因該含氮層1 2 1的收縮而將凹凸吸收’因此可以減少接合 不良。此外，藉由與貼合同時或在其後進行加熱處理’在 含氮層1 2 1緻密化（膜變硬）之後，可以形成如電晶體等 的元件。 接著，較佳的對形成在半導體基板100上的氧化膜102 或形成在支撐基板120上的含氮層121的至少一方的表面進 行電漿處理。 可以在真空狀態的處理室內引入惰性氣體（例如氬（ Ar )氣體）及/或反應氣體（例如氧（〇2 )氣體、氮（N2 )氣體），在設置有被處理基板（半導體基板或支撐 基板1 2 0 )的電極和對置電極之間施加高頻電壓（在施加 有偏壓的狀態下）對被處理基板表面進行電漿處理。 例如，在進行氧電漿處理的情況下，在真空狀態的處 理室內引入氧氣體，在設置有被處理基板的電極和對置電 -20- 201001630 極之間施加高頻電壓（在施加有偏壓的狀態下），對被處 理基板進行電漿處理。在此情況下，在電漿中存在有氧的 陽離子，氧的陽離子向陰極方向（被處理基板一側）被加 速。加速了的氧的陽離子碰撞到被處理基板的表面，因此 去除被處理基板表面的有機物等的雜質，並可以使被處理 基板表面啓動。 在對半導體基板100上的氧化膜102進行氧電槳處理的 情況下，加速了的氧的陽離子碰撞到氧化膜1 02表面，可 以使氧化膜102表面的Si-H、Si-H2、Si02減少，並使 (Si02)n-OH增加。換言之，藉由電漿處理，由於可以使氧 化膜102表面的親水基增加，並可以使接合面中的氫鍵數 量增加，所以可以提高接合強度。此外，在對被處理基板 施加有偏壓的狀態下進行電漿處理，因此可以在氧化膜 102的表面附近產生微孔（micropore)。 此外，在對支撐基板120上的含氮層121進行了電漿處 理的情況下，由於可以使含氮層121表面的具有疏水性的 SiN、SiH3減少，並可以使具有親水性的SiOx增加，因此 即使在以含氮層121爲接合層的情況下也可以提高接合強 度。 在本實施例模式中，藉由使用氧氣體，可以進行電容 耦合電漿的一種的稱爲RIE (反應離子蝕刻）模式的方式 的電漿處理（參照圖11)。 _在將被處理基板（在此，形成有氧化膜102的半導體 基板1〇〇)設置在透過電容器193被施加高頻電壓的成爲陰 -21 - 201001630 極的第一電極191上的截物臺上之後，施加高頻電壓而在 第一電極191和成爲陽極的第二電極192之間產生電漿。其 結果，在第一電極191一側產生負自偏壓（對氧化膜102施 加有負自偏壓的狀態），電漿中的陽離子被加速而碰撞到 氧化膜102表面。注意，由於形成在半導體基板1〇〇上的氧 化膜1 02爲氧化矽，藉由使用氧作爲原料氣體，因此可以 使氧化膜102的蝕刻作用小。 作爲氧電漿的具體條件，處理電力爲0.1 w/cm2至1.5 W/cm2、壓力爲30Pa至130Pa、氣體（02)流量爲lOsccm至 200 seem。此外，藉由進行氧電漿處理，可以使氧化膜102 表面的平均面粗糙度（Ra)較佳的爲0.7nm以下，更佳的 爲0.3 nm以下。 注意，雖然在圖1A-1至1A-4、1B-1和1B-2' 1C以及 1D中示出對半導體基板1〇〇上的氧化膜102表面進行電槳處 理的情況（參照圖1A-4 )，但是既可以對支撐基板120上 的含氮層121進行電漿處理，又可以對氧化膜102和含氮層 121的兩方進行電漿處理來代替對氧化膜102進行電漿處理 〇 注意，在本實施例模式中所應用的電漿處理的方法不 局限於使用圖11說明的情況。還可以以介質阻擋放電等的 大氣壓電漿（參照圖I2)進行電漿處理。 例如，當對在支撐基板120上形成有的含氮層121表面 進行電漿處理時，在將形成有含氮層121的支撐基板120設 置在由導體構成的截物台195上的支撐台196 (例如，玻璃 -22- 201001630 基板）上之後，在第一電極197和第二電極198之間引入氣 體而產生大氣壓電漿。在第一電極197和第二電極198之間 所產生的電漿化了的氣體和設置在支撐台196上的支撐基 板120之間產生電位差（對於含氮層121電漿化了的氣體具 有正的電位），電漿中的陽離子被加速，其碰撞到形成在 支撐基板120上的含氮層121表面。 作爲大氣壓電漿的具體條件，處理電力爲100w至 5 00W > 氣體（02、N2、02 + N2、Ar 或 He)流量爲 lOsccm 至 lOOsccm。此外，在被處理體（在此，含氮層121)大於第 —電極1 9 7和第二電極1 9 8的間隔的情況下，移動第一電極 197及第二電極198而掃描即可。 接著，將半導體基板100表面與支撐基板120表面相對 ，並將氧化膜102表面與含氮層121表面接合（參照圖1C ) 〇 在此，在將半導體基板100與支撐基板120密接之後’ 對半導體基板100的一部分施加0.1 N/cm2至5 ΟΟΝ/cm2的壓 力，較佳的施加IN/cm2至20N/cm2左右的壓力。從施加壓 力的部分氧化膜1〇2和含氮層121開始彼此接合在一起’並 自發地形成接合，而使接合擴展於整個表面上。在該接合 製程中，范德華力和氫鍵起作用’可以不使用加熱處理而 在常溫下進行，因此可以使用玻璃基板那樣的耐熱溫度低 的基板作爲支撐基板120。 此外，在將半導體基板100與支撐基板120接合之前’ 較佳的對在半導體基板100上形成的氧化膜102和在支撐基 -23- 201001630 板120上形成的含氮層121進行表面處理。作爲表面處理， 可以使用臭氧處理（例如，臭氧水清洗）或兆聲清洗、雙 流體清洗（將純水和添加有氫的水等的功能性水與氮等的 載流子氣體一起噴射的方法）、或者組合這些來進行。此 外，可以多次反復進行臭氧水清洗和使用氫氟酸的清洗。 尤其是上述那樣對氧化膜102、含氮層121表面進行電槳處 理之後，藉由進行表面處理，可以去除氧化膜1〇2、含氮 層121表面的有機物等的灰屑，而使其表面親水化。其結 果，可以提高氧化膜102和含氮層121的接合強度。 在此，對臭氧處理的一個例子進行說明。例如，藉由 在包含氧的氣氛下照射紫外線（UV) ’可以對被處理體 表面進行臭氧處理。在包含氧的氣氛下照射紫外線的臭氧 處理也稱爲UV臭氧處理或紫外線臭氧處理等。在包含氧 的氣氛下，藉由照射包含紫外線中的小於2〇〇nm的波長的 光和200nm以上的光，可以一邊產生臭氧’ 一邊從臭氧產 生單態氧。藉由照射包含紫外線中的小於18〇nm的波長的 光，也可以一邊產生臭氧，一邊從臭氣產生單態氧。 以下示出在包含氧的氣氛下，藉由照射包含小於 200nm的波長的光及包含2〇〇nm以上的波長的光而引起的 反應例子。 〇2 + 1ιν(λιηπι)->0(3Ρ) + 〇(3Ρ)-.-(" 0(3Ρ) + 〇2^〇3···(2) 〇3 + hv(X2nm)->0(1D) + 〇2-(3) -24- 201001630 在上述反應式（1)中，藉由在包含氧（〇2)的氣氛 下照射包含小於2〇〇nm的波長（λιηιη)的光（hv) ’來產 生基態的氧原子（〇(3p))。接著’在反應式（2)中’基 態的氧原子（〇(3p))與氧（〇2)起反應’來產生臭氧（ 〇3)。然後，在反應式（3)中’藉由在包含所產生的臭 氧（03)的氣氛下照射包含200nm以上的波長（λ2ηΠ1)的 光，來產生激發態的單態氧〇(lD)。在包含氧的氣氛下’ 藉由照射包含紫外線中的小於2 0 0 11 m的波長的光來產生臭 氧，並且藉由照射包含2〇〇nm以上的波長的光來將臭氧分 解成單態氧。上述那樣的臭氧處理，例如可以藉由在包含 氧的氣氛下的低壓汞燈的照射（λ1 = 1 85nm、λ2 = 254ηιη )來 進行。 此外，示出在包含氧的氣氛下，藉由照射包含小於 1 8 Onm的波長的光而引起的反應例子。 02 + hv(X3nm )-^0(^) + 0(^)--(4) 〇(3Ρ) + 〇2^〇3···(5) 〇3 + hv(X3nm)-»0(1D) + 〇2'(6) 在上述反應式（4)中，藉由在包含氧（〇2)的氣氛 下照射包含小於180nm的波長（λ3ηιη )的光，來產生激發 態的單態氧O^D)和基態的氧原子（0(3Ρ))。接著，在反 應式（5 )中，基態的氧原子（0(3Ρ))與氧（02 )起反應 -25- 201001630 ，而產生臭氧（03)。在反應式（6)中’藉由在包含所 產生的臭氧（〇3 )的氣氛下照射包含小於180nm的波長（ λ3nm )的光，來產生激發態的單態氧和氧。在包含氧的氣 氛下，藉由照射包含紫外線中的小於1 8 Onm的波長的光來 產生臭氧，並且將臭氧或氧分解成單態氧。上述那樣的臭 氧處理，例如可以藉由在包含氧的氣氛下的Xe受激準分子 U V燈的照射（λ3 = 1 72nm )來進行。 可以藉由利用包含小於200nm的波長的光來切斷附著 在被處理體表面的有機物等的化學鍵，並藉由利用臭氧或 由臭氧產生的單態氧，來將附著在被處理體表面的有機物 或切斷化學鍵的有機物等氧化分解而去除。藉由進行上述 那樣的臭氧處理，可以提高被處理體表面的親水性及純淨 性，而可以實現良好的接合。 在包含氧的氣氛下藉由照射紫外線’來產生臭氧。臭 氧具有去除附著在被處理體表面的有機物的效果。此外， 單態氧具有與臭氧同等的或大於其的將附著在被處理體表 面的有機物去除的效果。臭氧及單態氧是激發態的氧的例 子，也被統稱爲活性氧。如在上述反應式中說明的那樣， 由於還有當產生單態氧時產生臭氧，或由臭氧產生單態氧 的反應，所以爲方便起見’在此將單態氧參與的反應也稱 爲臭氧處理。 此外，在將支撐基板120與半導體基板1〇〇接合之後， 較佳的進行熱處理’以便增加氧化膜102和含氮層121的接 合強度。該熱處理的溫度設爲不會在脆弱區域1〇4內產生 -26- 201001630 裂縫的溫度，例如在室溫以上且低於4 0 0 °C的溫度範圍內 來進行處理。此外，可以一邊進行該溫度範圍內的加熱， 一邊使氧化膜102與含氮層121接合。作爲熱處理，可以使 用擴散爐、電阻加熱爐等的加熱爐、RTA (快速熱退火； Rapid Thermal Anneal)裝置、微波加熱裝置等。 一般地，藉由在使氧化膜102和含氮層121接合的同時 或接合之後進行熱處理，在接合介面中進行脫水反應的同 時，藉由氫鍵的強化和共價鍵的形成來使接合強化。爲了 促進脫水反應，需要在高溫下進行熱處理來去除在接合介 面因脫水反應產生的水分。換言之，當接合後的熱處理溫 度較低時，由於不能有效地去除在接合介面因脫水反應產 生的水分，因此脫水反應得不到進展而不容易充分提高接 合強度。 在作爲氧化膜1 02使用包含氯原子等的氧化膜的情況 下，由於該氧化膜1 02吸收水分而可以擴散水分，因此即 使在接合後的熱處理溫度較低的情況下，也可以由氧化膜 102將在接合介面因脫水反應產生的水分吸收且擴散，而 可以高效地促進脫水反應。在此情況下，即使在作爲支撐 基板120使用玻璃等的耐熱性低的基板的情況下，也可以 充分提高氧化膜10 2和含氮層121的接合強度。此外，由於 藉由施加偏壓而進行電漿處理，可以使形成在氧化膜102 表面附近的微孔將水分高效地吸收而擴散，因此即使在低 溫下也可以提高氧化膜102與含氮層121的接合強度。 接著，藉由進行熱處理而在脆弱區域104進行分離， -27- 201001630 來在支撐基板120上隔著氧化膜102及含氮層121設置單晶 半導體層124(參照圖1D)。 藉由進行加熱處理，由於隨著溫度上升在脆弱區域 104中形成的微孔的體積變化，而在脆弱區域104中產生裂 縫，因此沿著脆弱區域104分離半導體基板100。由於氧化 膜102接合於支撐基板120，在支撐基板120上形成從半導 體基板1〇〇分離了的單晶半導體層124。此外，在此熱處理 溫度設定爲不超過支撐基板1 20的應變點的溫度。 作爲該加熱處理，可以使用擴散爐、電阻加熱爐等的 加熱爐、RTA裝置、微波加熱裝置等。例如，當使用RTA 裝置時，以5 5 0 °C以上且73 0 °C以下的加熱溫度，0.5分鐘 以上且60分鐘以下的處理時間來進行該加熱處理。 此外，藉由不進行上述的用於將支撐基板120與氧化 膜102的接合強度增強的熱處理，而進行圖1D的熱處理， 可以同時進行使氧化膜1 02和含氮層1 2 1的接合強度增加的 熱處理製程以及用於在脆弱區域1〇4的分離的熱處理製程 〇 藉由上述製程，可以製造在支撐基板120上隔著氧化 膜1〇2及含氮層121設置有單晶半導體層124的SOI基板。藉 由使用本實施例模式所示的製造方法，即使在含氮層121 用作接合層的情況下，也可以提高支撐基板120與單晶半 導體層1 24的接合強度。其結果，在可以抑制雜質擴散到 形成在支撐基板120上的單晶半導體層124的同時，可以形 成支撐基板120與單晶半導體層124牢固地密接的SOI基板 -28- 201001630 此外，藉由在支撐基板一側設置含氮層，並在半導體 基板一側形成具有氯等的鹵素氧化膜’可以在使製程簡化 的同時在與支撐基板貼合之前抑制雜質進入到半導體基板 。此外，藉由作爲設置在半導體基板一側的接合層形成具 有氯等的鹵素的氧化膜，即使在接合後以低溫進行熱處理 的情況下，也可以藉由高效地促進脫水反應來提高接合強 度。 此外，在本實施例模式中，可以對獲得了的SOI基板 表面進行平坦化處理。藉由進行平坦化處理，即使當剝離 之後設置在支撐基板120上的單晶半導體層124表面產生凹 凸時也可以使SOI基板的表面平坦化。 作爲平坦化處理，可以進行CMP (化學機械拋光； Chemical Mechanical Polishing)、蝕刻處理、雷射光束 的照射等。在此，藉由在進行乾蝕刻和濕蝕刻中的一方， 或組合雙方的蝕刻處理（回蝕刻）之後照射雷射光束，進 行單晶半導體層124的再結晶化和其表面的平坦化。 藉由從單晶半導體層的上面一側照射雷射光束，可以 使單晶半導體層的上表面熔化。在熔化之後，單晶半導體 層被冷卻且固化，因此，可以獲得其上表面平坦性得到改 進的單晶半導體層。藉由使用雷射光束，支撐基板120不 被直接加熱，可以抑制該支撐基板1 20的溫度上升。由此 ，可以使用玻璃基板那樣耐熱性低的基板作爲支撐基板 120° -29- 201001630 藉由照射雷射光束使單晶半導體層124的熔化較丫爲 部分熔化。這是因爲如果使單晶半導體層1 24完全熔化， 則因液相之後的無序成核成爲微結晶化，而使結晶性降低 。針對於此，藉由部分熔化，從未熔化的固體部分進行結 晶生長。由此’可以減少半導體層中的缺陷。在此，完全 熔化是指單晶半導體層被熔化到下部介面附近且爲液相。 另一方面’部分熔化是指單晶半導體層的上部被熔化且爲 液相，其下部不被熔化且爲固相。 作爲上述雷射光束的照射較佳的使用脈衝振盪雷射器 。迫是因爲可以瞬間振盪筒能的脈衝雷射光束，容易做出 溶化狀態。振盪頻率優選爲1Hz以上且10MHz以下左右。 在如上述那樣照射雷射光束之後，可以進行使單晶半 導體層124的厚度變小的薄膜化製程。單晶半導體層124的 薄膜化可以應用乾蝕刻和濕蝕刻中的一方，或組合雙方的 蝕刻處理（回蝕刻處理）。例如，在單晶半導體層1 24爲 由矽材料構成的層的情況下，作爲乾蝕刻，將SF6和02使 用於處理氣體，可以使單晶半導體層124減薄。 此外，除了對S 01基板進行平坦化處理以外，還可以 對分離之後的半導體基板100進行平坦化處理。藉由使分 離之後的半導體基板100表面平坦化，可以在SOI基板的製 程中再利用該半導體基板1 00。 注意，本實施例模式所示的SOI基板的製造方法可以 適當地與本說明書中的其他的實施例模式所示的製造方法 組合實施。 -30- 201001630 實施例模式2 在本實施例模式中，將參照附圖對與上述實施例模式 不同的SOI基板的製造方法進行說明。具體而言，對在支 撐基板上形成含氮層之前對該支撐基板進行電漿處理的情 況進行說明。 首先，準備在其表面設置有氧化膜102，並在預定的 深度中設置有脆弱區域104的半導體基板100 (參照圖2A_1 至2A-3)。此外，圖2A-1至2A-3可以與上述圖1A-1至1A-3 同樣地進行。 接著，在準備支撐基板120之後，對該支撐基板120進 行利用電漿處理的平坦化處理（參照圖2B-1 )。 在此，在真空狀態的處理室內引入惰性氣體（例如， Ar氣體）及/或反應氣體（例如，〇2氣體、N2氣體），在 設置有被處理基板（在此，支撐基板120)的電極和對置 電極之間施加高頻電壓（在施加有偏壓的狀態下），以對 支撐基板120表面進行電漿處理。 在處理室內引入Ar氣體的情況下，在電漿中存在有電 子和Ar的陽離子，Ar的陽離子向陰極方向（支撐基板120 一側）被加速。加速了的Ar的陽離子碰撞到支撐基板120 表面，使支撐基板120表面被灘射蝕刻（sputter etching) 。在此，支撐基板1 20的凸部被優先濺射蝕刻，這樣可以 提高該支撐基板1 20表面的平坦性。在引入反應氣體的情 況下，可以修補支撐基板120表面由於被濺射蝕刻而產生 -31 - 201001630 的缺陷。 藉由進行利用電漿處理的平坦化處理，使支撐基 120表面的平均面粗糙度（Ra)較佳的爲0.5nrn以下，更 的爲0.3nm以下，最大高低差（P-V )較佳的爲6nm以下 更佳的爲3nm以下。 作爲具體條件，以ICP電力爲100W至3000W ( 0. W/cm2至〇.7W/cm2 )，壓力爲0 · 1 P a至5 · 0 P a，氣體流量 5sccm至 2000sccm，RF偏壓爲 5 00W至 600W ( 0_3W/cm2 3.7 W/cm2 )的條件來進行即可。更具體而言，以ICP電 爲500W ( 0.11W/cm2) ’壓力爲1.35Pa，氣體流量 lOOsccm，RF偏壓爲100W ( 0.61 W/cm2 )的條件來進行 可。 此外，當進行上述電漿處理時，藉由對處理室內進 預塗處理，可以防止構成反應室的金屬（鐵（Fe )、鎳 Ni )、鉻（Cr )等）作爲雜質附著到支撐基板120表面 例如，作爲預塗處理，藉由用氧化矽膜、矽膜、氧化鋁 、碳化矽（S i C )膜等的絕緣膜覆蓋反應室內，可以減 由平坦化處理帶來的支撐基板1 20的表面污染。 如上所述，藉由進行電漿處理，可以提高支撐基 1 20表面的平坦性。即使假設作爲支撐基板1 20使用利 CMP等硏磨的基板的情況下，也可以藉由進行電漿處理 去除殘留在支撐基板120上的硏磨微粒（Ce02等），而 以使其表面平坦化。其結果’可以提高形成在支撐基 120上的膜的平坦性。 板 佳 02 爲 至 力 爲 即 行 膜 少 板 用 可 板 -32- 201001630 此外’可以在對支撐基板120進行電漿處理之前，對 支撐基板120進行清洗。具體而言，對支撐基板12〇使用鹽 酸和過氧化氫以及純水的混合液（HPM )、硫酸和過氧化 氫以及純水的混合液（SPM )、氨水和過氧化氫以及純水 的混合液（APM )、氟酸和純水的混合液（DHF )等來進 行超聲波清洗。例如，較佳的對支撐基板120表面使用鹽 酸和過氧化氫以及純水的混合液來進行超聲波清洗。藉由 進行這種清洗處理，可以在一定程度上使支撐基板120表 面平坦化並去除殘留的硏磨微粒。 接著，在支撐基板120表面形成含氮層121 (參照圖 2B-2 )。 藉由在使用電漿處理平坦化了的支撐基板120上形成 含氮層121，可以使該含氮層121表面平坦化。 接著，較佳的對形成在半導體基板1〇〇上的氧化膜102 或形成在支撐基板120上的含氮層121的至少一方的表面進 行電漿處理。 此外，如圖2A-1至2A-4、2B-1至2B-3、2C以及2D所 示，可以對半導體基板1〇〇上的氧化膜102表面及支撐基板 120上的含氮層121表面進行電漿處理（參照圖2A-4、2B-3 )。藉由對氧化膜102和含氮層121的雙方進行電漿處理， 可以增加親水基並因產生懸空鍵而使其表面啓動。 然後，在使半導體基板100表面與支撐基板120表面相 對，並使氧化膜102表面與含氮層121表面接合後（參照圖 2C )，藉由進行熱處理沿著脆弱區域104進行分離’在支 -33- 201001630
撐基板120上隔著氧化膜102設置單晶半導體層（參照圖2D )。 注意，本實施例模式所示的SOI基板的製造方法可以 適當地與本說明書中的其他的實施例模式所示的製造方法 組合實施。 實施例模式3 在本實施例模式中，將參照附圖對與上述實施例模式 不同的SOI基板的製造方法進行說明。具體而言，對一個 支撐基板與多個半導體基板貼合的情況進行說明。 首先，準備支撐基板120，在該支撐基板120上形成含 氮層121之後，對該含氮層121表面進行電漿處理（參照圖 3 A )。此外，如上述實施例模式2所示那樣，可以預先對 支撐基板12 0表面進行電漿處理。 接著，準備在其表面設置有氧化膜102，並在預定的 深度中設置有脆弱區域〗〇4的多個半導體基板1〇〇 (參照圖 3B)，將該多個半導體基板1〇〇與支撐基板120貼合（參照 圖3C)。在此，形成在半導體基板1〇〇上的氧化膜102與形 成在支撐基板120上的含氮層121接合。 此外，雖然在此示出對含氮層121表面進行電漿處理 的情況，但是也可以對設置在半導體基板1 〇〇上的氧化膜 102表面進行電漿處理。 接著，藉由進行熱處理沿著脆弱區域進行分離， 在支撐基板120上隔著氧化膜1〇2分別設置多個單晶半導體 -34- 201001630 層（參照圖3 D )。 如上所述，在將一個支撐基板與多個半導體基板貼合 的情況下，在尺寸大的支撐基板120—側形成用作阻擋層 的含氮層121，與只在半導體基板一側設置含氮層的結構 相比，可以在不設置單晶半導體層的區域（多個單晶半導 體層之間的間隙）也形成阻擋層。其結果，可以有效地抑 制雜質從該間隙進入到單晶半導體層中。 注意，本實施例模式所示的SOI基板的製造方法可以 適當地與本說明書中的其他的實施例模式所示的製造方法 組合實施。 實施例模式4 在本實施例模式中，對使用根據上述實施例模式而製 造的SOI基板，來製造半導體裝置的方法進行說明。 首先，參照圖4A至4D以及圖5A至5C，對η通道型薄膜 電晶體以及Ρ通道型薄膜電晶體的製造方法進行說明。藉 由對多個薄膜電晶體（TFT )進行組合，可以形成各種各 樣的半導體裝置。 作爲SOI基板，對使用根據上述實施例模式1的方法製 造的SOI基板的情況進行說明。當然，也可以使用根據上 述實施例模式2、3的方法製造的SOI基板。 圖4A是以圖1A-1至1A-4、1B-1和1B-2、1C以及1D說 明的方法製造的SOI基板的截面圖。 藉由蝕刻，使單晶半導體層元件分離，如圖4B所示， -35- 201001630 形成半導體層251、252。半導體層251構成η通道型TFT， 而半導體層25 2構成p通道型TFT。 如圖4C所示，在半導體層251、252上形成絕緣膜254 。接著，隔著絕緣膜254在半導體層251上形成閘極電極 25 5，而在半導體層252上形成閘極電極256。 注意，在對單晶半導體層進行鈾刻之前，爲控制TFT 的臨界値電壓，較佳的對單晶半導體層添加如硼、鋁、鎵 等的雜質元素，或者如磷、砷等的雜質元素。例如，對形 成η通道型TFT的區域添加雜質元素，對形成p通道型TFT 的區域添加雜質元素。 接著，如圖4D所示，在半導體層25 1中形成η型的低濃 度雜質區域257，在半導體層252中形成ρ型的高濃度雜質 區域259。具體而言，首先，在半導體層251中形成η型的 低濃度雜質區域257。爲此，將成爲ρ通道型TFT的半導體 層252用抗蝕劑遮掩，而將雜質元素添加到半導體層251中 。作爲雜質元素添加磷或砷即可。藉由利用離子摻雜法或 離子注入法進行雜質元素的添加，閘極電極255成爲掩模 ’在半導體層251中η型的低濃度雜質區域257以自對準的 方式形成。半導體層251的與閘極電極255相重合的區域成 爲通道形成區域258。 接著，在去除覆蓋半導體層252的掩模之後，用抗蝕 劑掩模覆蓋成爲η通道型TFT的半導體層251。接著，使用 離子摻雜法或離子注入法對半導體層252添加雜質元素。 可以添加硼作爲雜質兀素。在雜質元素的添加製程中，將 -36- 201001630 閘極電極256用作掩模’在半導體層252中p型的高濃度雜 質區域259以自對準的方式形成。將高濃度雜質區域259用 作源區或汲區。半導體層252的與閘極電極256相重合的區 域成爲通道形成區域260。在此，對在形成η型的低濃度雜 質區域257之後，形成ρ型的高濃度雜質區域259的方法進 行了說明，但也可以先形成ρ型的高濃度雜質區域259。 接著，在去除掉覆蓋半導體層25 1的抗蝕劑之後，藉 由電漿C V D法等形成由氮化矽等的氮化合物或氧化矽等的 氧化物構成的單層結構或疊層結構的絕緣膜。藉由對該絕 緣膜進行垂直方向的各向異性刻蝕，如圖5Α所示，形成與 閘極電極255、256的側面相接觸的側壁絕緣膜261、262。 藉由該各向異性蝕刻，絕緣膜254也被蝕刻。 接著，如圖5Β所示那樣，用抗蝕劑265覆蓋半導體層 252。爲了在半導體層251中形成用作源區或汲區的高濃度 雜質區域，藉由離子注入法或離子摻雜法，對半導體層 25 1添加高劑量的雜質元素。閘極電極2 5 5以及側壁絕緣膜 261成爲掩模，形成η型的高濃度雜質區域267。接著，進 行用於雜質元素的活性化的加熱處理。 在進行用於活性化的加熱處理之後，如圖5C所示，形 成包含氫的絕緣膜268。在形成絕緣膜268之後，以3 50°C 以上且45 0 °C以下的溫度進行加熱處理，來使包含在絕緣 膜268中的氫擴散到半導體層251、252中。絕緣膜268可以 藉由處理溫度爲350 °C以下的電漿CVD法’藉由堆積氮化矽 或氮氧化砂來形成。藉由對半導體層251、252供應氫’可 -37- 201001630 以有效地補償半導體層251、2 5 2中以及與絕緣膜2 54的介 面上的如成爲俘獲中心的缺陷。 然後形成層間絕緣膜269。層間絕緣膜269可以由氧化 石夕膜、BPS G ( Boron Phosphorus Silicon Glass;硼磷砂玻 璃）膜等的無機材料形成的絕緣膜形成，或者由選自聚醯 亞胺、丙烯酸等的有機樹脂膜構成的單層結構的膜、疊層 結構的膜形成。在層間絕緣膜269中形成接觸孔之後，如 圖5C所示形成佈線270。作爲佈線270的形成，例如，可以 由金屬阻擋膜夾著鋁膜或鋁合金膜等的低電阻金屬膜構成 的三層結構的導電膜而形成。金屬阻擋膜可以由例如鉬、 鉻、鈦等的金屬膜形成。 藉由上述步驟，可以製造具有η通道型TFT和p通道型 TFT的半導體裝置。在SOI基板的製造過程中，由於減少了 構成通道形成區域的半導體層的金屬元素的濃度，因此可 以製造截止電流小，且抑制了臨界値電壓的變化的TFT。 以上參照圖4A至4D以及圖5A至5 C對TFT的製造方法進 行了說明，但除了 TFT之外，藉由在形成TFT的同時形成 如電容、電阻等的各種半導體元件，可以製造具有高附加 價値的半導體裝置。以下，參照附圖對半導體裝置的具體 的形態進行說明。 首先，作爲半導體裝置的一個例子，對微處理器進行 說明。圖6是表示微處理器500的結構例子的方塊圖。 微處理器500包括計算電路501 (Arithmetic logic unit ’也稱爲ALU)、計算電路控制部502 (ALU Controller) -38- 201001630 、指令解碼部503 ( Instruction Decoder)、中斷控制部 504 ( Interrupt Controller)、時序控制部 505 ( Timing Controller)、暫存器 5 06 (Register)、暫存器控制部 507 (Register Controller)、匯流排界面 508 ( Bus I/F)、唯 讀記憶體5 09、以及記憶體介面5 1 0。 透過匯流排界面508輸入到微處理器500的指令在輸入 到指令解碼部5 03並被解碼之後，輸入到計算電路控制部 5〇2、中斷控制部5 04、暫存器控制部507、以及時序控制 部5 05。計算電路控制部502、中斷控制部504、暫存器控 制部5 07、以及時序控制部5 05根據被解碼了的指令而進行 各種控制。 計算電路控制部5 02產生用來控制計算電路501的工作 的信號。此外，中斷控制部504當在執行微處理器500的程 式時對來自外部輸出入裝置或週邊電路的中斷要求根據其 優先度或掩模狀態進行判斷而處理。暫存器控制部507產 生暫存器5 06的位址，並根據微處理器500的狀態進行暫存 器506的讀出或寫入。時序控制部505產生控制計算電路 5 0 1、計算電路控制部5 0 2、指令解碼器5 0 3、中斷控制部 504及暫存器控制部507的工作時序的信號。例如，時序控 制部505包括根據基準時鐘信號CLK1產生內部時鐘信號 CLK2的內部時鐘產生部。如圖6所示將內部時鐘信號CLK2 提供給其他的電路。 下面，對具有以非接觸的方式進行資料收發的功能以 及計算功能的半導體裝置的一個例子進行說明。圖7是表 -39- 201001630 示這種半導體裝置的結構例子的方塊圖。圖7所示的半導 體裝置可以稱爲以無線通信與外部裝置進行信號的收發而 工作的電腦（以下稱爲“RFCPU” ）。 如圖7所示，RFCPU511包括類比電路部512和數位電 路部5 1 3。類比電路部5 1 2包括具有諧振電容的諧振電路 514、整流電路515、恒壓電路516、重置電路517、振盪電 路518、解調電路519、調制電路520、以及電源管理電路 5 30。數位電路部513包括RF介面521、控制暫存器522、時 鐘控制器5 23、CPU介面524、中央處理單元525、隨機存 取記億體526、以及唯讀記憶體527。 RFCPU511的工作槪要如下。天線5 28所接收的信號藉 由諧振電路5 1 4產生感應電動勢。感應電動勢經過整流電 路515而充電到電容部529。該電容部529較佳的由電容器 如陶瓷電容器或雙電層電容器等構成。電容部5 29不需要 整合在構成RFCPU511的基板上，也可以作爲另外的部件 安裝在RFCPU5 1 1上。 重置電路5 1 7產生將數位電路部5 1 3重置並初始化的信 號。例如，產生在電源電壓上升之後上升的信號作爲重置 信號。振盪電路5 1 8根據由恒壓電路5 1 6產生的控制信號改 變時鐘信號的頻率和占空比。解調電路519是解調接收信 號的電路’而調制電路520是調制發送資料的電路。 例如，解調電路5 1 9由低通濾波器構成，將振幅調制 (ASK )方式的接收信號根據其振幅的變動二値化。另外 ’由於是使振幅調制（A S K )方式的發送信號的振幅變動 -40- 201001630 來發送發送資料，所以調制電路5 2 0藉由使諧振電路5 1 4的 諧振點變化來改變通信信號的振幅。 時鐘控制器523根據電源電壓或中央處理單元525中的 消耗的電流，產生用來改變時鐘信號的頻率和占空比的控 制信號。電源管理電路5 3 0監視電源電壓。 從天線528輸入到RFCPU511的信號被解調電路519解 調後’在RF介面52 1中被分解爲控制指令、資料等。控制 指令儲存在控制暫存器522中。控制指令包括將儲岑在唯 讀記憶體527中的資料讀出的指令、對隨機存取記憶體526 寫入資料的指令、對中央處理單元525的計算指令等。 中央處理單元525透過CPU介面524對唯讀記憶體527 、隨機存取記憶體526、及控制暫存器522進行存取。CPU 介面524具有如下功能：根據中央處理單元5 25所要求的位 址’產生用於唯讀記憶體527、隨機存取記憶體526、及控 制暫存器522中的任一個的存取信號。 ί 作爲中央處理單元525的計算方式，可以採用將OS( 作業系統）儲存在唯讀記憶體527中，並在啓動的同時讀 出並執行程式的方式。另外，也可以採用由專用電路構成 計算電路並以硬體方式對計算處理進行處理的方式。作爲 使用硬體和軟體雙方的方式，可以採用如下方式：利用專 用計算電路進行一部分的計算處理，並且使中央處理單元 5 2 5使用程式來進行剩餘的計算。 下面，將參照圖8A和8B、圖9A和9B說明顯示裝置。 圖8A和8B是用來說明液晶顯示裝置的圖。圖8A是液 -41 - 201001630 晶顯示裝置的像素的平面圖，而圖8B是沿著J-Κ切斷線的 圖8A的截面圖。 如圖8A所示，像素具有單晶半導體層3 20、與單晶半 導體層3 20交叉的掃描線3 22、與掃描線3 22交叉的信號線 3 23、像素電極3 24、使像素電極3 24和單晶半導體層320電 連接的電極3 2 8。單晶半導體層3 20是由設置在支撐基板 120上的單晶半導體層形成的層，其構成像素的TFT325。 將上述實施例模式所示的SOI基板用作SOI基板。如圖 8B所示，在支撐基板120上隔著氧化膜102及含氮層121層 疊有單晶半導體層3 20。作爲支撐基板120可以使用玻璃基 板。TFT3 2 5的單晶半導體層3 20是藉由對SOI基板的單晶半 導體層進行蝕刻使其元件分離而形成的膜。在單晶半導體 層320中，形成有通道形成區域340、添加有雜質元素的n 型高濃度雜質區域341。TFT325的閘極電極包含在掃描線 322中，而源極電極以及汲極電極的一方包括在信號線323 中。 在層間絕緣膜327上設置有信號線323、像素電極324 、以及電極3 2 8。在層間絕緣膜3 2 7上形成有柱狀間隔物 329。覆蓋信號線323、像素電極324、電極3 2 8以及柱狀間 隔物3 29地形成有取向膜3 3 0。在對置基板3 3 2上形成有對 置電極333、覆蓋對置電極的取向膜3 34。形成柱狀間隔物 3 2 9，以便維持支撐基板1 2 0和對置基板3 3 2之間的空間。 在由柱狀間隔物3 29形成的空隙中形成有液晶層3 3 5。由於 在高濃度雜質區域341與信號線323以及電極328連接部分 -42 - 201001630 上形成有接觸孔，所以在層間絕緣膜3 27中會產生位準差 。因此’在該連接部分上液晶層3 3 5的液晶的取向容易錯 亂。因此’在該有位準差部分形成柱狀間隔物3 29以防止 液晶的取向的錯亂。 下面’參照圖9A和9B說明電致發光顯示裝置（以下， 稱爲EL顯示裝置）。圖9A是EL顯示裝置的像素的平面圖 ，而圖9B是沿著J-K切斷線的圖9A的截面圖。 如圖9 A所示，像素包括由TFT形成的選擇用電晶體 401 '顯示控制用電晶體402、掃描線405、信號線406、電 流供應線407、以及像素電極408。具有如下結構的發光元 件設置在各像素中：在一對電極之間夾有包含電致發光材 料的層（EL層）。發光元件的一個電極是像素電極408。 另外，在半導體層403中形成有選擇用電晶體401的通道形 成區域、以及源區和汲區。半導體層404中形成有顯示控 制用電晶體4 0 2的通道形成區域、以及源區和汲區。半導 體層403、404是由設置在支撐基板上的單晶半導體層320 形成的層。 在選擇用電晶體401中，閘極電極包括在掃描線405中 ，源極電極和汲極電極中的一方包括在信號線406中，而 另一方被形成爲電極4 1 1。在顯示控制用電晶體402中，閘 極電極412與電極411電連接，源極電極和汲極電極中的一 方被形成爲電連接到像素電極408的電極413，而另一方包 括在電流供應線407中。 顯示控制用電晶體402爲p通道型的TFT。如圖9B所示 -43- 201001630 ，在半導體層404中形成有通道形成區域451、以及p型的 高濃度雜質區域452。注意，SOI基板使用實施例模式中製 造的SOI基板。 覆蓋顯示控制用電晶體4 0 2的閘極電極4 1 2地形成有層 間絕緣膜427。在層間絕緣膜427上形成有信號線406、電 流供應線407、電極41 1、413等。此外，在層間絕緣膜427 上形成有電連接到電極413的像素電極408。像素電極408 的周圍部分圍繞有絕緣性的隔斷層428。在像素電極408上 形成有EL層429，在EL層429上形成有對置電極430。設置 對置基板43 1作爲加強板，對置基板43 1利用樹脂層432固 定在支撐基板120上。 作爲EL顯示裝置的灰度的控制方式，有利用電流控制 發光元件的亮度的電流驅動方式、以及利用電壓控制其亮 度的電壓驅動方式。當在各個像素之間電晶體的特性上的 差距大時，難以採用電流驅動方式，爲此需要校正特性上 的不均勻的校正電路。藉由利用包括SOI基板的製程的製 造方法來製造EL顯示裝置，由於選擇用電晶體401和顯示 控制用電晶體402在各個像素之間沒有特性上的不均勻， 所以可以採用電流驅動方式。 換言之’藉由使用SOI基板，可以製造各種各樣的電 子設備。作爲電子設備，可以舉出攝像機或數位相機、導 航系統、音頻再現裝置（汽車音響、音響元件等）、電腦 、遊戲機、可檇式資訊終端（移動電腦、行動電話、可檇 式遊戲機或電子書等）、具有記錄媒體的圖像再現裝置（ -44 - 201001630 具體地說是再現儲存在記錄媒體如DVD (數位通用光碟） 等中的音頻資料，並具有能夠顯示儲存的圖像資料的顯示 裝置的裝置）等。圖10A至10C示出這些設備的一個例子。 圖10A至10C表示移動電話的一例，圖10A是正面圖， 圖10B是背面圖，圖10C是使兩個框體滑動時的正面圖。圖 10A至10C所示的行動電話由框體701及框體702的兩個框體 構成。圖10A至10C所示的行動電話是具有行動電話和可檇 式資訊終端的雙方的功能，內置有電腦，除了聲音通話以 外還可以進行各種資料處理的所謂智慧手機。 圖10A至10C所示的行動電話由框體701及框體702構成 。在框體701中具備顯示部703、揚聲器704、麥克風705、 操作鍵706、定位裝置707、表面相機用鏡頭708、外部連 接端子插口 70 9以及耳機端子710等，在框體702中具備鍵 盤7 1 1、外部儲存槽7 1 2、背面相機7 1 3、光燈7 1 4等。另外 ，天線內置在框體701中。 此外，除了上述結構以外，圖1 〇 A至1 0C所示的行動電 話還可以內置非接觸1C晶片、小型記憶體等。 互相重疊的框體701和框體702 (示出於圖10A)可以 滑動’使它滑動如圖1 0 C所示那樣展開。在顯示部7 0 3中可 以組裝應用實施例模式2及實施例模式3所說明的薄膜電晶 體的製造方法的顯示面板或顯示裝置。因爲在同一個面上 具備顯示部7 0 3和表面相機用鏡頭7 〇 8，所以可以進行電視 電話。此外’可以將顯示部7 0 3用作取景器，且利用背面 相機713及光燈714拍攝靜態圖像及動態圖像。 -45- 201001630 藉由使用揚聲器704及麥克風705，可以將圖l〇A至l〇C 所示的行動電話700作爲聲音記錄器（錄音器）或聲音再 現器使用。此外，藉由利用操作鍵706，可以進行電話的 撥打/接收操作、電子郵件等的簡單的資訊輸入操作、顯 示在顯示部的圖像的捲動（scroll )操作、用來進行顯示 在顯示部的資訊的選擇等的游標移動操作等。 此外，在諸如檔的製作、作爲可檇式資訊終端的使用 等要處理的信息量大的情況下，使用鍵盤7 11是很方便的 。再者，可以使互相重疊的框體701和框體702 (圖10A) 滑動，如圖1 0C所示那樣展開。在作爲可檇式資訊終端而 使用的情況下，可以使用鍵盤7 1 1及定位裝置7 0 7而進行順 利的游標操作。外部連接端子插口 7 0 9可以連接到各種電 纜如AC配接器及USB電纜等，可以進行充電以及與個人電 腦等的資料通信。此外，藉由對外部記憶體槽7 1 2插入記 錄媒體，可以進行更大量的資料儲存及移動。 框體702的背面（圖10B)具備背面相機713及光燈714 ，將顯示部7 0 3用作取景器，可以拍攝靜態圖像及動態圖 像。 此外’除了上述功能結構以外’還可以具備紅外線通 信功能、USB ί阜、電視單波段（one segment television broadcast)接收功能、非接觸1C晶片或耳機插口等。 圖10A至10C所說明的電子設備可以應用上述電晶體以 及顯示裝置的製造方法而製造。 -46- 201001630 實施例1 在本實施例中’將對形成在半導體基板上的氧化膜表 面進行電漿處理的情況下的表面特性的變化進行說明。 首 先 在本實施例 中，以不 同條件製造多個樣 品 ( 樣 品 ( Αι ) 至 樣品（D 1 ) )，並測 定該樣品（A!)至 樣 品 ( D, ) 的 氧 化 膜的表面的 接觸角。 注意，接觸角是指 所 摘 下 的 點 的 邊 緣 中的形成面 i與液摘的 接觸線所形成的角度Θ ) 接 觸 角 越 小 其表面的親 水性越高 0 作 爲 樣 品（A1 )， 在單晶矽 基板上形成100nm 的 氧 化 膜 0 作 爲 樣 品（B1 )， 在單晶政 基板上形成l〇〇nm 的 氧 化 膜 之 後 ， 隔 著該氧化膜 對半導體基板照射氫離子。 作 爲 樣 品（C,)， 在單晶矽 基板上形成lOOnm 的 氧 化 膜之後，隔著該氧化膜對半導體基板照射氫離子，然後對 氧化膜表面進行電漿處理。 作爲樣品（Di )，在單晶矽基板上形成i〇〇nm的氧化 膜之後，隔著該氧化膜對半導體基板照射氫離子，然後對 氧化膜表面進行使用臭氧水的處理。 此外，在樣品（Ai )至樣品（Di )中，在相對於氧以 3體積％的比例包含氯化氫（HC1 )的氧化氣氛中對單晶矽 基板以95 0 °C的溫度進行200 min的氧化處理而形成氧化膜 。此外，氫離子的照射的條件爲如下：使用離子摻雜裝置 ，電源輸出爲100W，加速電壓爲40kV，劑量爲2.2xl〇16離 子/cm3。此外，電漿處理的條件爲如下：使用Tegal公司製 -47- 201001630 造的裝置（電漿乾蝕刻裝置981 ACS型）’並使用稱爲RIE (反應離子蝕刻）模式的方式，處理電力爲〇.62W/cm2， 壓力爲66.7Pa’氣體（〇2)流星爲lOOsccm，處理時間爲 30sec(參照圖 11)。 在表1中示出樣品（A!)至樣品（D i )的氧化膜的接 觸角的測定結果。 表1] 處理 接觸角(度） 樣品（Αι) Si\Si〇2 (HC1) 37.3 樣品（Βι) Si\Si〇2 (HC1)\H 摻雜 16.7 樣品（Ci) Si\Si02 (HC1)\H摻雜\電漿處理 <4.0 樣品（Di) Si\Si02 (HC1)\H摻雜\臭氧水處理 7.2 可以確認到藉由對氧化膜表面進行電漿處理或臭氧水 處理，可以提高氧化膜表面的親水性。尤其是可以確認到 藉由對氧化膜表面進行電漿處理，使接觸角爲小於4度（ 檢測下限以下），而效果好地提高親水性。 接著，分別說明對形成在半導體基板上的氧化膜進行 了電漿處理以及沒有進行電漿處理的情況下的包含在氧化 膜中的水分量的變化的測定結果。 首先，在與上述同樣製造樣品（Ai )至樣品（D,)之 後，測定該樣品（A i )至樣品（D i )中的氧化膜中的水分 量。當測定時使用熱脫附譜 （Thermal Desorption Spectroscopy: TDS) 。TDS是指對測定物件的樣品進行加 熱而測定每個溫度中從樣品釋放出的氣體分子的光譜法。 -48- 201001630 在圖1 3中示出測定結果。與不進行電漿處理的樣品（ 樣品（A! ) 、（ ))以及進行臭氧水處理代替進行電漿 處理的樣品（樣品（D!))相比，從進行了電漿處理的樣 品（樣品（C!))的氧化膜釋放出較多的H20。換言之， 可以確認到藉由對氧化膜進行電漿處理，該氧化膜中的 H20和OH得到增力Π。 接著，藉由利用 ToF-SIMS( Time of Flight-Secondary Ion Mass Spectrometry ;飛行時間二次離子質譜分析技術 )，分別對在對形成在半導體基板上的氧化膜進行了電槳 處理以及沒有進行電漿處理的情況下的氧化膜表面狀態進 行定性分析。 首先’在上述四個條件下製造樣品（A,)至樣品（Dl )之後，藉由利用ToF-SIMS進行定性分析。 在圖14A至14D中示出樣品（Ad至樣品（D!)的氧 化膜表面的分析結果。此外，在本實施例中對樣品（A:) 至樣品（D!)分別製造兩個樣品而進行測定。 觀察到與其他的不進行電漿處理的樣品相比，進行了 電漿處理的樣品（c 1 )的氧化膜的（s i Ο 2) η - ο Η離子強度較 高（參照圖1 4 Α至1 4D )。換言之’可以確認到藉由加速 了的氧的陽離子碰撞到氧化膜表面，使氧化膜表面的Si-H 、Si-H2、Si02 減少，並使（Si02)n-〇H 增加。 接著’接著分別說明對形成在半導體基板上的氧化膜 進行了電漿處理以及沒有進行電漿處理的情況下的其表面 能的測定結果。 -49- 201001630 首先，在下述四個條件下製造樣品（A2)至樣品（D2 )之後，藉由利用刮刀法對該樣品（A2 )至樣品（〇2 )的 氧化膜的表面能進行測定。 作爲樣品（A2 )，在單晶矽基板上形成l〇〇nm的氧化 膜。 作爲樣品（B2 )，在單晶矽基板上形成l〇〇nm的氧化 膜之後，隔著該氧化膜對半導體基板照射氫離子。 作爲樣品（C2 )，在單晶矽基板上形成l〇〇nm的氧化 膜之後，對該氧化膜表面進行電漿處理。 作爲樣品（D2 )，爲在單晶矽基板上形成l〇〇nm的氧 化膜之後，隔著該氧化膜對半導體基板照射氫離子，然後 對氧化膜表面進行電漿處理。 此外，在樣品（A2)至樣品（d2 )中，氧化膜的形成 、氫離子的照射及電漿處理的條件與上述樣品（A!)至樣 品（D !)的製造相同。 此外，刮刀法是指在形成在第一基板（在此，單晶矽 基板）上的氧化膜與第二基板（例如，形成有氮氧化矽膜 的玻璃基板）接合之後，根據當在單晶矽基板和玻璃基板 之間插入刮刀時的從插入刮刀的端部到所產生的裂縫的邊 界的距離L，使用下述算式算出表面能（γ)的方法。 y= ^ΐΕ^Ε2ί12 \6L\Extl^E2tl2) -50- 201001630 此外，在上述算式中，U爲刮刀的厚度’ El爲第一基 板的楊氏模量，E2爲第二基板的楊氏模量’ twl爲第一基 板的厚度，tw2爲第二基板的厚度，L爲從刮刀始端到裂縫 的邊界的距離（參照圖17)。 在表2中示出樣品（A2 )至樣品（D2 )的氧化膜的表 面能（m J / m2 )的測定結果。 表2] 處理 表面能(mJ/m2) 樣品（A2) Si\Si02 (HC1) 486 樣品（Β2) Si\Si02 (HC1)\H 摻雜 869 樣品（¾) Si\Si02(HCl)\«槳處理 1385 樣品（¾) Si\Si02 (HC1)\H摻雜\臭氧水處理 1582 觀察到藉由氫離子的照射、電漿照射，氧化膜表面的 表面能增加。尤其是藉由進行電漿處理，可以使氧化膜表 面的表面能增加，在照射氫離子之後進行電漿處理的情況 下’可以使氧化膜表面能增加得最多。 實施例2 在本實施例中，說明對形成在支撐基板上的含氮層表 面進行了電漿處理時的表面特性的變化。 首先，在本實施例中，在彼此不同的條件下製造多個 樣品（樣品（A3 )至樣品（D3 ))，並測定該樣品（A3 ) 至樣品（D3 )的電漿處理之後的含氮層的接觸角。 作爲樣品（A3 )，在玻璃基板上形成50nm的氮氧化矽 -51 - 201001630 膜。 作爲樣品（B3 )，在玻璃基板上形成50nm的氮氧化矽 膜之後，在氮氣氛下對氮氧化矽膜的表面進行電漿處理。 作爲樣品（C3 )，在玻璃基板上形成50nm的氮氧化矽 膜之後，在氮+氧氣氛下對氮氧化矽膜的表面進行電漿處 理。 作爲樣品（D3 )，在玻璃基板上形成50nm的氮氧化矽 膜之後，對氮氧化矽膜表面進行使用臭氧水的處理。 此外，在樣品（A3 )至樣品（D3 )中，藉由利用電漿 CVD法成膜來形成氮氧化矽膜。此外，在使用 SussMicrotech公司製造的裝置，處理電力爲200W，掃描 速度爲lOmm/sec的條件下進行電漿處理（在此，大氣壓電 漿處理）（參照圖12)。此外，在氮氣氛下指的是，氮的 流量爲50L/min，而在氮+氧氣氛下指的是，氮的流量爲40 L/min，氧的流量爲30L/min。 在表3中示出樣品（A3 )至樣品（D3 )的氧化膜的接 觸角的測定結果。 表3] 處理 接觸角（度） 樣品（A3) 玻璃\SiNO 53.0 樣品（B3) 玻璃\SiNO\a漿處理（在N冲） <4.0 樣品（C3) 玻璃\3«^0\電漿處理(在N2+〇2中） <4.0 樣品（D3) 玻璃\SiNO\臭氧水處理 38.7 確認到藉由對氮氧化矽膜表面進行電漿處理或臭氧水 -52 - 201001630 處理，可以提高氮氧化矽膜的親水性。尤其是藉由對氮氧 化砂膜表面進行電漿處理，可以使接觸角爲小於4度（檢 測下限以下），而效果好地提高親水性。 接著，藉由利用 ToF-SIMS (Time of Flight-Secondary Ion Mass Spectrometry;飛行時間二次離子質譜分析技術 )，分別對在對形成在半導體基板上的氧化膜進行了電漿 處理以及沒有進行電漿處理的情況下的氧化膜表面狀態進 行定性分析。 首先，在下述四個條件下製造樣品（A4)至樣品（D4 )之後，藉由利用ToF-SIMS進行定性分析。 作爲樣品（A4 )，在玻璃基板上形成50nm的氮氧化矽 膜。 作爲樣品（B4 )，在玻璃基板上形成50nm的氮氧化矽 膜之後，在處理電力爲200W，並氮+氧氣氛下對氮氧化矽 膜表面進行電漿處理。 作爲樣品（C4)，在玻璃基板上形成50nm的氮氧化砂 膜之後，在處理電力爲500W，並氮+氧氣氛下對氮氧化矽 膜表面進行電漿處理。 作爲樣品（D4 )，在玻璃基板上形成50nm的氮氧化砍 膜之後，在處理電力爲5 00 W，並氮氣氛下對氮氧化矽膜 表面進行電漿處理。 在圖15A至15D示出樣品（A4)至樣品（D4)的氧化 膜表面的分析結果。此外，在本實施例中，對樣品（A4 ) 至樣品（D4 )分別製造兩個樣品而進行測定。 -53- 201001630 觀察到與不進行電漿處理的樣品（A4)相比’進行了 電漿處理的樣品（B4 )至樣品（D4 )的氮氧化砂膜的SiN 離子強度及SiH3離子強度較低，而OH離子強度及以〇2離子 強度較高（參照圖15A至15D)。換言之’可以確認到藉 由進行電漿處理’使氮氧化矽膜的siN、SiH3減少’並使 具有親水性的SiOx增加。此外，可以確認到藉由提高電漿 處理的處理電力，可以效率好地減少氮氧化砍膜的SiN、 SiH3，並增加具有親水性的SiOx。 接著，分別說明對形成在半導體基板上的氧化膜進行 了電漿處理以及沒有進行電漿處理的情況下的其表面能的 測定結果。 首先，在上述條件下製造樣品（A4)至樣品（D4 )之 後，藉由利用刮刀法對該樣品（A4 )至樣品（D4 )的氮氧 化矽膜的表面能進行測定。 在表4中示出樣品（A4 )至樣品（D4 )的氧化膜的袠 面能的測定結果。 [表4] 處理 表面能 (mJ/m2] 樣品（A4) 玻璃\SiNO 1047 樣品（¾) 玻璃\SiNO\«漿處理（200 W,在N2 + 02中） 1377 樣品（C4) 玻璃\SiNO\電漿處理(5〇〇 W,在N2 + 02中） '---—- 1951 樣品（〇4) 玻璃\SiNO\^漿處理(500 W，在N2中） 1625 可以確認到藉由對氮氧化矽膜表面進行電漿處理，可 -54- 201001630 以增加氮氧化矽膜表面的表面能。 理的處理電力，可以增加氮氧化矽 實施例3 在本實施例中，對在對形成在 進行了電漿處理以及沒有進行電漿 成在半導體基板上的氧化膜與形成 接合之後，進行剝離來在支撐基板 態分別進行說明。 首先，準備單晶半導體基板， 形成氧化膜之後，照射氫離子而形 備玻璃基板，在該玻璃基板上形成 形成在單晶矽基板上的氧化膜進行 氧化膜與氮氧化膜接合，並以脆弱 在玻璃基板上隔著氮氧化矽膜及氧 後，藉由利用灰塵檢測裝置（曰立 璃基板表面檢測裝置GI-4 600 )， 的單晶砂層的表面。 氧化膜的形成、氫離子的照射 條件與上述實施例1相同，並氮氧 實施例2同樣的條件進行。 此外，作爲比較例，藉由不進 與氮氧化膜接合，並以脆弱層爲邊 玻璃基板上隔著氮氧化膜及氧化膜 尤其是藉由提高電漿處 膜表面的表面能。 半導體基板上的氧化膜 處理的情況下的在將形 在支撐基板上的含氮層 上獲得的半導體層的狀 在該單晶半導體基板上 成脆弱區域。此外，準 氮氧化膜。然後，在對 電漿處理之後，藉由使 層爲邊界進行分離，而 化膜形成單晶矽層。然 電子工程公司製造，玻 觀察在玻璃基板上獲得 條件以及氧化膜的電漿 化矽膜的形成以與上述 行電漿處理而使氧化膜 界進行分離，來準備在 形成有的單晶砂層，同 -55- 201001630 樣地觀察在玻璃基板上獲得的單晶矽層表面。 在圖16A和16B中示出進行了電漿處理的單晶半導體層 和沒有進行電漿處理的單晶半導體層。 在沒有進行電漿處理而進行接合的情況下，觀察到在 獲得了的單晶半導體層中存在多個缺陷（圖16A)。另一 方面，在進行了電漿處理而進行接合的情況下，可以確認 到形成在玻璃基板上的單晶半導體層中幾乎沒有缺陷，氧 化膜與氮氧化膜良好地接合（圖丨6B )。 如上所述，可以確認到即使在將含氮層用作接合層的 情況下，藉由對接合面進行電漿處理，提高含氮層和氧化 膜的接合強度，可以使在玻璃基板上獲得了的單晶半導體 層的缺陷減少。 【圖式簡單說明】 在附圖中； 圖1A-1至1A-4、1B-1和1B-2、1C以及1D是示出SOI基 板的製造方法的一個例子的圖； 圖2A-1至2A-4、2B-1至2B-3、2C以及2D是示出SOI基 板的製造方法的一個例子的圖； 圖3A至3D是示出SOI基板的製造方法的一個例子的圖 > 圖4A至4D是示出SOI基板的製造方法的一個例子的圖 > 圖5A至5C是示出SOI基板的製造方法的一個例子的圖 -56- 201001630 圖6是示出使用SOI基板的半導體裝置的一個例子的圖 9 圖7是示出使用SOI基板的半導體裝置的一個例子的圖 圖8A和8B是示出使用SOI基板的顯示裝置的—個例子 的圖； 圖9A和9B是示出使用SOI基板的顯示裝置的一個例子 的圖； 圖10A至10C是示出使用SOI基板的電子設備的圖； 圖11是說明SOI基板的製造方法中的電漿處理的一個 例子的圖； 圖I2是說明SOI基板的製造方法中的電漿處理的—個 例子的圖； 圖13是不出形成在半導體基板上的氧化膜的水分的釋 放量的圖； 圖14A至14D是示出形成在單晶矽基板上的氧化膜的 ToF-SIMS的測定結果的圖； 圖15A至15D是示出形成在玻璃基板上的氧化膜的 ToF-SIMS的測定結果的圖； 圖16A和16B是示出形成在玻璃基板上的單晶矽層的表 面的圖；以及 圖17是說明刮刀法（blade method)的圖。 -57- 201001630 【主要元件符號說明】 100 :半導體基板 102 :氧化膜 1 03 :離子 1 0 4 :脆弱區域 120 :支撐基板 1 2 1 :含氮層 124 :單晶半導體層 1 9 1 :電極 1 9 2 :電極 193 :電容器 1 9 5 :截物台 1 96 :支撐台 197 :電極 198 :電極 2 5 1 :半導體層 2 5 2 :半導體層 2 5 4 :絕緣膜 2 5 5 :閘極電極 2 5 6 :閘極電極 2 5 7 :低濃度雜質區域 2 5 8 :通道形成區域 259:高濃度雜質區域 260 :通道形成區域 201001630 2 6 1 :側壁絕緣膜 262 :側壁絕緣膜 2 6 5 :抗蝕劑 2 67 :高濃度雜質區域 26 8 :絕緣膜 269 :層間絕緣膜 2 7 0 :佈線 3 20 單晶半導體層 3 2 2 :掃描線 3 23 :信號線 3 2 4 :像素電極
325 : TFT 3 27 :層間絕緣膜 3 2 8 :電極 3 29 :柱狀間隔物 3 3 0 :取向膜 3 3 2 :對置基板 3 3 3 :對置電極 3 3 4 :取向膜 3 3 5 :液晶層 3 40 :通道形成區域 3 4 1 :高濃度雜質區域 401 :選擇用電晶體 402 :顯示控制用電晶體 -59 201001630 403 :半導體層 404 :半導體層 4 0 5 :掃描線 4 0 6 :信號線 407 :電流供應線 4 0 8 :像素電極 4 1 1 :電極 4 1 2 :閘極電極 4 1 3 :電極 42 7 :層間絕緣膜 4 2 8 :隔斷層 429 : EL層 4 3 0 :對置電極 431 :對置基板 4 3 2 :樹脂層 4 5 1 :通道形成區域 4 5 2 :高濃度雜質區域 5 00 :微處理器 5 0 1 :計算電路 5 02 :計算電路控制部 503 :指令解碼部 5 04 :控制部 5 0 5 :時序控制部 5 06 :暫存器 201001630 5 07 :暫存器控制部 5 〇 8 :匯流排界面 509 :唯讀記憶體 5 1 0 :記憶體介面 5 11 ： RFCPU 5 1 2 :類比電路部 5 1 3 :數位電路部 5 1 4 :諧振電路 5 1 5 :整流電路 5 1 6 :恒壓電路 5 1 7 :重置電路 5 1 8 :振盪電路 5 1 9 :解調電路 5 2 0 :調制電路 521 ： RF介面 522 :控制暫存器 5 2 3 :時鐘控制器 524 ： CPU介面 52 5 :中央處理單元 526 :隨機存取記憶體 5 2 7 :唯讀記憶體 528 :天線 529 :電容部 5 3 0 :電源管理電路 201001630 7 0 1 :框體 702 :框體 7 0 3 :顯示部 704 :揚聲器 7 0 5 :麥克風 7 〇 6 :操作鍵 707 :定位裝置 7 0 8 :表面相機用鏡頭 709 :外部連接端子插口 710 :耳機端子 7 1 1 :鍵盤 7 1 2 :外部記憶體槽 7 1 3 :背面相機 7 1 4 :光燈 -62 -

Claims (1)

  1. 201001630 七、申請專利範圍： 1. 一種SOI基板的製造方法，包含： 在半導體基板上形成氧化膜； 透過該氧化膜對該半導體基板照射離子，在離該半導 體基板的表面有預定的深度中形成脆化區域； 在支撐基板上形成含氮層； 對形成在該半導體基板上的該氧化膜及形成在該支撐 基板上的該含氮層的至少一者進行電漿處理； 使該氧化膜的表面與該含氮層的表面彼此接合；以及 藉由沿著該脆化區域分離該半導體基板，以在該支撐 基板上隔著該氧化膜及該含氮層形成半導體層。 2. —種SOI基板的製造方法，包含： 在半導體基板上形成氧化膜； 透過該氧化膜對該半導體基板照射離子，在離該半導 體基板的表面有預定的深度中形成脆化區域； 對支撐基板上進行第一電漿處理； 在該支撐基板上形成含氮層； 對形成在該半導體基板上的該氧化膜及形成在該支撐 基板上的該含氮層的至少一者進行第二電漿處理； 使該氧化膜的表面與該含氮層的表面彼此接合；以及 藉由沿著該脆化區域分離該半導體基板，以在該支撐 基板上隔著該氧化膜及該含氮層形成半導體層。 3. —種SOI基板的製造方法，包含： 在多個半導體基板上分別形成氧化膜； -63- 201001630 透過該氧化膜對該多個半導體基板照射離子，在離該 多個半導體基板的表面有預定的深度中分別形成脆化區域 » 在該支撐基板上形成含氮層； 對形成在該多個半導體基板上的該氧化膜及形成在該 支撐基板上的該含氮層的至少一者進行電漿處理； 使該氧化膜的表面與該含氮層的表面彼此接合；以及 藉由沿著該脆弱區域分別分離該多個半導體基板，以 在該支撐基板上隔著該氧化膜及該含氮層形成多個半導體 層。 4. 一種SOI基板的製造方法，包含： 在多個半導體基板上分別形成氧化膜； 透過該氧化膜對該多個半導體基板照射離子，在離該 多個半導體基板的表面有預定的深度中分別形成脆化區域 » 對支撐基板上進行第一電漿處理； 在該支撐基板上形成含氮層； 對形成在該多個半導體基板上的該氧化膜及形成在該 支撐基板上的該含氮層的至少一者進行第二電漿處理； 使該氧化膜的表面與該含氮層的表面彼此接合；以及 藉由沿著該脆化區域分別分離該多個半導體基板，在 該支撐基板上隔著該氧化膜及該含氮層形成多個半導體層 〇 5 .如申請專利範圍第1項或第3項的SOI基板的製造方 -64- 201001630 法，其中該電漿處理在施加有偏壓的狀態下進行。 6. 如申請專利範圍第2項或第4項的SOI基板的製造方 法，其中該第一電漿處理及該第二電漿處理在施加有偏壓 的狀態下進行。 7. 如申請專利範圍第1項至第4項中的任一項的SOI基 板的製造方法，其中在包含氯化氫或反-1,2-二氯乙烯的氧 化氣氛下對該半導體基板進行熱氧化處理來形成該氧化膜 〇 8. 如申請專利範圍第1項至第4項中的任一項的SOI基 板的製造方法，其中該支撐基板爲玻璃基板。 9. 如申請專利範圍第1項至第4項中的任一項的SOI基 板的製造方法，其中使用離子摻雜裝置來進行該照射步驟 〇 10. 如申請專利範圍第1項至第4項中的任一項的SOI基 板的製造方法，其中該離子包含H3 +離子。 11. 如申請專利範圍第1項至第4項中的任一項的SOI基 板的製造方法，其中以在低於或等於該支撐基板的應變點 的溫度的熱處理來進行該分離步驟。 -65-
TW098121197A 2008-06-25 2009-06-24 Ｓｏｉ基板的製造方法 TWI538111B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008166447 2008-06-25

Publications (2)

Publication Number Publication Date
TW201001630A true TW201001630A (en) 2010-01-01
TWI538111B TWI538111B (zh) 2016-06-11

Family

ID=41444437

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098121197A TWI538111B (zh) 2008-06-25 2009-06-24 Ｓｏｉ基板的製造方法

Country Status (5)

Country Link
US (2) US7829432B2 (zh)
JP (1) JP5548395B2 (zh)
KR (1) KR101574138B1 (zh)
TW (1) TWI538111B (zh)
WO (1) WO2009157369A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI692874B (zh) * 2018-09-17 2020-05-01 世界先進積體電路股份有限公司 半導體結構以及製造方法
US10686037B2 (en) 2018-07-19 2020-06-16 Vanguard International Semiconductor Corporation Semiconductor structure with insulating substrate and fabricating method thereof

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7939389B2 (en) 2008-04-18 2011-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8182633B2 (en) * 2008-04-29 2012-05-22 Samsung Electronics Co., Ltd. Method of fabricating a flexible display device
JP5663150B2 (ja) * 2008-07-22 2015-02-04 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5760298B2 (ja) * 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
JP2011077504A (ja) * 2009-09-02 2011-04-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US20110147817A1 (en) * 2009-12-17 2011-06-23 Infineon Technologies Austria Ag Semiconductor component having an oxide layer
US8884282B2 (en) * 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5917036B2 (ja) 2010-08-05 2016-05-11 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US20120045883A1 (en) * 2010-08-23 2012-02-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
CN103477420B (zh) 2011-04-08 2016-11-16 Ev集团E·索尔纳有限责任公司 永久性粘合晶片的方法
JP2014096454A (ja) * 2012-11-08 2014-05-22 Tokyo Electron Ltd 有機半導体素子の製造方法、絶縁膜の形成方法、及び溶液
JP5780234B2 (ja) * 2012-12-14 2015-09-16 信越半導体株式会社 Ｓｏｉウェーハの製造方法
EP3155656A4 (en) * 2014-06-13 2018-02-14 Intel Corporation Surface encapsulation for wafer bonding
JP6471650B2 (ja) * 2015-08-27 2019-02-20 株式会社Sumco Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP6524862B2 (ja) 2015-08-27 2019-06-05 株式会社Sumco Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
CN106601615B (zh) * 2016-12-27 2020-05-15 上海新傲科技股份有限公司 提高键合强度的退火方法
JP7034186B2 (ja) * 2017-07-14 2022-03-11 サンエディソン・セミコンダクター・リミテッド 絶縁体上半導体構造の製造方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0254532A (ja) * 1988-08-17 1990-02-23 Sony Corp Ｓｏｉ基板の製造方法
JPH1197379A (ja) * 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
US20010053559A1 (en) * 2000-01-25 2001-12-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating display device
JP2002076336A (ja) * 2000-09-01 2002-03-15 Mitsubishi Electric Corp 半導体装置およびｓｏｉ基板
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
JP4507395B2 (ja) * 2000-11-30 2010-07-21 セイコーエプソン株式会社 電気光学装置用素子基板の製造方法
US6583440B2 (en) * 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
US7119365B2 (en) * 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP2004119636A (ja) * 2002-09-25 2004-04-15 Sharp Corp 半導体装置およびその製造方法
JP4328067B2 (ja) * 2002-07-31 2009-09-09 アプライド マテリアルズ インコーポレイテッド イオン注入方法及びｓｏｉウエハの製造方法、並びにイオン注入装置
JP4689168B2 (ja) * 2003-01-22 2011-05-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20060014363A1 (en) * 2004-03-05 2006-01-19 Nicolas Daval Thermal treatment of a semiconductor layer
US7410882B2 (en) * 2004-09-28 2008-08-12 Palo Alto Research Center Incorporated Method of manufacturing and structure of polycrystalline semiconductor thin-film heterostructures on dissimilar substrates
US7148124B1 (en) * 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
EP1937970B1 (de) * 2004-11-20 2012-01-11 ixetic Bad Homburg GmbH Axialkolbenmaschine
JP5128761B2 (ja) * 2005-05-19 2013-01-23 信越化学工業株式会社 Ｓｏｉウエーハの製造方法
FR2888663B1 (fr) * 2005-07-13 2008-04-18 Soitec Silicon On Insulator Procede de diminution de la rugosite d'une couche epaisse d'isolant
US7674687B2 (en) * 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
KR20080042095A (ko) * 2005-07-27 2008-05-14 실리콘 제너시스 코포레이션 제어된 클리빙 처리를 이용하여 플레이트 상에 다수의 타일영역을 제작하는 방법 및 구조
US7268051B2 (en) * 2005-08-26 2007-09-11 Corning Incorporated Semiconductor on glass insulator with deposited barrier layer
KR20080086899A (ko) 2005-12-27 2008-09-26 신에쓰 가가꾸 고교 가부시끼가이샤 Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
FR2896619B1 (fr) * 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite a proprietes electriques ameliorees
JP2007227415A (ja) * 2006-02-21 2007-09-06 Shin Etsu Chem Co Ltd 貼り合わせ基板の製造方法および貼り合わせ基板
US7902080B2 (en) * 2006-05-30 2011-03-08 Applied Materials, Inc. Deposition-plasma cure cycle process to enhance film quality of silicon dioxide
US20070281440A1 (en) * 2006-05-31 2007-12-06 Jeffrey Scott Cites Producing SOI structure using ion shower
US8153513B2 (en) 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
EP2084740A1 (en) * 2006-10-27 2009-08-05 S.O.I.TEC. Silicon on Insulator Technologies S.A. Improved process for transfer of a thin layer formed in a substrate with vacancy clusters
EP1986230A2 (en) * 2007-04-25 2008-10-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing SOI substrate and method of manufacturing semiconductor device
US7763502B2 (en) * 2007-06-22 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device
KR101484296B1 (ko) * 2007-06-26 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제작방법
EP2009687B1 (en) * 2007-06-29 2016-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an SOI substrate and method of manufacturing a semiconductor device
JP5367330B2 (ja) * 2007-09-14 2013-12-11 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び半導体装置の作製方法
TWI437696B (zh) * 2007-09-21 2014-05-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US7989305B2 (en) * 2007-10-10 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate using cluster ion
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US7696058B2 (en) * 2007-10-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10686037B2 (en) 2018-07-19 2020-06-16 Vanguard International Semiconductor Corporation Semiconductor structure with insulating substrate and fabricating method thereof
TWI692874B (zh) * 2018-09-17 2020-05-01 世界先進積體電路股份有限公司 半導體結構以及製造方法

Also Published As

Publication number Publication date
US20110039395A1 (en) 2011-02-17
US20090325363A1 (en) 2009-12-31
WO2009157369A1 (en) 2009-12-30
KR101574138B1 (ko) 2015-12-03
JP5548395B2 (ja) 2014-07-16
JP2010034523A (ja) 2010-02-12
KR20110022663A (ko) 2011-03-07
US8198173B2 (en) 2012-06-12
US7829432B2 (en) 2010-11-09
TWI538111B (zh) 2016-06-11

Similar Documents

Publication Publication Date Title
TW201001630A (en) Method for manufacturing SOI substrate
US7858495B2 (en) Method for manufacturing SOI substrate
JP5567794B2 (ja) Ｓｏｉ基板の作製方法
TWI494974B (zh) Ｓｏｉ基板的製造方法
JP5478166B2 (ja) 半導体装置の作製方法
JP5663150B2 (ja) Ｓｏｉ基板の作製方法
TW200937508A (en) Substrate provided with semiconductor films and manufacturing method thereof
TW201030817A (en) SOI substrate and method for manufacturing the same
JP2009260315A (ja) Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP5666794B2 (ja) Ｓｏｉ基板の作製方法
JP2010114431A (ja) Ｓｏｉ基板の作製方法
JP2010177662A (ja) Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP5618521B2 (ja) 半導体装置の作製方法
JP5580010B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees