TW200952078A - Process for producing silicon nitride film, process for producing silicon nitride film laminate, computer-readable storage medium, and plasma cvd device - Google Patents

Process for producing silicon nitride film, process for producing silicon nitride film laminate, computer-readable storage medium, and plasma cvd device Download PDF

Info

Publication number
TW200952078A
TW200952078A TW098110757A TW98110757A TW200952078A TW 200952078 A TW200952078 A TW 200952078A TW 098110757 A TW098110757 A TW 098110757A TW 98110757 A TW98110757 A TW 98110757A TW 200952078 A TW200952078 A TW 200952078A
Authority
TW
Taiwan
Prior art keywords
gas
nitride film
range
tantalum nitride
flow rate
Prior art date
Application number
TW098110757A
Other languages
English (en)
Inventor
Minoru Honda
Toshio Nakanishi
Masayuki Kohno
Tatsuo Nishita
Junya Miyahara
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008092418A external-priority patent/JP2009246210A/ja
Priority claimed from JP2009079530A external-priority patent/JP2009267391A/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200952078A publication Critical patent/TW200952078A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

200952078 六、發明說明： 【發明所屬之技術領域】 本發明是有關氮化矽膜及其積層體的製造方法’使用 於該等的方法的電腦可讀取的記憶媒體及電漿CVD裝置 【先前技術】 φ 目前，可電性改寫動作的EEPROM ( Electrically
Erasable and Programmable ROM)等代表性的非揮發性半 導體記憶體裝置，有被稱爲SONOS ( Silicon-Oxide-Nitride-Oxide-Silicon )型或 MONOS ( Metal-Oxide-Nitride-Oxide-Silicon)型的積層構造者》在該等型態的 非揮發性半導體記憶體裝置是以被二氧化矽膜（Oxide ) 夾著的1層以上的氮化矽膜（Nitride)作爲電荷蓄積領域 來進行資訊的保持。亦即，上述非揮發性半導體記憶體裝 〇 置是在半導體基板（Silicon )與控制閘極電極（Silicon 或Metal )之間施加電壓，藉此在電荷蓄積領域的氮化矽 膜注入電子而保存資料，或除去被蓄積於氮化矽膜的電子 ，進行資料的保存及消去的改寫。可想像氮化矽膜的電荷 蓄積能力是與其帶隙構造有關。 形成作爲非揮發性半導體記憶體裝置的電荷蓄積領域 之氮化矽膜的技術，在專利文獻1中記載有：形成隧道氧 化膜與頂端氧化膜之間的氮化矽膜時，以二氯矽烷（ SiH2Cl2 )及氨（NH3 )作爲原料氣體，流量比SiH2Cl2/ 200952078 NH3爲1/10以下的條件下，藉由減壓CVD( Chemical Vapor Deposition;化學氣相堆積）法來成膜之氮化矽膜 的形成方法。但，根據以往的CVD法之成膜製程時’難 以只依據製程條件來控制各個的氮化矽膜的帶隙。以往爲 了控制氮化矽膜的帶隙大小，而必須在利用CVD法來形 成氮化矽膜膜之後，氧化此氮化矽膜’而變換成氮氧化矽 膜等，使膜的構成成分本身變化。爲了藉由氧化處理來使 氮化矽膜的膜質變化，而需要複數的成膜裝置，製程效率 會降低。特別是將具有作爲電荷蓄積領域機能的氮化矽膜 形成爲2層以上的積層體（氮化矽膜積層體）時，會有工 程複雜，製程效率更降低的問題。 此外，藉由電漿CVD法來形成氮化矽膜爲一般所進 行，以此方法所製造的氮化矽膜，大多的情形是作爲蝕刻 的硬質遮罩或阻擋膜使用之緻密、缺陷少的良質氮化矽膜 專利文獻1特開平5-145078號公報（例如段落0015 等） 【發明內容】 (發明所欲解決的課題） 本發明是有鑑於上述實情而硏發者，其第1目的是在 於提供一種可藉由CVD法來容易控制帶隙的大小之氮化 矽膜的製造方法。又，本發明的第2目的是在於提供一種 可藉由CVD法來改變各個氮化矽膜的帶隙大小而容易製 -6 - 200952078 造氮化矽膜積層體的方法。 (用以解決課題的手段） 本發明的氮化矽膜的製造方法，係使用藉由具有複數 個孔的平面天線來導入微波至處理室內而產生電漿的電漿 CVD裝置，在被處理體上藉由電漿CVD法來形成氮化矽 膜之氮化矽膜的製造方法’其特徵係具備CVD工程，其 ❹ 係使用含有氮氣或氨氣的其中一方及含矽化合物氣體之成 膜氣體’在0.1 Pa以上l333Pa以下的範圍內將處理壓力 設定成一定’上述成膜氣體爲含氮氣時，由0.005以上 0.2以下的範圍內來選擇含矽化合物氣體與氮氣體的流量 比（含矽化合物氣體流量/氮氣體流量），上述成膜氣體 爲含氨氣時，由0.015以上0.2以下的範圍內來選擇含矽 化合物氣體與氨氣的流量比（含矽化合物氣體流量/氨氣 流量）’而進行電漿CVD，形成帶隙的大小爲2.5eV以上 Φ 7eV以下的範圍內的氮化矽膜。 在本發明的氮化矽膜的製造方法中，較理想是在 O.lPa以上4Pa以下的範圍內或40Pa以上1 3 33Pa以下的 範圍內將處理壓力設定成一定。 並且，在本發明的氮化矽膜的製造方法中，較理想是 在功率密度O.OlW/cm2以上0.64W/cm2以下的範圍內將高 頻供給至被處理體。 本發明的氮化矽膜積層體的製造方法，係使用藉由具 有複數個孔的平面天線來導入微波至處理室內而產生電漿 200952078 的電漿CVD裝置，在被處理體上藉由電漿CVD法來形成 氮化矽膜的積層體之氮化矽膜積層體的製造方法，其特徵 係具備： 第1CVD工程，其係使用含有氮氣或氨氣的其中一方 及含矽化合物氣體之成膜氣體，在O.lPa以上1 3 3 3Pa以 下的範圍內將處理壓力設定成一定，上述成膜氣體爲含氮 氣時，由0.005以上0.2以下的範圍內來選擇含矽化合物 氣體與氮氣體的流量比（含矽化合物氣體流量/氮氣體流 量），上述成膜氣體爲含氨氣時，由0.015以上0.2以下 的範圍內來選擇含矽化合物氣體與氨氣的流量比（含矽化 合物氣體流量/氨氣流量），而進行電漿CVD，形成具有 2.5eV以上7eV以下的範圍內的第1帶隙之氮化矽膜；及 第2CVD工程，其係於上述第1CVD工程的前或後， 使用含有氮氣或氨氣的其中一方及含矽化合物氣體之成膜 氣體’在與上述第1CVD工程同樣的處理壓力下，上述成 膜氣體爲含氮氣時，在0.005以上0.2以下的範圍內，將 含矽化合物氣體與氮氣體的流量比（含矽化合物氣體流量 /氮氣體流量）設定成與上述第1CVD工程相異的範圍， 上述成膜氣體爲含氨氣時，在0.015以上0.2以下的範圍 內’將含砍化合物氣體與氨氣的流量比（含矽化合物氣體 流量/氨氣流量）設定成與上述第1CVD工程相異的範圍 ，藉此在2.5 eV以上7eV以下的範圍內形成具有與上述第 1帶隙相異的第2帶隙之氮化砂膜。 此情況’較理想是重複進行上述第1CVD工程與上述 200952078 第2CVD工程。 本發明的電腦可讀取的記憶媒體，係記憶有在電腦上 動作的控制程式之電腦可讀取的記憶媒體，其特徵爲： 上述控制程式係於實行時，使用藉由具有複數個孔的 平面天線來導入微波至處理室內而產生電漿的電漿CVD 裝置，在被處理體上藉由電漿CVD法來形成氮化矽膜時 ，使上述電漿CVD裝置控制於電腦，而使能夠進行CVD ❹ 工程， 該CVD工程係使用含有氮氣或氨氣的其中一方及含 矽化合物氣體之成膜氣體，在O.lPa以上1333Pa以下的 範圍內將處理壓力設定成一定，上述成膜氣體爲含氮氣時 ，由0.005以上0.2以下的範圍內來選擇含矽化合物氣體 與氮氣體的流量比（含矽化合物氣體流量/氮氣體流量） ，上述成膜氣體爲含氨氣時，由0.015以上0.2以下的範 圍內來選擇含矽化合物氣體與氨氣的流量比（含矽化合物 © 氣體流量/氨氣流量），而進行電漿CVD，形成帶隙的大 小爲2.5 eV以上7eV以下的範圍內的氮化矽膜。 本發明的電漿CVD裝置，係藉由電漿CVD法在被處 * 理體上形成氮化矽膜的電漿CVD裝置，其特徵係具備： 處理室，其係將被處理體載置於載置台而收容； 介電質構件，其係阻塞上述處理室的上述開口部； 平面天線，其係設於上述介電質構件的外側，具有用 以將微波導入上述處理室內的複數個孔； 氣體供給裝置，其係對上述處理室內供給原料氣體； -9 - 200952078 排氣裝置，其係將上述處理室內予以減壓排氣； 控制部，其係控制成可進行CVD工程，該CVD工程 ❹ 係於上述處理室內，使用含有氮氣或氨氣的其中一方及含 砂化合物氣體之成膜氣體，在O.lPa以上1333Pa以下的 範圍內將處理壓力設定成一定，上述成膜氣體爲含氮氣時 ，由0.005以上0.2以下的範圍內來選擇含矽化合物氣體 與氮氣體的流量比（含矽化合物氣體流量/氮氣體流量） ，上述成膜氣體爲含氨氣時，由0.015以上0.2以下的範 物大 合的 化隙 矽帶 含成。 C形膜 比，砂 量VD化 流 C 氮 漿 β 氣㈣內 氨^圍 與1ί範 體㈣的 氣而下 物’以 合} V 七量7e W流上 含隨以 擇/mv 選量 5 來流2 內體爲 圍氣小 [發明的效果] 若根據本發明的氮化矽膜的製造方法，則使用含有氮 氣或氨氣的其中一方及含矽化合物氣體之成膜氣體，在 O.lPa以上1 3 3 3Pa以下的範圍內將處理壓力設定成一定， 成膜氣體爲含氮氣時，由0.005以上0.2以下的範圍內來 選擇含矽化合物氣體與氮氣體的流量比（含矽化合物氣體 流量/氮氣體流量），成膜氣體爲含氨氣時，由0.015以 上0.2以下的範圍內來選擇含矽化合物氣體與氨氣的流量 比（含矽化合物氣體流量/氨氣流量），而進行電漿CVD ，藉此可容易製造帶隙的大小爲2.5eV以上7eV以下的範 圍內的氮化矽膜。本發明主要可藉由原料氣體的流量比及 處理壓力的選擇來容易控制帶隙的大小，因此，在形成具 -10- 200952078 有各種的帶隙構造之氮化矽膜積層體時可連續性的成膜， 製程效率佳。 【實施方式】 [第1實施形態] 以下，參照圖面來詳細說明有關本發明的實施形態。 圖1是可利用於本發明的氮化矽膜的製造方法之電漿 φ CVD裝置100的槪略構成的模式剖面圖。 電漿CVD裝置100是以具有複數個狹縫狀的孔的平 面天線、特別是以 RLSA( Radial Line Slot Antenna;徑 向縫天線）來導入微波至處理室內而使電漿發生，藉此構 成可使產生高密度且低電子溫度的微波激發電漿之RLSA 微波電漿處理裝置。在電漿CVD裝置100是可進行具有 1χ101ϋ〜5xl012/cm3的電漿密度，且0.7〜2eV的低電子溫 度的電漿之處理。因此，電漿CVD裝置100是可適於利 Φ 用在各種半導體裝置的製造過程中電漿CVD之氮化矽膜 的成膜處理》 電漿CVD裝置100的主要構成是具備：構成氣密的 處理容器1、對處理容器1內供給氣體的氣體供給裝置18 、將處理容器1內予以減壓排氣的排氣裝置24、設於處 理容器1的上部，對處理容器1內導入微波的微波導入機 構27、及控制該等電漿CVD裝置100的各構成部的控制 部50。 處理容器1是藉由被接地的大致圓筒狀的容器所形成 -11 200952078 。另外’處理容器1亦可藉由方筒形狀的容器所形成。處 理容器1是具有由銘等的材質所構成的底壁la及側壁lb 〇 在處理容器1的內部是設有用以水平支撐被處理體的 矽基板等的半導體晶圓（以下簡稱爲「晶圓」）W的載置 台2。載置台2是藉由熱傳導性高的材質例如A1N等的陶 瓷所構成。此載置台2是藉由從排氣室11的底部中央延 伸至上方的圓筒狀的支持構件3所支持。支持構件3是例 ❹ 如藉由A1N等的陶瓷所構成。 並且’在載置台2設有覆蓋其外緣部，引導晶圓W 的覆蓋環4。此覆蓋環4是例如以石英、AIN、Al2〇3、
SiN等的材質所構成的環狀構件。 而且，在載置台2埋入有作爲溫度調節機構的電阻加 熱型的加熱器5。此加熱器5是藉由從加熱器電源5a給 電來加熱載置台2，而以該熱來均一地加熱被處理體的晶 圓W。 ❹ 又，在載置台2配備有熱電偶（TC) 6。藉由此熱電 偶6來進行溫度計測，可將晶圓W的加熱溫度，例如控 制於室溫〜900 °C的範圍。 又，在載置台2具有用以支持晶圓W而使昇降的晶 圓支持銷（未圖示）。各晶圓支持銷是設成可對載置台2 的表面突沒。 在處理容器1的底壁la的大致中央部形成有圓形的 孔1〇。在底壁la設有與處理容器1內連通，朝向下方突 -12- 200952078 出的排氣室11。在此排氣室11連接排氣管12 ’經由此排 氣管12來連接至排氣裝置24° 在處理容器1的上部形成有開口部’在該開口部配置 具有作爲使處理容器1開閉的蓋體（lid)機能的板材13 '。板材13的內周部會朝內側（處理容器1內的空間）突 '出，形成環狀的支持部13a ° 在板材13設有成爲環狀的氣體導入孔14。並且，在 φ 處理容器1的側壁lb設有氣體導入孔15。亦即’氣體導 入孔14及15是設成上下2段。各氣體導入孔14及15是 被連接至供給成膜原料氣體或電漿激發用氣體的氣體供給 裝置18。另外，氣體導入孔14及15亦可設成噴嘴狀或 淋浴頭狀。又，亦可將氣體導入孔14及氣體導入孔15設 成單一的淋浴頭。 而且，在處理容器1的側壁lb設有：用以在電漿 CVD裝置100與鄰接的搬送室（未圖示）之間進行晶圓 〇 W的搬出入的搬出入口 16、及開閉此搬出入口 16的閘閥 17° 氣體供給裝置18是具有：氣體供給源（例如含氮（ N )氣體供給源1 9a、含矽（Si )氣體供給源1 9b、惰性氣 體供給源1 9C及洗淌氣體供給源19d))、配管（例如氣 體路線2 0 a、2 0 b、2 0 c、2 0 d )、流量控制裝置（例如質 量流控制器21a、21b、21c、20d)、及閥（例如開閉閥 22a、22b、22c、22d)。含氮氣體供給源19a是被連接至 上段的氣體導入孔14。又，含矽化合物氣體供給源19b、 -13- 200952078 惰性氣體供給源19 c及洗滌氣體供給源19d是被連接至 下段的氣體導入孔15。另外，氣體供給裝置18亦可具有 上述以外未圖示的氣體供給源，例如在置換處理容器1內 的環境時使用的淨化氣體供給源等。 本發明是使用氮氣（N2)作爲成膜原料氣體的含氮氣 體。又，其他的成膜原料氣體之含矽化合物氣體，例如可 使用矽烷（SiH4)、乙矽烷（Si2H6)、丙矽烷（Si3H8) 、TSA(三甲矽烷基氨（trisilylamine)等。其中尤其是 乙矽烷（Si2H6 )爲理想。亦即，爲了控制氮化矽膜的帶 隙大小之目的，較理想是使用氮氣與乙矽烷的組合來作爲 成膜原料氣體。又，惰性氣體，例如可使用>}2氣體或稀 有氣體等。稀有氣體是作爲電漿激發用氣體對於安定的電 漿的生成有用’例如可使用Ar氣體、Kr氣體、Xe氣體 、He氣體等。又’洗滌氣體，例如可爲C1F3、NF3、HC1 、F等。 含氮氣體是從氣體供給裝置18的含氮氣體供給源 19a經由氣體路線20a來到氣體導入部，從氣體導入孔14 導入至處理容器1內。另一方面，含矽化合物氣體、惰性 氣體及洗滌氣體是從含矽化合物氣體供給源19b、惰性氣 體供給源19c及洗滌氣體供給源19d分別經由氣體路線 20b〜20d來到氣體導入部，從氣體導入孔15導入處理容 器1內。在連接至各氣體供給源的各個氣體路線2〇a〜 20d是設有質量流控制器21a〜21d及其前後的開閉閥22a 〜22d。藉由如此的氣體供給裝置18的構成，可進行所被 200952078 供給之氣體的切換或流量等的控制。另外，Ar等的電槳 激發用的稀有氣體是任意的氣體，並非一定要與成膜原料 氣體同時供給。 排氣裝置24是具備渦輪分子泵等的真空栗（圖示省 略）。如上述般，排氣裝置24是經由排氣管12來連接至 處理容器1的排氣室11。藉由使該真空泵作動，處理容 器1內的氣體會被均一地流至排氣室11的空間11a內， ❹ 更從空間11a經由排氣管12來排氣至外部。藉此，可將 處理容器1內，例如高速減壓至0.13 3Pa。 其次，說明有關微波導入機構27的構成。微波導入 機構27，主要的構成是具備透過板28、平面天線31、慢 波材33、罩蓋構件34、導波管37及微波產生裝置39。 透過微波的透過板28是配備於板材13中突出至內周 側的支持部13a上。透過板28是由介電質、例如石英或 Al2〇3、A1N等的陶瓷所構成。在此透過板28與支持部 〇 13a之間是經由密封構件29來密封成氣密。因此，處理 容器1內是被保持成氣密。 平面天線31是在透過板28的上方，設成與載置台2 對向。平面天線31是成爲圓板狀。另外，平面天線31的 形狀並非限於圓板狀，例如亦可爲四角板狀。此平面天線 31是卡止於板材13的上端。 平面天線31是例如由表面鍍金或銀的鋼板、鎳板、 SUS板或鋁板所構成。平面天線31是具有放射微波的多 數個狹縫狀的微波放射孔32。微波放射孔32是以預定的 -15- 200952078 圖案來貫通平面天線31所形成。 例如圖2所示，各個的微波放射孔32是成細長的長 方形狀（狹縫狀），鄰接的2個微波放射孔會成對。而且 ，典型的是鄰接的微波放射孔32會配置成「T」字狀。並 且，如此組合成預定形狀（例如T字狀）而配置的微波放 射孔32是全體更配置成同心圓狀。藉由如此的微波放射 孔32的配置來使圓偏波產生於處理容器1內，可使根據 該圓偏波的電漿生成。 0 微波放射孔32的長度或配列間隔是因應微波的波長 (又g )來決定。例如，微波放射孔32的間隔可配置成 λ g/4〜；I g。在圖2中，是以Δγ來表示形成同心圓狀之鄰 接的微波放射孔32彼此間的間隔。另外，微波放射孔32 的形狀亦可爲圓形狀、圓弧狀等其他的形狀。又，微波放 射孔32的配置形態並無特別限定，同心圓狀以外，例如 亦可配置成螺旋狀、放射狀等。 在平面天線31的上面是設有慢波材33，其係具有比 〇 真空大的介電常數。此慢波材33是因爲在真空中微波的 波長會變長，所以具有縮短微波的波長來調整電漿的機能 〇 另外，平面天線31與透過板28之間，且慢波材33 與平面天線3 1之間，雖可使分別接觸或離間，但較理想 是使接觸。 在處理容器1的上部是以能夠覆蓋該等平面天線31 及慢波材33的方式設有罩蓋構件34。罩蓋構件34是例 -16- 200952078 如藉由鋁或不鏽鋼等的金屬材料所形成。板材的上端 與罩蓋構件34是藉由密封構件35來密封。在罩蓋構件 34的內部是形成有冷卻水流路34a。藉由在此冷卻水路徑 34a使冷卻水流通’可冷卻罩蓋構件34、慢波材33、平 面天線31及透過板28’而防止該等的構件的破損或變形 。另外，罩蓋構件34是被接地。 在罩蓋構件34的上壁（頂部）的中央是形成有開口 φ 部36，在此開口部36是連接有導波管37。導波管37的 另一端側是經由匹配電路38來連接產生微波的微波產生 裝置39。 導波管37是具有：從上述罩蓋構件34的開口部36 往上方延伸之剖面圓形狀的同軸導波管37a、及連接於此 同軸導波管37a的上端部之水平方向延伸的矩形導波管 37b ° 在同軸導波管37a的中心延伸有內導體41。此內導 ❹ 體41是其下端部連接固定於平面天線31的中心。同軸導 波管3 7a是連通形成至以罩蓋構件34及平面天線31所形 成的放射狀的扁平導波管。藉由如此的構造’微波可經由 同軸導波管37a的內導體41來放射狀效率佳地均一傳播 至平面天線31。 藉由以上那樣構成的微波導入機構27，在微波產生 裝置39所產生的微波可經由導波管37來傳播至平面天線 31，更經由透過板28來導入至處理容器1內。另外，微 波的頻率，例如較理想是使用 2.45 GHz，其他亦可使用 -17- 200952078 8.35GHz、1 .98GHz 等。 電漿CVD裝置100的各構成部是形成連接至控制部 50而控制的構成。控制部50是具有電腦，例如圖3所示 ，具有：具備CPU的製程控制器51、及連接至此製程控 制器51的使用者界面52及記憶部53。製程控制器51是 在電漿CVD裝置100中，例如統括控制有關溫度、壓力 、氣體流量、微波輸出等的製程條件的各構成部（例如加 熱器電源5a、氣體供給裝置18、排氣裝置24、微波產生 裝置3 9等）之控制手段。 使用者介面52是具有鍵盤及顯示器等。該鍵盤是工 程管理者爲了管理電漿CVD裝置100而進行指令的輸入 操作等。該顯示器是使電漿CVD裝置100的操業狀況可 視化顯示。並且，在記憶部53中保存處方等，其係記錄 有用以在製程控制器5 1的控制下實現在電槳CVD裝置 1〇〇所被實行的各種處理之控制程式（軟體）或處理條件 資料等。 然後，因應所需，以來自使用者介面52的指示等， 從記憶部5 3叫出任意的處方，而使實行於製程控制器51 ，在製程控制器51的控制下，於電漿CVD裝置100的處 理容器1內進行所望的處理。又，上述控制程式或處理條 件資料等的處方，可利用被儲存於電腦可讀取的記憶媒體 、例如CD-ROM、硬碟、軟體、快閃記憶體、DVD、藍光 碟（Blu-ray Disc)等的狀態者。又，亦可從其他的裝置 例如經由專線來傳送上述處方而加以利用。 -18- 200952078 其次，說明有關利用RLSA方式的電漿CVD裝置100 的電漿CVD法之氮化矽膜的堆積處理。首先，開啓閘閥 17，從搬出入口 16搬入晶圓W至處理容器1內，載置於 載置台2上。其次，一邊對處理容器1內進行減壓排氣， —邊從氣體供給裝置18的含氮氣體供給源19a、含矽化 合物氣體供給源19b及惰性氣體供給源19c，以預定的流 量來分別經由氣體導入孔14、15導入氮氣、含矽化合物 φ 氣體及因應所需導入稀有氣體至處理容器1內。如此一來 ，將處理容器1內調節至預定的壓力。 其次，使在微波產生裝置39所產生之預定頻率例如 2.4 5 GHz的微波經由匹配電路38來引導於導波管37。被 導波管37引導的微波是依序通過矩形導波管3 7b及同軸 導波管37a，放射狀地傳播至扁平導波管，供給至平面天 線板31。亦即’微波是在同軸導波管3 7a內朝平面天線 板31傳播時’更在以罩蓋構件34及平面天線31所形成 © 的扁平導波管內放射狀傳播的微波是從平面天線板31的 狹縫狀的微波放射孔32經由透過板28來放射至處理容器 . 1內的晶圓W的上方空間。此時的微波輸出，較理想是透 過板28的每單位面積的功率密度爲0.25〜2.56W/cm2的 範圍內。微波輸出是例如可由500〜5000W的範圍內來選 擇’而使能夠按照目的來成爲上述範圍內的功率密度。 利用從平面天線31經由透過板28來放射至處理容器 1的微波，在處理容器1內形成電磁場，分別使含氮氣體 、含矽化合物氣體電漿化。然後，在電漿中，原料氣體的 -19- 200952078 解離會有效率地進展，藉由離子或自由基等的活性種，例 如SipHq ' SiHq、NHq、N(在此，p、q是意指任意的數， 以下同樣）等的反應來堆積氮化矽SiN的薄膜。 在具有上述構成的電漿CVD裝置100中，是將形成 氮化矽膜時的電漿CVD處理的壓力條件成爲一定，使含 矽化合物氣體與氮氣體的流量比（含矽化合物氣體/氮氣 體流量比）變化於0.005以上0.2以下的範圍內，藉此可 將所形成的氮化矽膜的帶隙，在2.5eV以上7eV以下的範 圍內，控制成所望的大小。例如，處理壓力在0.1 Pa以上 4Pa以下的範圍內，氮化矽膜的形成反應是藉由先驅物（ precursor)之含砂化合物分子的供給來速率控制。因此， 含矽化合物氣體對氮氣的比率少時，氮化矽膜是相對地形 成多氮，可擴大能帶隙。相反的。在O.lPa以上4Pa以下 的範圍內的壓力下，藉由增多含矽化合物氣體的比率，氮 化矽膜是相對地形成多矽，可縮小能帶隙。 另一方面，例如處理壓力爲40Pa以上1333Pa以下的 範圍內，氮化矽膜的形成是反應速率控制的傾向會變強。 因此，在40Pa以上1 3 3 3 Pa以下的範圍內的壓力，是即使 增多含矽化合物氣體的比率，氮化矽膜也難以形成多矽， 相對的形成多氮，可擴大能帶隙。相反的，若減少含矽化 合物氣體對氮氣體的比率，則氮化矽膜是相對的形成多矽 ，因此可縮小能帶隙。 如此，藉由成膜原料氣體中的Si2H6/N2流量比，可 回應性佳地使氮化矽膜中的含氮量或含矽量變化，而來控 -20- 200952078 制帶隙的大小是電漿CVD裝置100的特徴。亦即，在 ICP等其他的電漿方式的CVD裝置或熱CVD裝置，是即 使使成膜原料氣體的Si2H6/N2流量比變化，氮化矽膜的 組成大幅度從化學計量比（Si3N4 )變化的情形少，事實 上企圖形成多氮或多矽的膜是不可能。因此，以往的電漿 CVD裝置或熱CVD裝置是無法精度佳地控制氮化矽膜的 帶隙。相對的，本發明是使用可產生微波激發高密度電漿 φ 的電漿CVD裝置100，藉此可控制性佳地藉由成膜原料 氣體中的Si2H6/N2流量比來使氮化矽膜中的Si/N比變化 ，而容易形成具有目的大小的帶隙之氮化矽膜。 圖4A及4B是表示在電漿CVD裝置100中所進行的 氮化矽膜的製造工程的工程圖。如圖4A所示，在任意的 底層（例如二氧化矽膜）60上，利用Si2H6/N2電漿在處 理壓力下進行電漿CVD處理。此電漿CVD處理是使用含 有含矽化合物氣體及氮氣體的成膜氣體，使處理壓力在 〇 O.lPa以上4Pa以下的範圍內或40Pa以上1333Pa以下的 範圍內形成一定，而將含矽化合物氣體/氮氣體流量比控 制於0.005以上0.2以下的範圍內。藉此，如圖4B所示 ，可形成具有2.5eV以上7eV以下的範圍內的大小的帶隙 之氮化矽膜7 0。 其次，說明有關本發明的基礎的實驗資料。圖5是使 用N2氣體作爲含氮氣體，使用Si2H6氣體作爲含矽化合 物氣體’在電漿CVD裝置100中實施電漿CVD，顯示形 成單膜的氮化矽膜時之氮化矽膜的帶隙與處理壓力的關係 -21 - 200952078 。電漿CVD條件是如以下所示般。 [電漿CVD條件]
處理溫度（載置台）：500°C 微波功率：2kW (功率密度1.023W/cm2 ;透過板的每 單位面積） 處理壓力：2 · 7 P a ( 2 0 mT 〇 rr ) 、6 6 · 7 P a ( 5 0 OmTorr )
Ar 氣體流量：200mL/min(sccm) ^ N2 氣體流量：200mL/min(sccm) S12H6/N2 流量：2mL/min ( seem ) 、4mL/min ( seem )或 8mL/min ( seem ) 另外，氮化矽膜的帶隙是使用薄膜特性測定裝置 n&k.Analyzer (商品名；n&k technology 公司製）來計測 〇 如圖5所示，利用電漿CVD裝置100，使用N2氣體 作爲含氮氣體，使用Si2H6氣體作爲含矽化合物氣體，使 © 用 Ar氣體作爲惰性氣體，將處理壓力設定於2· 7P a ( 20mTorr )或 6 6.7 P a ( 5 0 0 m T o r r )，使 Si2H6/N2 流量比變 化於0.0 1〜0.04的範圍內，藉此所被成膜的氮化矽膜的 帶隙約變化於4.8eV〜6.OeV的範圍內。亦即，將處理壓 力形成於一定，而使Si2H6/N2流量比變化，藉此可控制 氮化矽膜中所含的Si/N的比來容易地形成具有所望帶隙 的氮化矽膜。並且，由圖5的結果可知，即使是同 Si2H6/N2流量比（例如Si2H6/N2流量比爲0.01或〇·〇4) -22- 200952078 ，藉由使壓力變化，可調節帶隙的大小。另外，爲了比較 ，同樣地使處理壓力變化，藉由LPCVD來形成氮化矽膜 ，但帶隙是止於4.9eV〜5eV的範圍內’在LPCVD是帶隙 的控制困難（結果省略圖示）。 如以上所述，可明確在使用電漿CVD裝置100的電 漿CVD裝置中，決定被成膜的帶隙大小的主因是含矽化 合物氣體/氮氣體流量比。因此，藉由使用電漿CVD裝置 Φ 100，其他的條件一定，僅使含矽化合物氣體/氮氣體流量 比變化，可控制膜中所含的Si/N的比來容易形成相對性 帶隙大的氮化矽膜及小的氮化矽膜。 爲了形成帶隙大小爲2.5ev以上7eV以下的範圍內的 氮化矽膜，較理想是將處理壓力設定於〇·1 Pa以上4P a以 下的範圔內或40Pa以上1 3 3 3 Pa以下的範圍內，由0.005 以上0.2以下的範圍內來選擇含矽化合物氣體/氮氣體流 量比，更理想是由 0.005〜0.1以下的範圍內來選擇。並 〇 且，Ar氣體的流量是可由〇(未供給）〜l〇〇〇mL/min( seem)的範圍內，較理想是由50〜800mL/min(sccm)的 範圍內，N2氣體的流量是可由100〜800mL/min ( seem) 的範圍內’較理想是由100〜400mL/m in (sccm)的範圍 內，Si2H6氣體的流量是可由1〜400mL/min(sccm)的範 圍內，較理想是由3〜30mL/min(sccm)的範圍內，來分 別設定成能夠形成上述流量比。 又，電漿CVD處理的處理溫度是將載置台2的溫度 設定成300°C以上’較理想是400°C以上600°C以下的範 -23- 200952078 圍內。 又，電漿CVD處理的微波的功率密度，較理想是透 過板的每單位面積設定爲〇.256W/cm2以上2.045W/cm2以 下的範圍內。 如以上那樣，本發明的氮化矽膜的製造方法，是利用 含有含矽化合物氣體及氮氣的成膜氣體，選擇含矽化合物 氣體/氮氣體流量比及處理壓力來進行電漿CVD，藉此控 制膜中所含的Si/N的比，而可在晶圓W上簡單地製造各 種大小的帶隙的氮化矽膜。 [第2實施形態] 其次，說明有關本發明的第2實施形態的氮化矽膜積 層體的製造方法。如在上述第1實施形態所說明那樣，在 電漿CVD裝置100中，是藉由選定形成氮化矽膜時的電 漿CVD處理的條件，特別是含矽化合物氣體/氮氣體流量 比，來控制膜中所含的Si/N的比，而能夠將所被形成的 氮化矽膜的帶隙控制成所望的大小。因此，可容易製造例 如由鄰接的氮化矽膜之帶隙大小相異的複數個氮化矽膜所 構成的氮化矽膜積層體。 圖6A〜圖6F是表示在電漿CVD裝置100中所進行 之氮化矽膜積層體的製造工程的工程圖。首先，如圖6A 所示，在任意的底層（例如二氧化矽膜）60上，利用 Si2H6/N2電漿，以第1流量比（Si2H6/N2流量比）來進行 電漿CVD處理，如圖6B所示，形成具有第1帶隙的第1 200952078 氮化矽膜70。其次，如圖6C所示，在第1氮化矽膜70 上，利用Si2H6/N2電漿，以第2流量比（Si2H6/N2流量比 )來進行電漿CVD處理，如圖6D所示，形成具有第2帶 隙的第2氮化矽膜71。藉此，可形成由2層的氮化矽膜 所構成的氮化矽積層體80。更因應所需，如圖6E所示， 在第2氮化矽膜71上，利用Si2H6/N2電漿，以第3流量 比（Si2H6/N2流量比）來進行電漿CVD處理，如圖6F所 0 示，亦可形成具有第3帶隙的第3氮化矽膜72。以後， 藉由重複進行必要次數的電漿CVD處理，可形成具有所 望的層構造的氮化矽膜積層體80。 本發明的氮化矽膜積層體的製造方法是使用含有含矽 化合物氣體及氮氣體的成膜氣體，由0.005以上0.2以下 的範圍內來選擇含矽化合物氣體/氮氣體流量比，在O.lPa 以上4Pa以下的範圍內或40Pa以上1 3 3 3Pa以下的範圍內 ，將處理壓力設定成一定，而進行電漿CVD，藉此可控 © 制膜中所含的S i/N的比來使氮化矽膜的帶隙變化於例如 2.5eV〜7eV的範圍內。亦即，使處理壓力在O.lPa以上 4Pa以下的範圍內或40Pa以上1 3 3 3Pa以下的範圍內形成 一定，而使上述第1流量比、第2流量比及第3流量比變 化於0.005以上0.2以下的範圍內，藉此控制膜中所含的 Si/N的比，而將第1氮化矽膜70、第2氮化矽膜71及第 3氮化矽膜72的帶隙大小控制於2.5eV〜7eV的範圍內。 例如，只要在O.lPa以上4Pa以下的範圍內將處理壓 力設定成一定，由0.005以上0.2以下的範圍內，以能夠 -25- 200952078 形成第1流量比 <第2流量比 <第3流量比的方式來選擇 含矽化合物氣體/氮氣體流量比，便可形成具有帶隙的大 小爲第1氮化矽膜70>第2氮化矽膜71>第3氮化矽膜 72的能帶構造之氮化矽膜積層體80。又，只要在40P a以 上1 3 3 3 Pa以下的範圍內將處理壓力設定成一定，由0.005 以上0.2以下的範圍內，以能夠形成第1流量比 < 第2流 量比 <第3流量比的方式來選擇含矽化合物氣體/氮氣體 流量比，便可形成具有帶隙的大小爲第1氮化矽膜70 < 第2氮化矽膜71<第3氮化矽膜72的能帶構造之氮化矽 膜積層體80。另外，例如藉由將第1流量比及第3流量 比設定成同樣，亦可製作形成第1氮化矽膜70 =第3氮化 矽膜72的能帶隙構造。 在此，爲了形成帶隙的大小例如爲2.5ev以上5eV以 下的範圍內的氮化矽膜，較理想是將處理壓力設定於 〇·1 Pa以上4Pa以下的範圍內，由0.04以上0.2以下的範 圍內來選擇含矽化合物氣體/氮氣體流量比，或將處理壓 力設定於4 0Pa以上1333Pa以下的範圍內，由0.005以上 〇.〇1以下的範圍內來選擇含矽化合物氣體/氮氣體流量比 。此時，Ar氣體的流量是可由0〜l〇〇〇mL/min(sccm) 的範圍內，較理想是由50〜800mL/min(sccm)的範圍內 ’N2氣體的流量是可由 100〜800mL/min(sccm)的範圍 內’較理想是由 100〜400mL/min(sccm)的範圍內， 312116氣體的流量可由1〜40mL/mln(sccm)的範圍內， 較理想是由 2〜20mL/min(sccm)的範圍內，來分別設定 200952078 成能夠形成上述流量比。 又’爲了形成帶隙的大小例如爲5eV以上7eV以下 的範圍內的氮化矽膜，較理想是將處理壓力設定於0.1 Pa 以上4Pa以下的範圍內，由0.005以上0.2以下的範圍內 來選擇含矽化合物氣體/氮氣體流量比，或在40Pa以上 1333 Pa以下的範圍內將處理壓力設定成一定，由0.01以 上0.2以下的範圍內來選擇含矽化合物氣體/氮氣體流量 ❹ 比。此時，Ar氣體的流量是可由0〜l〇〇〇mL/min(sccm )的範圍內，較理想是由50〜8 00mL/min ( seem )的範圍 內，N2氣體的流量是可由100〜800 mL/min ( seem)的範 圍內，較理想是由 1 00〜400mL/min ( seem )的範圍內， Si2H6氣體的流量是可由1〜40mL/min ( seem )的範圍內 ，較理想是由2〜20mL/min (seem)的範圍內，來分別設 定成能夠形成上述流量比。 又，上述任一情況，皆電漿CVD處理的處理溫度是 ® 將載置台2的溫度設定成3 00 °C以上，較理想是400°C以 上600°C以下的範圍內。 又，上述任一情況，皆電漿CVD處理的微波的功率 密度較理想是透過板的每單位面積爲〇_256W/cm2以上 2.045W/cm2以下的範圍內。 本發明的氮化矽膜積層體的製造方法是使用含有含矽 化合物氣體及氮氣體的成膜氣體’選擇含矽化合物氣體/ 氮氣體流量比及處理壓力來進行電漿CVD，藉此可在晶 圓W上使帶隙相異的氮化矽膜交替地堆積而形成氮化矽 -27- 200952078 膜積層體。特別是本發明的氮化矽膜積層體的製造方法是 將處理壓力形成一定，藉由含矽化合物氣體/氮氣體流量 比來控制氮化矽膜中所含的Si/N的比，而可容易控制帶 隙的大小，因此在形成具有相異的帶隙之氮化矽膜的積層 體時，可在同一處理容器內維持真空狀態不動來進行連續 性的成膜，在使製程效率提升上極爲有利。 並且，將處理壓力形成一定，而僅藉由含矽化合物氣 體/氮氣體流量比的調節來控制膜中所含的Si/N的比，可 容易調整氮化矽膜的帶隙，所以可簡單地製造各種的帶隙 構造的氮化矽膜積層體。因此，藉由將本發明的方法適用 於作爲MOS型半導體記憶體裝置的電荷蓄積領域之氮化 矽膜積層體的形成，可製造一同時兼備良好的資料保持特 性、高速的資料改寫性能、低消費電力的動作性能、及高 的可靠度之MOS型半導體記憶體裝置。 [第3實施形態] 以下，說明有關本發明的第3實施形態。上述第1及 第2實施形態是藉由電漿CVD的處理壓力及成膜原料氣 體的流量比來使氮化矽膜的帶隙變化，但本實施形態則是 在電漿CVD的過程中藉由對被處理體的晶圓w施加高頻 偏壓電壓，可使氮化矽膜的帶隙更容易變化。圖7是表示 可利用於本實施形態的氮化矽膜的製造方法之電漿CVD 裝置200的槪略構成的模式剖面圖。在以下的說明是以和 電漿CVD裝置100的相異點爲中心來進行說明，對於同 200952078 一構成附上同一符號，而省略說明。 在電漿CVD裝置200中，在載置台2的表面側埋設 有電極7。此電極7是被配置於加熱器5與載置台2的表 面之間。在此電極7藉由給電線7a來經由匹配箱（M.B. )8連接偏壓用的高頻電源9。由高頻電源9來對電極7 供給高頻電力，藉此形成可對基板的晶圓W施加高頻偏 壓電壓（RF偏壓）的構成。電極7的材質是具有與載置 台2的材質之A1N等的陶瓷同等的熱膨脹係數的材質爲 理想，例如使用鉬、鎢等的導電性材料爲理想。電極7是 例如形成網目狀、格子狀、渦捲狀等的形狀。電極7的大 小是至少與被處理體同等或形成更大爲理想。 其次，說明有關使用電漿CVD裝置200的電漿CVD 法之氮化矽膜的堆積處理。首先，開啓閘閥17，從搬出 入口 16搬入晶圓W至處理容器1內，載置於載置台2上 。其次，一邊將處理容器1內減壓排氣，一邊從氣體供給 © 裝置18的含氮氣體供給源19a、含矽化合物氣體供給源 1 9b及惰性氣體供給源1 9c，以預定的流量來分別經由第 1氣體導入孔14及第2氣體導入孔15導入含氮氣體、含 矽化合物氣體及惰性氣體（例如Ar氣體）至處理容器1 內。然後，將處理容器1內調節成預定的壓力。 其次，使在微波產生裝置39所產生之預定頻率例如 2.45GHz的微波經由匹配電路38來引導於導波管37。被 導波管37引導的微波是依序通過矩形導波管37b及同軸 導波管37a，經由內導體41來供給至平面天線31。亦即 -29- 200952078 ，微波是在同軸導波管3 7a內朝平面天線31傳播而去。 然後，微波會從平面天線31的狹縫狀的微波放射孔32經 由透過板28來放射至處理容器1內的晶圓W的上方空間 。此時的微波輸出，較理想是每微波所透過的領域的透過 板28的每單位面積的輸出密度爲0.25〜2.56W/cm2的範 圍內。微波輸出是例如可由500〜5000W的範圍內來選擇 ，而使能夠按照目的來成爲上述範圍內的輸出密度。 利用從平面天線31經由透過板28來放射至處理容器 0 1的微波，在處理容器1內形成電磁場，分別使Ar氣體 、含氮氣體、含矽化合物氣體電漿化。然後，在電漿中， 原料氣體的解離會有效率地進展，藉由離子或自由基等的 活性種，例如SipHq、SiHq、NHq、N等的反應來堆積氮化 矽SiN的薄膜。 並且，在進行電漿CVD處理的期間，於載置台2的 電極7從高頻電源9供給預定的頻率及大小的高頻電力（ RF偏壓）至晶圓W。由於在電漿CVD裝置200是可降低 〇 維持電漿的電子溫度，因此沒有對膜的損傷，且藉由高密 度電漿，成膜氣體的分子容易被解離，所以反應會被促進 。又，由於在適當的範圍之RF偏壓的施加，可發揮作用 將電漿中的離子引入至晶圓W，因此可控制所被成膜之氮 化矽膜的Si/N的比，發揮作用使帶隙變化。 在本實施形態中，從高頻電源9供給的RF偏壓的頻 率，較理想是例如400kHz以上60MHz以下的範圍內，更 理想是450kHz以上20MHz以下的範圍內。並且，在本實 -30- 200952078 施形態中，RF偏壓是在晶圓W的每單位面積的輸出密度 ，例如在〇.〇lW/cm2以上0.64W/cm2以下的範圍內供給爲 理想，更理想是在〇.〇32W/cm2以上0.16W/cm2以下的範 圍內供給。而且，在本實施形態中，RF偏壓輸出是以能 夠形成上述輸出密度的方式，由1W以上200W以下的範 圍內，更理想是由1W以上50W以下的範圍內來供給RF 偏壓" ❹ 以上的條件是作爲處方來保存於控制部50的記憶部 53。然後，製程控制器51會讀出該處方來往電漿CVD裝 置200的各構成部例如氣體供給機構1 8、排氣裝置24、 微波產生裝置39、加熱器電源5a、高頻電源9等送出控 制信號，藉此實現在所望的條件下的電漿CVD處理。 並且，在具有上述構成的電漿CVD裝置200中，形 成氮化矽膜時，是在0.01W/cm2以上0.64W/cm2以下，較 理想是0.032W/cm2以上0.16W/cm2以下的輸出密度的範 Φ 圍內，從高頻電源9對載置台2的電極7供給高頻電力， 藉此控制對晶圓W施加RF偏壓而形成之氮化矽膜的Si/N 的比，而能夠控制帶隙。 圖8A及圖8B是表示在電漿CVD裝置2 00中所進行 之氮化矽膜的製造工程的工程圖。如圖8A所示，在任意 的底層（例如Si02膜）60 )上，利用N2/Si2H6電漿來進 行電漿CVD處理。此電漿CVD處理是從高頻電源9以 0.01 W/cm2以上〇.6 4W/cm2的範圍內的輸出密度來供給高 頻電力至載置台2的電極7，而對晶圓W施加RF偏壓。 -31 - 200952078 藉此，如圖8B所示，可形成控制Si/N的比之氮化矽膜 70，可使氮化矽膜70的帶隙變化。 以下記的條件來進行電漿CVD，進行評價成膜時所 供給的RF偏壓輸出與所被成膜的氮化矽膜的帶隙大小的 關係之實驗。 [電漿CVD條件]
處理溫度（載置台）：400°C 微波功率：2kW (功率密度1.53W/Cm2 ;透過板的每 單位面積） 處理壓力：2.7Pa、26.6Pa 或 40Pa Si2H6 流量：2mL/min ( seem) N2 氣體流量：400mL/mln(sccm)
Ar 氣體流量：600mL/min(sccm) RF偏壓用高頻電力：0W (未供給），5W、10W、
50W 將實驗的結果顯示於圖9。當處理壓力爲2.7Pa或 26.6Pa時，越擴大RF偏壓用高頻電力，Si/N的比越會越 小，形成多氮的氮化矽膜，有帶隙變大的傾向。處理壓力 爲40Pa時，在RF偏壓用高頻電力密度爲0.03 2W/cm2以 上的範圍，越是擴大往晶圓W的RF偏壓用高頻電力，帶 隙越會變大。由以上的結果顯示，例如爲了將帶隙的大小 控制在5〜6eV的範圍內，而在O.lPa以上1333Pa以下’ 較理想是IPa以上40P a以下的範圍內，將處理壓力設定 200952078 成一定，由0.005以上0.2以下的範圍內來選擇含矽化合 物氣體與N2氣體的流量比（例如si2H6流量/N2流量）， 在RF偏壓用高頻電力密度O.OlW/cm2以上0.64W/cm2以 下的範圍內供給爲理想，更理想是在〇.〇32W/cm2以上 0.16W/Cm2以下的範圍內供給。 其次’將處理壓力形成一定，而使RF偏壓用高頻電 力及Ar流量變化，藉此調查對所被成膜的氮化矽膜的帶 〇 隙造成如何的影響。電漿CVD的條件是如下記所示般。 [電漿CVD條件]
處理溫度（載置台）：400°C 微波功率：2kW (功率密度1.53W/cm2 ;透過板的每 單位面積） 處理壓力：26.6Pa
Si2KU 流量：2mL/min ( seem) ❹ N2 氣體流量：400mL/min(sccm)
Ar 氣體流量：1 OOmL/min ( seem ) 、600mL/min ( seem)或 110 0 mL/min ( seem ) RF偏壓用高頻電力：〇W (未供給），5W，10W，
50 W 將實驗的結果顯示於圖10。在實驗的處理壓力（ 26.6Pa)，無論哪個Ar流量，皆是越擴大RF偏壓用高頻 電力，Si/N的比越會變小，形成多氮的氮化矽膜，有帶 隙變大的傾向。但，Ar流量爲ll〇〇mL/min(sccm)時， -33- 200952078 帶隙的變化止於〇.2eV寬。另一方面，Ar流量爲 1 00mL/min ( seem )或 600mL/min ( seem )時，帶隙的變 化是約〇.4eV寬’可確認RF偏壓施加的效果大。如此， 在本實施形態中，由容易控制帶隙大小的觀點來看，可確 認施加RF偏壓時的Ar氣體的流量是0 (未供給）〜 1000mL/min(sccm)的範圍內爲理想，更理想是 1〇〇〜 600mL/min ( seem)的範圍內。 以上，第3實施形態的其他構成及效果是與第1實施 形態同樣。又’亦可取代上述第2實施形態中，使第1〜 第3流量比（Si2H6/N2流量比）變化，而如第3實施形態 所示那樣，使往晶圓W之RF偏壓的大小變化來製造氮化 矽膜積層體。 [第4實施形態]
圖11A及11B是用以說明本發明的第4實施形態的 氮化矽膜的製造方法的圖，顯示在電漿CVD裝置100中 所進行的氮化矽膜的製造工程的工程圖。在本實施形態是 使用氨氣（NH3氣體）作爲含氮氣體。如圖11A所示，在 任意的底層（例如二氧化矽膜）60A上，使用 Si2H6/NH3 電漿，在處理壓力下進行電漿CVD處理。在此是使用含 有含矽化合物氣體及氨氣的成膜氣體，將含矽化合物氣體 /氨氣流量比設定於 0.015以上0.2以下的範圍內’由 O.lPa以上1333Pa以下的範圍內來選擇處理壓力而進行電 漿CVD處理。藉此，如圖11B所示，可形成具有2.5eV 200952078 以上7eV以下的範圍內的大小的帶隙之氮化矽膜70A。 本發明的氮化矽膜的製造方法是在O.lPa以上1 3 33Pa 以下的範圍內，越提高處理壓力，越有所被形成的氮化矽 膜的帶隙變大的傾向。因此，藉由在上述 O.lPa以上 1333Pa以下的範圍內選擇處理壓力，可在2.5eV〜7eV的 範圍內控制氮化矽膜70A的帶隙大小。 其次，說明有關本發明的基礎的實驗資料。圖12是 Φ 使用NH3氣體作爲含氮氣體，使用Si2H6氣體作爲含矽化 合物氣體，在電漿CVD裝置100中實施電漿CVD，顯示 形成單膜的氮化矽膜時之氮化矽膜的帶隙與處理壓力的關 係。電漿CVD條件是如以下所示般。 [電漿CVD條件]
處理溫度（載置台）：500°C 微波功率：2kW (功率密度l.〇23W/Cm2 ;透過板的每 © 單位面積） 處理壓力：13.3Pa ( lOOmTorr ) 、6 6 · 7 P a ( 5 0 0 m To rr )、126Pa ( 950mTorr )及 200Pa ( 1 500mTorr )、
Ar 氣體流量：200mL/mln(sccm) NH3 氣體流量：200mL/min(sccm)
Si2H6 氣體流量·· 4mL/min ( seem)或 8 mL/min ( seem ) 另外，氮化矽膜的帶隙是利用薄膜特性測定裝置n&k .Analyzer (商品名n&ktechnology公司製）來計測。 -35- 200952078 如圖12所示，利用電漿CVD裝置100，並使用NH3 氣體作爲含氮氣體，使用Si2H6氣體作爲含矽化合物氣體 ，使用 Ar氣體作爲惰性氣體，且使處理壓力變化於 13.3Pa〜133.3Pa的範圍內的結果，所被成膜的氮化矽膜 的帶隙是在約5. leV〜5.8eV的範圍內變化。此情況，可 將Si2H6流量設爲一定而只使處理壓力變化來容易形成具 有所望的帶隙之氮化矽膜。又，亦可主要控制處理壓力，
因應所需，次要控制Si2H6流量。供以形成上述範圍大小 U 的帶隙之原料氣體的流量是如以下所示般。Si2H6流量是 3mL/min ( seem)以上 40mL/min ( seem)以下的範圍內 爲理想，更理想是 3mL/min ( seem)以上 20mL/min ( seem)以下的範圍內。NH3流量是50 mL/min(sccm)以 上 1000mL/min(sccm)以下的範圍內，更理想是 50 mL/min( seem)以上 500 mL/min( seem)以下的範圍內 。又，Si2H6氣體與NH3氣體的流量比（Si2H6/NH3比） 是0.015以上0.2以下的範圍內爲理想，更理想是0.015 〇 〜0.1以下的範圍內。另外，爲了比較，同樣地使處理壓 力變化，藉由 LPCVD來形成氮化矽膜，但帶隙是止於 4.9eV〜5eV的範圍內，就LPCVD而言，帶隙的控制困難 (結果省略圖示）。 如以上所述可明確，在使用電漿CVD裝置1〇〇的電 漿CVD處理中，決定所被成膜之帶隙的大小的主因是處 理壓力。因此，藉由使用電漿CVD裝置1 00，其他的條 件一定，僅使處理壓力變化，可控制帶隙的大小，而容易 -36- 200952078 形成相對性帶隙大的氮化矽膜及小的氮化矽膜。 爲了形成帶隙的大小爲2.5ev以上7eV以下的範圔內 的氮化矽膜，較理想是將含矽化合物氣體（例如Si2H6氣 體）與氨氣的流量比（含矽化合物氣體/氨氣流量比）設 定於0.015以上0.2以下的範圍內，將處理壓力設定於 O.lPa以上1 3 33Pa以下。並且，Ar氣體的流量是可由0〜 1000mL/min(sccm) 的範圍內，較理想是由 50〜 0 8 00mL/min ( seem )的範圍內，NH3氣體的流量是可由 100〜800mL/min(sccm)的範圍內，較理想是由 100〜 400mL/min(sccm)的範圍內，Si2H6氣體的流量是可由1 〜400mL/min ( seem) 的範圍內，較理想是由 3〜30 mL/min ( seem )的範圍內，來分別設定成能夠形成上述 流量比。 又，電漿CVD處理的處理溫度是將載置台2的溫度 設定成300°C以上，較理想是400°C以上60(TC以下的範 φ 圍內。 又，電漿CVD處理的微波的功率密度較理想是透過 板的每單位面積爲〇.256W/cm2以上2.045W/cm2以下的範 圍內。 本發明的氮化矽膜的製造方法是利用含有含矽化合物 氣體及氨氣的成膜氣體，將含矽化合物氣體/氨氣流量比 設定於0.015以上〇_2以下的範圍內，以從〇.lpa以上 1 333Pa以下的範圍內選擇的處理壓力來進行電漿CVD， 藉此可在晶圓W上簡單地製造各種大小的帶隙的氮化矽 -37- 200952078 膜。 [第5實施形態] 其次，說明有關本發明的第5實施形態的氮化矽膜積 層體的製造方法。如上述第1〜第4實施形態所說明般， 在電漿CVD裝置100中，是選定形成氮化矽膜時的電漿 CVD處理的條件，特別是壓力條件，藉此可將所被形成 的氮化矽膜的帶隙控制成所望的大小。因此，例如可容易 製造由鄰接的氮化矽膜的帶隙大小相異的複數個氮化矽膜 所構成的氮化矽膜積層體。 圖13A〜圖13F是表示在電漿CVD裝置100中所進 行的氮化矽膜積層體的製造工程的工程圖。首先，如圖 1 3 A所示，在任意的底層（例如二氧化矽膜）60 A上，利 用Si2H6/NH3電漿，在第1處理壓力下進行電漿CVD處 理，如圖13B所示，形成具有第1帶隙的第1氮化矽膜 70A。其次，如圖13C所示，在第1氮化矽膜7 0A上，利 用Si2H6/NH3電漿，在第2處理壓力下進行電漿CVD處 理，如圖13D所示’形成具有第2帶隙的第2氮化矽膜 71A。藉此，可形成由2層的氮化矽膜所構成的氮化矽膜 積層體80A。更因應所需，如圖13E所示，在第2氮化矽 膜71A上，利用Si2H6/NH3電漿，在第3處理壓力下進行 電漿CVD處理，如圖13F所示，亦可形成具有第3帶隙 的第3氮化矽膜72A。以後，藉由重複進行必要次數的電 漿CVD處理，可形成具有所望的層構造之氮化矽膜積層 200952078 體 80A。 本發明的氮化矽膜積層體的製造方法是使用含有含矽 化合物氣體及氨氣的成膜氣體，將含矽化合物氣體/氨氣 流量比設定於0.015以上0.2以下的範圍內，在由O.lPa 以上1 3 3 3 Pa以下的範圍內所選擇的處理壓力下進行電漿 CVD，藉此例如可在2.5eV〜7eV的範圍內使氮化矽膜的 帶隙變化。在處理壓力爲O.lPa以上1 333Pa以下的範圍 ❹ 內，是越提高處理壓力，越有所被形成的氮化矽膜的帶隙 變大的傾向。因此，藉由在上述O.lPa以上1 3 3 3 Pa以下 的範圍內選擇上述第1處理壓力、第2處理壓力及第3處 理壓力，可將第1氮化矽膜7 0A、第2氮化矽膜71A及第 3氮化矽膜72A的帶隙大小控制於2.5eV〜7eV的範圍內 〇 例如，只要由O.lPa以上1 3 33Pa以下的範圍內，以 能夠形成第1處理壓力>第2處理壓力>第3處理壓力的 ❹ 方式來選擇處理壓力，便可形成具有帶隙的大小爲第1氮 化矽膜7 0A>第2氮化矽膜71A>第3氮化矽膜7 2A的能 帶構造之氮化矽膜積層體80A。又，相反的，只要由 O.lPa以上1 3 3 3 Pa以下的範圍內來選擇處理壓力，而使能 夠形成第1處理壓力<第2處理壓力<第3處理壓力，便 可形成具有帶隙的大小爲第1氮化矽膜7〇 A <第2氮化矽 膜71八<第3氮化矽膜72A的能帶構造之氮化矽膜積層體 80A。另外，例如在將第1處理壓力及第3處理壓力設定 成相同之下，也可製作形成第1氮化矽膜7〇 A =第3氮化 -39- 200952078 矽膜72A的能帶隙構造。 在此，爲了形成帶隙的大小例如爲2.5eV以上5eV以 下的範圍內的氮化矽膜，較理想是將含矽化合物氣體（例 如Si2H6氣體）與氨氣的比（含矽化合物氣體/氨氣流量比 )設定於0.015以上0.2以下的範圍內，將處理壓力設定 於0.1 Pa以上4Pa以下。並且，Ar氣體的流量是可由0 ( 未供給）〜l〇〇〇mL/min ( seem )的範圍內，較理想是由 50〜800mL/min(sccm)的範圍內，NH3氣體的流量是可 由 100〜80 0m L/min (seem)的範圍內，較理想是由 100 〜40〇1111^1^11(8(^111)的範圍內，3丨2116氣體的流量是可 由 1〜40mL/min(sccm)的範圍內，較理想是由 3〜 20mL/min ( seem )的範圍內，來分別設定成能夠形成上 述流量比。 又，爲了形成帶隙的大小例如爲5eV以上7eV以下 的範圍內的氮化矽膜，較理想是將含矽化合物氣體（例如 Si2H6氣體）與氨氣的比（含矽化合物氣體/氨氣流量比） 設定於〇_〇15以上0.2以下P範圍內，將處理壓力設定於 8.9Pa以上1 333Pa以下。並且，Ar氣體的流量是可由〇 ( 未供給）〜l〇〇〇mL/min(sccm)的範圍內，較理想是由 50〜800mL/min(sccm)的範圍內，NH3氣體的流量是可 由 100〜800mL/min(sccm)的範圍內，較理想是由 100 〜4 00mL/min (seem)的範圍內，Si2H6氣體的流量是可 由 1〜40mL/min ( sccm )的範圍內，較理想是由 3〜 20mL/min ( seem )的範圍內，來分別設定成能夠形成上 200952078 述流量比。 又，上述任一情況，皆電漿CVD處理的處理溫度是 將載置台2的溫度設定成300°C以上’較理想是400°C以 上60(TC以下的範圍內。 又，上述任一情況，皆電漿CVD處理的微波的功率 密度較理想是透過板的每單位面積爲 〇.256W/cm2以上 2.045W/cm2以下的範圍內。 0 本發明的氮化矽膜積層體的製造方法是使用含有含矽 化合物氣體及氨氣的成膜氣體，將含矽化合物氣體/氨氣 流量比設定於0.015以上0.2以下的範圍內，在由O.lPa 以上1 3 3 3Pa以下的範圍內所選擇的處理壓力下進行電漿 CVD，藉此可在晶圓W上使帶隙相異的氮化矽膜交替地 堆積而形成氮化矽膜積層體。特別是本發明的氮化矽膜積 層體的製造方法是可只藉由處理壓力來容易控制帶隙的大 小，因此在形成具有相異的帶隙之氮化矽膜的積層體時， 〇 可在同一處理容器內維持真空狀態不動來進行連續性的成 膜，在使製程效率提升上極爲有利。 又，因爲只藉由處理壓力的調節便可容易調整氮化矽 膜的帶隙，所以可簡單地製造各種的帶隙構造的氮化矽膜 積層體。因此’藉由將本發明的方法適用於作爲MOS型 半導體記憶體裝置的電荷蓄積領域之氮化矽膜積層體的形 成’可製造一同時兼備良好的資料保持特性、高速的資料 改寫性能、低消費電力的動作性能、及高的可靠度之 MOS型半導體記憶體裝置。 -41 - 200952078 [半導體記憶體裝置的製造之適用例] 其次，一邊參照圖14，一邊說明有關將上述各 形態的氮化矽膜的製造方法適用於半導體記憶體裝置 造過程的例子。以下是按照第1〜第3實施形態來製 化矽膜的情形，但當然亦可按照第4及第5實施形態 造氮化矽膜。圖14是表示MOS型半導體記憶體裝置 的槪略構成剖面圖。MOS型半導體記憶體裝置601 有：作爲半導體層的p型矽基板101、及在此p型矽 101上積層形成之帶隙大小相異的複數個絕緣膜、及 成於其上的閘極電極103。在矽基板101與閘極電極 之間設有第1絕緣膜111、第2絕緣膜112、第3絕 113、第4絕緣膜114及第5絕緣膜115。其中，第 緣膜112、第3絕緣膜113及第4絕緣膜114皆是氮 膜，形成氮化矽膜積層體l〇2a。 並且，在矽基板101，以能夠位於閘極電極103 側之方式，從表面以預定的深度來形成有η型擴散層 1源極•汲極1 04及第2源極•汲極1 05，兩者之間 成通道形成領域106。另外，MOS型半導體記憶體 601亦可形成於半導體基板內所形成的ρ阱或ρ型矽 而且，本實施形態是舉η通道M OS裝置爲例來進行 ，但即使在Ρ通道MOS裝置實施也無妨。因此，以 載的本實施形態的內容全部可適用於η通道MOS裝 及ρ通道MOS裝置。 實施 的製 造氮 來製 60 1 是具 基板 更形 1 03 緣膜 2絕 化矽 的兩 的第 是形 裝置 層。 說明 下記 置、 200952078 第1絕緣膜111是例如將矽基板101的表面藉由熱氧 化法來氧化形成的二氧化矽膜（Si〇2膜）。第1絕緣膜 1 1 1的帶隙大小是例如爲8〜1 0 eV的範圍內，膜厚是例如 . 〇.5nm〜20nm的範圍內爲理想，更理想是inm〜3nm的範 圍內。 構成氮化矽膜積層體l〇2a的第2絕緣膜112是形成 於第1絕緣膜111表面的氮化矽膜（SiN膜；在此Si與N 〇 的組成比並非一定化學計量性地決定，依成膜條件取相異 的値，以下同樣）。第2絕緣膜1 12的帶隙大小是例如5 〜7eV的範圍內，膜厚是例如2nm〜20nm的範圍內爲理 想，3nm〜5nm的範圍內更理想。 第3絕緣膜113是形成於第2絕緣膜112上的氮化矽 膜（SiN膜）。第3絕緣膜113的帶隙大小是例如2.5〜 4eV的範圍內，膜厚是例如2nm〜30nm的範圍內爲理想 ，4nm〜l〇nm的範圍內更理想。 ❹ 第4絕緣膜114是形成於第3絕緣膜113上的氮化矽 膜（SiN膜）。此第4絕緣膜114是例如具有與第2絕緣 膜1 1 2同樣的能帶隙及膜厚。 第5絕緣膜115是在第4絕緣膜114上’例如藉由 CVD法來堆積的二氧化矽膜（Si02膜）。此第5絕緣膜 115是在電極103與第4絕緣膜114之間具有區劃層（勢 壘層）的機能。第5絕緣膜1 15的帶隙大小是例如8〜 10eV的範圍內’膜厚是例如2nm〜30nm的範圍內爲理想 ，更理想是5nm〜8nm的範圍內。 -43- 200952078 閘極電極103是例如藉由C.VD法來成膜的多結晶矽 膜所構成，具有作爲控制閘極（CG )電極的機能。又， 閘極電極103亦可爲例如含W、Ti、Ta、Cu、Al、Au、 Pt等金屬的膜。閘極電極l〇3並非限於單層，基於降低 閘極電極1〇3的比電阻，使MOS型半導體記憶體裝置 60 1的動作速度高速化之目的，亦可形成例如含鎢、鉬、 鉅、鈦、白金及該等的矽化物、氮化物、合金等的積層構 造。閘極電極103是被連至未圖示的配線層。 並且，在MOS型半導體記憶體裝置601中，藉由第 2絕緣膜112、第3絕緣膜113及第4絕緣膜114所構成 的氮化矽膜積層體l〇2a主要是蓄積電荷的電荷蓄積領域 。因此，在第2絕緣膜112、第3絕緣膜113及第4絕緣 膜114的形成時’適用本發明的第1實施形態的氮化矽膜 的製造方法，控制各膜的帶隙大小，藉此可調節MOS型 半導體記憶體裝置601的資料寫入性能或資料保持性能。 又’適用本發明的第2實施形態的氮化矽膜積層體的製造 方法’使第2絕緣膜112、第3絕緣膜113及第4絕緣膜 114在電漿CVD裝置1〇〇中將處理壓力設成—定，使含 矽化合物氣體/氮氣體流量比變化，藉此也可在同一處理 容器內連續性地製造。又’適用本發明的第3實施形態的 氮化矽膜積層體的製造方法，以第2絕緣膜112、第3絕 緣膜113及第4絕緣膜114能夠形成相異的帶隙之方式’ 在電漿CVD裝置200中使往晶圓w之rf偏壓的大小變 化，藉此也可在同一處理容器內連續性地製造。 -44- 200952078 在此是舉代表性的程序之一例來說明有關將本發明的 方法適用於MOS型半導體記憶體裝置601的製造例。首 先，準備一以 LOCOS ( Local Oxidation of Silicon)法或 STI ( Shallow Trench Isolation)法等的手法來形成元件 分離膜（未圖示）的矽基板101，在其表面，例如藉由熱 氧化法來形成第1絕緣膜111。 其次，在第1絕緣膜111上，利用電漿CVD裝置 Φ 1〇〇或電漿處理裝置200，藉由電漿CVD法來依序形成第 2絕緣膜112、第3絕緣膜113及第4絕緣膜114。 在形成第2絕緣膜112時，是以帶隙能夠形成任意的 大小例如5〜7eV的範圍內之方式調節電漿CVD的條件。 在形成第3絕緣膜113時，是以和形成第2絕緣膜112的 條件不同的條件來進行電漿CVD，以帶隙能夠例如形成 2.5eV〜4eV的範圍內之方式調節電漿CVD條件。在形成 第4絕緣膜114時，是以和形成第3絕緣膜113的條件不 Φ 同的壓力條件例如以和形成第2絕緣膜112時相同的壓力 條件來進行電漿CVD，以帶隙的大小能夠形成例如5〜 7eV的範圍內之方式調節電漿CVD條件。各膜的帶隙大 小是如上述般，可藉由將電漿CVD處理的處理壓力形成 一定，使含矽化合物氣體/氮氣體流量比變化來控制。 其次，在第4絕緣膜114上形成第5絕緣膜115。此 第5絕緣膜115例如可藉由CVD法來形成。更在第5絕 緣膜115上’例如藉由CVD法來形成多晶矽層或金屬層 、或金屬矽化物層等’而形成成爲閘極電極1〇3的金屬膜 -45- 200952078 ，蝕 藉此 膜之 兩側 極· 如圖 中的 及第 4絕 並且 相同 1 14 發明 層以 〇 述實 各實 料氣 化合 其次，利用微影技術，以形成圖案的阻絕層作爲遮罩 刻上述金屬膜、第5絕緣膜115〜第1絕緣膜111， 可取得具有被形成圖案的閘極電極103及複數的絕緣 閘極積層構造體。其次，在鄰接於閘極積層構造體的 之矽表面，高濃度地離子注入η型雜質’形成第1源 汲極104及第2源極.汲極1〇5。如此一來’可製造 14所示構造的MOS型半導體記憶體裝置601。 另外，就上述例而言，相較於氮化矽膜積層體l〇2a 第3絕緣膜113的帶隙，是擴大形成第2絕緣膜112 4絕緣膜114的帶隙，但相較於第2絕緣膜112及第 緣膜114的帶隙，亦可擴大第3絕緣膜113的帶隙。 ，第2絕緣膜112與第4絕緣膜114的帶隙大小不必 又，圖14是舉具有由第2絕緣膜112〜第4絕緣膜 所構成的3層時爲例作爲氮化矽膜積層體102a，但本 的方法亦可適用於製造具有氮化矽膜爲積層2層或4 上的氮化矽膜積層體之MOS型半導體記憶體裝置時 以上敘述了本發明的實施形態，但本發明並非限於上 施形態，亦可實施各種的變形。例如，在以上所舉的 施形態中，是舉使用氮氣或氨氣及乙矽烷作爲成膜原 體時爲例進行說明，但使用氮氣或氨氣及其他的含矽 物氣體例如矽烷、丙矽烷、三甲矽烷基氨（ -46- 200952078 trisilylamine，TSA)等，亦可藉由改變含政化合物氣體/ 氮氣體或氨流量比，控制膜中所含的Si/N的比，而能同 樣地控制氮化矽膜的帶隙大小。 【圖式簡單說明】 '圖1是表示適於氮化矽膜的形成之電漿CVD裝置的 一例的槪略剖面圖。 φ 圖2是表示平面天線的構造圖面。 圖3是表示控制部的構成說明圖。 圖4A及圖4B是表示第1實施形態的氮化矽膜的製 造方法的工程例圖面。 圖5是表示電漿CVD的含矽化合物氣體/氮氣體比與 帶隙的關係圖表。 圖6A〜圖6F是表示第2實施形態的氮化矽膜積層體 的製造方法的工程例圖面。 ® 圖7是表示適於氮化矽膜的形成之電漿CVD裝置的 別例的槪略剖面圖。 圖8A及圖8B是表示第3實施形態的氮化矽膜的製 造方法的工程例圖面。 圖9是依處理壓力別來表示RF偏壓的輸出密度與氮 化矽膜的帶隙的關係圖表。 圖1〇是依Ar流量別來表示RF/偏壓的輸出密度與氮 化矽膜的帶隙的關係圖表。 圖UA及11B是表示第4實施形態的氮化矽膜的製 -47- 200952078 造方法的工程例圖面。 圖12是表示電漿CVD的處理壓力與帶隙的關係圖表 〇 圖13A〜圖13F是表示第5實施形態的氮化矽膜積層 體的製造方法的工程例圖面。 圖14是表示可適用本發明的方法之MOS型半導體記 億體裝置的槪略構成說明圖。 ❹ 【主要元件符號說明】 1 :處理容器 la :底壁 1 b :側壁 2 :載置台 3 :支持構件 4 :覆蓋環 5 :加熱器 © 5 a :加熱器電源 6 :熱電耦 7 :電極 7a :給電線 8 :匹配箱 9 :高頻電源 1 0 :孔 1 1 :排氣室 -48- 200952078 1 1 a :空間 1 2 :排氣管 1 3 :板材 1 3 a ·支持部 1 4、1 5 :氣體導入孔 16 :搬出入口 1 7 :鬧閥 φ 1 8 :氣體供給裝置 19a :含氮氣體供給源 19b =矽含有化合物氣體供給源 19c :惰性氣體供給源 19d :洗滌氣體供給源 20a〜20d :氣體路線 21a〜2 Id :質量流控制器 22a〜22d:開閉閥 Φ 24 :排氣裝置 27 :微波導入機構 2 8 :透過板 29 :密封構件 3 1 :平面天線 3 2 :微波放射孔 3 3 :慢波材 34 :罩蓋構件 3 4 a :冷卻水流路 -49- 200952078 3 5 :密封構件 3 6 :開口部 37 :導波管 37a:同軸導波管 37b :短形導波管 38 :匹配電路 3 9 :微波產生裝置 41 :內導體 5 0 :控制部 5 1 :製程控制器 52 :使用者介面 5 3 :記憶部 60 :底層 70 :第1氮化矽膜 7 1 :第2氮化矽膜 72 :第3氮化矽膜 80 :氮化矽膜積層體 1 00 :電漿CVD裝置 101 : p型的矽基板 l〇2a :氮化矽膜積層體 1 0 3 :闊極電極 10 4 :第1源極·汲極 10 5 :第2源極.汲極 111 :第1絕緣膜 -50- 200952078 112： 第2絕緣膜 113: 第3絕緣膜 114: 第4絕緣膜 115： 第5絕緣膜 200 ： 電漿CVD裝置 601 ： MOS型半導體記憶體裝置 W :晶圓 ❿ ❿ -51 -

Claims (1)

  1. 200952078 七、申請專利範圍： 1· 一種氮化矽膜的製造方法，係使用藉由具有複數 個孔的平面天線來導入微波至處理室內而產生電漿的電漿 CVD裝置’在被處理體上藉由電漿CVD法來形成氮化矽 膜之氮化矽膜的製造方法，其特徵係具備CVD工程，其 係使用含有氮氣或氨氣的其中一方及含矽化合物氣體之成 膜氣體’在O.lPa以上1333Pa以下的範圍內將處理壓力 設定成一定’上述成膜氣體爲含氮氣時，由0.005以上 0.2以下的範圍內來選擇含矽化合物氣體與氮氣體的流量 比（含矽化合物氣體流量/氮氣體流量），上述成膜氣體 爲含氨氣時，由0.015以上0.2以下的範圍內來選擇含矽 化合物氣體與氨氣的流量比（含矽化合物氣體流量/氨氣 流量），而進行電漿CVD，形成帶隙的大小爲2.5eV以上 7eV以下的範圍內的氮化矽膜。 2.如申請專利範圍第1項之氮化矽膜的製造方法， 其中，在 O.lPa以上 4Pa以下的範圍內或 40Pa以上 1333 Pa以下的範圍內將處理壓力設定成一定。 3 ·如申請專利範圍第1項之氮化矽膜的製造方法， 其中，在功率密度0_01W/cm2以上0.64W/cm2以下的範圍 內將高頻供給至被處理體。 4. 一種氮化矽膜積層體的製造方法，係使用藉由具 有複數個孔的平面天線來導入微波至處理室內而產生電獎 的電漿CVD裝置，在被處理體上藉由電漿CVD法來形成 氮化矽膜的積層體之氮化矽膜積層體的製造方法，其特徵 -52- 200952078 係具備： 第1CVD工程’其係使用含有氮氣或氨氣的其中一方 及含砂化合物氣體之成膜氣體，在O.lPa以上1333Pa以 下的範圍內將處理壓力設定成一定’上述成膜氣體爲含氮 氣時，由0.005以上0.2以下的範圍內來選擇含矽化合物 氣體與氮氣體的流量比（含矽化合物氣體流量/氮氣體流 量），上述成膜氣體爲含氨氣時，由0.015以上0.2以下 Φ 的範圍內來選擇含矽化合物氣體與氨氣的流量比（含矽化 合物氣體流量/氨氣流量），而進行電漿CVD，形成具有 2.5eV以上7eV以下的範圍內的第1帶隙之氮化矽膜；及 第2CVD工程，其係於上述第1CVD工程的前或後， 使用含有氮氣或氨氣的其中一方及含矽化合物氣體之成膜 氣體，在與上述第1CVD工程同樣的處理壓力下，上述成 膜氣體爲含氮氣時，在0.005以上0.2以下的範圍內，將 含矽化合物氣體與氮氣體的流量比（含矽化合物氣體流量 ® /氮氣體流量）設定成與上述第1C VD工程相異的範圍， 上述成膜氣體爲含氨氣時，在0.015以上0.2以下的範圍 內，將含矽化合物氣體與氨氣的流量比（含矽化合物氣體 流量/氨氣流量）設定成與上述第ic VD工程相異的範圍 ，藉此在2.5 eV以上7eV以下的範圍內形成具有與上述第 1帶隙相異的第2帶隙之氮化矽膜。 5.如申請專利範圍第2項之氮化矽膜積層體的製造 方法，其中，重複進行上述第1CVD工程與上述第2CVD 工程。 -53- 200952078 6. —種電腦可讀取的記憶媒體，係記憶有在電腦上 動作的控制程式之電腦可讀取的記憶媒體，其特徵爲·· 上述控制程式係於實行時，使用藉由具有複數個孔的 平面天線來導入微波至處理室內而產生電獎的電獎CVD 裝置’在被處理體上藉由電漿CVD法來形成氮化矽膜時 ，使上述電漿CVD裝置控制於電腦，而使能夠進行CVD 工程， 該CVD工程係使用含有氮氣或氨氣的其中—方及含 ◎ 矽化合物氣體之成膜氣體，在O.lPa以上l 3 3 3Pa以下的 範圍內將處理壓力設定成一定’上述成膜氣體爲含氮氣時 ，由0.005以上0.2以下的範圍內來選擇含矽化合物氣體 與氮氣體的流量比（含矽化合物氣體流量/氮氣體流量） ，上述成膜氣體爲含氨氣時，由0.015以上0.2以下的範 圍內來選擇含矽化合物氣體與氨氣的流量比（含矽化合物 氣體流量/氨氣流量），而進行電漿CVD，形成帶隙的大 小爲2.5eV以上7eV以下的範圍內的氮化矽膜。 © 7. —種電漿CVD裝置，係藉由電漿CVD法在被處 理體上形成氮化矽膜的電漿CVD裝置，其特徵係具備： 處理室，其係將被處理體載置於載置台而收容； 介電質構件，其係阻塞上述處理室的上述開口部； 平面天線，其係設於上述介電質構件的外側，具有用 以將微波導入上述處理室內的複數個孔； 氣體供給裝置，其係對上述處理室內供給原料氣體； 排氣裝置，其係將上述處理室內予以減壓排氣； -54- 200952078 控制部，其係控制成可進行CVD工程，該CVD工程 係於上述處理室內，使用含有氮氣或氨氣的其中一方及含 矽化合物氣體之成膜氣體，在O.lPa以上1333Pa以下的 範圍內將處理壓力設定成一定，上述成膜氣體爲含氮氣時 ，由0.005以上0.2以下的範圍內來選擇含矽化合物氣體 與氮氣體的流量比（含矽化合物氣體流量/氮氣體流量） ，上述成膜氣體爲含氨氣時，由0.015以上0.2以下的範 φ 圍內來選擇含矽化合物氣體與氨氣的流量比（含矽化合物 氣體流量/氨氣流量），而進行電漿CVD，形成帶隙的大 小爲2.5 eV以上7eV以下的範圍內的氮化矽膜。 ❹ -55-
TW098110757A 2008-03-31 2009-03-31 Process for producing silicon nitride film, process for producing silicon nitride film laminate, computer-readable storage medium, and plasma cvd device TW200952078A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008092419 2008-03-31
JP2008092418A JP2009246210A (ja) 2008-03-31 2008-03-31 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
JP2009079530A JP2009267391A (ja) 2008-03-31 2009-03-27 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置

Publications (1)

Publication Number Publication Date
TW200952078A true TW200952078A (en) 2009-12-16

Family

ID=43505952

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098110757A TW200952078A (en) 2008-03-31 2009-03-31 Process for producing silicon nitride film, process for producing silicon nitride film laminate, computer-readable storage medium, and plasma cvd device

Country Status (3)

Country Link
US (1) US8119545B2 (zh)
KR (1) KR20100129311A (zh)
TW (1) TW200952078A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110846636A (zh) * 2018-08-20 2020-02-28 应用材料公司 用于处理腔室的涂覆材料
TWI791540B (zh) * 2017-06-30 2023-02-11 日商東京威力科創股份有限公司 蝕刻方法及蝕刻裝置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5787251B2 (ja) * 2011-02-28 2015-09-30 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
CN102420109B (zh) * 2011-06-15 2014-12-10 上海华力微电子有限公司 一种提高mim器件电容均匀性的方法
JP6101467B2 (ja) * 2012-10-04 2017-03-22 東京エレクトロン株式会社 成膜方法及び成膜装置
JP6037914B2 (ja) * 2013-03-29 2016-12-07 富士フイルム株式会社 保護膜のエッチング方法およびテンプレートの製造方法
JP6087236B2 (ja) * 2013-07-24 2017-03-01 東京エレクトロン株式会社 成膜方法
US10217626B1 (en) * 2017-12-15 2019-02-26 Mattson Technology, Inc. Surface treatment of substrates using passivation layers
CN110120343B (zh) * 2018-02-06 2021-10-01 中芯国际集成电路制造（天津）有限公司 氮化硅膜和半导体器件的制造方法
JP7285761B2 (ja) * 2019-11-06 2023-06-02 東京エレクトロン株式会社 処理方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5053832A (en) * 1988-09-28 1991-10-01 Nec Corporation Nonlinear resistance element suitable for an active-type liquid crystal display
JPH04328296A (ja) 1991-04-26 1992-11-17 Nippon Steel Corp 薄膜発光素子の製造方法
JPH05145078A (ja) 1991-11-22 1993-06-11 Kawasaki Steel Corp 半導体不揮発性記憶素子とその製造方法
JP3201492B2 (ja) 1992-03-27 2001-08-20 キヤノン株式会社 非晶質シリコン膜の製造方法、非晶質窒化シリコン膜の製造方法、微結晶シリコン膜の製造方法、及び非単結晶半導体装置
US5582880A (en) * 1992-03-27 1996-12-10 Canon Kabushiki Kaisha Method of manufacturing non-single crystal film and non-single crystal semiconductor device
JP3258441B2 (ja) 1993-05-20 2002-02-18 キヤノン株式会社 マイクロ波プラズマ処理装置およびマイクロ波プラズマ処理方法
JPH1027762A (ja) * 1996-03-18 1998-01-27 Hyundai Electron Ind Co Ltd 誘導結合形プラズマｃｖｄ方法及びこれを用いて生成された非晶質シリコン薄膜，及び、窒化シリコン膜，非晶質薄膜トランジスタ
US6357385B1 (en) * 1997-01-29 2002-03-19 Tadahiro Ohmi Plasma device
TW460943B (en) * 1997-06-11 2001-10-21 Applied Materials Inc Reduction of mobile ion and metal contamination in HDP-CVD chambers using chamber seasoning film depositions
US7208380B2 (en) * 2004-03-22 2007-04-24 Texas Instruments Incorporated Interface improvement by stress application during oxide growth through use of backside films
KR101063083B1 (ko) 2006-05-31 2011-09-07 도쿄엘렉트론가부시키가이샤 플라즈마 ｃｖｄ 방법, 질화 규소막의 형성 방법, 반도체 장치의 제조 방법 및 플라즈마 ｃｖｄ 장치
US20080012065A1 (en) * 2006-07-11 2008-01-17 Sandisk Corporation Bandgap engineered charge storage layer for 3D TFT
US8809936B2 (en) * 2006-07-31 2014-08-19 Globalfoundries Inc. Memory cell system with multiple nitride layers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI791540B (zh) * 2017-06-30 2023-02-11 日商東京威力科創股份有限公司 蝕刻方法及蝕刻裝置
CN110846636A (zh) * 2018-08-20 2020-02-28 应用材料公司 用于处理腔室的涂覆材料

Also Published As

Publication number Publication date
US20110086517A1 (en) 2011-04-14
US8119545B2 (en) 2012-02-21
KR20100129311A (ko) 2010-12-08

Similar Documents

Publication Publication Date Title
TW200952078A (en) Process for producing silicon nitride film, process for producing silicon nitride film laminate, computer-readable storage medium, and plasma cvd device
TWI590329B (zh) 藉由微波電漿處理以提升半導體裝置中之高介電常數膜成核速率及電移動度的方法
US8318614B2 (en) Method for forming silicon nitride film, method for manufacturing nonvolatile semiconductor memory device, nonvolatile semiconductor memory device and plasma apparatus
TWI445056B (zh) Method for forming silicon nitride film, manufacturing method of semiconductor device, and plasma chemical vapor deposition apparatus
WO2011108663A1 (ja) プラズマエッチング方法、半導体デバイスの製造方法、及びプラズマエッチング装置
JP4509864B2 (ja) プラズマ処理方法およびプラズマ処理装置
KR20110055700A (ko) 산화 규소막, 산화 규소막의 형성 방법 및, 플라즈마 ｃｖｄ 장치
JP5339327B2 (ja) プラズマ窒化処理方法および半導体装置の製造方法
WO2007034871A1 (ja) 選択的プラズマ処理方法
WO2011097178A2 (en) Methods for nitridation and oxidation
TW200836262A (en) Method for forming insulating film and method for manufacturing semiconductor device
JP5460011B2 (ja) 窒化珪素膜の成膜方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
US20110254078A1 (en) Method for depositing silicon nitride film, computer-readable storage medium, and plasma cvd device
US20100140683A1 (en) Silicon nitride film and nonvolatile semiconductor memory device
JP6424249B2 (ja) シリコン及びゲルマニウムを含む基板におけるシリコンの優先的酸化のための方法
JP2009267391A (ja) 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
JP2009246210A (ja) 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
WO2010113928A1 (ja) 窒化珪素膜の成膜方法、半導体メモリ装置の製造方法およびプラズマｃｖｄ装置
WO2010038888A1 (ja) 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
WO2009123325A1 (ja) 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
TW202145372A (zh) 用於改良膜的有效氧化物厚度之氫化與氮化製程