TW200947691A - Solid-state image sensor - Google Patents

Solid-state image sensor Download PDF

Info

Publication number
TW200947691A
TW200947691A TW098114145A TW98114145A TW200947691A TW 200947691 A TW200947691 A TW 200947691A TW 098114145 A TW098114145 A TW 098114145A TW 98114145 A TW98114145 A TW 98114145A TW 200947691 A TW200947691 A TW 200947691A
Authority
TW
Taiwan
Prior art keywords
solid
state image
semiconductor layer
diffusion layer
island
Prior art date
Application number
TW098114145A
Other languages
English (en)
Inventor
Fujio Masuoka
Hiroki Nakamura
Original Assignee
Unisantis Electronics Jp Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unisantis Electronics Jp Ltd filed Critical Unisantis Electronics Jp Ltd
Publication of TW200947691A publication Critical patent/TW200947691A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14679—Junction field effect transistor [JFET] imagers; static induction transistor [SIT] imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

200947691 六、發明說明： 【發明所屬之技術領域】 本發明係有關一種囡態攝像元件。 【先前技術】 使各像素具有放大功能，且利用掃描電路進行讀取之 放大型固態攝像裝置、亦即CMOS(complementary metal oxide semiconductor，互補式金氧半導體）影像感測器已 被提案。在CMOS影像感測器中，係於1像素内形成光電轉 換部、放大部、像素選擇部、以及重置（reset)部，除了由 光電二極體（photo diode)所構成的光電轉換部之外，還使 用有3個M0S電晶體（例如，專利文獻1)。亦即，習知的 CMOS影像感測器係由4個元件所構成。CMOS感測器係蓄積 由光電二極體所構成的光電轉換部所產生的電荷，以放大 部放大所蓄積的電荷，且利用像素選擇部來讀取經放大後 的電荷。 於第1圖顯示習知的CMOS影像感測器的單位像素。在 第1圖中’001為光電轉換用光電二極體、〇〇6為放大用電 晶體、007為重置電晶體、〇〇8為選擇電晶體、004為訊號 線、002為像素選擇時脈（cl〇ck)線、〇〇3為重置時脈線、 005為電源線、〇〇9為重置用電源線。習知的CMOS影像感 測器的單位像素於平面上，除了光電二極體之外尚有3個 M0S電晶體’共計具有4個元件。亦即’要將受光部（光電 二極體）的表面積相對於1像素的表面積之比例予以加大 係具有難度。 4 320177R1 200947691 非專利文獻i係提出在使用有〇·35^、· 2金屬層⑽S製種之f知的⑽s影 ^ 電二極體）相對於去沾矣w l J斋中又光^(先 外，非專利文it"象素表積例為17%的報告。此 專J文獻2係提出在使用有0.15从mwiringrul 素的表面積之tb例為顧的報告 獻 電二極趙)的表面積相對於二= 例為0時，形成有集光用的微透鏡(micro lens)。亦即， 田受光部（光電二極體）的表面積相對於1像素的表面積之 比例較低時便需要集光用的微透鏡。 專利文獻1 :日本特開2000-244818號公報 非專利文獻 1:H. Takahashi, M. Kinoshita, K. Morita， T. Shirai, T. Sato, T. Kimura, H. Yuzurihara, S. Inoue, MA 3.9/zm Pixel Pitch VGA Format 10b Digital Image
Sensor with 1· 5-Transistor/Pixel，，，ISSCC Dig. Tech.
Papers，pp· 108-109，2004. 非專利文獻 2:M. Kasano，Y. Inaba，M. Mori, S.Kasuga, T.Murata，T. Yamaguchi，“A 2.0//m Pixel Pitch MOS Image Sensor with an Amorphous Si Film Color Fi Iter”， ISSCC Dig. Tech. Papers, pp.348-349, 2005. 【發明内容】 (發明所欲解決之課題） 因此，本發明係以提供受光部的表面積相對於1像素 的表面積之比例較大的影像感測器為課題。 5 320177R1 200947691 ♦ ' > (解決課題的手段） 本發明的第1態樣中係提供一種固態攝像元件，係具 備有：訊號線，係形成於基板上；島狀半導體，係配置於 前述訊號線上；以及像素選擇線，係連接於前述島狀半導 體的上部； 前述島狀半導體係具備： 第1半導體層，係配置於前述島狀半導體的下部，且 連接於前述訊號線； 第2半導體層，係鄰接於前述第1半導體層的上侧； 閘極，係隔介絕緣膜連接於前述第2半導體層； 電荷蓄積部，係連接於前述第2半導體層，且由一旦 受光，電荷量便變化之第3半導體層所構成；以及 第4半導體層，係鄰接於前述第2半導體層與前述第 3半導體層的上側，且連接於前述像素選擇線； 前述像素選擇線係藉由透明導電膜來形成； 前述閘極的一部分係配置於在前述第2半導體層的側 壁所形成之凹處的内部。 此外，本發明的較佳態樣中，在前述固態攝像元件中， 前述訊號線係n+型擴散層，前述第1半導體層係n+型擴散 層，前述第2半導體層係p型雜質添加區域，前述第3半 導體層係η型擴散層，前述第4半導體層係p+型擴散層。 此外，本發明的較佳態樣中，在前述固態攝像元件中， 前述Ρ+型擴散層、與η型擴散層係作為光電轉換用光電二 極體發揮功能； 320177R1 200947691. 前述P+型擴散層、η型擴散層、與p型雜質添加區域 係作為放大用電晶體發揮功能； 前述第1半導體層的n+型擴散層、p型雜質添加區域、 η型擴散層、與閘極係作為重置電晶體發揮功能； 前述Ρ型雜質添加區域、與η+型擴散層係作為二極體 發揮功能。 此外，本發明的較佳態樣中，在前述固態攝像元件中， 前述島狀半導體係四角柱形狀。 〇 此外，本發明的較佳態樣中，在前述固態攝像元件中， 前述島狀半導體係六角柱形狀。 此外，本發明的較佳態樣中，在前述固態攝像元件中， 前述島狀半導體係圓柱形狀。 此外，本發明的較佳態樣中，提供一種固態攝像裝置， 係將前述固態攝像元件對基板以η列m行（n、m為1以上） 排列成行列狀而得。 此外，本發明的較佳態樣中，提供一種固態攝像裝置， 〇 係將前述島狀半導體為四角柱形狀的前述固態攝像元件對 基板以η列m行（n、m為1以上）排列成行列狀而得。 此外，本發明的較佳態樣中，提供一種固態攝像裝置， 係將前述島狀半導體為圓柱形狀的前述固態攝像元件對基 板以η列m行（n、m為1以上）排列成行列狀而得。 此外，本發明的較佳態樣中，提供一種固態攝像裝置， 係將前述固態攝像元件在基板上排列成蜂巢狀而得。 此外，本發明的較佳態樣中，在將前述固態攝像元件 7 320177R1 200947691 在基板上排列成蜂巢狀而得之固態攝像裝置 半導體係六角挺形狀。 μ述島狀 此外，本發明的較佳態樣中，在將前述固態攝像元件 在基板上排列成蜂巢狀而得之固態攝像裝置中， 半導體係圓柱形狀 前述島狀 發明的另一態樣，提供一種 件的製造方法，係包括以下步驟： 於矽基板上形成氧化膜，於氧化膜上形成P型矽，於 :!矽上堆積氮化膜，堆積氧化膜，形成矽柱的P且蝕劑，、 、虱化膜、氮化膜進行蝕刻，剝離阻蝕劑，形 罩、氧化賴罩之步驟； I化膜遮 對石夕進行钱刻’堆積氮化膜，進行·，”柱侧壁 留下為邊牆（Side咐11)狀，利用等方性姓刻對梦進行敍 & ’於區域賴獅成凹處之步驟； 對石夕進打钕刻，於P型雜質添加區域的側壁形成具有 凹處之島狀半導體，為了防止離子植佈時的離子通道效應 G〇n channeling)，形成薄氧化膜，植佈磷，進行退火， 形成n+型擴散層’形成訊號線㈣阻#劑，對薄氧化膜進 仃姓刻’料進行㈣，，形成n+擴散層與訊號線之步驟； 剝離阻钱劑，制離氮化膜，剝離薄氧化膜，堆積氧化 ^曰327 ’進叮平垣化，進行回姓，形成閘極絕緣嫉，堆積 多晶吩33卜進行平坦化，進行回餘，形成開極用的阻姓 劑’對多晶矽進行蝕刻，形成閘極之步驟； 剝離阻钱劑，植佈磷，形成電荷蓄積部之步驟； 8 320177R1 200947691 堆積氧化膜，進行平坦化，進行回银，剥離氮化膜， 形成氧化膜’植佈.，進行退火，形成p+型擴散層之步驟； 剝離氧化膜，堆積透明導電膜，形成像素選擇線用的 阻蝕劑，對透明導電膜進行蝕刻，剝離阻蝕劑，形成像素 選擇線之步驟；以及 形成表面保護膜之步驟。 (發a月的效果） 習知的CMOS影像感測器的單位像素於平面上，除了光 ❹電二極體之外尚有3個M0S電晶體，共計具有4個元件。 亦即，要將受光部（光電二極體）的表面積相對於丨像素的 表面積之比例予以加大係具有難度。已有提出在使用有 〇.15#m wiring rule(佈線規則）製程時，受光部（光電二 極體)的表面積相對於1像素的表面積之比例為_的： 告。 在本發明中，係提供一種固態攝像元件，係具備有： 訊號線，係形成於基板上；島狀半導體，係配置於前述訊 號線上；以及像素選擇線’係連接於前述島狀半導體的上 部； 前述島狀半導體係具備·· 第1半導體層，係配置於前述島狀半導體的下部，且 連接於前述訊號線， 第2半導體層，係鄰接於前述第〗半導體層的上側； 閘極’係隔介絕緣膜連接於前述第2半導體声· 電荷蓄積部，係連接於前述第2半導體層，i由一旦 320177R1 9 200947691 受光，電荷量便變化之第3半導體層所構成；以及 3半導第體4層半^體層’餐接於㈣2半導體層與前述第 3+導體層的上側’且連接於前述像素選擇線； 前述像素選擇線係藉由透明導電瞑來形成； 前述閘極的一部分係配置於在前述第2半導 壁所形成之凹處的内部。 層的側 前述第3半導體層、與前述第4半導體 光電轉換用光電二極體發揮功能； T為則述 前述第2半導體層、前述第3半導體層、與前 半導體層係作為前述放大用電晶體發揮魏；丨 前述第導體層、前述第2半導體層、前述第 導體層與刖迷閘極係作為前述重置電晶體發揮功能. 二極==導體層、與前述第1半導體層係作為前述 會反金“於 、咬侵％弟4 +導體層之側壁。 發明係藉由於像素選擇線使用氧油錫（_、氧 (Ζη〇)、氧化錫（Sn〇2)的透明導電膜，便能 連接於”半導體層的上部。亦即，藉由使用透明J = 便旎夠獲得受光部的表面積相 、 為較大之影像感測器。對於1像素的表面積之比例 此外’右將閘極隔介絕緣膜連接第2半導體層的側 :二=表面積係成為光電二極體的面積與間極的面 積與疋件間的面積之和。而閉極係將其-部分配置於在前 320177R1 200947691 述第2半導體層的侧壁 像素的表面積係成為，^成處的内部而成，藉此，j 和，而能夠獲得受光部的表面積相對於；像面積之 比例為較大之影像感捌器。 素的表面積之 【實施方式】 另 \ Γ下，根據圖面所顯示的實施形態來說明本發明 外’本發明並非以此而限定者。 月。 ❹ 於第2圖顯示i個本發明的固態攝像元件的烏国 此外，第3圖係1個本發明的固態攝像元件的而c 4⑷圖係第3圖的Xl_Xl，剖面圖，第4⑻圖係第4(二角 等效電路圖，第5(a)圖係第3圖的Yl-Yl，剖面圖 合 圖係第5(a)圖的等效電路圖。 5(b 本發明係，於矽基板107上形成氧化膜1〇8， ^
化膜108上形成訊號線1〇6 ; 、 ’且於I 於訊號線106上形成島狀半導.體，島狀半導體係且 ❹ n+型评層1G5,係位於島狀半導體下部 '、查、備 訊號線； 連接狖 p型雜質添加區域m，係鄰接於n+型擴鮮的 閘，刚，係隔介絕緣膜連接於p型雜質添加侧； 電何畜積部103，係連接於p型雜質添加 ’ -旦受光’電荷量便變化之η型擴散層所構成.以且由 Ρ+型擴散層1G2.，係鄰接於㈣料⑭ 型擴散層的上侧； 形成由連接於島狀半導體上部的ρ+型擴散層的上部之 320177R1 11 200947691 透明=電朗構成H騎線1D1; ‘ ㈣祕#、Μ將其—料配聽 區域的㈣卿叙以的㈣之方絲形成。 Ρ十型擴散層102、與η型擴散層i〇3係作為光 用光電二極體109發揮功能； 、 P+型擴散層102、n型擴散層103、與p型雜質添加區 域111係作為放大用電晶體113發揮功能； 型擴散層105、p型雜質添加區域m、n型擴散層 103、與間極104係作為重置電晶體112發揮功能；/ Ρ型雜質添加區域11卜與η+型擴散層1〇5係作為二 極體114發揮功能。 形成有氧化膜11〇作為層間絕緣膜。 此外，於第6圖顯示將上述固態攝像元件行列狀配置 而得的固態攝像元件行列的鳥瞰圖。此外，於第7圖顯示 平面圖。第8圖係第7圖的χ2_Χ2,剖面圖，第9圖係第7 圖的ΧπΧ3’剖面圖’第10圖係第7圖的χ4_χ4,剖面圖，第 11圖係第7圖的Υ2_γ2’剖面圖。 於矽基板242上形成氧化膜241 ’且於氧化膜241上 形成訊號線225; 於訊號線225上形成島狀半導體，島狀半導體係具備： η+型擴散層237，係位於島狀半導體下部，且連接於 訊號線； ρ型雜質添加區域234，係鄰接於η+型擴散層的上侧. 閘極219，係隔介絕緣膜連接於ρ型雜質添加區域. 320177R1 12 200947691 電荷蓄積部231，係連接於p型雜質添加區域， 一旦受光，電荷里便雙化之n塑擴散層所構成；以及 Ρ+型擴散層228’係鄰接於ρ型雜質添加區域與肾 型擴散層的上側； J ，l： n 形成由連接於島狀半導體上部的p+型擴散層的上咅 透明導電膜所構成之像素選擇線2〇1 ; 15之 前述閘極係以將其—部分配置於在前述p型雜質添力 區域的侧壁所形成之凹處的内部之方式來形成。 © 此外， 於矽基板242上形成氧化膜241，且於氧化膜 形成訊號線225 ; 上 於訊號線225上形成島狀半導體，島狀半 n+型擴散層238，係位於島狀半導體 ’、、備. 訊號線; ^卩’且連接於 P型雜質添加區域235,係鄰接於n+居 係隔介絕緣臈連接於的上侧； 且 曰::畜，係連接於㈣雜質添加區：域； 一旦又先電何！便變化^型擴域 前述 P觸散層，係鄰接於p型雜1成^及 型擴散層的上側； 育+加£域與 形成由連接於島狀半導體上， 透明導電膜所構成之像素選擇線^p里擴散層的上部： 前述閘極係以將其一部分 區域的側壁所形成之凹處的内部型雜質添力 320177R1 13 200947691 此外， 於石夕基板242上形成氧化膜241，且於氧化膜241上 形成訊號線225 ; 於訊说線225上形成島狀半導體，島狀半導體係具備： 型擴散層239，係位於島狀半導體下部，且連接於 訊號線； P型雜質添加區域236 ’係鄰接於n+型擴散層的上側； 閘極221，係隔介絕緣膜連接於p型雜質添加區域； 電荷蓄積部233，係連接於p型雜質添加區域，且由 一旦受光’電荷量便變化之η型擴散層所構成；以及 Ρ+型擴散層230’係鄰接於ρ型雜質添加區域與前述η 型擴散層的上側； 形成由連接於島狀半導體上部的ρ+型擴散層的上部之 透明導電膜所構成之像素選擇線203 ; 前述閘極係以將其-部分配置於在前述ρ型雜質添加 區域的侧壁所形成之凹處的内部之方式來形成。 形成有氧化膜240作為層間絕緣膜。 於矽基板242上形成氧化膜241，且於氧化骐241上 形成訊號線226 ; 體係具備： ’且連接於 於訊號線226上形成島狀半導體，島狀半導 η+型擴散層· 252，係位於島狀半導體下部 訊號線； Ρ型雜質添加區域249,係鄰接於η+型擴散層的上側 閘極219，係隔介絕緣膜連接於ρ型雜質添加區域 320177R1 14 200947691 電荷蓄積部246，係連接於p型雜質添加區域，且由 一旦受光，電荷量便變化之n型擴散層所構成；以及 Ρ+型擴散層243,係鄰接於Ρ型雜質添加區域與前述11 型擴散層的上側； 形成由連接於島狀半導體上部的ρ+型擴散層的上部之 透明導電膜所構成之像素選擇線2〇1 ; 、前述閘極係以將其一部分配置於在前述ρ型雜質添加 區域的侧壁所形成之凹處的内部之方式來形成。 ❹ 此外，. . 於矽基板242上形成氧化膜241，且於氧化膜241上 形成訊號線226; ' 於訊號線226上形成島狀半導體，島狀半導體係具備： η+型擴散層253，係位於島狀半導體下部，且連接於 訊號線； ' Ρ型雜質添加區域250,係鄰接於η+型擴散層的上侧； 〇 閘極22。，係隔介絕緣膜連接於ρ型雜質添加區域·, ’ 電荷蓄積部247，係連接於Ρ型雜質添加區域，且由 一旦受光，電荷量便變化之η型擴散層所構成；以及 Ρ+型擴散層244,係鄰接於Ρ型雜質添加區域與前述11 型擴散層的上侧； ' 形成由連接於島狀半導雜上部的Ρ+型擴散層的上部之 透明導電膜所構成之像素遠擇線202， 前述閘極係以將其一部分配置於在前述ρ型雜質添加 區域的側壁所形成之凹處的内部之方式來形成。、+ 320177R1 200947691 此外， 於矽基板242上形成氧化膜241，且於氧化膜241上 形成訊號線226 ; 於訊號線226上形成島狀半導體，島狀半導體係具備： 型擴散層254，係位於島狀半導體下部，且連接於 訊號線， P‘型雜·質添加區域251 ’係鄰接於n+型擴散層的上側； 閘極221，係隔介絕緣膜連接於p型雜質添加區域； 電荷蓄積部248，係連接於p型雜質添加區域，且由 一旦受光，電荷量便變化之n型擴散層所構成；以及 P+型擴散層245,係鄰接於p型雜質添加區域與前述n 型擴散層的上侧； 形成由連接於島狀半導體上部的ρ+型擴散層的上部之 透明導電膜所構成之像素選擇線203 ; 前述閘極係以將其一部分配置於在前述ρ型雜質添加 區威的侧壁所形成之凹處的内部之方式來形成。 形成有氧化膜240作為層間絕緣膜。 於矽基板242上形成氧化膜241，且於氧化膜241上 形成訊號線227; 於訊號線227上形成島狀半導體，島狀半導體係具備： η+型擴散層222，係位於島狀半導體下部，且連接於 訊號線； ρ型雜質添加區域255,係鄰接於η+型擴散層的上侧； 閘極219，係隔介絕緣膜連接於ρ型雜質添加區域； 320177R1 16 200947691 電荷畜積部216，係連接於p型雜質添加區域，且由 一旦受光，電荷量便變化之n塑擴散層所構成；以及 P+型擴散層213’係鄰接於p型雜質添加區域與前述11 型擴散層的上側； 形成由連接於島狀半導體上部的p+型擴散層的上部之 透明導電膜所構成之像素選擇線201 ; 前述閘極係以將其一部分配置於在前述p型雜質添加 區域的侧壁所形成之凹處的内部之方式來形成。 © 此外， 於矽基板242上形成氧化膜 形成訊號線227 於訊號線227上形成島狀半導體，島狀半導體係具備： /型擴散層223 ’係位於島狀半導體下部，且連接於 訊線， P型雜質添加區域256，係鄰接於n+刑抽 m^99() 镬於n+型擴散層的上侧； 閘極220，係隔介絕緣膜連接於P型雜暂夭4 re W 雪许菪接却P主雜質添加區域； 電何畜積部217 ,係連接於暂上 一曰受光，電荇 P 1雜質添加區域，且由 一又光電何置便變化h型擴散 P+型擴散層214，係鄰接於p型 成，以及 型擴散層的上侧； 添加區域與前述η 形成由連接於島狀半料均 爲 透明導電膜所構成之像素選擇線2〇2.歪擴散層的上部之 前述閉極係以將其一部分配置於力 區域的侧壁所形成之凹處的 則逑P型雜質添加 丨之方式來形成。 320177R1 17 200947691 此外， 且於氧化膜241上 於矽基板242上形成氧化膜241， 形成訊號線227 ; 於訊號線227上形成島狀半導體，島狀半導體係具備： n+型擴散層224，係位於島狀半導體下部，且連接於 訊號線； 、 P型雜質添加區域257，係_於n續擴散層的上侧； 閘極221，係隔介絕緣膜連接於p型雜質添加區域； 電荷蓄積部218，係連接於p型雜質添加區域，且由 一旦受光，電荷量便變化之n型擴散層所構成；以及 P+型擴散層215,係鄰接於p型雜質添加區域與前述n 型擴散層的上側； 形成由連接於島狀半導體上部的ρ+型擴散層的上部之 透明導電膜所構成之像素選擇線203 ; 前述閘極係以將其-部分配置於在前述ρ型雜質添加 區域的侧壁所形成之凹處的内部之方式來形成。 形成有氧化膜240作為層間絕緣膜。 此外， 於矽基板242上形成氧化膜241，且於氧化膜241上 形成訊號線227 ; 於訊號線227上形成島狀半導體，島狀半導體係具備·· η+型擴散層223，係位於島狀半導體下部，且連接於 訊號線； Ρ型雜質添加區域256’係鄰接於η+型擴散層的上側； 320177R1 18 200947691 閘極220,係隔介絕 ± 電荷蓄積部217，传、杳、連接於？型雜質添加區域； -旦受光，電荷量便變2接於P型雜質添加區域’且由 P+型擴散層214,係鄰接^型擴，層所構成；以及 型擴散層的上側； ;P 雜質添加區域與前述η 形成由連接於島狀半 & 透明導電膜所構成之像素選擇線P+型擴散層的上部之 前述閘極係以將I一 ' 區域的側壁所形成之^處^刀配置於在前述P型雜質添加 此外，的内部之方式來形成。 於石夕基板242上形忐氨儿 形成訊號線226 ; 膜241 ’且於氧化膜241上 於訊= 226上形成島狀半導體 n+型擴散層253,係位於島 ^體係具備· 訊號線； 、 +導體下部，且連接於 P型雜質添加區域25〇,係鄰 閘極220，係隔介絕緣膜連接於⑴型擴散層的上侧； 電荷蓄積部247,係連接於p / = f添加區域； -旦受光，電荷量便變化之質添加區域，且由 P+型擴散層244,係鄰接型曰所構成；以及 塑擴散層的上側； 、質添加區域與前述η 形成由連接於島狀半導體上部的 透明導電膜所構成之像素選擇線2G2P型擴散層的上部之 前述閘極係以將其一部分配’ '、在前述p型雜質添加
320J77RI 19 200947691 區域=壁所形成之凹處的内部之方式來形成 ’且於氧化膜241上 於矽基板242上形成氧化膜241 形成訊號線225 ; 於訊號線225上形成島狀半導體，島狀半導體係具備： n+型擴散層238 ’係位於島狀半導體下部，且連接於 訊號線；
P型雜質添加區域235’係鄰接於“型擴散層的上側； 閘2 220，係隔介絕緣膜連接於p型雜質添加區域； 電祷蓄積部232，係連接於p型雜質添加區域，且由 一旦受光，電荷量便變化之n型擴散層所構成；以及 P+型擴散層229’係鄰接於p型雜質添加區域與前述η 型擴散層的上侧； 形成由連接於島狀半導體上部的ρ+型擴散層的上部之 透明導電膜所構成之像素選擇線202 ; 〇 前述閘極係以將其一部分配置於在前述ρ型雜質添加 區威的側壁所形成之凹處的内部之方式來形成。 以下，參照第12圖至第31圖，說明用以形成本發明 的固態攝像元件的構造之製造步驟的一例。 首先’於矽基板242上形成氧化膜241，於氧化膜241 上形成Ρ型矽301，於ρ型矽301上堆積氮化膜，堆積氧 化媒’形成石夕柱的阻#劑，對氧化膜、氮化膜進行蚀刻， 剝離ρ且蝕劑，形成氮化膜遮罩302、303、304、308、309、 氧化艨遮罩 305、306、307、310、311(第 12(a)及（b)圖）。 20 320177R1 200947691 對矽進行蝕刻(第13(aU(_。 堆積m進錢刻，於錄㈣留下 wa⑴狀批、⑽、314、315、316(第i4(a)及⑻圖）。 利用等方n蚀刻對石夕進行餘刻，於p塑雜質添加區域 的側壁形成凹處（第15(a)及（b)圖）。 對石夕進订敍刻，於p型雜質添加區域的侧壁形成具有 凹處之島狀半導體317、318、319、32G、321 (第16(a)及 ⑻圖）。 ❹ 為了防止離子植佈時的離子通道效應（channeling)， 形成薄氧化膜322(第17(a)及（…圖）。 植佈磷，進行退火，形成n+型擴散層323(第18(幻及 ⑻圖）。 形成訊號線用的阻蝕劑324、325、326(第19(a)及（b) 圖）。 對薄氧化艇進行餘刻，對矽進行蝕刻，形成n+擴散層 237、238、239、223、253、與訊號線 225、226、227(第 ❹20(a)及⑹圖）。 剝離阻蝕劑，剥離氮化膜，剝離薄氧化膜（第21(a)及 ⑻圖）。 堆積氧化膜327，進行平坦化，進行回蝕（第22(a)及 (b)圖）。 形成閘極絕緣膜328、329、330、332、333，堆積多 晶矽331，進行平坦化，進行回蝕（第23(a)及（b)圖）。 形成蘭極用的阻蝕劑334、335、336(第24(a)及（b) 21 320177R1 200947691 > . 圖）。 對多晶矽進行蝕刻，形成閘極219、220、221，剝離 阻蝕劑（第25(a)及（b)圖）。 植佈磷’形成電荷蓄積部231、232、233、217、247(第 26(a)及（b)圖）。 堆積氧化膜240，進行平坦化，進行回蝕，剝離氮化 膜（第27(a)及（b)圖）。 形成氧化膜337、338、339、340、341，植佈硼，進 行退火’形成P+型擴散層228、229、230、214、244(第 28(a)及（b)圖）。 剝離氧化膜，堆積透明導電膜342(第29(^)及（1；))圖）。 开> 成像素選擇線用的阻餘劑，對透明導電膜進行餘 刻，剝離阻蝕劑，形成像素選擇線2〇卜2〇2、2〇3(第3〇(a) 及（b)圖）。 形成表面保護膜343。 此外，在實施例中，雖然P型雜質添加區域側面的凹 處的剖面形狀為半圓形，但亦可如第32圖所示，為四角形 等其他的形狀。 第32圖係顯示本發明的其他實施例之剖面圖。 於矽基板707上形成氧化膜708，且於氧化膜7〇8上 形成訊號線706; 於訊號線706上形成島狀半導體，島狀半導體係具備： n+型擴散層705，係位於島狀半導體下部，且連接於 訊號線， 320177R1 22 200947691 p型雜質添加區域7ΐϊ · 閉極7G4，係隔介絕緣^鄰二於㈣擴散層的上侧； 電荷蓄積部而，係連接^接於㈣雜質添加區域1· -旦受光’電荷量便變化；ρ尘雜質添加區域，且由 Ρ+型擴散層7G2，_ 所構成 :以及 型擴散層的上側； 於ρ型雜質添加區域與前述η ❹ 透明”模所構成型擴散層的上部之 區域部分配置於在前述。型雜質添加 式來形成。成之剖面形狀為四角形之凹處的内部之方 Ρ+型擴散層7〇2、^η 用光電二極體709m 廣散層703係作為光電轉換 層間絕緣膜。揮功此。此外，形成氧化膜m作為 此外，在實施例中，雖然係使用島狀半導體為屬於四 ❹角柱形狀的固態攝像元件，但亦可如第33圖所示，島狀半 導體4G1為屬於六角柱形狀的固態攝像元件。 此外，在實施例中，雖然是顯示將島狀半導體為屬於 四角柱形狀的固態攝像元件對基板以η列m行（n、m* j 以上）排列而成之固態攝像元件行列，但亦可如第34圖所 不’排列島狀半導體為六角柱形狀的固態攝像元件4〇2、 403、404而成之第1固態攝像元件行、及排列島狀半導體 為六角柱形狀的固態攝像元件405、406、407而成之第2 固悲攝像凡件行、及排列島狀半導體為六角柱形狀的固態 23 320177R1 200947691 攝像元件408、409、410而成之第3固態攝像元件行係以 將垂直像素間距（pitch)取/"3/2倍所得之間隔（水平像素 間距HP)來配置，亦即，固態攝像元件亦可設計為排列成 所謂的蜂巢狀之構造的固態攝像元件行列。 此外，在實施例中，雖然係使用島狀半導體為四角柱 形狀的固態攝像元件，但亦可如第35圖所示，島狀半導體 501為屬於圓柱形狀的固態攝像元件。 本發明係提供一種固態攝像元件，係具備有：訊號線， 係形成於基板上；島狀半導體，係配置於前述訊號線上； 以及像素選擇線，係連接於前述島狀半導體的上部； 前述島狀半導體係具備： 第1半導體層，係配置於前述島狀半導體的下部，且 連接於前述訊號線； 第2半導體層，係鄰接於前述第1半導體層的上侧； 閘極，係隔介絕緣膜連接於前述第2半導體層； 電荷蓄積部，係連接於前述第2半導體層，且由一旦 受光，電荷量便變化之第3半導體層所構成；以及 第4半導體層，係鄰接於前述第2半導體層與前述第 3半導體層的上侧，且連接於前述像素選擇線； 前述像素選擇線係藉由透明導電膜來形成； 前述閘極的一部分係配置於在前述第2半導體層的侧 壁所形成之凹處的内部。 前述第3半導體層、與前述第4半導體層係作為前述 光電轉換用光電二極體發揮功能； 24 320177R1 200947691 前述第2半導體層、前述第3半導體層 半導體層係作為前述放大用電晶體發揮功能；〜第4 前述第1半導體層、前述第2半導體層、前述第3半 導體層、與前述_係作為前述重置電晶體發揮功妒. 極SI 2半導體層、與前述第1半導體層係作:前述 一極體發揮功能。 習知的半導體製造步驟中所使用之紹、鋼的金屬由於 Ο 會反射光，因此必須連接於第4半導體層的健。而藉由 於像素選祕使減化㈣（ITG)、氧化鋅（Μ)、氧化 (論）的透明導電膜’便能夠將像素選擇線連接於第4半 上部。亦即’藉由使用透明導電膜便能夠獲得受 =表面積相對於1像素的表面積之比例為較大之影像 感測器。 外，若將問極隔介絕緣膜連接第2半導體層的侧 壁，1像素的表面積係成為光電二極體的面積與問極的面 〇積與元件間的面積之和。而閘極係將其一部分配置於在前 述第2半導體層的側壁所形成之凹處的内部而成，藉此」 像素的表面積係成為光電二極體的面積與元件間的面積之 和，而能夠獲得受光部的表面積相對於！像素的表面積之 比例為較大之影像感測器。 在習知的CM0S影像感測器中，受光部（光電二極體） 的表面積相對於1像素的表面積之比例為篇。以下，對 本發明的影像感測器配置成行列狀時之受光部（光電二極 體）的表面積相對於！像素的表面積之比例進行估計。第 320177R1 25 200947691 • . 36圖係具有四角枝形狀的島狀半導體之本發明的固態攝像 儿件 601、602、603、604、605、606、607、608、609 配 置成行列狀時的平面圖，第37圖係放大顯示一像素之平面 圖，係顯不受光部610。F為wiring rule(佈線規則）。使 每1像素的表面積為2#mx2//m，且使用〇· 15, Wiring mle製程。受光部（光電二極體）的表面積係1 925輝 1.925 /zin。具有四角柱形狀的島狀半導體之本發明的影像 感測器配置成行列狀時之受光部（光電二極體）的表面積相 對於1像素的表面積之比例為92 6%。亦即，由於係以光 電二極體的面積來實現影像感測器的單位像素，因此能夠 獲得受光部的表面積相對於！像素的表面積之比例為較大 之影像感測器。 【圖式簡單說明】 第1圖係習知的CMOS影像感測器的單位像素。 第2圖係1個本發明的輯攝像元件的鳥_。 第3圖係1個本發明的固態攝像元件的平面圖。 第4(a)圖係1個本發明的固態攝像元件的，刊面 卜 ° 第4(b)圖係第4(a)圖的等效電路。 第5(a)圖係1個本發明的固態攝像元件的Hi，剖面 攝像元件而得的固 第5(b)圖係第5(a)圖的等效電路。 第6圖係行列狀配置本發明的固態 態攝像元件行列的鳥瞰圖。 320177R1 26 200947691 第7圖係行列狀配置本發明的固態攝像元件而得的固 態攝像元件行列的平面圖。 第8圖係行列狀配置本發明的固態攝像元件而得的固 態攝像元件行列的Χ2_Χ2,剖面圖平面圖。 第9圖係行列狀配置本發明的固態攝像元件而得的固 L攝像元件行列的Χ3_Χ3’剖面圖平面圖。 第10圖係行列狀配置本發明的固態攝像元件而得的 固態攝像元件行列的Χ4—Χ4,剖面圖平面圖。 第11圖係行列狀配置本發明的固態攝像元件而得的 固態攝像元件行列的Υ2_Υ2,剖面圖平面圖。 第12(a)圖係顯示本發明的固態攝像元件的製造例之 Χ2-Χ2剖面步驟圖。_ 第12(b)圖係顯示本發明的固態攝像元件的製造例之 Υ2-Υ2,剖面步驟圖。 〇 第13(a)圖係顯示本發明的固態攝像元件的製造例之 Χ2-Χ2’剖面步驟圖。 第13(b)圖係顯示本發明的固態攝像元件的製造例之 Υ2-Υ2,剖面步驟圖。 製造例之 第14(a)圖係顯示本發明的固態攝像元件# Χ2-Χ2’剖面步驟圖。· 第14(b)圖係顯示本發明的固態攝像开彼以止 豕兀件的製造例之 Υ2-Υ2剖面步驟圖。_ 製造例.之 第15(a)圖係顯示本發明的固態攝像&彳牛％ X2-X2’剖面步驟圖。 320177R1 27 200947691 . I · 第15(b)圖係顯示本發明的固態攝像元件的製造例之 Y2-Y2’剖面步驟圖0 第16(a)圖係顯示本發明的固態攝像元件的製造例之 X2-X2’剖面步驟圖。 第16(b)圖係顯示本發明的固態攝像元件的製造例之 Y2-Y2’剖面步称圖。 第17(a)圖係顯示本發明的固態攝像元件的製造例之 X2-X2’剖面步驟圖。 第17(b)圖係顯示本發明的固態攝像元件的製造例之 Y2-Y2’剖面步驟圖。 第18(a)圖係顯示本發明的固態攝像元件的製造例之 X2-X2’音|面步驟圖。 第18(b)圖係顯示本發明的固態攝像元件的製造例之 Y2-Y2’剖面步驟圖。 第19(a)圖係顯示本發明的固態攝像元件的製造例之 Χ2-Χ2’剖面步驟圖。 第19(b)圖係顯示本發明的固態攝像元件的製造例之 Υ2-Υ2’剖面步驟圖。 第20(a)圖係顯示本發明的固態攝像元件的製造例之 Χ2-Χ2’剖面步驟圖。 第20(b)圖係顯示本發明的固態攝像元件的製造例之 Υ2_Υ2’咅面步驟圖。 第21(a)圖係顯示本發明的固態攝像元件的製造例之 Χ2-Χ2’剖面步驟圖。 320177R1 28 200947691 第21(b)圖係顯示本發明的固態攝像元件的製造例之 Y2-Y2’剖面步驟圖。 第22(a)圖係顯示本發明的固態攝像元件的製造例之 X2-X2’剖面步驟圖。 、 第22(b)圖係顯示本發明的固態攝像元件的製造例之 Y2-Y2’剖面步驟圖。 ' 第23(a)圖係顯示本發明的固態攝像元件的製造例之 X2-X2’剖面步驟圖。 ❹ 第23(b)圖係顯示本發明的固態攝像元件的製造例之 Y2-Y2剖面步驟圖。 第2 4 (a)圖係顯示本發明的固態攝像元件的製造例之 χ2-χ2’剖面步驟圖。 第24(b)圖係顯示本發明的固態攝像元件的製造例之 Υ2-Υ2剖面步驟圖。 第25(a)圖係顯示本發明的固態攝像元件的製造例之 χ2-χ2’剖面步驟圖。 ❹ 第25(b)圖係顯示本發明的固態攝像元件的製造例之 Υ2-Υ2,剖面步驟圖。 " 第26(a)圖係顯示本發明的固態攝像元件的製造例之 Χ2_Χ2’剖面步驟圖.。... 第26(b)圖係顯示本發明的固態攝像元件的製造例之 γ2-γ2’剖面步驟圖。 第27(a)圖係顯示本發明的固態攝像元件的製造例之 χ2-χ2’剖面步驟圖。 320177R1 29 200947691 I 1 第27(b)圖係顯示本發明的固態攝像元例之 Y2-Y2’剖面步驟圖。 " 第28(a)圖係顯示本發明的固態攝像元件的製造例之 χ2-χ2’剖面步驟圖。 第28(b)圖係顯示本發明的固態攝像元件的 例之 γ2-γ2’剖面步驟圖。 第29(a)圖係顯示本發明的固態攝像元件的製造例之 χ2-χ2’剖面步驟圖。 第29(b)圖係顯示本發明的固態攝像元件的製造例之 γ2-Υ2’剖面步驟圖。 第30(a)圖係顯示本發明的固態攝像元件的 例之 χ2-χ2’剖面步驟圖。 第30(b)圖係顯示本發明的固態攝像元件的製造例之 γ2__γ2’剖面步驟圖。 第31(a)圖係顯示本發明的固態攝像元件的製造例之 Χ2-Χ2’刹面步驟圖。 第31(b)圖係顯示本發明的固態攝像元件的製造例之 y2-Y2’咅1i面步轉圖。 第32圖係顯示本發明的其他實施例之剖面圖。 第33圖係顯示本發明的其他實施例之鳥嗽圖。 第34圖係顯示本發明的其他實施例之鳥峨圖。 第35圖係顯示本發明的其他實施例之鳥瞰圖。 第.3^。圖係具有四角柱形狀的島狀半導體之本發明的 影像感測器配置成行列狀時的平面圖。 320177R1 30 200947691 第37圖係放大顯示一像素之平面圖。 【主要元件符號說明】 001 002 003 004、106、225 至 227、706 光電轉換用光電二極體 像素選擇時脈線 重置時脈線 訊號線 005 電源線 006 、 113 〇 007 、 112 008 009 101 、 201 至 203 、 701 102、 213 至 215、228 至 230 103、 216 至 218、231 至 233 放大用電晶體 重置電晶體 選擇電晶體 重置用電源線 像素選擇線 P+型擴散層 電荷蓄積部 104、219 至 221、704 閘極 105、222 至 224、237 至 239 ❹ 107 、 242 、 707 108 、 110 、 240 、 24卜 322 、 327 109 、 610 、 709 111、234 至 236、249 至 251 114 型擴散層 基板 氧化膜 受光部（光電二極體） P型雜質添加區域 二極體 243 至 245、702 246 至 248、703 252 至 254、323、705 P+型擴散層 電何畜積部 n+型擴散層 31 320177R1 200947691 255 至 257 、711 301 302 至 304 、308、 309 305 至 307 、310、 311 312 至 316 317 至 321 324 至 326 、334 至 336 328 至 330 、332、 333 331 337 至 341 、708、 710 342 343 401 至 410 501 601 至 609 影像感測器 P型雜質添加區域 P型矽 氮化膜遮罩 氧化膜遮罩 氣化膜邊牆 島狀半導體 阻钱劑 閘極絕緣膜 多晶矽 氧化膜 透明導電膜 表面保護膜 六角柱狀島狀半導體 圓柱狀島狀半導體 32 320177R1

Claims (1)

  1. 200947691 七、申請專利範圍： 1. 一種固態攝像元件，係具備有：訊號線，係形成於基板 上；島狀半導體，係配置於前述訊號線上；以及像素選 擇線，係連接於前述島狀半導體的上部； 前述島狀半導體係具備： 第1半導體層，係配置於前述島狀半導體的下部， 且連接於前述訊號線； 第2半導體層，係鄰接於前述第1半導體層的上側； ❹ 閘極，係隔介絕緣膜連接於前述第2半導體層； 電荷蓄積部，係連接於前述第2半導體層，且由一 旦受光，電荷量便變化之第3半導體層所構成；以及 第4半導體層，係鄰接於前述第2半導體層與前述 第3半導體層的上侧，且連接於前述像素選擇線； 前述像素選擇線係藉由透明導電膜來形成； 前述閘極的一部分係配置於在前述第2半導體層 的側壁所形成之凹處的内部。 ❹ 2. 如申請專利範圍第1項之固態攝像元件，其中，前述訊 號線係n+型擴散層，前述第1半導體層係n+型擴散層， 前述第2半導體層係p型雜質添加區域，前述第3半導 體層係η型擴散層，前述第4半導體層係p+型擴散層。 3. 如申請專利範圍第2項之固態攝像元件，其中，前述 Ρ+型擴散層、與η型擴散層係作為光電轉換用光電二極 體發揮功能； 前述Ρ+型擴散層、η型擴散層、與ρ型雜質添加區 33 320177R1 200947691 域係作為放大用電晶體發揮功能； 前述第1半導體層的n+型擴散層、p型雜質添加區 域、η型擴散層、與閘極係作為重置電晶體發揮功能； 前述Ρ型雜質添加區域、與η+型擴散層係作為二 極體發揮功能。 4. 如申請專利範圍第1項之固態攝像元件，其中，前述島 狀半導體係四角柱形狀。 5. 如申請專利範圍第1項之固態攝像元件，其中，前述島 狀半導體係六角柱形狀。 6. 如申請專利範圍第1項之固態攝像元件，其中，前述島 狀半導體係圓柱形狀。 7. —種固態攝像裝置，係將申請專利範圍第1項之固態攝 像元件對基板以η列m行（n、m為1以上）排列成行列 狀而得。 8. —種固態攝像裝置，係將申請專利範圍第4項之固態攝 像元件對基板以η列m行（n、in為1以上）排列成行列 狀而得。 9. 一種固態攝像裝置，係將申請專利範圍第6項之固態攝 像元件對基板以η列m行（n、m為1以上）排列成行列 狀而得。 10. —種固態攝像裝置，係將申請專利範圍第1項之固態攝 像元件在基板上排列成蜂巢狀而得。 11. 一種固態攝像裝置，係將申請專利範圍第5項之固態攝 像元件在基板上排列成蜂巢狀而得。 34 320177R1 200947691 12•-種固態攝像裝置，係將申請專利範圍第6項之固態攝 像元件在基板上排列成蜂巢狀而得。 13· —種固態攝像元件的製造方法，係申請專利^圍 項之固態攝像元件的製造方法，包括以下步驟& 第1 於石夕基板上形成氧化膜，於氧化以 於P型破上堆積氮化膜，堆積氧化膜，形切柱的阻餘 劑，對氧化膜、氮化膜進行姓刻’制離随蝕劑》 化膜遮罩、氧化膜遮罩之步驟； 风氣 對料㈣刻，堆龍倾，進行㈣，於梦 土留下為邊牆（S1de wall)狀，利用等方性 行侧，於p型雜質添加區域的側壁形成凹進 對石夕進行_，於Ρ型雜質添加 且 有凹處之島狀半導體，為了防止離子植佈時的 二η細ellng)，形成氧化膜，植佈碟 = 形成n+型擴|屏，疋叮退人， 職層料訊號線用的阻 ❹ =刻，對，，形成_散層與 化膜剝剝:氮 多晶石夕，進行平^曰化*订職’形成閑極絕緣膜，堆積 對多畢石夕進行麵刻，形ΓΓ之=閑極用的崎劑， 形成電荷蓄積部之步驟; 形成氧化膜，植_，^化賴，簡氮化膜， 煳進仃退火，形成Ρ +型擴散層之 320177R1 35 200947691 步驟； 剝離氧化膜，堆積透明導電膜，形成像素選擇線用 的阻蝕劑，對透明導電膜進行蝕刻，剝離阻蝕劑，形成 像素選擇線之步驟；以及 形成表面保護膜之步驟。 36 320177R1
TW098114145A 2008-05-02 2009-04-29 Solid-state image sensor TW200947691A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/058412 WO2009133623A1 (ja) 2008-05-02 2008-05-02 固体撮像素子

Publications (1)

Publication Number Publication Date
TW200947691A true TW200947691A (en) 2009-11-16

Family

ID=41254853

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098114145A TW200947691A (en) 2008-05-02 2009-04-29 Solid-state image sensor

Country Status (5)

Country Link
EP (1) EP2290692A4 (zh)
KR (1) KR101113905B1 (zh)
CN (1) CN102017151B (zh)
TW (1) TW200947691A (zh)
WO (2) WO2009133623A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8183628B2 (en) 2007-10-29 2012-05-22 Unisantis Electronics Singapore Pte Ltd. Semiconductor structure and method of fabricating the semiconductor structure
US8598650B2 (en) 2008-01-29 2013-12-03 Unisantis Electronics Singapore Pte Ltd. Semiconductor device and production method therefor
JP5317343B2 (ja) 2009-04-28 2013-10-16 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
JP5356970B2 (ja) 2009-10-01 2013-12-04 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
WO2011111662A1 (ja) * 2010-03-08 2011-09-15 日本ユニサンティスエレクトロニクス株式会社 固体撮像装置
JP5054182B2 (ja) * 2010-03-12 2012-10-24 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 固体撮像装置
US8487357B2 (en) 2010-03-12 2013-07-16 Unisantis Electronics Singapore Pte Ltd. Solid state imaging device having high sensitivity and high pixel density
JP5066590B2 (ja) 2010-06-09 2012-11-07 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置とその製造方法
JP5087655B2 (ja) 2010-06-15 2012-12-05 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
WO2012056586A1 (ja) * 2010-10-29 2012-05-03 日本ユニサンティスエレクトロニクス株式会社 固体撮像装置
JP4769910B1 (ja) * 2011-02-18 2011-09-07 日本ユニサンティスエレクトロニクス株式会社 固体撮像装置
US8564034B2 (en) 2011-09-08 2013-10-22 Unisantis Electronics Singapore Pte. Ltd. Solid-state imaging device
US8669601B2 (en) 2011-09-15 2014-03-11 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device having pillar-shaped semiconductor
US8772175B2 (en) 2011-12-19 2014-07-08 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing semiconductor device and semiconductor device
US8916478B2 (en) 2011-12-19 2014-12-23 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing semiconductor device and semiconductor device
US8748938B2 (en) 2012-02-20 2014-06-10 Unisantis Electronics Singapore Pte. Ltd. Solid-state imaging device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6417462A (en) * 1987-07-11 1989-01-20 Sony Corp Read-only memory device
JPH01175775A (ja) * 1987-12-29 1989-07-12 Sharp Corp 光駆動ｍｏｓ型半導体装置
JPH0289368A (ja) * 1988-09-27 1990-03-29 Sony Corp 固体撮像装置
JP3621844B2 (ja) 1999-02-24 2005-02-16 シャープ株式会社 増幅型固体撮像装置
DE19945136A1 (de) * 1999-09-21 2001-04-12 Infineon Technologies Ag Vertikale Pixelzellen
JP3713418B2 (ja) * 2000-05-30 2005-11-09 光正 小柳 ３次元画像処理装置の製造方法
JP4714998B2 (ja) 2001-02-14 2011-07-06 ソニー株式会社 固体撮像素子
JP3899236B2 (ja) * 2001-02-16 2007-03-28 シャープ株式会社 イメージセンサの製造方法
JP4218894B2 (ja) 2004-07-08 2009-02-04 シャープ株式会社 固体撮像装置およびその製造方法
KR100734313B1 (ko) * 2006-02-09 2007-07-02 삼성전자주식회사 수직 채널을 갖는 반도체 소자 및 그 제조방법

Also Published As

Publication number Publication date
CN102017151A (zh) 2011-04-13
KR101113905B1 (ko) 2012-02-29
EP2290692A4 (en) 2012-05-02
EP2290692A1 (en) 2011-03-02
CN102017151B (zh) 2012-10-10
WO2009133623A1 (ja) 2009-11-05
WO2009133957A1 (ja) 2009-11-05
KR20110005707A (ko) 2011-01-18

Similar Documents

Publication Publication Date Title
TW200947691A (en) Solid-state image sensor
TWI443810B (zh) 固態攝像裝置，及固態攝像元件的製造方法
CN205789974U (zh) 成像电路与成像系统
US8330089B2 (en) Solid-state imaging device
US8097907B2 (en) Solid-state imaging device
TW200406914A (en) Semiconductor device for reading signal from photodiode via transistors
TW200824108A (en) Transparent-channel thin-film transistor-based pixels for high-performance image sensors
US20240170508A1 (en) Pixel device layout to reduce pixel noise
JP2008541455A (ja) アクティブ領域上にゲートコンタクトを有するピクセル、及び同ピクセルを形成する方法
CN109411490B (zh) 用于减少暗电流的凸起电极
US11955496B2 (en) Back-side deep trench isolation structure for image sensor
JP2012238760A (ja) 半導体装置およびその製造方法
JP2017011211A (ja) 固体撮像装置
JP2010251628A (ja) 固体撮像装置およびその製造方法
JP2013138222A (ja) 固体撮像素子
JP5350795B2 (ja) 固体撮像素子
US20230141681A1 (en) Cmos image sensors and manufacturing methods thereof
TWI839069B (zh) 影像感測器及其形成方法
JPWO2009133957A1 (ja) 固体撮像素子
TW200408275A (en) Solid-state image pickup element and manufacturing method thereof
CN102842591A (zh) 固态摄像组件及其驱动方法