TW200933892A - Microcrystalline silicon thin film transistor and method for manufacturing the same - Google Patents
Microcrystalline silicon thin film transistor and method for manufacturing the sameInfo
- Publication number
- TW200933892A TW200933892A TW097102563A TW97102563A TW200933892A TW 200933892 A TW200933892 A TW 200933892A TW 097102563 A TW097102563 A TW 097102563A TW 97102563 A TW97102563 A TW 97102563A TW 200933892 A TW200933892 A TW 200933892A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- microcrystalline
- microcrystalline germanium
- film transistor
- pair
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title claims abstract description 16
- 229910021424 microcrystalline silicon Inorganic materials 0.000 title description 2
- 229910052732 germanium Inorganic materials 0.000 claims description 141
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 141
- 239000000758 substrate Substances 0.000 claims description 48
- 239000010408 film Substances 0.000 claims description 45
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- 239000002019 doping agent Substances 0.000 claims description 16
- 239000004575 stone Substances 0.000 claims description 9
- 239000013081 microcrystal Substances 0.000 claims description 8
- 229910004205 SiNX Inorganic materials 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 5
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 229910052727 yttrium Inorganic materials 0.000 claims description 2
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 claims description 2
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims 3
- 239000007789 gas Substances 0.000 claims 2
- CFJRGWXELQQLSA-UHFFFAOYSA-N azanylidyneniobium Chemical compound [Nb]#N CFJRGWXELQQLSA-UHFFFAOYSA-N 0.000 claims 1
- 230000004888 barrier function Effects 0.000 claims 1
- 229910052797 bismuth Inorganic materials 0.000 claims 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 229910052758 niobium Inorganic materials 0.000 claims 1
- 239000010955 niobium Substances 0.000 claims 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims 1
- 229910000484 niobium oxide Inorganic materials 0.000 claims 1
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 claims 1
- 238000011534 incubation Methods 0.000 abstract description 2
- 239000012071 phase Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 229910004286 SiNxOy Inorganic materials 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 3
- 230000035935 pregnancy Effects 0.000 description 3
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 description 1
- 241000282320 Panthera leo Species 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229910052805 deuterium Inorganic materials 0.000 description 1
- AZLYZRGJCVQKKK-UHFFFAOYSA-N dioxohydrazine Chemical compound O=NN=O AZLYZRGJCVQKKK-UHFFFAOYSA-N 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000001272 nitrous oxide Substances 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000035936 sexual power Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Description
200933892 九、發明說明： 【發明所Λ之技術領域】 本發明係關於一種微晶矽薄膜電晶體及其製造方 法；特別是有關於一種上閘極式微晶矽薄膜電晶體及其製 造方法。 【先前技術】 低溫多晶矽薄膜電晶體(LTPS-TFTs)與傳統非晶矽薄 ❹膜電晶體(a-Si TFTs)相較，擁有更高的電子遷移率(electr〇n mobility)及較好的可靠度(reiiability)。然而目前多採用高 溫固相結晶法(solid phase crystallization)或設備成本高的 雷射結晶法（excimer laser annealing)進行多晶石夕薄膜製 程。固相結晶法所需的結晶溫度較高’必須以發晶圓或石 英晶圓等做為基板’成本昂貴而不利於大面積化量產。雷 射結晶法雖可降低結晶溫度，但機台設備成本極高且產能 不咼。至於利用電毁辅助化學氣相沈積系統製作的微晶石夕 薄膜電晶體，在傳統上係延續非晶矽薄膜電晶體的下閘極 ❹式(bottom gate type)元件結構。參第一圖，一般在成長微 晶矽薄膜（#c_si layer) 103的過程中，在絕緣層薄膜1〇1 與該微晶矽薄膜103之間會存在著一層非晶相孕核層 (incubation layer)102，造成後續製作完成的微晶矽薄膜電 晶體το件的反轉層（inversion layer)通道區形成於該非晶相 孕核層102中，而無法形成在具有結晶性的薄膜上使得 元件電性表現不佳。 第二圖係一傳統下閘極式微晶矽薄膜電晶體的截面結 構示意圖，其包括一基板200、一下閘極電極2〇1、一絕^ 層202、一微晶矽層2〇3、一對具η+摻質微晶矽層2〇牦及 200933892 204b及一對源極/汲極金屬電極2〇5a及205b。該下閘極電 極201位於該基板2〇〇上方，而該絕緣層202位於該下閘 極電極201上方。該微晶矽層203位於該絕緣層202上方， 而該對具n+摻質微晶矽層204a及204b係分別位於該下閘 極電極201兩侧該微晶矽層203上方。該對源極/汲極金屬 電極205a及205b係分別位於一該具n+摻質微晶矽層204a 或204b上方。該對源極/汲極金屬電極2〇5a及205b係分 別與形成於其上方的一電性接觸（未示出）形成歐姆接觸。 ❹該下閘極式微晶矽薄膜電晶體的反轉通道區則形成於該絕 緣層202與該微晶矽層203的下方介面。前述傳統下閘極 式微晶矽薄膜電晶體可以直接利用電漿輔助化學氣相沈積 方式來連續成長該絕緣層202、該微晶矽層203及該對具 η摻質微晶碎層204a或204b。但在連續成長薄膜過程 中’會在該絕緣層202與該微晶石夕層203的介面產生一層 : 非晶相孕核層（incubation layer)，如第一圖所示，造成該下 閘極式微晶矽薄膜電晶體的該反轉通道區無法形成在具有 結晶性的薄膜上’而使得電性表現不佳。 ❹ 【發明内容】 本發明提供一種微晶石夕薄膜電晶體結構，係一種上閘 極式微晶矽薄膜電晶體設計，其反轉通道（inversion channel)係形成於其微晶矽主動層的上方介面結晶性薄膜 中，而與位於該微晶矽主動層下方介面的非晶相孕核層薄 膜分開，進而可提高本發明微晶矽薄膜電晶體的電子遷移 率及其電性可靠度。 在一方面’本發明提供的微晶矽薄膜電晶體結構包括 一基板、一對源極/没極電極、一具第一導電性摻質微晶石夕 200933892 層、-微晶石夕層、-絕緣層及—上閘極電極。該對源極/ 没極電極係位於該基板上方，而該具第一導電性捧質微晶 砍層係分麻於每-該雜/練電極上該微晶妙層係 位於該具第-導電性摻質微晶石夕層上方，而該絕緣層係位 於該微晶矽層上方。該上閘極電極係位於該對源極/汲極電 極之間的該絕緣層上方。該對源極/没極電極之間該微晶石夕 層與該絕緣層介面具有一通道區。 在另一方面，本發明提供的微晶矽薄膜電晶體結構包 ❹括-基板、-微晶♦層、—對具第—導電性摻魏晶石夕層、 一對源極/汲極電極、一絕緣層及一上閘極電極。該 曰^層係位於該基板上方，而該對具第一導電性摻質微晶 石夕曰係位於該微晶石夕層上方。該對源極，汲極電極係分別位 =該具第♦電性摻質微晶石夕層上，而該絕緣層係位於 汲極電極上方。該上閘極電極係位於該對源極/ 及本電極之間的該絕緣層上方。該對具第一導電性播 曰a矽層之間該微晶矽層與該絕緣層介面具有一通道區。 本發明前述微晶㈣膜電晶體的通道區係、 微晶石夕層與其上方的該絕緣層介面，而與該微晶石夕斧下= 可提升本發明該微晶矽薄膜電晶體的電性表現 又另一方面，本發明提供一種雙閘極微晶矽薄膜電 其包括一基板、一緩衝層、一微晶矽層 、 層分開。該通道區係具有結晶性、i構， 晶 對具 緣 體結構 對源極/汲極電極、— 層 :上間極電極及-下間極電極。該緩衝層係位於該基 板上方，而該微晶矽層係位於該缓衝層上方。該二 導電性摻魏晶⑦層錄於該微晶♦層上方，而該對、 '及極電極係分別位於—該具第—導電性摻質微晶珍層"上， 200933892 以及該絕緣層係位於該對源極/汲極電極上方。該上閘極電 極係位於該對源極/汲極電極之間的該絕緣層上方，而該下 閘極電極位於該基板與該緩衝層之間並對應該上閘極電 極。該對具第—導電性摻質微晶矽層之間該微晶矽層與該 絕緣層介面具有一通道區。 = 在本發明前述雙閘極微晶矽薄膜電晶體結構中，藉由 該下閘極電極之設計可加強前述通道區與該對具第一導
，性捧質微晶矽層的接觸面積，進而可降低本發明微晶矽 薄膜電晶體内部的串聯電阻，提升該微晶矽薄膜電晶體的 電性。 、 本發明亦提供一種微晶矽薄膜電晶體結構之製造方 法’係包括提供一基板、形成一對源極/汲極電極於該基板 上方、形成一對具第一導電性摻質微晶矽層分別於一該源 極Λ及極電極上、形成一微晶矽層於該對具第一導電性摻質 掘1晶石夕層上方、形成一絕緣層於該微晶矽層上方，及形成 閑極電極於該對源極/汲極電極之間的該絕緣層上 /方’進而形成—微晶矽通道區於該對源極/汲極電極之間該 微晶矽層與該絕緣層之介面。 本發明亦提供另一種微晶矽薄膜電晶體結構之製造 方法’係包括提供一基板、形成一微晶矽層於該基板上 方、形成一對具第一導電性摻質微晶矽層於該微晶矽層上 方、形成—對源極/汲極電極分別於一該具第一導電性摻 質微晶發層上、形成一絕緣層於該對源極/汲極電極上 方’及形成—上閘極電極於該對源極/汲極電極之間之該 絕緣層上方，進而形成一微晶矽通道區於該對源極/汲極 電極之間該微晶矽層與該絕緣層之間介面。 200933892 【實施方式】 本發明係藉由設計不同的上閘極式微晶矽薄膜電晶體 結構’以提升本發明微晶石夕薄膜電晶體的電性及可靠度。 以下將藉由各種具體實施例及配合圖式詳細說明本發明各 種不同上閘極式微晶矽薄膜電晶體結構及其製造方法。 第三圖係本發明微晶石夕薄膜電晶體的第一具體實施例 的截面結構示意圖。在第一具體實施例中，首先在一基板 300上方，例如金屬基板、玻璃基板或塑膠基板，形成一 〇緩衝層3(H。該緩衝層301可以是氮化矽(SiNx)層、氧化矽 (SiOx)層或氮氧化矽（SiNx〇y)層。接著’形成一對源極/没 極金屬電極302a及302b於該緩衝層301上方。形成一對 具n+推質微晶梦廣3〇3a及303b分別位於一該源極/;及極 金屬電極302a或302b上方。該對具n+摻質微晶石夕層 303a及303b的製方法係可在其微晶梦層沈積過程中加 入PH3氣體，而得到一具n+摻質微晶矽層，再進行圖案 蝕刻，以形成該對具n+摻質微晶矽層303a及303b。此 外，該對具n+ 摻質微晶矽層303a及303b也可以一對p+ © 摻質微晶矽層取代’例如可在其微晶矽層沈積過程中加入 B2H6氣體，而得到一具p+ 摻質微晶矽層，再進行圖案蝕 刻，以形成該對具P+摻質微晶矽層。接著，形成一微晶 矽層O c-si layer)304於該對具n+摻質微晶矽層303a及 303b上方’形成一絕緣層305例如氮化矽(SiNx)層、氧化 矽(Si〇x)層或氮氧化^(SiNx〇y)層於該微晶矽層304上。形 成一上閘極電極306對應該對源極/汲極金屬電極302a及 302b之間區域該絕緣層305上方。該上閘極電極306可以 是一金屬閘極。一對電性接觸307係分別穿過該絕緣層 305、該微晶矽層304及該具n+摻質微晶矽層303a或 200933892 303b，旅與一該源極/汲極金屬電極302a或302b形成歐 姆接觸。每一該電性接觸307上方形成一導電性銲墊308， 以與外界建立電性導通。該絕緣層305對應該上閘極電極 306下方的區域係供做該微晶矽薄膜電晶體的閘極絕緣 層，而該微晶矽薄膜電晶體的一反轉通道區則形成於對應 該對源極/汲極金屬電極302a及302b之間區域該微晶矽 層304上方與該絕緣層305的介面。因此，藉本發明第一 具體實施例上閘極式微晶矽薄臈電晶體結構設計，可使該 ❹反轉通道區形成於結晶性薄膜上，而與該微晶矽層304下 方與該緩衝層301之間介面的非晶相孕核層分開。如此一 來，本發明該上閘極式微晶矽薄膜電晶體通道區會具有較 佳的電子遷移率，進而可提高該上閘極式微晶矽薄膜電晶 體的電性及其可靠度。 第四圖係本發明微晶矽薄膜電晶體的第二具體實施例 的截面結構示意圖。在第二具體實施例中，首先形成一緩 衝層401於一基板400上方，該基板400例如是金屬基板、 塑膠基板或玻璃基板，而該緩衝層401可以是氮化矽（SiNx) ❹層、氧化石夕(SiOx)層或氮氧化石夕(SiNxOy)層。接著，形成一 微晶矽層402於該缓衝層401上方，形成一對具n+ 摻質 微晶矽層403a及403b於該微晶矽層402上方。該對具n+ 摻質微晶矽層403a及403b的製造方法係可在其微晶矽層 沈積過程中加入PH3氣體，而得到一具n+ 摻質微晶矽 層’再進行圖案蝕刻，以形成該對具n+ 摻質微晶矽層 403a及403b。此外，該對具n+ 摻質微晶矽層403a及403b 也可以一對p+ 摻質微晶矽層取代，例如可在其微晶矽層 沈積過程中加入B2H6氣體，而得到一具p+ 摻質微晶矽 層’再進行圖案蝕刻，以形成該對具P+ 摻質微晶矽層。 200933892 接著，形成一對源極/没極金屬電極404a及404b分別於 一該具n+摻質微晶矽層403a或403b上方。形成一絕緣 層405例如氮化矽（SiNx)層、氧化矽（SiOx)層或氮氧化矽 (SiNxOy)層於該對源極/汲極金屬電極404a及404b上方。 接著，形成一上閘極電極406於對應該對源極/汲極金屬電 極404a及404b之間區域該絕緣層405上方。該上閘極電 極406可以是〆金屬電極。一對電性接觸407係分別穿過 該絕緣層405而與一該源極/汲極金屬電極404a或404b ❹形成歐姆接觸。每一該電性接觸407上方形成一導電性銲 墊408，以與外界建立電性導通。該絕緣層405對應該上 閘極電極406下方的區域係供做該微晶矽薄膜電晶體的閘 極絕緣層，而該微晶石夕薄膜電晶體的一反轉通道區則形成 於對應該對源極/沒極金屬電極404a及404b之間區域該 微晶石夕層402上方與該絕緣層405的介面。因此，藉本發 明第二具體實施例上閘極式微晶矽薄膜電晶體結構設計， 可使該反轉通道區开>成於結晶性薄膜上，而與該微晶石夕層 402下方與該緩衝層401之間介面的非晶相孕核層分開。 © 第五圖係本發明微晶石夕薄膜電晶體的一第三具體實施 例的截面結構示意圖，其係一種雙閘極微晶矽薄膜電晶體 結構設計。在第二具體實施例中，首先形成一下閘極電極 501於一基板500上方，該基板5〇〇例如是金屬基板、塑 膠基板或玻璃基板。該下閘極電極5〇1可以是一金屬閘 極。接著，形成一緩衝層502於該下閘極電極5〇1上方， 該緩衝層.502可以是氮化石夕(抓)層、氧化石夕(si〇x)層或氮 氧化石夕(SiNxOy)層。形成一微晶石夕層5〇3於該緩衝層5〇2 上方，接著形成一對具n+摻質微晶矽層5〇4a及5〇4b 於該微晶⑦層503上方並分別對應該下雜電極5〇1兩 11 200933892 側。該對具n+摻質微晶矽層5〇乜及5〇4b的製造方法係 可在其微晶矽層沈積過程中加入pH3氣體，而得到一具n+ 摻質微晶矽層’再進行圖案蝕刻，以形成該對具n+摻質 微晶石夕層504a及504b。此外，該對具n+摻質微晶矽層 504a及504b也可以一對p+摻質微晶矽層取代，例如可 在其微晶矽層沈積過程中加入B2h6氣體，而得到一具p+ 摻質微晶矽層，再進行圖案蝕刻，以形成該對具p+摻質 微晶石夕層。之後’形成一對源極/汲極金屬電極5〇5a及 〇 505b分別於一該具n+摻質微晶矽層5〇4a或5〇仆上方。 ，成一絕緣層506例如氮化矽（SiNx)層、氧化矽（Si〇x)層或 氮氧化石夕（SiNxOy)層於該對源極/汲極金屬電極5〇5a及 5〇5b上方。之後，形成一上閘極電極5〇7對應該下閘極電 極501而形成於該絕緣層506上方。該上閘極電極5〇7可 以是一金屬閘極。形成一對電性接觸5〇8分別穿過該絕緣 層506而與一該源極/汲極金屬電極5〇5a或5〇5b形成歐 姆接觸。每一該電性接觸508上方形成一導電性銲墊5〇9, 以與外界建立電性導通。該絕緣層506介於該對源極/汲極 金屬電極505a及505b之間的區域係供做該雙閘極微晶矽 薄膜電晶體的閘極絕緣層，並且一反轉通道區係形成於該 對源極/汲極金屬電極505a及505b之間該微晶矽層503 上方與該絕緣層506的介面。該反轉通道區係與存在於該 微晶矽層503下方與該緩衝層5〇2之介面中的一非晶相孕 核層分開。 當作用電壓施加於該上閘極電極5〇7時，該上閘極電 極507產生的電場與該對源極/汲極金屬電極5〇5&及5〇5b 重疊的部份會被該對源極/汲極金屬電極5〇5a及5〇5b所 遮蔽。在第二具體實施例中，加入一個輔助性的下閘極電 12 200933892 極501 ’即可加強該反轉通道區與該野氣+ A妨典晶矽 層篇及獅的接觸面積，㈣可降低本發石夕薄 膜電晶體的内部串聯電阻，而進一步提升該電晶艨元件的 電性。 ❹ ❹ 本發明的微晶矽薄膜電晶體結構係可利用牝學氣 相沈積方法連續成長前述絕緣層、微晶矽層及具^電性摻 質微晶矽層’例如具n+摻質微晶矽層或具質微晶矽 層。本發明前述微晶矽薄膜電晶體的製造方法避免傳 統低溫多晶矽薄膜電晶體繁雜的離子佈植及活化製餐。再 者，本發明利用電漿化學氣相沈積方法連續成長前述絕緣 層:微晶矽層及具導電性摻質微晶矽層，利於^面積化量 產薄膜電晶體元件，又兼具大面積化的良好元件勻均性。 本發明提供的微晶㈣膜電晶體結構及其製造方法適合應 用在有機發光二極體面板的製作上。 以上所述僅為本發明之具體實施例而已，並非用以限 ^發明之申請專利關；凡其它未賴本發明所揭示之 =了所完成之等效改變或修飾，均應包 專利範圍内。 T ^ 13 200933892 【圈式簡單說明】 第一圖係顯示一微晶矽層成長於一絕緣層上方時，該 微晶石夕層與該絕緣層之間會存在有一非晶相孕核層； 第二圖係一傳統下閘極式微晶矽薄膜電晶體截面結 構不意圖， 第三圖係本發明微晶矽薄膜電晶體的第一具體實施 例的截面結構示意圖； 第四圖係本發明微晶矽薄膜電晶體的第二具體實施例 〇 的截面結構示意圖；及 第五圖係本發明微晶矽薄膜電晶體的第三具體實施例 的截面結構示意圖。 【主要元件符號對照說明】 101…-絕緣層 308, 408, 509…-導電性焊墊 102 ----非晶相孕核層 103 ----微晶發層 200, 300, 400, 500_…基板 ❿ 201,501----下閘極電極 202, 305, 405, 506-…絕緣層 203, 304, 402, 503-…微晶矽層 204a, 204b, 303a, 303b, 403a, 403b, 504a, 504b —具n換質微晶梦層 205a, 205b, 302a, 302b, 404a, 404b, 505a, 505b —源極/没極金屬電極 301，401，502-…緩衝層 306, 406, 507…-上閘極電極 307, 407, 508-…電性接觸
Claims (1)
- 200933892 十、申請專利範团： i·基:微晶矽薄膜電晶體結構，其包括： 一對源極/汲極電極，係位於該基 一具第一導電性摻質微晶矽層，#八丨’ 極/>及極電極上方； 係刀别位於母一該源 方 ;一微晶㈣，係位於該具第—導電性摻質微晶石夕層上 ❹ ❹ 一絕緣層，係位於該微晶矽層上方；及 緣層g閘極電極’係位於該對源極/祕電極之間的該絕 介面祕電極⑶賴晶韻與該絕緣層 槿，itn"利範圍第1項所述之微晶矽薄膜電晶體結 - τ更匕含一緩衝層介於該基板與該對源極/汲極電極 (間0 3. 如申請專利範圍第1項所述之微晶矽薄膜電晶體結 ，其中該基板包含金屬基板、玻璃基板或塑膠基板。 4. 如申請專利範圍第1項所述之微晶矽薄膜電晶體結 構，其中該具第一導電性摻質微晶矽層係一 n+型摻質微晶 矽層或-P+型摻質微晶矽層。 5·如申請專利範圍第1項所述之微晶矽薄膜電晶體結 構’其中該絕緣層包含氮化矽（SiNx)、氧化矽(SiOx)或氮氧 15 200933892 化矽（SiNxOy)。 6·如申請專利範圍第1項所述之微晶矽薄膜電晶體結 構，其中該對源極/沒極電極為金肩電極。 7·如申請專利範圍第1項所述之微晶矽薄膜電晶體結 構’其中該上閘極電極為金屬閘極。 8.如申請專利範圍第2項所述之微晶矽薄膜電晶體結 構’其中該緩衝層包含氮化石夕(SiNx)、氧化矽(SiOx)或氮氧 化矽(SiNxOy)。 9.一種微晶矽薄膜電晶體結構，其包括： 一基板； 微晶發層，係位於該基板上方； 上·方； 對具第-導電性摻質微晶㈣，係位於該微晶石夕層 擦質微極電極’係分別錄—該具第—導電性 一絕緣層’係位於該對源極/汲極電極上方. 緣層：=極電極’係位於該對源極/及極電極之二該絕 層與i二具面第:有導電二7_層，微 薄膘電晶體 與該基板之 沾10.如申請專利範圍第9項所述之微晶矽 …攝，其中更包含一緩衝層介於該微晶矽層 16 200933892 間。 11. 如申請專利範圍第9項所述之微晶矽薄膜電晶體 結構，其中該基板包含金屬基板、玻璃基板或塑膠基板。 12. 如申請專利範圍第9項所述之微晶矽薄膜電晶體 結構，其中該具第一導電性摻質微晶矽層係一 n+型摻質 微晶矽層或一 p+型摻質微晶矽層。 13. 如申請專利範圍第9項所述之微晶矽薄膜電晶體 結構’其中該絕緣層包含氮化矽（siNx)、氧化矽（Si〇x)或氮 氧化矽(SiNxOy)。 14. 如申請專利範圍第9項所述之微晶矽薄膜電晶體 結構，其中該對源極/汲極電極為金屬電極。 15. 如申請專利範圍第9項所述之微晶矽薄膜電晶體 結構’其中該上閘極電極為金屬閘極。 16. 如申請專利範圍第9項所述之微晶矽薄膜電晶體 結構，其中更包含一緩衝層位於該基板上方及一下閘極電 極位於該緩衝層與該基板之間並對應該上閘極電極。 17. 如申請專利範圍第16項所述之微晶矽薄膜電晶體 結構，其中該上閘極電極及該下閘極電極為金屬電極。 18. —種微晶矽薄膜電晶體之製造方法，其包括： 17 200933892 提供一基板； 形成一對源極/汲極電極於該基板上方； 形成一對具第一導電性摻質微晶矽層分別於一該源 極/汲極電極上； 形成一微晶矽層於該對具第一導電性掺質微晶矽層 上方； 形成一絕緣層於該微晶矽層上方；及 形成一上閘極電極於該對源極/汲極電極之間的該絕 ❹緣層上方。 ^ if.如申請專利範圍第18項所述之微晶矽薄膜電晶體 製4方法其中在該對源極/j；及極電極形成之前更包含 形成一緩衝層於該基板上。 2^.如申請專利範圍第18項所述之微晶矽薄膜電晶體 之製造方法’其中該對具第一導電性推質微晶石夕層為n+ ❹型摻質微晶石夕層或計型摻質微晶石夕層。 如申請專利範圍第2 0項所述之微晶矽薄膜電晶體 之&迻方法’其中在形成該對具第一導電性摻質微晶矽層 之製程中加入ΡΗ3氣體或Β2Η6氣體。 22.—種微晶發薄膜電晶體之製造方法，其包括： 提供一基板； 形成一微晶矽層於該基板上方； 形成-對具第—導電性摻質微晶碎層於該微晶石夕層 18 200933892 形成一對源極/没極電極分別於一該具第一導電性摻 質微晶妙層上； 形成一絕緣層於該對源極/汲極電極上方；及 形成一上閘極電極於該對源極/汲極電極之間之該絕 緣層上方。 23. 如申請專利範圍第22項所述之微晶矽薄膜電晶體 之製造方法’其中在該微晶矽層形成之前更包含形成一下 〇 閘極電極於該基板上。 24. 如申請專利範圍第22項所述之微晶矽薄膜電晶體 之製造方法’其中在該微晶矽層形成之前更包含形成一緩 ； 衝層於該基板上。 : 25·如申請專利範圍第23項所述之微晶矽薄膜電晶體 之製造方法，其中在該下閘極電極形成之後，接著形成一 緩衝層於該下閘極電極上方。 .Q 26. 如申請專利範圍第22項所述之微晶矽薄膜電晶體 之製造方法’其中該對具第一導電性摻質微晶矽層為 n+ 型摻質微晶矽層或p+型摻質微晶石夕層。 27. 如申請專利範圍第26項所述之微晶矽薄膜電晶體 之製造方法’其中在形成該對具第一導電性摻質微晶矽層 之製程中加入PH3氣體或B2H6氣體。 19
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW097102563A TWI378562B (en) | 2008-01-23 | 2008-01-23 | Microcrystalline silicon thin film transistor and method for manufactruing the same |
| US12/190,015 US8039844B2 (en) | 2008-01-23 | 2008-08-12 | Microcrystalline silicon thin film transistor and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW097102563A TWI378562B (en) | 2008-01-23 | 2008-01-23 | Microcrystalline silicon thin film transistor and method for manufactruing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200933892A true TW200933892A (en) | 2009-08-01 |
| TWI378562B TWI378562B (en) | 2012-12-01 |
Family
ID=40875752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097102563A TWI378562B (en) | 2008-01-23 | 2008-01-23 | Microcrystalline silicon thin film transistor and method for manufactruing the same |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8039844B2 (zh) |
| TW (1) | TWI378562B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101101034B1 (ko) * | 2009-10-27 | 2011-12-29 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터 및 그를 구비하는 유기전계발광 표시 장치 |
| KR101081479B1 (ko) | 2010-09-17 | 2011-11-08 | 성균관대학교산학협력단 | 저온 공정을 사용한 실리콘 박막 트랜지스터의 제조방법 |
| TWI419336B (zh) * | 2011-08-26 | 2013-12-11 | Au Optronics Corp | 半導體元件及其製作方法 |
| KR102319478B1 (ko) * | 2014-03-18 | 2021-10-29 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 그 제조 방법 |
| CN105097550A (zh) * | 2015-08-04 | 2015-11-25 | 深圳市华星光电技术有限公司 | 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管 |
| CN108198864B (zh) * | 2018-01-05 | 2021-12-03 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板和显示装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4727044A (en) * | 1984-05-18 | 1988-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of making a thin film transistor with laser recrystallized source and drain |
| US5473168A (en) * | 1993-04-30 | 1995-12-05 | Sharp Kabushiki Kaisha | Thin film transistor |
| GB9927287D0 (en) * | 1999-11-19 | 2000-01-12 | Koninkl Philips Electronics Nv | Top gate thin film transistor and method of producing the same |
| GB9929614D0 (en) * | 1999-12-15 | 2000-02-09 | Koninkl Philips Electronics Nv | Method of manufacturing a transistor |
| US20050258427A1 (en) * | 2004-05-20 | 2005-11-24 | Chan Isaac W T | Vertical thin film transistor electronics |
-
2008
- 2008-01-23 TW TW097102563A patent/TWI378562B/zh not_active IP Right Cessation
- 2008-08-12 US US12/190,015 patent/US8039844B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US8039844B2 (en) | 2011-10-18 |
| TWI378562B (en) | 2012-12-01 |
| US20090184321A1 (en) | 2009-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100653853B1 (ko) | 비금속 씨드 에피 성장을 이용한 비정질 반도체 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법 | |
| WO2015165164A1 (zh) | 低温多晶硅薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| KR20020091815A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| WO2018000478A1 (zh) | 薄膜晶体管的制造方法及阵列基板的制造方法 | |
| TW200933892A (en) | Microcrystalline silicon thin film transistor and method for manufacturing the same | |
| KR101498136B1 (ko) | 폴리실리콘 활성층을 함유한 박막트랜지스터, 그 제조방법 및 어레이 기판 | |
| CN104576753B (zh) | 一种低温多晶硅薄膜晶体管及其制造方法 | |
| CN109742028B (zh) | 一种薄膜晶体管的制作方法、薄膜晶体管和显示面板 | |
| KR100473997B1 (ko) | 박막 트랜지스터 제조방법 | |
| KR20000074450A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| CN107464851A (zh) | 一种氮化镓薄膜晶体管及其制造方法 | |
| US20060145158A1 (en) | Poly-crystalline silicon thin film transistor | |
| WO2014153841A1 (zh) | 低温多晶硅薄膜制作方法、薄膜晶体管制作方法 | |
| KR20040039730A (ko) | 다결정 실리콘막 형성방법과 이를 포함한박막트랜지스터의 제조방법 | |
| KR100317639B1 (ko) | 박막 트랜지스터와 액정표시장치 및 그 제조방법 | |
| WO2019028934A1 (zh) | 低温多晶硅薄膜晶体管及其制备方法 | |
| CN109801973B (zh) | 薄膜晶体管及其制造方法、阵列基板及显示装置 | |
| KR101031759B1 (ko) | 미세 실리콘 결정화 방법과 이를 포함하는 박막트랜지스터 제조방법 | |
| JPH04286339A (ja) | 半導体装置及びその製造方法 | |
| JPH03104209A (ja) | 半導体装置の製造方法 | |
| CN114927532B (zh) | 阵列基板及其制作方法和显示面板 | |
| JPH04323875A (ja) | 半導体装置の製造方法 | |
| US11562903B2 (en) | Method of fabricating thin, crystalline silicon film and thin film transistors | |
| WO2022133631A1 (en) | Thin film transistor, display apparatus, and method of fabricating thin film transistor | |
| CN102150255A (zh) | 非晶材料的相变方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |