TW200933853A - Wafer with bump structure and the forming method thereof - Google Patents

Description

200933853 九、發明說明： 【發明所屬之技術領域】 本發明是揭露-種半導n元件之封裝結構，更特綱是有關於一種應 用無電解電鍍形成金於具有高分子凸塊之封裝結構及其形成方法。 【先前技術】 目前晶片封裝技術中，以晶粒軟膜封裝(ChiponFilm COF)以及晶粒與 玻璃基板接合封裝(Chip 〇n Glass，C〇G)為主要技術，而c〇F的封裝方式有 〇 利用異方性導電膠(anisotroPic conductive film，ACF)垂直導通接合以及利用 非導電膠(Non-Conductive paste，NCP/NCF)熱牙固化後產生的收縮接合等。 吊就以金凸塊連接於晶片與基板之間，然由於金不易氧化，可得到良好的 電性連接，且金的低硬度特性更容易適應接合過程所產生的接觸應力，使 接合品質得以確保。 為了降低金凸塊的生產成本及簡化積體電路上形成連接之凸塊製程， 近年來以鬲刀子凸塊為核心層之複合凸塊匕议^)結構陸續被研究 及發表出來。第1A圖係表示利用複合凸塊接合晶片於基板上之封裝結構之 〇 不意圖。如第1A圖所示，複合凸塊102内具有一高分子凸塊104，且於高 分子凸塊104之表面覆蓋一導電金屬材料1〇6，其用以連接晶片11〇於基板 120上。其中複合凸塊1〇2可藉由異方性導電膠13〇内的導電粒子132垂直 導通於上、下接點122、U2，或者直接以非導電膠(未在圖中表示)產生收縮 接合而導通於上、下接點122、112。 請繼續參考第汨囷，係表示於第丨八圖之晶片ι1〇與基板12〇受熱時， 因膠體熱漲現象及受熱不均而使晶片110或基板120發生輕曲變形之示意 圖很明顯地，當整個晶片封裝體1〇〇的變形量超過預定的接合強度時， 將使得基板120的外侧接點124無法接觸晶片110上的複合凸塊1〇2，而造 5 200933853 成訊號斷路或接觸阻抗增加等問題，降低接合的可靠度。 【發明内容】 為 道φ X上的問題’本發8騎主要目的在於提供—種無電解電鍵金作 &電接點’藉以節省製程成本。 本發明的另一目的’係藉由UBM層以電性連接導電層及焊塾，使得曰曰 圓之封裝結構之可靠度增加。 據此’本發明揭露一種半導體元件之封裝結構，包含:一晶粒，其上配

置有複數轉墊，·複數個高分子凸塊，係配置在每―顆晶粒之㈣上並曝 露出部份的焊墊；一麵層，形成在每一高分子凸塊上及覆蓋住曝露出部 …焊墊，及一導電層，包覆在層的表面上，且藉由⑽μ層與複 數個焊墊形成電性連接。 、 本發卩還揭露-種晶jg結構之形成方法，包含:提供—晶圓具有一上 表面及-背面，且晶gj上配置有複數個晶粒，錄每—顆晶粒上具有複數 個谭塾且於每-個焊塾上具有—圖案化之焊塾遮罩層；形成—高分子材料 層以覆蓋在晶圓之每-顆晶粒及複數個焊墊上；移除部份高分子材料層， 以保留在複數辦塾上之高分子㈣層，且曝露出複數個焊塾之部份表 面，形成-UBMg以覆蓋在晶圓上，係將層覆蓋於圖案化之焊塾遮 草層、複數個焊墊所曝露之部份表面及高分子材料層之—表面；移除部份 層’以保留在高分子材料層上之部份應^層及及鄰近於複數個焊墊 之部份細t之焊麵罩層上之部份麵層；及軸—導電層在麵層 之-表面上，係以無電解的方式形成導電層在㈤河層之表面上，且藉 由UBM層與複數個焊墊電性連接。 有關本發明的特徵與實作，兹配合圖示作最佳實施繼細說明如下。 (為使對本發明的目的、構造、特徵、及其功能有進—步的瞭解，兹配合 6 200933853 實施例詳細說明如下 【實施方式】 驟流第如8第圏2係圖根所據本發;所揭露之晶圓結構及其形成方法之各步 圖所不，係表示提供一晶圓20,其具有一上表面及 曰曰2〇上配置有複數個晶粒210。在此要說明的是，於第2圖 至第8圖所表示之步驟流程示意圖係以晶圓2〇上之任意一晶 ❹ ❹ ^之綱’同時為彰顯本發明之特徵，僅以晶粒训上的某-焊塾犯 來說明；然而在實際的步驟，係對整個晶圓進行封裝。 之惶I參考第3圓係表示以半導體製程於晶圓2°上形成一圖案化 210及替·attemed Ν ^ _214 ’此焊塾遮罩層214覆蓋在晶粒 f挪烊塾212的四周並曝露出焊墊212之中央部份；而 214為一介電材料。 ^〜干百 夕牛2 π參考第4 0至第8 ®，絲祕晶粒之科上形成複合凸塊 程糊。首先，如^騎示，峨-高分珊層30，以 言八^1〇恳上之圖案化之焊塾遮罩層214及每一個焊塾212，在此，形成 二;3〇的方法可以是塗佈(coating)或是將高分子材料層30注入晶 〇之上表面’再利用模具裝置(未在圖中表示)將高分子材料層平坦 離模具裝置之後，可以得到具有一均勾表面之高分子材料層 3〇形成在圖案化之雜遮軍層加及曝露之焊塾212上方。 接著’以光學微影製程’在高分子材料層30上形成—具有圖案化之光 ，層(未在圖中表示）；然後’使糊製程（例如：濕綱）來移除部份之 層二接著，移除圖案化之光阻層後，使得複數個高分子凸塊 罩届Ή4 ν母焊塾212之中央處，且每一高分子凸塊3〇與相鄰之焊墊遮 罩層叫i離並且曝露出每一個犯之部份表面，如第$圖所示。在 200933853 此’高分子凸塊30的材料可以是polyimide或epoxy或是彈性高分子材料。 接下來請參考第6 ®至第7圖，絲示碱-UBM層在高分子凸塊表 面上之步驟示意圖。如第6圖所示’先以減鑛(sputtering)的方式在晶粒210 上形成一 UBM層40 ’以覆蓋焊墊遮罩層214、曝露之焊墊212表面及每一 個尚分子凸塊30。接著，形成一圖案化之光阻層(未在圖中表示)於高分子凸 塊30及焊塾212上的層*之上；再接著，進行钱刻以移除未被光阻 層覆蓋之UBM層4G。最後’再將位於高分子凸塊3Q及焊塾212上的光阻 層移除’以使UBMI 4〇僅覆蓋在高分子凸塊3〇、焊整212以及部份焊塾 遮罩層214上，如第7圖所示。在本實施例中的層可以是由丽i材 料所形成。 接著’请參考第8圖’係將一層導電層50形成在UBM層40之表面上， 且使得此導電層5G可藉由ubM層4Q與焊墊212形成電性連接。在發明之 實施例中導電層5〇係、使用無電解電鑛(electr〇less plating)的方式來形成， 其中導電層5G所使用的材料為金(gQld)，因此導電層π只形成在層 4〇的表面上。在此要強調的是，利用無電解電鑛形成導電層的目的在於： 導^ 5〇僅形成在UBM層4〇的表面上’於晶圓結構上其他無層恥 ❹ ^伤不會形成任何導電層，因而可以大幅的降低金的使用成本；此相較 :統的半導體製程，在導電層及圖案化之焊墊遮罩層叫上形成在 焊S層4〇之後’還冑要再進行一次的光學微影製程，以移除在圖案化之 粗」罩層214上之導電層4G ’這使得製程成本增加也會浪費導電層的材 '、而.、.、形中增加了許多不必要的成本。 奶因此，根據以上所述，於本實施例中，利用高分子凸塊3〇、層 及導電層5〇所構成之複合凸塊，同樣可以有良好的電性連接的功效。另 費:利用無電解·的方式，可以節省製程成本，避免不必要的材料的浪 8 200933853 雖然本發明以前述之較佳實施例揭露如上，然其並非用以限定本發 明，任何熟習相像技藝者，在不脫離本發明之精神和範圍内，當可作些許 之更動與潤飾，因此本發明之專利保護範圍須視本說明書所附之申請專利 範圍所界定者為準。 【圖式簡單說明】 第1A圖及第1B圖係根據習知技術之複合凸塊結構及與基板接合之示 意圖， 第2 _根據本發明所揭露之技術，表示—晶圓上具有複數個晶粒之 〇 俯視圖； 第3圖係根據本發明所揭露之技術，表示圖案化之焊墊遮罩層形成在 晶粒上且曝露出部份焊墊之示意圖； ▲第4圖及第5圖係根據本發明所揭露之技術，表示於晶粒之焊塾上形 成高分子凸塊之步驟示意圖； / 第6圖至第7 ®餘縣㈣所娜之猶，表示在高分子凸塊的表 面上形成一 UBM層之步驟示意圖；及 ❹ _第8圖係根據本發日月所揭露之技術，在刪層的表面上形成導電層之 102複合凸塊 106導電金屬材料 120基板 132導電粒子 【主要元件符號說明】 100 晶片封裝結構 104 高分子凸塊 110 晶片 130 異方性導電膠 9 200933853 112 上接點 122下接點 124 外側接點 20 晶圓 210晶粒 212 焊墊 214圖案化之焊墊遮罩 30 高分子材料層 40 UBM 層 50 導電層

Claims (1)

1. 200933853 十、申請專利範圍： 1. 一種半導體元件之封裝結構，包含： 且每一該焊墊上具有一圖案化之焊墊 一晶粒，其上配置有複數個焊墊 遮罩層； 複數個间分子凸塊，§己置在每一該焊墊上並曝露出該些焊塾之部份表面； 層’械在每—該高分子凸塊上及覆蓋轉露出之該些焊塾之部 份表面；及 一導電層’包覆在該UBM層。 2·如申請專種Μ丨撕狀封裝轉，其巾馳高分子凸狀材料可以是 泛 polyimide。 3·如申請專職圍第丨撕叙封裝結構，其巾懸高分子凸塊之材料可以是 epoxy 〇 4·如申》月專利範圍第1項所述之封裝結構，其中該層之材料可以是丁議 層。 5. 如申轉概圍第i項所述之封裝結構，其中該導電層之材料為金。 6. —種具有凸塊之晶圓結構，包含： 曰曰圓’其上配置有複數個晶粒，且於每—該晶粒上具有複數個焊塾， 且於每—該料上具有__圖案化之料遮軍層；及 複數個凸塊形成在每-該焊墊上，其巾每—該凸塊包含： 一兩分子凸塊，形成在該些焊墊上並曝露出該些焊墊之部份表面； 一 UBM層，形成在部份該圖案化焊罩層上及包覆該高分子凸塊且 填滿該焊墊曝露之部份表面；及 一導電層，覆蓋該UBM層。 7. 如申清專利範圍第6項所述之晶圓結構，其中該些高分子凸塊為彈性高分子 凸塊。 8. 如申明專利範圍第6項所述之晶圓結構，其中該些高分子凸塊之材料為 polyimide 〇 200933853 其中該些高分子凸塊之材料為 9.如申請專利範圍第6項所述之晶圓結構， epoxy 〇 其中該些圓案化之UBM層之材料 其中該些導電層之材料為金。 10.如申請專利範圍第6項所述之晶圓結構， 為Ti/Ni層。 11. 如申請專利範圍第6項所述之晶圓結構， 12. —種凸塊結構，包含： 一高分子凸塊； 一 UBM層’覆蓋於該高分子凸塊上；及 一導電層，包覆在該UBM層。 ❹

   ^申料雌Μ Π綱狀凸構，其㈣高分子凸塊鱗性高分子 14，11^職_12獅述之凸構，其巾該高分子凸塊之材料為 15 epir料職圍第12項賴之凸塊結構，其中該高分子凸塊之材料為 =請專利範圍第12項所述之凸塊結構，其中該脑層之材料為職 .如晴專利範圍第12項所述之凸塊結構，其中該導電層之材料為金。 18. —種晶圓結構之形成方法，包含： 提供-晶®，其上配置有複數個晶粒’且於每—該脉上具有複數個焊 墊，且於每一該焊墊上具有一圖案化之焊墊遮罩層； 形成-高分子材料層’以覆蓋在該晶圓之每一該晶粒及該些焊塾上. 移除部份該高分子材料層，以保留在該些谭墊上之該高分子材料層，且 曝露出該些焊墊之部份表面； 形成- UBM層以覆蓋在該晶圓上，係將該顶河層覆蓋該圖案化之焊塾 遮罩層、該些焊墊所曝露之部份表面及該高分子材料層之一表面； 移除部份該UBM層，以保留在該高分子材料層上之部份該仙河層及鄰 12 200933853 近於該些焊墊之部份該圖案化之焊墊遮罩層上之部份該層；及 形成-導電層在該UBM層之-表面上，係簡電解電_方式形成該導 電層在該UBM層之該表面上，且藉由該UBM層與該些焊墊電性連接。 19. 如申請專利範圍帛W項所述之形成方法，其中該高;子材料層之材料為 polyimide ° 20. 如申請專利範圍第18項所述之形成方法，其中該高分子材料層之材料為 epoxy 〇 21. 如申請專利範圍第18項所述之形成方法’其中該高分子材料層為一彈性古 分子材料層。 〇 22.如申請專利範圍第18項所述之形成方法，其中該UBM層為Ti/Ni層。 23.如申請專利範圍第18項所述之形成方法，其中該導電層之材料為金。

   13