TW200913151A - MTCMOS flip-flop with retention function - Google Patents

Description

200913151 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種多閥值互補式金氧半導體（下文中稱作 MTMOS")正反器。 【先前技術】 隨著半導體電路工藝減小為單元不大於1〇〇微米（^m)，減 少洩漏電流變為比減少動態功率損耗更大的問題。此外，市場上

對高性能便搞絲置的需求變得更大。為了滿足如此之產品設計 及市穷條件’許多公司嘗試設計低功率消耗的半導體電路。多闕 值互補式金氧半導體（MTM〇s)技術驗泛地铜於設計低功率 消耗的半導體電路。 多閥值互補式金氧铸體（MTM〇s)電路之核心可使用低闕 =壓（低Vth)的互補式金氧半導體（CM〇s)電晶體設計，以 =能夠提_值互補式金_體⑽M0S)電路之性能。 使用一關值電壓（高vth)的互補式金 魏==開關在多闕值互補式物^ 電壓之門、1 v可關閉’用以減少漏電流。在電路核心與電源 之腳部方;;之間實現高vth開_為「第則」所示 200913151 舉例而言，在「第i圖」 、、 (_s)電路中，當使用此電路時二氧:導體 或㈣被打開’以麵動低vth核心二_ 當沒有使用電路時，具有高他開_—頭部或腳部單元關= 以^可減J電路的漏電流。具有高Vth開關的頭部 電舰雜錄.邏料__虛歸料 電並原 且腳部單元將一實際地線Vss連接至一實w地線vssv。加並 一主從配置的正反ϋ係為多閥值互補式金 (MTMOS)電路使用的典型電路。 +導體 如第2圖」所示，在習知技術之主從結構之正反器中，低 .電晶體用於電路核心、中且一高他電晶體用作腳部單元中之 一開關’崎得正反ϋ可在高速下健且減少漏電流。 請參閱「第2圖」，主從結構之正反器包含有一主問鎖勘、 -從問鎖250、以及一時脈信號發生器26〇，時脈信號發生器㈣ 用以向主問鎖200及從_ 25〇之邏輯裝置提供内部時脈信號。 此邏輯裝置使用一腳部單元270被開關。 ϋ 在主攸正反$之作業期間’當時脈信號發生器之外部時 脈信號CLK係為高電平時，一高電壓信號被輸出至第一信號線丄 且:低信號被輪出至第二信號線2。因此，主閃鎖·接收輸 入貝料D ’即用以閃鎖的輸入信號，並且從閃鎖250接收前一邏 輯狀態用以輪出。 200913151 另一方面’當時脈信號發生器之外部時脈信號 低電平時，低電壓信號輸出至第-信號線^且高電壓信號輪出t 弟-ϋ線2。因此’前—信號被朗鎖關且從 繼樓敝錢觸敎_姆作為一輪出 如上所述，當-多闕值互補式金氧半導體（mtm〇s) 晶體之正反器從-正常作龍式轉向_省電模式時，多閥值 式金氧半導體（MTM〇S)關被_存於正反器中的内容被 去失或抹除。，錢向—正賴式轉變時，钱行前述的恢 復狀態。為了解決關題，可細—具魏憶的正反器。 「第3圖」係為習知技術的具有一記憶功能之主從正反器之 電路圖。 請參閱「第3圖」，習知的具有一記憶功能之主從正反器可另 外包含有-記憶閃鎖300，記憶問鎖·用以當「第2圖」之主從 正反為轉換至〗電域時鱗資料。當域正反轉換至省電模 式時，電源持續供應至記憶閂鎖3〇〇。 、 在將從閃鎖250之值儲存於記憶閃鎖3〇〇之後，具有記憶功 能的主從正反H轉換至省龍式。因此，儘管丟失了相鎖· 之資料，但是由於記朗鎖·㈣能持續地供應，因此儲存於 »己隐問鎖300中的資料可保持。當主從正反器轉換至正常作業模 式時’記朗冑之資料被傳輸至制鎖B，用以恢復至初始 200913151 狀態。 習知的具有記憶功能之主從正反n包含有—控制信號發生器 則’控制信號發生器310用以產生施加至多閥值互補式金氧半導 體（MTMOS)裝置·制信號，用以在—省電模式或備用模式下 將從閃鎖250與記憶閃鎖300彼此相連接。控制信號可包含有由 控制信號發生器31〇產生的信號a及b，以及由記憶信號發生器 32〇產生的控制信號c及d。習知的具有記憶功能之主從正反器還 可包含有時脈信號發生H 26G，用以產生時脈信號。 ° ^ 【發明内容】 如上所述，習知技術之具有記憶功能的主從正反器必須產生 不同控健_財現記㈣能且具有根據控制錢不 制的邏輯負擔。 通 ^體而σ ’本發明之貫施例侧於—難有記憶功能之多闕 值互補式金氧半導體（MTM0S)正反器。本發明之實施例之多闕 值_式金氧半導體（MTMOS)正反雜夠在省電模式下產生省 電換式控輪號且根據_記齡號及—外部時脈錢纽 ¥脈信號用以實現記憶功能。 $發明之—實施财，提供了—齡有記憶魏的多闕值 ^錢轉體（M漏s)正反器，本㈣之實闕之多闕值 式金氣半導體（MTM〇s)正反器包含有—信號發生 發生器係根據-記‘議及-外部物號之咖以輸出一内 200913151 部時脈信號或-省電模式控制信穿， -輸入信號且根據内部時脈信_ 用， 從閃鎖，從問鎖係與一春 門鎖輪出k唬，以及_ 號，用以在内部時脈貝二、，目連接且適合於問鎖主問鎖信 。諕之控制下輪出—從 在省電模灯π鱗如號，並且 在本發明Μ I 财維朗鎖信號。 +贫月之另一實施例中， 值互補式錢_ (ΜΤ_正反.7㈣能的多閱 間值互補她__叫正::::之本實施例之多 芦號發生哭孫栖姑 反态包含有一信號發生器， 糸根據—記憶信號及-外部時脈信號之變化用以料 一内部時脈錢或—省雜式料f 紋仏用以輪出 -輸入信號且根據内部時脈伴二遽主一主問鎖’係用以閃鎖 械从心 ^號輪出一主問鎖輸出信號，並且根 一 °置信號輸出一低電壓信號，以及-期鎖，係愈-實 際地線相連接且適合關鎖胡鎖信號，_在 控制下輸出-朗鎖輸出信號。 °號之 根據本發明之實_，㈣顧及正料麵式所需要的信 號可使用NAND閘極及一反相器提供，外部時脈信號及記憶信 號用作此NAND閘極之輸入。以使得可能高速作業多闕值互補式 金氧半導體（MTM0S)正反LX減少漏電流 ’並且在省電模 式下實現記憶功能。' 本發明内容部份以簡化形式闡述了本發明之概念，並且將在 以下的實Μ方式部份作詳細說明。發g肋容部份沒有意圖界定本 200913151 發明之申請專利範圍的關_徵及實㈣點，也不用以幫助決定 本發明之保護範圍。 本發月其他的優點、目的和特徵將在如下的說明書中部分地 加以闡述’並且本發明其他的優點、目的和特徵對於本領域的普 通技術人員來說，可以透過本發明如下的說明得以部分地理解或 者可、攸本發明的，、踐中得出。本發明的目的和其他優點可以透 過本發明所記載的說明書和申請專利範圍中特別指明的結構並結 合圖式部份，得以實現和獲得。 【實施方式】 以下，將結合圖式部份對本發明的較佳實施方式作詳細說 明其中在每些圖式部份中所使用的相同的參考標號代表相同或 同類部件。本發明之實施例以能夠使得本領域之技術人員實施為 標準作詳細触。本發啊實鶴其他實_，纽在不脫離本 發明之精神和範圍内可作結構、邏輯及電氣方面的改變。而且本 領域之技術人員應當意識到在不脫離本發明所附之申請專利範圍 所揭不之本發明之精神和範圍的情況下，所作之更動與潤飾，均 屬本發明之專娜魏社内。本發騎界定之倾範圍請 參照所附之申請專利範圍。 根據本發明之實施例，省電模式控制信號及内部時脈信號可 使用NAND型閘極及反相器產生，並且一從問鎖可連接至一實際 地線’喊传在省電料τ可制制賴行記憶魏。 12 200913151 第4圖」係為本發明之第一實施例之具有記憶功能的多闕 值互補式錄料體（MTM⑻正反器之電關。「第$圖」係 為可應用於多閥值互補式金氧半導體（Mtm〇s)正反器中之一主 問鎖的腳部私之示意圖。「第6圖」係為多閥值互補式金氧半導 體（=TMOS)正反器中之—信號發生器、之内部電路之示意圖。 Μ請參閱「第4圖」，多·互補式金氧半導體（MTMOS)正 反益電路可包含有—胡鎖·、—從⑽以及—信號發生器 。主門鎖4〇〇可包含有複數個低倾驅動的邏輯裝置，此些邏 置通過:第5圖」所示之腳部單元與一實際地線相連接。腳 二早：可以㈤Vth驅動。從⑽42G可包含有複數個低娜驅動 ⑽邏輯敍’此些邏輯袭置與實際地線相連接（即，不通過腳部 勸X生g 44G使用—外部時脈信號及賴信號作為輸入 可輪出一時脈信號及-記憶信號。 U虎發生盗440根據外部時脈信號CLK及記憶信號rt可產 内部!恤^號’内部時脈信號包含有—反相崎時脈信號及一 日、脈域’並且可將產生_部時脈信號輸出至第一及第二 時二、一、過第及第一信號線輸出的反相内部時脈信號及内部 幹=可奴樓 _難置接以 控制邏輯裝置的打開及關閉。 。號《生盗440可包含有—NAND閘極442，nani)間極糾2 M接收作為輪入的外部時脈信號及記憶信號RT，並且還可包含 13 200913151 有一反相器444，反相器444用以反相NAND閘極442的輪出传 號。NAND閘極442之輸出信號可與第二信號線相對應且反相器 444的輸出可與第一信號線相對應。 如「第6圖」所示’信號發生器440的NAND閘極442可包 含有第一及第二N型金氧半導體（NMOS)電晶體胃丨及胃二， 外部％脈尨號CLK及記憶信號rt可輸入於第一及第二n型金氧 半導體（NMOS)電晶體NM〗及_2中。反相器444可包含有 一第三p型金氧半導體（PMOS)電晶體PM3及一第三1^〇8電 晶體NM3。第一及第二nmos電晶體函丨及驗可彼此平行 相連接，以使得一電源施加於第一及第二_〇§電晶體_1及 之一終端，並且第一及第二NMOS電晶體_丨及_之 另終蝠與第五節點N5相連接。第一及第二pM〇s電晶體pM1 及PM2可彼此相串聯，以使得串聯的pM〇s電晶體pM1及pM2 之與貝際地線相連接且串聯的PM〇§電晶體pMi及pM2 之另一終端連接於第五節點N5。通過第五節點N5輸出之信號可 對應於信號發生器44〇 $第二信號線。通過第五節點N5輸出之信 唬還可輸入至第三NM〇s電晶體丽3及反相器物的第三pM〇s 電晶體PM3，用以反相且輸入至信號發生器44〇的第一信號線上。 在記憶信號作㈣正倾式躺，輸人於信號發生器44〇的 Alt 設置為高電壓’以使得㈣值互補式金氧半導體 (MTMOS ) JL反器的主閃鎖4〇〇及從問鎖42〇可根據外部時脈信 200913151 號CLK的變化正常地作業。 此外’在1電核式期間，記憶信號rt可設置為一低電麼且 可關閉與主閃鎖400的邏難置相連接的腳部單元。結果，和外 部時脈韻⑽之輸入無關，信號發生器向第-信號線輸出 一低信號（即0)且向第二信號線輸出—高信號（即υ。 主問鎖400可包含有一問鎖閑極4〇2及一主問鎖電路撕。問 鎖閘極搬可包含有一傳輸閘極綱，傳輸閘極卿用以在分 別通過信號發生器44〇的第—及第二信號線

及反相時脈信號的控制下向第一節點N1傳輸信號d。主閃鎖電路U 可接收期鎖閘極搬輸出之信號且將該接收之輸出 出至第二節點N2。 主問鎖電路404可包含有一反相器騰41、一反相器聊似、 =及-傳輸閘極TG42。反相器爾41可適合於接收且反相第一 節點N1的輸出信號’用以將此反相之輸出信號輸出至第二節點 N2。反相器請42可接收且反相第二節點N2的信號。傳輸間極 TG42在内部時脈信號及反相時脈信號的控制下接收反相器 腑42的輸出信號’用以將接收之輸出信號傳輸至言亥第一節點, 主閂鎖400中的一個或多個傳輸閘極TG4i及Τ(}42以及反相 益INV41及INV42可連接於腳部單元，此腳部單元接地於實際地 線。此腳部單元在省電模式下可透過—備用信號STB，例如一低 電壓信號被關閉，用以中斷一虛擬地線與一實際地線之間的連 15 200913151 接以使侍傳輸閘極TG4】及TG42的低狐電晶體被浮置。 攸問鎖42〇可包含有—從閃鎖閘極422，從閃鎖開極似包含 有傳輸閘極TG43，傳輪閘極TG43用以在内部時脈信號及反相 内科脈域之控制下接收第二節點Μ:的信號。傳輸問極期3 可將k第一 _點N2接收之信號傳輸至從閃鎖電路424中的第三節 點N3。從閃鎖電路424可接收且問鎖來自湖鎖閘極422的獅 城’用以將關鎖的輸出信號輸出至-第四節點N4。 從閂鎖電路424可-反相器贿43、一反相器贿44、以及 ^_極脑。反相器職3可接收且反相第三節點N3的信 號且將此反相之信號輸出至—第四節點N4。反姆卿私可接收 且反相第四轉N4的信號。倾祕TG44適合於仙部時脈信 號及反相時脈錢的㈣下接妓邮腑44的輸出信號，肋 將接收之輸出信號傳輸至該第三節點N3。 卜從閃鎖420中的低Vth電晶體可與實際地線相連接，用以在 省電=式下執行記憶魏。也就是說，⑽記憶信號rt在省電模 式下設置2低賴，·與外部時脈錢clk錢，低電壓信號 被輸出至⑦-信絲且高糊_被輸出至第二錢線。因此， ，於傳輸閘極TG44被打開，因此從⑽閘極422維持其當前狀 態’即記憶狀態。另-方面’在省電模式下由於施加至主問鎖伽 之腳部單元的備用信號STB轉變為低電壓信號以使得關閉腳部單 凡’傳輸閘極TG41及TG42中的低她電晶體被浮置，因此主門 16 200913151 鎖400不作業且因此主問鎖的漏電流可減少。 以1職侧^糊—㈣過程 描述正“式下正反H的㈣的傳輪過程，錢贿省電模式之 在正吊作業模式中，由於省電模式控制信號被設置為高電 塾，因此㈣發生器440的輸出，即第一及第二信號線的輸. 號透過物_號CLK可改變。#物__'為低電壓 時’由於第-信號線之輸出信號為低電壓且第二信號線的輸出作 號為南電壓’因此傳輸祕觸及職被打開且傳輸购 及TG43_閉。_輸人_D中的變化健被傳輸至主閃鎖 働的第二節點N2且前一狀態的資料值被期鎖伽問鎖且輸 出：料部時脈信號轉變為高電壓時，由於第—信號線的輸出信 號係為同電壓且第二信號的輸&信號為低電壓，因此傳輸閑極 TG41及Τ〇44被關閉且傳輸閘極TG42及丁⑽被打開，以致在 外部時脈信號CLK被轉換為高電壓之前，第二節點Ν2的信號透 過主閃鎖彻被閃鎖且通過傳輸閘極TG43及反相器爾把作為 正反器的輸出資料Q被輸出。 另方面’在省電核式下，由於施加至腳部單元的記憶信號 RT及備用信號STB分別同時轉換為一低電壓，因此主閂鎖400 不作業。特別地，因為記憶信號RT為低電壓，因此和外部時脈信 唬無關，一低電壓信號輸出至第一信號線且一高電壓信號輸出至 17 200913151 第二信號線。而且’當備用信號STB轉換為一低電壓時，與主閂 鎖400的傳輸閘極TG41及TG42以及反相器INV41及INV42相 連接的腳部單元被關閉，以使得主閂鎖400不實際作業。 此外’由於從閂鎖420的傳輸閘極TG43及TG44以及反相器 INV43及INV44中的低Vth電晶體連接至實際地線，因此從閂鎖 420中的傳輸閘極TG43及TG44以及反相器INV43及INV44作 業而不丈備用信號STB的影響。也就是說，根據從第一及第二信 號線輸出的輸出信號，傳輸閘極TG44被打開且傳輸閘極TG43被 關閉，用以維持先前狀態，即記憶狀態。 第7圖」係為本發明另一實施例之具有一記憶功能的多閥 值互補式金氧半導體（MTMOS)正反器之電路圖。 明參閱第7圖」，一多閥值互補式金氧半導體（MTM〇s) 正反器電路在省賴式及正常作業模式下朗「第G圖」中之信 號發生②44G可控制—胡鎖7⑻及—從_別，並且當透過一 重置信號肋重置時可將輸出信號Q固設於高電壓。 因此，-第- NAND閘極NG1可代替「第4圖」所示之主閃 鎖400之反相器卿42配設至主閃鎖中，重置信號奶施加

於第一 NAN〇 _ NG1 中。_於反相 H INV42，第—NAND 閘極⑽可連接至腳部單元，用雌虹實際地線，並且可使用 第二節點N2及重置信號rd作為輸入信號。 此外’ -第二NAND開極NG2可代替「第4圖」之從閃鎖 18 200913151 420的反相器顺3配設於從問鎖72〇中，重置信號肋施加於 第二NAND閘極NG2中。第二ΝΑΝ〇問極腿可連接至實際地 線’並且可使用第三節點N3之信號及重置信號肋作為輸入信號 而作業。 在正常作業模式中，重置信號RD可設置為高電壓且在重置 作業模式下可轉換為一低電壓。 也就是說，在正常作雜式下’當重置信鶴為高電壓時， 第- NAND閘極NG i反相且輸出第二節點N2的輸出信號且第二 NAND _NG2反相第三節點N3之信制以將此反相的信號輸 出至第四節點N4。 另-方面’在重置作業模式中，重置信號奶係為低電壓。 結果’弟二NAND閘極NG2與第三節點N3之信號無關作為輸出 信號Q輸出一高電壓信號，即信號1。 如第8圖」所示’在具有上述結構的正反器中，應該注意 的是’在省電模耕段Τ_，輸出信號Q與輸人信號的改變無 關維持前述絲，並且在正f作麵式躺，輸出錢q根據輸 入信號的改變而變化。 雖本《明以剛述之較佳實施例揭露如上，然其並非用以限 疋本發明。本賴之麟人貞應當意制在*_本發明所附之 申請專利細所揭示之本發明之精神和朗的情況下，所作之更 動與潤飾，均屬本發明之翻保護細之内。•本發明所界定 19 200913151 之保護範圍請參照所附之申請專利範圍。 【圖式簡單說明】 結構=第1B_知技術之頭部單元結一 __知技術互補式錢半雜（mt 正反益之電路圖； ^ _、為習知技術之具有—記憶舰的多·互補式金氧 導體（MTMOS)正反器之電路圖； ^圖係為本發明之—實施例之具有記憶功能的多閥值互補 金氧半導體（MTMOS) JL反器之電路圖； 圖係為本發明之一貫施例之應用於主閂鎖的腳部單元之 示意圖；

第6圖係為本發明之一實施例之一信號發生器之内部電路圖; 、第7圖係為本發明另一實施例之具有一記憶功能的多閥值互 補式金氧半導體（MTMOS)正反器之電路圖；以及 第8圖係為本發明之一實施例在正常及省電模式作業期間信 號輪出之示意圖。 【主要元件符號說明】 2 第一信號線 第二信號線 主閂鎖 20 200 200913151 250 從閂鎖 260 時脈信號發生器 270 腳部單元 300 記憶閂鎖 310 控制信號發生器 320 記憶信號發生器 400、700 主閂鎖 402 閂鎖閘極 404 主閂鎖電路 420、720 從閂鎖 422 從閃鎖閘極 424 從閂鎖電路 440 信號發生器 442 NAND閑極 444 反相器 NG1 第一 NAND閘極 NG2 第二NAND閘極 N1 第一節點 N2 第二節點 N3 第三節點 N4 第四節點 21 200913151 N5 第五節點 NM1 ' NM2 > NM3 PM1 > PM2 ' PM3 NMOS電晶體 PMOS電晶體 INV41、INV42、INV43、INV44 反相器 TG41、TG42、TG43、TG44 傳輸閘極 CLK 外部時脈信號

D RD T D 輸入資料 重置信號 省電模式時段 輸入資料 a、b、c、d

Vth

Vss、Vssv

Vddv Q STB RT 控制信號 閥值電壓 實際地線 虛擬電源電壓源 輸出信號 備用信號 記憶信號 22

Claims (1)

1. 200913151 f、申請專利範圍·· •-種^值互補式金氧半導體（MT则）正反器，係: ^虎發生H ’顧據—記憶信號及_ 化用以輸出一内部時脈信號或-省電模式控制信號处 幹出—=:=用以_ 一輸入信號且根據該内部時脈信號 輸出一主閂鎖輸出信號；以及 一從_，倾-實㈣線純接錢合於 用以在該内部時脈健之控制下輸出-朗 問鎮信號。灯的知電核式控制信號之控制下維持該 2. Π=第1項所述之多閥值互補式金氧半導體正反 為，其中該信號發生器包含有·· 一 __，咖觀,_物物 為輸入；以及 一反相器，_反滅NAND _之―輪⑽號。 3·如申請專利範圍第2項所述之多闕值互補式金氧半導體正反 益，其中該内部時脈信號及該省電模式控制信號中至少之一係 為該NAND祕及該反相針至少之_的輪出信號。 4.如申請專利範圍第2項所述之多闕值互補式金氧半導體正反 盗，其中該NAND閘極包含有兩個平行相連接的n型金氧半 導體⑽OS)電晶體，該兩個平行相連接的職^電晶體盘 兩個串聯的P型金氧半導體（PM〇s)電晶體相串聯連接，並 23 200913151 1 4 且其中該外部時脈信號及該記憶信號 晶雜及該等NMOS電晶體。就起加至該等P娜電 5.如申請專利細b項所述之多閥值互金 器，其中魅_包含有： 一主閂鎖閘極，係在該内部時 m 吋胍尨唬之控制下打開及關 閉，用以將該輸入信號輸出至一第—節點； …第:反相器’係適合於反招該第-節點之信號，用以將 該反相之k號輸出至一第二節點； 一第二反相器，係適合於接 相該接收之:狀 3^賴之信號用以反 二第二傳輸間極’係適合於在該内部時脈信號之控制下將 該第一郎點之尨號輸出至該第一節點， 其中該主閃鎖閉極、該第一反相器及該第二反相器、以及 該傳輸雜透過在省賴式下_1部單元被浮置。 6.如申請專利範圍第5項 „调奴夕閥值互補式金氧半導體正反 盗’其中該從閂鎖包含有： 一從問鎖閘極，係適人 α ;在脈信號之控制下將該 第-即點之該㈣傳輪至—第三節點或者根據該省電模式控 制信號被關閉； Η # 00係適合於触及反她第三節點之信號， 用以將該反相之信號輪出至—第四節點； 24 200913151 以及 弟四反相n，錢合於触且反相該第四 節點之信號； -第二傳輸閘極’係適合於在該内 制信::控制下將該第四反相器之該信號輪出至該=控 其中該從閂鎖閘極、該第三反相 器及該第四反相器、以及 7. 一 該第二傳輸閘極與一實際地線相連接 種多閥值互補式金氧半導體（MTM〇s)正反器，係包 一信號發生器’係根據一記憶信號及—外 化用以輸出—内部時脈信號或-省電模式控制信^之’ 一主問鎖，侧以_-輸人信號且根據‘二 輸出一繩輸出信號，並且根據一外部重置信號輪出虎 壓信號；以及 低電 丄-從閃鎖，係與一實際地線相連接且適合於阿鎖該主問鎖 信號’用以在_料脈錢之控制下輸出—從、 號，並且根據省賴式下的該重置錢輪相同的輸出^ 導體正反 8.如申請專利範圍第7項所述之多閥值互補式金氧半 器’其中該信號發生器包含有： '- NAND閘極’係該記憶信號及該外部時脈信號作 為輸入；以及 號。 反相器’用以反相該NAND閘極之—輪出作 25 200913151 申請專利範圍第8項所述之多閥值互補式金氧半導體正反 盗，其中該内部時脈信號及該省電模式控制信號中至少之一係 為該NAND閉極及該反相器中至少之—的輸出信號。 1〇.t申請專利範圍第8項所述之多閥值互補式金氧半導體正反 器，其中該NAND閘極包含有兩個平行相連接的N型金氧半 導體（NMOS)電晶體，該兩個平行相連接的刪〇s電晶體鱼 兩個串聯的P型金氧半導體（PM〇s)電晶體相串聯連接，並 八中該外.寺脈域及該記憶信號被施加至該等p紙^電 晶體及該等NMOS電晶體。 Π.如申請專利範圍第7項所述之多闕值互補式金氧半導體正反 器’其中該主閂鎖包含有： 主門鎖間極，係在該内部時脈信號之控制下打開及關 閉’用以將該輸入信號輸出至一第一節點； 一第-反相H ’係適合於反相該第—節點之信號，用以將 該反相之信號輸出至一第二節點； 第NAND閘極’係適合於使用該第二節點之該信號 及該重置信號作為輸人用以反相該第二節點之—信號或者輸 出一高電壓信號；以及 一第-傳輸難以在_部時脈錢之控制下將該 第-NAND閘極之信號輸出至該第一節點， 其中該主_ _、該第—反相器、該第—nand問極、 26 200913151 以及該傳輸.透過在省電模式下關閉—腳部單元 12.如申請專利範圍第11項所述之客 器，其中該從閃鎖包含有闕值互補式金氧半導體正反 -從閃制極，_合於在_辦脈錄讀制下將該 之該信號傳輸至—第三節點或者根據該記憶控制信 7虎被關閉， -第二NAND閘極’係適合於反相—該第三節點之信號 用以將該反相錢輸出至—第四節點或者制該第三節點之 該信號及該重置信號作為輸人用以作為—輪出㈣輸出 電壓信號； 以及 第二反相H ’ 触及反相該第四節點 之一信號； -第二傳_極’係適合於在該内料脈信號或該記憶控 制信號之控制下將該第二反相器之該信號輪出至該第三節點， 、其2該從問鎖閘極、該第二反相器、該第二麵〇閘極、 以及該第二雜·係在該省賴式下連接至—實際地線。 13· =申4專利細第丨項所述之多雖互補式錢半導體正反 2 ’、其中社⑽連接至—虛擬地線，該虛擬地線根據該省電 模式控制信號可開關地與該實際地線相連接。 。。申明專利範|f第7項所述之多閥值互補式金氧半導體正反 '其中该主問鎖係連接至一虛擬地線，該虛擬地線根據該省 27 200913151 電模式控制信號可開關地與該實際地線相連接。 28