200910600 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種薄膜電晶體陣列基板，尤指一種可 修復其儲存電容之漏電流缺陷之薄膜電晶體陣列基板。 5 【先前技術】 清參閱圖1A、圖1B及圖1C，其中圖1A係習知之薄膜電 晶體陣列基板的示意圖，圖1B係此薄膜電晶體陣列基板所 具之顯示單元的示意圖，圖1C則為沿著圖1BfA_A，連線所 10 得之剖面示意圖。 如圖1A所示’習知之薄膜電晶體陣列基板1包括：一 基板11 ;複數條資料線12;以及複數條掃描線13。其中， 每些資料線12與這些掃描線13均配置於基板丨丨上，且基板 11較佳為玻璃基板。此外，這些掃描線13與這些資料線12 15互相交錯但彼此不電性連接，它們並將基板11區分為複數 個顯示單元14，即晝素單元。 接者，如圖1B及圖1C所示，在習知之薄膜電晶體陣列 板中母個顯示單元14分別包含：一薄膜電晶體141、 儲存電容下電極142、一第一介電層143、一儲存電容上 電極144、一第二介電層145、兩個開口 146, 147以及一畫素 ° 8 /、中’溥膜電晶體141係位於圖1A所示之基板η 上，其具有底閘極結構並具有一源極1411、一閘極14丨2及 及極1413此外，源極1411與圖1A所示之複數條資料線 相鄰之電性連接’而閘極1412則與圖1A所示之複 200910600 數條掃描線13中’相鄰之-電性連接。另—方面，储存電 =極142亦位於圖1A所示之基板U上，第-介電層⑷ :覆，存電容下電極142，儲存電容上電極144則形成於 介電層143上並位於儲存電容下電極142之上侧，第二 介電層145則覆蓋薄膜電晶體141及儲存電容上電極144。此 外’兩個開口 146, 147係分別形成於第二介電層145中，以 曝路出薄膜電晶體141之部分汲極l4i3及位於儲存電容下 電極142上側的儲存電容上電極144，且這兩個開口146，147 15 較佳為導電接觸孔。最後，晝素電極H8係形成於第二介電 層145上’其材質為—透明導電材料，較佳為氧化铜錫㈣） 或氧化銦辞（IZ0)，且晝素電極148係經由這兩個開口 146 ^而與薄膜電晶體141之沒極1413及儲存電容上電極144 電性連接。如前所述，在顯示單元14中，由於第—介電層 143係位於儲存電容下電極142與儲存電容上電極144之 間，所以顯示單元14具有一儲存電容（圖中未示）。 再者，如圖1B及圖1C所示，當顯示單元14顯示晝面 時，一來自其薄膜電晶體141的控制訊號係通過兩個開口 146及147而到達晝素電極148，以使晝素電極148的電位產 生相應的變化來驅動液晶分子改變其狀態。另一方面，由 於晝素電極148亦經由開口 146,147而與儲存電容上電極144 電性連接，所以當習知之薄膜電晶體陣列基板丨處於其「顯 示狀態」時，來自前述之儲存電容（圖中未示）的電流便可到 達畫素電極148，以提供晝素電極148維持其電位狀態所需 要的驅動電流。 20 200910600 但是，當習知之薄膜電晶體陣列基板所具之顯示單元 的儲存電容（圖中未示）發生「漏電流缺陷」的時候，即位於 儲存電容上電極144與儲存電容下電極142兩者之間的第二 "電層1:3失去其應具有的絕緣能力的時候，此儲存電容 (圖中未示）便無法再正常運作（儲存電流），導致薄膜電晶體 ⑷無法控制此顯示單元14的動作。此時，無論此顯示單元 14所應處的狀態為何（顯示狀態或關閉狀態），其畫素電極 1爾會處於同樣的驅動電位，即此顯示單心無法再具有 ^種不同的n而形成—持續輝點或—持續黑點，使得 :具有此習知之薄膜電晶體陣列基板的液晶顯示裝置的顯 示品質嚴重下降。 因此，業界需要一種可輕易修復其儲存電容之漏電流 缺陷的薄膜電晶體陣列基板。 15 【發明内容】 本發明之薄膜電晶體陣列基板，包括：一基板；複數 條資料線’係配置於此基板上；以及複數條掃描線，係配 置於此基板上，且此等掃描線與此等資料線互相交錯但彼 此不電性㈣’此特描線與㈣轉線並將此基板區分 為複數個顯示單元；其中，每-此等顯示單元包含：一薄 膜電晶體’係位於此基板上並具有—源極、—閘極及一沒 極’此源極係與此等資料線巾，㈣之—紐連接，且此 閘極係與此等掃描線中，相鄰之—電性連接；—赌存電容 下電極，係位於此基板上並區分為一第一部分及一第二部 20 200910600 連·一第：人I!:與此第二部分彼此分離’但互相電性並 ”覆现此儲存電容下電極；一儲在雷 容上電極，係形成於此第一 儲存電 "電層上’且此健存雷交卜齋 極係位於此儲存電容 仔1：今上電 蓋此薄膜電晶體1:;二上側;一第二介電層，係覆 成於此第二介電:中儲存二容上電極;複數個開口， ^义 s中，以曝露出此薄膜電晶體之部分汲 極、位於此儲存電容下雷 1刀及 Ο 15 20 #.,. ^ L 電極之第一部分上側的儲存電容上 電極及位於此儲存電容 h雷搞.，、,《 ^ 包位及弟一邻为上側的儲存電容 金本 及—晝素電極’係形成於此第二介電層上，此 晝素電極並經由此等間 此 電容上電極電性連接。4膜電晶體线極及此储存 本發明之薄膜電晶體陣列基板，包括 條資料線，係配置於此A . i板，複數 置Μ其U 以及複數條掃描線，係配 此不電i連接且此!掃描線與此等資料線互相交錯但彼 Λ ，此等掃描線與此等資料線並將此基板區分 複數個顯示單元；其中，每-此等顯示單元包含：一薄 膜電晶體，係位於此基板 饥上I具有一源極、一閘極及一汲 源極係與此等資料線中，相鄰之-電性連接，且此 閘極係與此等掃描線中 電容下電極，之一電性連接，·複數個儲存 '' 土板上，且此等儲存電容下電極彼 存=相電性並連’·—第—介電層，係覆蓋此等儲 介電:：電:此：數個儲存電容上電極，係形成於此第-a 且此專儲存電容上電極係位於此等儲存電容下 、極之上側；一第二介電層，係覆蓋此薄膜電晶體及此等 200910600 儲存電容上電極；複數個開口，係形成於此第二介電層中， 以曝露出此薄膜電晶體之部分汲極及位於此等儲存電容下 電極之上側的此等儲存電容上電極；以及一晝素電極，係 开> 成於此第二介電層上，此晝素電極並經由此等開口與此 薄膜電晶體之汲極及此等儲存電容上電極電性連接。 10 15
因此，由於本發明之薄膜電晶體陣列基板之顯示單元 (晝素單兀）所具有的儲存電容下電極進一步被區分為一第 -部分與-第二部分’或具有兩個以上彼此電性連接的儲 存電谷下電極，所以當本發明之薄膜電晶體陣列基板之顯 不早兀（畫素單it)所具有的儲存電容發生「漏電流缺陷」的 寺侯便可將此务生「漏電流缺陷」之儲存電容部分（第— 儲存電容或第二儲存電容）利用雷射切割的方式於其兩端 =切割’即執行本發明提供之修復方法，使得此發生「漏 =缺陷」的料電容部分可與其餘正常運作之儲存電容 之相^V如此’經過修復後，此原本具有「漏電流 晝素單元）其餘㈣存電容料仍可正常 :存:里於其中，使得此原本具有「漏電 不早70(畫素單元）再次抜漶 ,，M 其所具之薄膜電晶體的控制“顯示功能，即再次受到 單元單由t相較於f知之薄膜電晶體陣列基板之顯示 體陣列基板之顯示輩二：！而§’本發明之薄膜電晶 狀僅有部分改變，且二广)的儲存電容下電極的形 步區分為-第1八^/改變（即將儲存電容T電極進一 。刀或一第二部分）可藉由調整光罩之圖 20 200910600 案的方式輕易達成，所以本發明之薄膜電晶體陣列基板可 使用與習知之薄膜電晶體陣列基板相同的製程製造，並不 曰土曰加額外的製造成本。因此，本發明之薄膜電晶體陣列 基=可fe易地修復其顯示單元（晝素單元）之儲存電容的「漏 5電/;IL缺陷」，以減少一具有本發明之薄膜電晶體陣列基板 液曰曰.，、'員示裝置因「漏電流缺陷」而產生之晝素顯示缺陷 (如輝點或黑點）的數目，進一步提升其顯示品質。 Π 本發明之薄膜電晶體陣列基板之顯示單元所具之儲存 電容下電極的第一部分可具有任何寬度，其寬度較佳盘同 10 一，存電容下電極之第二部分的寬度相同。本發明之薄膜 電SB體陣列基板之顯示單元可具有任何類型的薄膜電晶 體，其較佳具有一具底閘極結構之薄膜電晶體。本發明之 薄膜電晶體陣列基板之顯示單元可具有任何材質的晝素電 極，其材質較佳為氧化銦錫、氧化銦鋅或透明導電材料。 15本發明之薄膜電晶體陣列基板之顯示單元可具有任何數目 的開口於其第二介電層+，其數目較佳介於2至6之間。本 " I明之薄膜電晶體陣列基板之顯示單元所具之複數個儲存 電容下電極可具有任何的寬度，這些儲存電容下電極較佳 具有相同的寬度。 20 【實施方式】 請首先參閱圖2A、圖2B及圖2C，其中圖2A係本發明第 一只施例之薄膜電晶體陣列基板的示意圖，圖23係此薄膜 200910600 電晶體陣列基板所具之顯示單元的示意圖，圖2C則為沿著 圖2B中B-B ’連線所得之剖面示意圖。 如圖2A所示，本發明第一實施例之薄膜電晶體陣列基 板2包括：一基板21 ;複數條資料線22 ;以及複數條掃描線 5 23。其中，這些資料線22與這些掃描線23均配置於基板21 上，且基板21較佳為玻璃基板。此外，這些掃描線23與這 些資料線22互相交錯但彼此不電性連接，它們並將基板21 區分為複數個顯示單元24，即畫素單元。 接者，如圖2B及圖2C所示，在此實施例中，每一個顯 10 示單元24分別包含：一薄膜電晶體241、一儲存電容下電極 242、一第一介電層243、一儲存電容上電極244、一第二介 電層245、三個開口 246, 247以及一畫素電極248。其中，薄 膜電晶體241係位於圖2A所示之基板21上，其具有底閘極結 構並具有一源極2411、一閘極2412及一汲極2413。此外， 15 源極2411與圖2A所示之複數條資料線22中，相鄰之一電性 連接，而閘極2412則與圖2A所示之複數條掃描線23中，相 鄰之一電性連接。另一方面，儲存電容下電極242亦位於圖 2A所示之基板21上並進一步區分為一第一部分2421及一第 二部分2422，且第一部分2421與第二部分2422彼此分離， 20 但互相電性並連。第一介電層243係覆蓋儲存電容下電極 242，儲存電容上電極244則形成於第一介電層243上並位於 儲存電容下電極242之上側，第二介電層245則覆蓋薄膜電 晶體241及儲存電容上電極244。此外，三個開口 246, 247 係分別形成於第二介電層245中，以曝露出薄膜電晶體241 11 200910600 之部分没極mu'&於儲存電容下電極Μ2之第一部分⑽ 上側的儲存電容上電極244及位於儲存電容下電極242之第 二部分2422上彻！的儲存電容上電極244，且這兩個開口 246,247較佳為導電接觸孔。最後，畫素電極㈣係形成於第 5二介電層245上’其材質較佳為氧化銦錫（ιτ〇)或氧化姻辞 (ΙΖΟ) ’且畫素電極248係經由這兩個開口 246, 247而與薄膜 電晶體241之汲極2413及儲存電容上電極244電性連接、。、 ) 如前所述，在顯示單元24中，由於第一介電層243係位 於儲存電容下電極242與儲存電容上電極％之間，所以顯 Η)示單元24具有-儲存電容（圖中未示）。況且，由於在此實施 例中，儲存電容下電極242進一步區分為一第一部分2421及 第-部分2422，且兩者的寬度大致相同。所以此儲存電 容（圖&中未示）更可進一步區分為第一儲存電容（圖中未示） 及一第二儲存電容（圖中未示），以於顯示單元Μ運作時，提 15 供顯示畫面所需的驅動電流。 再者，如圖2Β所示，由於每一個顯示單元以之薄膜電 晶體241的源極2411係與圖2Α之複數條資料線22中，相鄰之 一（即圖2Β之資料線221)電性連接，且每一個顯示單元以之 缚膜電晶體241的閘極2412亦與圖2Α之複數條掃描線23 2〇中’相鄰之一（即圖2Β之掃描叫電性連接，所以本發明第 一實施例之薄膜電晶體陣列基板可藉由一源極驅動積體電 路（圖中未示）與一閘極驅動積體電路（圖中未示），分別控制 八所具之母個顯示單元的顯示狀態。況且，如圖2β及圊 2C所不，當顯不單元24顯示晝面時，一來自其薄膜電晶體 12 200910600 241的控制訊號係通過兩個開口 246及247而到達晝素電極 248,以使晝素電極248的電位產生相應的變化來=動液晶 分子改變其狀態。另一方面，由於晝素電極2牦亦經由開口 247, 248而與儲存電容上電極244電性連接，所以當本發明 第一實施例之薄膜電晶體陣列基板2處於其「顯示狀態」 時’來自前述之第-儲存電容（圖中未示）或第二儲存電容 (圖中未示）的電流便可到達晝素電極248，以提供晝素電極 248維持其電位狀態所需要的驅動電流。 10 15 20 最後，雖然在此實施例中，本發明第一實施例之薄膜 电曰曰體陣列基板2係為一液晶顯示裝置的薄膜電晶體陣列 基板，但其亦可為-主動驅動式有機電機發光顯示袭 薄膜電晶體陣列基板，以驅動—主動驅動式有機電機發光 顯示裝置顯示一畫面。 至於本發明第-實_之薄料晶料列基板為何可 “复其顯示單元所具之儲存電容的「漏電流缺陷」，其原 因將配合圖3、圖4Α及圖4Β說明於下。 ’、’、 實施例之修復薄膜電晶體 。如其所示，此方法係包 請參閱圖3 ’其係本發明第一 陣列基板之缺陷之方法的流程圖 括下列步驟： (Α)提供-薄膜電晶體陣列基板，包含：一基板；複數 條配置於此基板上的資料線；以及複數條配置於此 基板上的掃描線；此等掃描線與此m線將此基 :區分為複數個顯示單元，且每一此等顯示單元包 含位於此基板上的薄膜電晶體；一位於此基板 13 200910600 上的儲存電容下電極；一覆蓋此儲存電容下電極的 第71電層，一形成於此第一介電層並位於此儲存 電容下電極之上側的儲存電容上電極；—覆蓋此薄 膜電晶體及此儲存電容上電極的第二介電層；複數 個形成於此第二介電層的開口；以及一形成於此第 二介電層上的晝素電極；此儲存電容下電極區分為 —第一部分及一第二部分，且此第一部分與此第二 部分彼此分離，但互相電性並連，此第一部分與此 第二部分並分別與此儲存電容上電極夾置此第一 介電層於兩者之間，以形成-第-儲存電容與—第 二儲存電容；此晝素電極並經由此等開口與此薄膜 電晶體及此儲存電容上電極電性連接； W檢測此_電晶體陣列基板是否有缺陷，並記錄此 缺陷之位置’以確;^此缺_位於此第—儲存電容 或此第一儲存電容；以及 (C)進行隔離程序，使得具有此缺陷之第—儲存電 此第二儲存電容與其餘正常運作的儲存電容部分 體陣列基板所 圖4A係此薄膜 ，且此顯示單 C-C’連線所得 20 至於前述之步驟（A)所提供之薄膜電晶 具之顯示單元便如圖4A及圖4B所示，其中， 電晶體陣列基板具缺陷之顯示單元的示意圖 兀具有一漏電流缺陷，圖4B則為沿著圖4八中 之剖面示意圖。 14 200910600 從圖4A及圖4B可看出，此顯示單元4之結構與圖舰 圖2C所，之本發明第一實施例之薄膜電晶體陣列基板所具 之顯不早το的結構相同，其亦包括：—薄膜電晶體Μ、一 儲存電容下電極42、一第一介電層43、—儲存電容上電極 5 44、一第二介電層45、兩個開口 461，462以及-畫素電極 47。其中，薄膜電晶體41位於一基板（圖中未示）上，其具有 底閘極結構並具有一源極41卜一閘極412及-汲極413。此 ;外，源極411係與相鄰之一資料線414電性連接，而間極化 則與相鄰之_掃描'線415電性連接。另—方面’儲存電容下 Η)電極42亦位於基板（圖中未示）上並進_步區分為一第一部 分421及-第二部分似，且第一部分421與第二部分似彼 此分離，但互相電性並連。第一介電層们係覆蓋儲存電容 下電極42，儲存電容上電極44則形成於第一介電層43上並 位於儲存電容下電極42之上側，第二介電層45則覆蓋薄膜 15電晶體及儲存電容上電極44。此外，兩個開口 461，術 ^分別形成於第二介電層45中，以曝露出薄膜電晶體以 部分汲極413、位於儲存電容下電極42之第一部分421上側 的儲存電容上電極44及位於儲存電容下電極42之第二部分 422上側的儲存電容上電極料，且這兩個開口 461,462較二 2〇為導電接觸孔。最後，畫素電極47係形成於第二介電層μ 上，其材質較佳為氧化銦錫（IT〇)或氧化銦鋅（IZ〇)，且^素 電極47係經由這兩個開口 461，462而與薄膜電晶體々I之汲 極4U及儲存電容上電極44電性連接。 15 200910600 儲存電☆下ί在”、’Μ不單疋4中’由於第-介電層43係位於 儲存電夺下電極42與儲存雷交卜啻权j j 元4且右計㈠ 之間’所以顯示單 (圖中未扑況且，由於在此實施例中， 儲存電谷下電極42進一步區分為—第 部分422，且兩者的窗声士 门 刀421及第一 去-、s π & 又大致相同。所以此儲存電容（圖中 )更可進—步區分為第一儲存電容（圖中未示）及一第二 未示）’以於顯示單元4運作時，提供顯示: 面所需的驅動電流。 一 ^ ’如圖4A及圖仙所示，當顯示單元4顯示晝 -來自其薄膜電晶體41的控制訊號係通過兩個開：461及 15 20 m晝素電極47’以使晝素電極47的電位產生相應的 .支化來驅動液晶分子改變其狀態。另一方面，由於畫素電 =47亦經由開D 462,如而與储存電容上電極μ電性連 ^’所^當顯示單元4處於其「顯示狀態」時，來自前述之 =館存電容（圖中未示）或第二儲存電容（圖中未示）的電 晝素電極47,以提供畫素電極47維持其電位狀 態所需要的驅動電流。 但是，如圖4Β所示，在此具有缺陷之顯示單元*中， =由其儲存電容下電極42之第—部分421舆儲存電容上電 =4夹置第-介電層43而成的第一儲存電容（圖中未示）於 、陷區域48具有一「漏電流缺陷」，即此部分的第一介 :4—3失去其應具有的絕緣能力。因此，第一儲存電容(圖中 =)便無法再正常運作（儲存電流），導致薄膜電晶體似 法控制此顯示單心的動作。此時，無論此顯示單元4所應 16 200910600 處的狀您為何（顯示狀態或關閉狀態），其晝素電極47都會處 於=樣的驅動電位，即此顯示單元4無法再具有兩種不；]的 狀怨，而形成一持續輝點或一持續黑點。
10 15 20 接著，在本發明第一實施例之修復薄膜電晶體陣列基 板的方法下-個步驟’即步驟⑻中，檢測此薄膜電晶體陣 歹J基板疋否有缺陷，以確定此缺陷（漏電流缺陷）所處的位置 並記錄之。而如圖4B所示’此缺陷（漏電流缺陷 陷區域48内的第一介電層43中。 、缺 敢後，在本發明第一實施例之修復 板的：法的最後-個步驟’即步驟(C)中’進行隔離程序： 使得料之具有缺陷之第_儲存電容（圖中未示# 常運作的儲存電容部分互相隔離。意即，在儲存電容下電 =之第-部分421之兩端，即切割區域491,492，分別 ^:割的方式將儲存電容下電極42之第—部分421與其 、㊉運作之儲存電容下電極42的部分（即儲存電容 =之第二部分422)互相隔離。如此，此具有缺陷之顯示 之儲存電容⑽中未罐可再讀存電量於其中，且 有：:、ί:?47恢復其正常運作。也就是說’當此原本具 來"St缺陷」之顯示單元4處於其「顯示狀態」時， 電Lit存電容(圖中未示)的電流仍可提供書素 電極=作職的驅動電流，使顯示單元4正常地運作: =’凊再參閱圖5A及圖5B，圖5a係本發明第二奋施 1之薄膜電晶體陣列基板所具之顯 =
貝丨f A、;儿μ θ广▲丄 卞u〜不思圖，圖5B 者圖5AtD_D，連線所得之剖面示意圖。如圖5A及圖 17 200910600 5 π 15 20 5Β所:’本發明第二實施例之薄膜電晶體陣列基板所具之 顯不早凡5’包括：一薄膜電晶體5卜二儲存電容下電極521， 522 第一介電層53、一儲存電容上電極54、一第二介電 層55、兩個開口561，562以及一晝素電極”。其中，薄臈= j體51位於—基板（圖中未示）上，其具有底閘極結構並具有 極51卜一閘極512及一汲極513。此外，源極51丨係與 資料線514電性連接’而閘極5 } 2則與一掃描線$工$電性連 接。另一方面，二儲存電容下電極521，522亦位於基板上， ^二儲存電容下電極521，522亦互相電性連接，即二儲存電 夺下電極521，522分別電性連接至相鄰顯示單元（圖中未示） 的=儲存電容下電極（圖中未示），且這些顯示單元之二健存 電容下電極並電性連接至—電性連接單元（圖中未朴使得 足些顯不單元之二儲存電容下電極彼此電性連接。第一介 電層53係覆蓋二儲存電容下電極521，522，儲存電容上電極 54則形成於第一介電層53上並位於二儲存電容下電極切, 522之上側，第二介電層55則覆蓋薄膜電晶體5!及儲存電容 上電極54。此外，兩個開口 561，562係分別形成於第二介電 層55中，以曝露出薄臈電晶體51之部分汲極513、位於儲存 電容下電極521上側的儲存電容上電極54之部分及位於儲 存電容下電極522上側的儲存電容上電極54之部分，且這兩 個開口 561，562較佳為導電接觸孔。最後，晝素電極形 成於第二介電層55上，其材質較佳為氧化銦錫（ITO)或氧化 銦鋅（ιζο)，且畫素電極57係經由這兩個開口如，562而與 薄膜電晶體51之汲極5〗3及儲存電容上電極M電性連接。、 18 200910600 5 ί% 10 15 20 .儲顯示單元5中，由於第-介電層53係位於 顧-π _电521，522與儲存電容上電極Μ之間，所以 (S ^未7^ ^二個儲存電容（圖中未示），即第—儲存電容 (圖中未不）或第二儲存 作時，提㈣員干奎（圖中未不），以於顯示單元5運 由践: 需的驅動電流。再者，如圖5Α所示， 電ί生連:早Μ之相電晶體51的源極511係—資料線514 且薄膜電晶體51的間極512亦與前述一掃描線 ㈣本發明第：實施例之薄膜電晶體陣列基 =二源極驅動積體電路(圖中未示)與-問極驅動積 體=(圖中未示），分別控制其所具之每—個顯示單元的顯 丁：、況且，如圖5Α及圖5Β所示，當顯示單元5顯示晝 面日，，一來自其薄膜電晶體51的控制訊號係通過兩個開口 561及562而到達晝素電㈣，以使晝素電砂的電位產生 相應的變化來驅動液晶分子改變其狀態。另一方面，由於 畫素電極57亦經由開〇 562, 563而與儲存電容上電極⑽ ί連接戶斤以田本發明第二實施例之薄膜電晶體陣列基板 所具之顯示單元5處於其「顯示狀態」時，來自前述之第一 儲存電容（圖中未示）或第二儲存電容（圖中未示）的電流便 可到達晝素電極57，以提供晝素電極57維持其電位狀態所 需要的驅動電流。此外，在此實施例中，這些儲存電容下 電極的數目並非以圖5 Α所示的數目為限，其亦可具有其他 適當的數目。此外，這些儲存電容下電極的寬度並沒有任 何限制’它們亦可具有任何適當的寬度。 19 200910600 最後’雖然在此實施例中， 電:體陣列基板所具之顯示單元5係為一二：:=膜 體陣列基板所具之顯示單元(晝素單元;== 驅動式有機電機發光顯示裝置之 晶體= 基扳所具之顯示單元（書夸 b脰丨早列 電機發光顯示裝置顯示「-畫面1區動一主動驅動式有機 综上所述，由於本發明 單元f查香-、 月之4膜電晶體陣列基板之顯示 -第::::一I具;的:T容下電極進- _ 的錯存電容;電;7;::心:兩:以上彼此電性連接 之顯示單元(書辛鞏。/發之薄膜電晶體陣列基板 陷」的時候館存電容發生「漏電流缺 分此發生「漏電流缺陷」之儲存電容部 15 20 盆兩端進/合或第一儲存電容）利用雷射切割的方式於 發生「漏；：：’即執行本發明提供之修復方法，使得此 館存二:：」的儲存電容部分可與其餘正常運作之 隔離。如此，經過修復後，此原本呈有 仍二示單元(晝素單元)其餘的儲存電容部分 陷」之顯；·…里!!其中’使得此原本具有「漏電流缺 再-欠：到：早广(晝素單元)再次恢復其正常的顯示功能，即 再-人又到其所具之薄膜電晶體的控制。 單元二2由於相較於習知之薄膜電晶體陣列基板之顯示 體陣歹认、板早ΓΓ儲存電容下電極而言’本發明之薄膜電晶 板之顯示單元（畫素單元）㈣存電容下電極的形 狀僅有部分改變，且此形狀改變（即將儲存電 20 200910600 = = 部分)可藉由調整光罩之圖 =與習知之薄膜電晶體陣列基板相同的製程製造，並^ =加額外的製造成本。因此’本發明之薄膜電晶體陣列 =可輕Μ修復其顯㈣元（畫素單元）之儲存電容的「漏 電〜缺陷」’以減少一具有本發明之薄膜電晶體陣列基板 之液晶顯示裝置因「漏電流缺陷」而產生之晝素顯示缺陷 (如輝點或黑點）的數目，進一步提升其顯示品質。 上述實施例僅係為了方便說明而舉例而已，本發明所 主張之權利範圍自應以巾請專利範圍所述為準，而非僅限 於上述貫施例。 【圖式簡單說明】 圖1Α係習知之薄膜電晶體陣列基板的示意圖。 15圖1Β係習知之薄膜電晶體陣列基板所具之顯示單元的示意 圖。 圖1C係沿著圖1Β中Α-Α，連線所得之剖面示意圖。 圖2 Α係本發明第一實施例之薄膜電晶體陣列基板的示意 圖。 20 圖2B係本發明第一實施例之薄膜電晶體陣列基板所具之顯 不早的不意圖。 圖2C係沿著圖2B中B-B’連線所得之剖面示意圖。 圖3係本發明第一實施例之修復薄膜電晶體陣列基板之缺 陷之方法的流程圖。 21 200910600 圖4A係本發明之薄膜電晶體陣列基板之具漏電流缺陷之 示單元的示意圖。 圖4B係沿著圖4A中C-C’連線所得之剖面示意圖。 圖5A係本發明第二實施例之薄膜電晶體陣列基板所具之顯 示單元的示意圖。 ^ 圖5B係沿著圖5A中D_D，連線所得之剖面示意圖。 【主要元件符號說明】 11基板 14顯示單元 1412閘極 1薄膜電晶體陣列基板 12, 121資料線 13, 131掃描線 141薄膜電晶體 1411源極 1413汲極 142儲存電容下電極 143第一介電層144儲存電容上電極 145^第二介電層146，147開口 148晝素電極 2薄膜電晶體陣列基板 21基板 22’221貝料線23, 231掃描線24顯示單元 241薄膜電晶體2411源極 2412閘極 2413汲極 2U儲存電容下電極 2422第二部分 極 248晝素電極 411源極 414資料線 243第一介電層 245第二介電層 4顯示單元 412閘極 415掃描線 421第一部分 2421第一部分 244儲存電容上^ 246, 247 開口 41薄膜電晶體 413没極 42彳諸存電容下電 22 200910600 422第二部分 43第一介電層 45第二介電層 44儲存電容上電極 461, 462開口 47晝素電極 48缺陷區域 49 1，492切割區域 5顯示單元 51薄膜電晶體 5 11源極 512閘極 513汲極 514資料線 515掃描線 521, 522儲存電容下電極 53第一介電層 54儲存電容上電極 55第二介電層 561，562開口 57晝素電極 23