TW200849085A - Circuit and method for dynamically selecting circuit elements - Google Patents

Description

200849085 九、發明說明： 【發明所屬之技術領域】 本揭示案大體係關於電子電路，且更具體言之，係關於 用於動態選擇電路元件之技術。 本專利申請案主張2007年5月3日申請之題為"Zero· position-based Data Weight Average (DWA)’’之臨萨申▲主案 第60/915,906號的優先權，該案讓渡給本發明之受讓I且 以引用的方式清楚併入本文中。 【先前技術】 數位至類比轉換器（DAC)廣泛地用於諸如音訊、視訊、 資料轉換等等之各種應用。DAC接收數位輸入資料且提供 類比輸出信號。DAC之效能可藉由諸如總諧波失真 (THD)、無寄生動怨範圍（sfdr)、信雜比（snr)等等之各 種動態規格來量化。 N位元DAC可藉由N個二進位加權電路元件來實施，其 中電路元件可為電流源、電容器、電阻器，等等。在二進 位加權的情況下，最小電路元件具有一個單元之尺寸，次 小電路=件具有兩個單元之尺寸，等等，且最大電路元件 具有2Ν·丨個單元之尺寸。在每一取樣週期内，_電路元 件中之零個或多個電路元件可藉由數位輸入資料值來選擇 且用以產生針對彼取樣週期之類比輸出值。dac之效能視 N個二進位加權電路元件之尺寸的精確度而定。由於最大 電路元件之尺寸為最小電路元件之尺寸的2n_丨倍，所以可 能難以精確地匹配此等電路元件。結果，二進位加權康 131212.doc 200849085 之效能可能相對不良。 N位元DAC亦可藉由，-丨個同等尺寸之電路元件來實 施。在每一取樣週期内，數位輸入資料值X可選擇X個電路 元件以產生針對彼取樣週期之類比輸出值。由於所有電路 7L件皆具有相同尺寸，所以可能較易於匹配此等電路元 件。然而’可能存在對2\丨個電路元件可經匹配的緊密程 度之限制。因此，一些失配通常存在於此等電路元件之 間。為了改良存在失配之情況下的效能，可以使得可對歸

因於失配之誤差進行整形且推出頻帶外之方式來選擇電路 元件。 因此，在此項技術中需要用以動態選擇電路元件以便減 輕歸因於電路元件失配之有害效應的技術。 【發明内容】 本文描述用於動態選擇電路元件以便減輕歸因於電路元 件失配之有害效應的技術。根據一態樣，一裝置包括第一 電路、第二電路及第三電路。第—電路接收輸人資料且提 供基於輸人資料所確定之複數個第—信號。第—電路可對 輸^資料執行溫度計解碼且基於輸人資料來確定許多第一 信號n路接收複數個第—信號讀供用以選擇複數 個電路元件(例如，電流源、電容器、電阻器，等等)之複 數個第二信號。第三電路產生針對第二電路之控制，且第 二電路基於此控制而將複數個第—信號映射至複數個第二 工器及一控制電 在叹s十中，第一電路包括複數個多 131212.doc 200849085 路。每-多工器以不同次序來接收複數個第—信號且提供 複數個第二信號中之-者。複數個多工器提供經循環旋轉 由控制所歡之量的複數㈣—信號作為複數個第二信 號。控制電路累加控制資料與控制之當前值以獲取控敎 新值。控制資料可為輸入資料（對於資料加權平均法偽 隨機資料、固定非零值、零值，等等。 以下更詳細地描述本揭示案之各種態樣及特徵。 【實施方式】 本文所描述之動態元件選擇技術可用於諸如Dac、西格 瑪德耳塔（ΣΔ)ϋΑ(：、類比至數位轉換器（ADC)、ςδ adc、 濾波器料之各種電路。為了清楚起見，以下對於說來 描述該等技術。 圖1展示在溫度計解碼的情況下DAC 1〇〇之方塊圖。 DAC 100包括溫度計解碼器11〇及輸出電路12〇。解碼器 接收N位元輸入資料且提供κ個選擇信號,其 中ΝΜ且Κ=2Ν。術語，，信號”、”線”、，，導線，，等等常常經互 換地使用。在每一取樣週期内，解碼器丨1〇可接收輸入資 料值X、確定最先X個選擇信號SelG至Sel^，且否定剩餘 K-X個選擇信號SeU至SelK-1。待在每一取樣週期内確定之 選擇信號的數目可視輸入資料值而定。此外，選擇信號可 以預定次序被確定，使得最先χ個選擇信號對於輸入資料 值X被確定。 輸出電路120包括分別接收κ個選擇信號以1()至SeiK i之κ 個電路兀件122a至122k。每一電路元件122可包含電流 131212.doc 200849085 源、開關、電容器、電阻器，等等，或其任一組合。每一 電路7L件122可在其選擇信號被確定時被啟用且在其選擇 信號被否定時被停用。每一電路元件122在被啟用時將其 輸出提供至求和器124。求和器124求和所有尺個電路元件 122a至122k之輸出且提供類比輸出信號。 如上文所描述，解碼器110可基於輸入資料而以系統/靜 態方式來確定κ個選擇信號。接著將以系統方式來選擇κ 個電路元件122a至122k。舉例而言，輸入資料值i可始終 選擇電路元件122a，輸入資料值2可始終選擇電路元件 122a及122b，等等。由於在κ個電路元件中可能存在失 配’所以此4電路元件之系統選擇可導致具有降級之效能 (例如，不良THD)之類比輸出信號。 圖2展示在資料加權平均法（DWA)的情況下dac 200之方 塊圖。DAC 200包括DWA單元210及輸出電路220。DWA單 元210接收N位元輸入資料且提供κ個選擇信號Sel〇至Sell!。 在每一取樣週期内，DWA單元210可接收輸入資料值x且確 定K個選擇信號中之X個選擇信號。待在每一取樣週期内確 定之選擇信號的數目可視輸入資料值而定。然而，如下文 所描述，可基於當前輸入資料值以及DWA單元210之當前 狀態而以不同次序來確定選擇信號。輸出電路220包括K個 電路元件222a至222k及一求和器224。K個電路元件222可 藉由來自DWA單元210之K個選擇信號來動態選擇。 圖3A展示對於N=3且K=8之狀況圖2中之DWA單元210之 設計。在此設計中，DWA單元210包括分別產生八個選擇 131212.doc -10- 200849085 4吕號SelG至Seh之八個選擇信號產生器31〇a至31〇h。產生 器3 10a至3 1 Oh亦分別被稱為產生器G〇至g7。 圖3B展示包括3位元求和器312及3位元暫存器314之選擇 信號產生器310a之方塊圖。求和器312接收及求和3位元輸 入資料值與來自暫存器314之3位元儲存值且將3位元結果 和:仏至暫存益3 14。求和器3 12在求和輸入資料值與儲存值 牯存在溢位時確定選擇信號SelQ且在不存在溢位時否定選 擇信號Sel〇。 返回參看圖3A，產生器g〇至G7可各自如圖3B所示被實 施。產生器G〇至G7内之暫存器可分別藉由如線32〇所示之 逐漸減小之值7至0來初始化。在圖3A所示之實例中，第一 輸入資料值為4,將每一產生器中之暫存器添加4，且在線 322中展不產生器〇〇至ο?之經更新暫存器值。產生器〇〇至 G3中之暫存器在被添加4時溢位，且選擇信號叫至叫被 確定。第二輸入資料值為2,將每一產生器中之暫存器添 加2 ’且在線324中展示產生器之經更新暫存器值。 產生器〇4及日5中之暫存器在被添加2時溢位，且選擇信號 SeU及Sels被確定。第三輸入資料值為3,將每一產生^ : 之暫存器添加3,且在線326中展示產生器g。至^之經二新 暫存器值。產生器^〜及以之暫存器在被添加瑪溢 位’且選擇“號Sel〇、Sel6及Sel7被確定。 圖3A及圖3B中之DWA設計循環通過八個電路元件 擇與由輸入資料值所指示一樣多的 、 丨八/ W电硌兀件。產生哭 G7中之八個暫存器儲存DWA單元2 心田則狀您。被確定 131212.doc 200849085 之最後（最右邊）選擇信號係由暫存器以零值指示，其被稱 為零位置。無論何時接收到新輸入資料值，皆以直接位於 當珂零位置右邊之選擇信號開始來確定零個或多個選擇信 號。待確定之選擇信號的數目且因此將移位零位置之位置 的數目視輸入資料值而定。新的零位置等於先前零位置加 上當前輸入資料值。零位置基於輸入資料值而自左邊至右 邊移位且在到達最右邊位置之後向左迴繞。 零位置可位於對應於八個產生器Gg至之八個可能位置 中之一者處。因此，視當前零位置而定，存在八種用以表 示給定輸入資料值之不同方式。將確定哪些選擇信號（且 因此將選擇哪些電路元件）係基於暫存器之狀態而經由表 示輸入資料之不同可能方式被偽隨機化。 圖3A及圖3B中之DWA設計使用K個N位元加法器及&個^^ 位元暫存器以用於N位元DAC。暫存器可產生強大數位切 換雜訊，此可不利地影響DAC之效能。此外，DWA單元具 有有限可組態性。 圖4展示在動態元件選擇（其亦被稱為動態元件匹配 (DEM))的情況下DAC 400之設計的方塊圖。在此設計中， DAC 400包括溫度計解碼器410、DEM單元42〇及輸出電路 450 °解碼器410接收N位元輸入資料且提供κ個解碼信號 Th〇至ThK」。解碼器410可如以上針對圖1中之解碼器！ 1〇所 描述而操作。DEM單元420接收K個解碼信號及可能接收 輸入資料且提供K個選擇信號Sel〇至Sehq。輸出電路45〇 接收K個選擇信號且產生類比輸出信號。如以上針對圖1中 131212.doc -12- 200849085 之輸出電路120所描述，輪出電路45〇可包括可由κ個選擇 信號所選擇之Κ個電路元件。 在圖4所不之設計中，DEM單元42〇包括信號映射電路 430及控制電路44〇。信號映射電路43〇接收來自解碼器4⑺ 之K個解碼信號且重新配置此等信號以達成偽隨機化。可 藉由以不同方式來重新配置κ個解碼信號而獲取不同電路 订為。舉例而言，信號映射電路43〇可如下文所描述來循 環旋轉κ個解碼信號以達成圖从所示之dwa行為。控制電 路440產生私導信號映射電路43〇之操作且影響κ個選擇信 號被如何產生的控制z。如下文所描述，控制電路44〇可靈 活地支援多種操作模式。 机圖5Α展示圖4中之DEM單元42〇内之信號映射電路之 设=的方塊圖。圖5A展示對於㈣且κ=8之狀況的設計。 值度计解碼器41〇接收3位元輸入資料％、a及仏且產生 八個解碼信號Th。至％。解碼器指基於輸人資料值以解 碼信號ThG開始而以預定次序來確定解碼信號。 表！給出對於每一可能3位元輸入資料值之八個解碼信號 Th0至Th7之邏輯值。 二表1所不，解碼器410對於輸入資料值1僅確定一個解 ’對於輸入資料值2確定兩個解碼信號Th〇及 丨、，且對於輸入資料值7確定七個解碼信號Th〇至 131212.doc -13- 200849085 表i-溫度計解碼器輪出

i—L1 信號映射電路430接收八個解碼信號ThG至Th7且;;八 個選擇信號叫至Sel7。在圖5A所示之設計中，信號映射 電路430包括八個8χ1多玉器⑽似⑽…地，其亦分別 被稱為多工器0至7。每-多工器具有接收來自解碼器：〇 之所有八個解碼信號Th〇sTh7的八個輸入端。然而，以不 同次序而將八個解碼信號Th0至Th?提供至多工器〇至7以達 成被確定之選擇信號的旋轉。 \ 八個解碼信號可藉由8元素集合IV^Tho, Thb Th2, Th3 Th4, Th% Th0，Th]來表示。將八個解碼信號循環旋轉所個 位置可藉由採取集合τ〇中之最先讲個元素且將此等所個元 素移動至集合τ〇之末端以獲取經循環旋轉集合τ⑺來達成。 舉例而言，可將1個位置之循環旋轉給定為Ti = {Thi，丁^ 匕3’ Th4, Th5, Th6，Th7，Th〇}。分別將八個解碼信號丁％至 Th?直接提供至多工器0至7之輸入端〇。將經循環旋轉一個 位置之八個解碼信號提供至八個多工器之輸入端丨。_般 而言，將經循環旋轉w個位置之八個解碼信號提供至八個 多工斋之輸入端m，其中 131212.doc -14- 200849085 表2給出八個解碼信號至每-多工器之八個輪入端之映 射。舉例而言’多工器〇在輸入端〇處接收解碼信號几。， 在輸入端！處接收解碼信號Th7，等等，且在輸人端7處接 收解碼信號Thj。

，所有八個多工器〇至7接收同一 3位元控制z。控制Z指示 當前零位置且可如下文所描述被產生。當控制z等於所 時二分別提供多工器〇至7之輸入端所處之解碼信號作為選 =號SelG至Sel”多工器㈤因此基於由控似所指示之 田則零位置而將解碼信號Th〇至Th7映射至選擇信號s Sel7。 圖5 B展示當控制z等於〇時解碼信號至選擇信號之映 射如由對於表2中之Z = 〇之線所示，分別直接提供解碼 信號Th0至Th7作為選擇信號％〇至叫。對於輸人資料值、 確定選擇㈣SelG，對於輸人㈣值2確定㈣信號 Sell，等等。 〇久 圖5C展示當控制z等於i時解碼信號至選擇信號之映 131212.doc 15 200849085 射。如由對於表2中之Z = i之線所示’分別提供解碼信號

Th? ' Th〇 '……、Th6作為選擇信號SeldSel7。對於輸入 資料值i確定選擇信號Sell，對於輸入資料值2確定選擇信 5虎S e 11及S e 12 ’等等。 圖5D展示當控制z等於2時解碼信號至選擇信號之映 射。如由對於表2中之Z=2之線所示，分別提供解碼信號 Th6、Th7、ThG、……、Th5作為選擇信號Se^Se][7。對於 輸入資料值！確定選擇信號Seh，對於輸入資料值2確定選 擇信號Sel2及Sel3，等等。 在表2中展示對於控制2之其他值的解碼信號至選擇信號 之映射。如由對於不同控制Z值之解碼信號Th〇之移位位置 所指示，對於控制Z之不同值首先確定不同選擇信號。 在圖5A所示之設計中，將八個解碼信號Th〇至叫映射至 多工器0至7之輸入端，使得信號映射電路43〇可實施圖3八 所示之DWA設計。如由表2中之解碼信號Th〇之位置所示， 控制Z之八個可能值對應於圖3八中之八個可能零位置。多 工器0至7循環旋轉解碼信號以達成選擇信號中之偽隨機 化。 圖5A展示將解碼信號映射至多工器之輸入端之一設計。 亦可基於某一其他映射而將解碼信號映射至多工器之輸入 k以達成不同輸出行為。舉例而言，可映射解碼信號，使 得可（例如）基於輸入資料之符號來達成順時針旋轉或逆時 針旋轉。在任一狀況下，解碼信號至選擇信號之映射允許 動態選擇輸出電路450中之K個電路元件以防止此等 131212.doc -16- 200849085 件之失配。 圖6展示圖4中之DEM單元420内之控制電路440之設計的 方塊圖。在此設計中，DEM單元420支援表3所示之操作模 式。 表3-操作模式 模式 描述 DWA 使用輸入資料來產生選擇信號。 偽隨機 使用偽隨機資料來產生選擇信號。 旁路 直接提供解碼信號作為選擇信號。 在DWA模式中，基於輸入資料來更新零位置，且以當前 零位置處之選擇信號開始來確定選擇信號。在偽隨機模式 中，基於偽隨機資料來更新零位置，且以當前零位置處之 選擇信號開始來確定選擇信號。DWA模式與偽隨機模式之 不同之處在於零位置如何被更新。亦可以（例如）基於輸入 資料之小部分、基於輸入資料與偽隨機資料之組合、基於 固定非零值等等之其他方式來更新零位置。在旁路模式 中，基本上在無任何隨機化之情況下基於溫度計解碼來產 生選擇信號。亦可支援其他操作模式。舉例而言，零位置 可在每一取樣週期内藉由固定非零值（例如，1、2，等等） 來更新且可因此以恆定速率來移位。 在DEM單元420内，多工器612在第一輸入端處接收輸入 資料、在第二輸入端處接收來自偽隨機數（PN)產生器610 之偽隨機資料，且在第三輸入端處接收值〇。如由模式選 擇所指示，多工器612在選擇DWA模式時提供輸入資料、 在選擇偽隨機模式時提供偽隨機資料，且在選擇旁路模式 131212.doc 200849085 時提供0。求和器614求和來自多工器612之控制資料與來 自暫存器616之當前控制值且將經更新控制值提供至暫存 器616。暫存器616將作為Ν位元控制Ζ之當前控制值提供 至信號映射電路430。 求和裔ό 14及暫存器61 6實施基於來自多工器612之控制 貧料來更新零位置的迴繞累加器。在DWA模式中，基於來 自多工器612之輸入資料來更新零位置。在偽隨機模式 中’基於來自多工器612之偽隨機資料來更新零位置。在 《 旁路模式中，將暫存器616初始化至零，且零位置以來自 多工器612之0被更新且因此不會改變。 ΡΝ產生器610可藉由具有大於^^之長度的線性反饋移位 暫存器（LFSR)來實施。LFSR可實施任一基元多項式產生 态函數。可提供LFSR之Ν個最低有效位元（LSB)作為Ν位元 偽隨機資料。亦可以其他方式（例如，藉由查找表）來獲取 偽隨機資料。 圖7展示用於（例如）在DAC或某一其他電路中動態選擇 I 電路元件之過程700之設計。可基於輸入資料（例如，藉由 對輸入資料執行溫度計解碼）而以預定次序來確定複數個 第一信號中之零個或多個第一信號（步驟7丨2)。可藉由累加 、 控制之當前值與控制資料以獲取新控制值來產生控制（步 驟714)。控制資料可為輸入資料、偽隨機資料、固定非= 值、零，等等。可基於控制而將複數個第一信號映射至複 數個第二信號（步驟716)。控制可指示對於下一輸入資料值 待確定之下一第二信號。第一信號及第二信號可分別對應 131212.doc 18 200849085 於上文所描述之解碼信號及選擇信號。複數個第一信號可 、、、循裒疑轉由控制所判定之量且經提供作為複數個第二信 唬。可基於複數個第二信號來選擇複數個電路元件中之零 個或多個電路元件（步驟718)。對於DWA，複數個第二信 號可以直接位於最後選定電路元件之後的電路元件開始而 以循序次序來選擇複數個電路元件。待確定之第一信號的 數目且因此待確定之第二信號的數目可由輸入資料判定。 圖8展示在DEM的情況下DAC 8〇〇之設計之方塊圖。在 此設計中，DAC 800包括產生κ個等量參考電流之κ個電流 源822。可藉由動態選擇尺個參考電流來改善κ個參考電流 之失配。 在DAC 800内，Ν位元正反器812在每一取樣週期内接收 Ν位元輸入資料、藉由時鐘而對輸入資料進行計時，且提 供Ν個同步資料位元。溫度計解碼器814接收ν個 資料位元且提供κ個解碼信號ThG至ThK i。DEM單元816接 收κ個解碼信號ThG至Thy且提供κ個選擇信號SelG至SelK】。 DEM單元8 16可藉由圖4至圖6所示之DEM單元420來實施。 K個鎖存器/驅動器8 1 8接收K個選擇信號且提供κ個控制 信號以用於K個開關820。K個開關820亦接收來自κ個電流 源822之Κ個等量參考電流。κ個開關820中之每一者基於 其控制信號而將其參考電流引導至〇utp輸出端或〇utn輸出 端。鎖存器81 8確保K個參考電流之同步切換，以便減少 Outp或Outri信號中之短時脈衝波干擾能量（gHtch energy)。 偏壓電路824產生用於K個電流源822之偏壓。 131212.doc 19 200849085 ▲圖8展*針對所有_位元來執行溫度計解碼之腻設 汁 ▲ * 5，DAC可藉由一或多個區段來實施，且每一 區段可藉由溫度計解碼或二進位解碼來實施。舉例而言， 可藉由兩個區段來實施：用於則固總位元當中Μ個最 高有效位元（MSB)之第-區段，及用於Ν個總位元當中L個 LSB之第二區段，苴中n==m ^ -T N-M+L。母一區段可藉由如上文所 描述之溫度計解碼及DEM來實施。 本文所描述之動悲％件選擇技術可提供某些優點。該等 技術可用以靈活地支援諸如表3中所給出之模式的不同模 式。該等技術亦可經由信號映射電路及控制電路之設計之 靈活性來支援各種隨機化方案。此外，可將控制電路初始 化至零（對於旁路模式）或任意值（對於其他模式），此避免 對諸如為圖3A所示之DWA設計所需要之電路之特殊初始 化電路的需要。該等技術亦可產生歸因於較少順序邏輯之 使用的較少切換雜訊’此可改良敏感性類比電路之效能。 本文所描述之技術可用於各種電子設備，諸如，無線通 信設備、掌上型設備、遊戲設備、計算設備、電腦、膝上 型電腦、消費型電子設備’等等。以下描述該等技術對於 無線通信設備之例示性使用。 圖9展示無線通信系統中之無線通信設備900之設計的方 塊圖。無線設備900可為蜂巢式電話、終端機、手機、個 人數位助理（PDA)，等等。無線通信系統可為分碼多重存 取（CDMA)系統、全球行動通信系統（GSM)系統，等等。 無線設備900能夠提供經由接收路徑及傳輪路徑之雙向 131212.doc •20- 200849085 通信。在接收路徑上，由基地台（未圖示）所傳輸之信號由 天線912接收且提供至接收器（RCVR)914。接收器914調節 所接收信號且將類比輸入信號提供至特殊應用積體電路 (ASIC)920。在傳輸路徑上，傳輸器（T]V[TR)916接收及調 節來自ASIC 920之類比輸出信號且產生經調變信號，其經 由天線912而傳輸至基地台。 ASIC 920可包括各種處理單元、介面單元及記憶體單 元，諸如，接收ADC(Rx ADC)922、傳輸DAC(Tx DAC) 924、數據機處理器926、精簡指令集計算（RISC)處理器 928、控制器/處理器930、内部記憶體932、外部匯流排介 面934、輸入/輸出（I/O)驅動器936、音訊DAC/驅動器938， 及視訊DAC/驅動器940。Rx ADC 922數位化來自接收器 914之類比輸入信號且將數位樣本提供至數據機處理器 926。Tx DAC 924將來自數據機處理器926之數位輸出碼片 轉換成類比且將類比輸出信號提供至傳輸器916。數據機 處理器926執行用於資料傳輸及接收之處理，例如，編 碼、調變、解調變、解碼，等等。RISC處理器928可執行 各種類型之用於無線設備900之處理，例如，用於視訊、 圖形、較高層應用等等之處理。控制器/處理器930可指導 ASIC 920内各種處理及介面單元之操作。内部記憶體932 儲存用於ASIC 920内之各種單元的資料及/或指令。 EBI 934促進ASIC 920與主記憶體944之間的資料轉移。 I/O驅動器93 6經由類比或數位介面而驅動I/O設備946。視 訊DAC/驅動器938驅動音訊設備948，其可為揚聲器、頭 131212.doc 21 200849085 戴式耳機、聽筒，等等。視訊DAC/驅動器940驅動顯示單 元950，其可為液晶顯示器（LCD)，等等。Rx ADC 922、 Tx DAC 924、音訊DAC/驅動器938、視訊DAC/驅動器940 及/或其他單元可實施本文所描述之技術。舉例而言， DAC中之任一者可如圖8所示被實施。 本文所描述之技術可以各種硬體單元來實施，諸如，積 體電路（1C)、ASIC、數位信號處理器（DSP)、數位信號處 理設備（DSPD)、可程式化邏輯設備（PLD)、場可程式化閘 陣列（FPGA)、控制器、處理器，及其他電子設備。硬體單 元可以各種1C製程技術來製造，諸如，互補金屬氧化物半 導體（CMOS)、N通道 MOS(NMOS)、P 通道 MOS(PMOS)、 雙極CMOS(Bi-CMOS)、雙極，等等。硬體單元可藉由任 一設備尺寸技術來製造，例如，130奈米（nm)、90 nm、65 nm、45 nm、32 nm，等等。 本文所描述之技術可用於Tx DAC、ΣΔ DAC、音訊 DAC、視訊 DAC、儀錶 DAC、Rx ADC、ΣΔ ADC、濾波 器，等等。DAC及ADC可藉由P-FET、N-FET、雙極接面 電晶體（B JT)、GaAs電晶體、異質接面雙極電晶體（HBT)、 高電子遷移率電晶體（HEMT)等等來實施。DAC及ADC亦 可製造於各種類型之1C上，諸如，類比1C、數位1C、混合 信號1C、射頻IC(RFIC)，等等。 提供本揭示案之先前描述以使熟習此項技術者能夠製造 或使用本揭示案。對本揭示案之各種修改對於熟習此項技 術者而言將為顯而易見的，且可在不脫離本揭示案之精神 131212.doc -22- 200849085 或範疇的情況下將本文所界 ^ m 所界疋之一般原理應用於其他變 體。因此，本揭示案不意欲限 限於本文所描述之實例及設 计’而應符合與本文所揭示 外女 心原理及新穎特徵一致的最廣 f

::由通用處理器、數位信號處理器(dsp)、特殊應用 積體電路（ASIC)、場可程式化閘陣列（fpga)或其他可程式 化邏輯設備、離散問或電晶體邏輯、離散硬體組件或其經 設計以執行本文所描述之功㈣任—組合來實施或執行結 合本文所揭示之實施例所描述的各種說明性邏輯區塊、模 組及電路。通用處理器可為微處理器，但在替代例中，處 理器可為任-習知處理器、控制器、微處理器或狀態機。 處理器亦可經實施為計算設備之組合，例如，Dsp與微處 ㈣、複數個微處理器、與DSP核心結合之_或多個微處 理裔之組合，或任一其他此組態。 可直接以硬體、以由處理器所執行之軟體模組或以兩者 之組合來實施結合本文所揭示之實施例所描述的方法或演 算法之步冑。軟體模組可駐存於隨機存取記憶體似⑷、 快閃記憶體、唯讀記憶體（ROM)、電可程式化 R〇M(EPRQM)、電可抹除可程式化R〇M(EEPRQM)、暫存 器、硬碟、抽取式磁碟、CD_ROM或此項技術中已知之任 一其他形式之儲存媒體中。例示性儲存媒體耦接至處理 器，使得處理器可自儲存媒體讀取資訊及將資訊寫入至儲 存媒體。在替代例令，儲存媒體可與處理器成整體。處理 器及儲存媒體可駐存於ASIC中。ASIC可駐存於使用者終 131212.doc -23- 200849085 端機中。在替代例中，處理器及儲存媒體可作為 而駐存於使用者終端機中。 、、且件 在-或多個例示性實施例中，所描述之功能可以 :體、_或其任一組合來實施。若以軟體來實施，則可 將该專功能儲存於電腦可讀媒體上或作為一或多個指人或 程式碼而傳輸於電腦可讀媒體上。電腦可讀媒體包括；腦 儲存媒體與通信媒體（包括促進電腦程式自一位置轉移至 另一位置之任一媒體）兩者。儲存媒體可為可由電腦存取 之任何可用媒體。以實例而非限制之方式，此等電腦可讀 媒體可包含RAM、R0M、EEP_、CD r〇m或其他光: 儲存、磁碟儲存或其他磁性储存設備，或可用以載運或儲 存以指令或資料結構之形式之所要程式碼且可由電腦存取 的任一其他媒體。χ，可將任一連接適當地稱為電腦可讀 媒體。舉例而言，若使用同軸電纜、光纖電纜、雙扭線、 數位用戶線（DSL)或無線技術（諸如，紅外線、無線電及微 波）而自網站、伺服器或其他遠端源傳輸軟體則將同軸 電纜、光纖電規、雙扭線、DSL或無線技術（諸如，紅外 線、無線電及微波）包括於媒體之定義中。如本文中所使 用’磁碟及光碟包括緊密光碟（CD)、雷射光碟、光碟、數 位化通用光碟（DVD)、軟碟及藍光光碟其中磁碟通常磁 性地再現資料，而光碟藉由雷射而光學地再現資料。亦應 將以上之組合包括於電腦可讀媒體之範疇内。 提供所揭示例示性實施例之先前描述以使熟習此項技術 者能夠製造或使用本發明。對此等例示性實施例之各種修 131212.doc -24- 200849085 改對於熟習此項技術者而言將為顯而易見的，且可在不脫 離本發明之精神或範_的情況下將本文中所界定之一般原 理應用於其他實施例。因此，本發明不意欲限於本文所示 之實施例’而應符合與本文所揭示之原理及新穎特徵一致 的最廣範疇。 【圖式簡單說明】 圖1展不在溫度計解碼的情況下DAC之方塊圖。 圖2展示在資料加權平均法（DWA)的情況下dac之方塊 圖。 圖3A展示DWA單元之設計。 圖3B展示圖3A中之選擇信號產生器之方塊圖。 圖4展示在動態元件匹配（DEM)的情況下dac之方塊 圖。 圖5A展示DEM單元内之信號映射電路之方塊圖。 圖5B、圖5C及圖5D展示分別對於控制值〇、之第一/ 解碼信號至第二/選擇信號之映射。 圖6展示DEM單元内之控制電路之方塊圖。 圖7展示用於動態選擇電路元件之過程。 圖8展示在DEM的情況下DAC之方塊圖。 圖9展示無線通信設備之方塊圖。 【主要元件符號說明】 100 DAC 110 溫度計解碼器 120 輸出電路 131212.doc 25- 200849085

122a、122b、122k 124 200 210 220 222a、222b、222k 224 310a、310h 312 314 320 322 324 326 400 410 420 430 440 450 530a 、 530b 、 530h 610 612 614 電路元件 求和器

DAC DWA單元 輸出電路 電路元件 求和器 選擇信號產生器 求和器 暫存器 線 線 線 線

DAC 溫度計解碼器 DEM單元 信號映射電路 控制電路 輸出電路 多工器（Mux) 偽隨機數（PN)產生器 多工器 求和器 131212.doc 26- 200849085 616 暫存器 800 DAC 812 N位元正反器 814 溫度計解碼器 816 DEM單元 818 鎖存器/驅動器 820 開關 822 電流源 824 偏壓電路 900 無線通信設備 912 天線 914 接收器（RCVR) 916 傳輸器（TMTR) 920 ASIC 922 接收 ADC(Rx ADC) 924 傳輸 DAC(Tx DAC) 926 數據機處理器 928 精簡指令集計算（RISC)處理器 930 控制器/處理器 932 内部記憶體 934 外部匯流排介面 936 輸入/輸出（I/O)驅動器 938 音訊DAC/驅動器 940 視訊DAC/驅動器 131212.doc -27- 200849085 944 946 948 950 D〇 λ D] ^ D2 ' Dn_i G〇 、 Gi 、 G2 、 G3 、 G4 、 G5 、 G6 、 G7 Sel〇、Sell、Sel2、

SeL、Se“、Seb、SeU Sel?、SelK-i Th〇、Th】、Th2、Th3、 TI14、Th5、Th6、Th7、

ThK-i

Outn

Outp 主記憶體 I/O設備 音訊設備 顯示單元 同步資料位元 產生器 選擇信號 解碼信號 輸出端/信號 輸出端/信號 131212.doc -28-

Claims (1)

1. 200849085 申請專利範圍·· 1. 一種裝置，包含·· ㈣路’其用以接收輸人資料且提供基於該輸入 貝枓所確定之複數個第一信號； 一第二電路，其用以接收該複數個第-信號且提供用 以選擇複數個電路元件之複數個第二信號；及 且：ΓΓ，其用以產生一針對該第二電路之控制， 且以弟一電路基於來自該第三電 個第-信號映射至該複數個第二，二制而將該複數 2+ =擇項二裝：其中該複數個第二信號《-循序次 π水、擇该禝數個電路元件。 3·如凊求項1之裝置，苴中兮筮 確定許多第^ 甘電路基於該輸入資料來 第4唬’且其中所確定之第二t % μ & 於所確定之第-信號的數目。 説的數目等 4· H:1之裝置，其中該第-電路對該輸入資料執行 Γ解碼且提供溫度計解碼信號作為該複數個第= 5.如明求項1之裝置’其中該第二電路包含. 複數個多工器，每一多工器以一 數個苐一仁％ 同次序來接收該複 ^號且提供該複數個第二 6·如請求碩5少壯^ L唬中之一者。 三電路之Γ: 複數個多工器接收來自該第 量的讀複數個Μ 由该控制所判定之 7·如請求項為該複數個第二信號。 、、中該第三電路儲存-指示對於一 131212.doc 200849085 8 入資料值待確定之-下-第二信號的值。 •二未項1之裝置，其中該第三電路包含： :2器，其用以儲存該控制之一當前值；及 器二器」其用以接收及求和控制資料與來自該暫存 器。1别值且用以將該控制之—新值提供至該暫存 9·如請求項8之裝置，其中該控 10·如請求項8夕狀罢^ ^ 〇邊翰入貝枓。 f 固定非2 制資料為偽隨機資料、- 疋非零值或一固定零值。 "·如明求項8之裝置，其中該第三電路包含： 1二卫器’其用以在兩個輸人端處接收該輸入資料及 二偽&機資料且用以將該控制資料提供至該求和器。 12· 種積體電路，包含： 資料2電路其用以接收輸人資料且提供基於該輸入 貝抖所確定之複數個第一信號； 以、電路，其用以接收該複數個第—信號且提供用 &擇複數個電路元件之複數個第二信號，·及 -第三電路，其用以產生一針對該第二電路之控制， 第亥第二電路基於來自該第三電路之該控制而將該複數 调弟一信號映射至該複數個第二信號。 13.:請求初之積體電路，其中該第一電路對該輸入資料 執行溫度計解碼且提供溫度計解碼錢作為該複數 一信號。 14·如請求項12之積體電路，其中該第二電路包含·· I31212.doc 200849085 複數個多工器，其用以提供經猶環旋轉一由該控制所 判定之量的該複數個第-信號作為該複數個第二信號。 15.如請求項12之積體電路，其中該第三電路包含： —暫存器，其用以儲存該控制之一當前值·及 -求和器，其用以接收及求和來自該暫存器之一當前 值與該輸人資料、偽隨機資料或值且用以將該控 制之一新值提供至該暫存器。 1 6 · —種方法，包含·· —基於輸入資料來確定複數個第一信號中之零個或多個 第一信號； ▲基於-控制而將該複數個第—信號映射至複數個第二 "ί吕號，及 基於該複數個第二信號來選擇複數個電路元件中之零 個或多個電路元件。 ^ 月长項16之方法’其中該確定該複數個第一信號中之 零個或多個第一信號包含： 土“亥輸入貝料之溫度計解碼來確定該複數個第一传 號中之零個或多個第一信號。 w 18,如請求項16之方法’其中該將該複數個第-信號映射至 該複數個第二信號包含： 对至 提供經循環旋轉一由 W m制所判疋之量的該複數個第 l虎作為該複數個第二信號。 19·如請求項16之方法，進—步包含： 累加該控制之—當前值與該輸入資料、偽隨機資料或 131212.doc 200849085 一固定值以獲取該控制之一新值。 2 0 · —種裝置，包含： 於基於 一信號中之零個或 多個第一信號的構件； 用於基於一控制而將該複數個第一信號映射至複數個 第二信號的構件；及 用於基於該複數個第二信號來選擇複數個電路元件中 之零個或多個電路元件的構件。 21. 如請求項20之裝置’其中該用於確定該複數個第一信號 中之零個或多個第一信號的構件包含： 用於基於該輸入資料之溫度計解碼來確定該複數個第 一信號中之零個或多個第一信號的構件。 22. 如請求項20之裝置’其中該用於將該複數個第一信號映 射至該複數個第二信號的構件包含： 用於提供經循環旋轉一由該控制所判定之量的該複數 個第一#號作為該複數個第二信號的構件。 23·如請求項20之裝置，進一步包含： 用於累加該控制之一當前值與該輸入資料、偽隨機資 料或一固定值以獲取該控制之一新值的構件。 、 24. -種包含-用於將數位輸入資料轉換成一類比輸出信號 之數位至類比轉換器（DAC)的裝置，該DAc包括：ϋ 複數個電路元件，其具有同等尺寸且用以產生該類比 一溫度計解碼器 ，其用以接收該數位輸入資料且提供 131212.doc 200849085 複數個第一信號；及 :動態元件匹配（DEM)單元，其用以接收該複數個第 一信號且提供用以選擇該複數個電路元件之複數個第二 #號，該DEM單it基於-控制而將該複數個第—信號映 射至該複數個第二信號。 . 25·如請求項24之裝置，其中該DEM單元包含： 複數個多工器，每一多工器以一不同次序來接收該複 數個第一信號且提供該複數個第二信號中之一者；及 ( 一控制電路，其用以產生針對該複數個多工器之該控 制。 26.如請求項25之裝置，其中該控制電路累加該數位輸入資 料與該控制之一當前值以獲取該控制之一新值，該當前 值指示對於一下一輸入資料值待確定之一下—第二作 號。 27·如請求項24之裝置，其中該複數個電路元件包含提供等 量電流之複數個電流源。 ( 28·如請求項24之裝置，其中該複數個電路元件包含同等尺 寸之複數個電容器或複數個電阻器。 131212.doc