TW200847328A - Method for preparing a shallow trench isolation - Google Patents

Method for preparing a shallow trench isolation Download PDF

Info

Publication number
TW200847328A
TW200847328A TW096118268A TW96118268A TW200847328A TW 200847328 A TW200847328 A TW 200847328A TW 096118268 A TW096118268 A TW 096118268A TW 96118268 A TW96118268 A TW 96118268A TW 200847328 A TW200847328 A TW 200847328A
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
isolation structure
dielectric layer
trench
trench isolation
Prior art date
Application number
TW096118268A
Other languages
English (en)
Inventor
Neng-Hui Yang
Hai Jun Zhao
Original Assignee
Promos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Promos Technologies Inc filed Critical Promos Technologies Inc
Priority to TW096118268A priority Critical patent/TW200847328A/zh
Priority to US11/774,811 priority patent/US20080293213A1/en
Publication of TW200847328A publication Critical patent/TW200847328A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS

Description

200847328 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種淺溝隔離結構之製備方法，特別係關 於一種整合旋塗式介電材料（Spin-〇n_dieiectric，SOD)及高 密度電漿化學氣相沉積（high density Plasma CVD， HDPCVD)介電材料之淺溝隔離結構的製備方法。 【先前技術】 習知之半導體製程為了避免電子元件相互干擾而產生短 路現象，一般係採用區域氧化法（l〇cal 〇xidati〇n 〇f silic⑽ ’ LOCOS)或▲溝“離法（shallow trench isolation; STI)電 氣隔離晶圓上之電子元件。由於區域氧化法形成之場氧化 層佔據晶圓較大面積，且會伴隨形成鳥嘴現象，因此目前 先進半導體製程多採用淺溝隔離法電氣隔離電子元件。 圖1至圖4例示一習知淺溝隔離結構1〇之製備方法。首先 ，在一矽基板12上形成一遮罩15，其包含一墊氧化層丨斗及 G 一氮化矽層16，該遮罩丨5具有開口 18。之後，利用非等向 性蝕刻製程形成複數個溝渠2〇於該開口 18下方之矽基板12 中’其中該溝渠20環繞一主動區域22。 參考圖3，形成一填滿該溝渠2〇之氧化矽層，再進行一平 坦化製程（例如化學機械研磨製程）以局部去除該遮罩15上 方之氧化矽層而形成一介電區塊26於該溝渠2〇之中。之後 ，進行一溼蝕刻製程，利用熱磷酸溶液完全去除該氮化矽 層16，但保留該墊氧化層14及該介電區塊％於該溝渠加之 中而形成該淺溝隔離結構1〇。惟，若該氧化矽層之品質不 200847328 佳’後續之歷银刻製程則易於在該主動區域22與該介電區 塊26之交接處形成凹部28，如圖4所示。 【發明内容】 本發明之主要目的係提供一種整合旋塗式介電材料及高 #度電聚化學氣相沉積介電材料之淺溝隔離結構的製備方 法，、了應用於填滿咼深寬比（high aspect ratio)之溝渠。 為達成上述目的，本發明提出一種淺溝隔離結構之製備 p 彳法’其形成—具有至少—開口之遮罩於-半導體基板上 ，並形成一環繞一主動區域之溝渠於該開口下方之半導體 基板中，再形成一襯層於該溝渠之内壁。之後，形成一第 -介電區塊於該溝渠之中，再形成一第二介電區塊於該第 -介電區塊之上’其中該第—介電區塊之表面低於該半導 體基板之表面。 < 根據上述目#，本發明提出_種淺溝隔離結構之製備方 法’其形成一具有至少一開口之遮罩於一半導體基板上， 〇 #形成—溝渠於該開σ下方之半導體基板中，其中該溝渠 %繞-主動區域。之後，形成一概層於該溝渠之内壁，再 進行-旋塗式製程以形成一旋塗式介電層，其填滿該溝渠 並覆蓋該半導體基板表面。接著，局部去除該半導體基板 表面及該溝渠上部之旋塗式介電層再進行高溫氧化緻密製 程使得該旋塗式介電層之表面低於該半導體基板之表面， 並形成-填滿該溝渠並覆蓋該半導體基板表面之沉積式介 電層，再局部去除該半導體基板表面之沉積式介電層。 相較於習知技藝，本發㈣先利料溝能力較佳之旋塗 200847328 式介電層填入該高深寬比溝渠之下部，再利用高密度電漿 化學氣相沉積製程形成品質較佳的沉積式介電層於該溝渠 之上部。如此，本發明不僅具有較佳之填溝能力而可應= 於高集積度之先進製程，亦可避免在該溝渠與該主動區域 之父界處形成凹部而影響電子元件之電氣特性。 【實施方式】 圖5至圖12例示本發明之淺溝隔離結構3〇的製備方法。首 〇 先，在一半導體基板（例如矽基板）32上形成一遮罩35,其包 ^墊氧化層34(厚度例如為150埃）及一氮化矽層36(厚度 例如為650埃），該遮罩35具有複數個開口 38。之後，利用 該遮罩35為蝕刻遮罩，進行一非等向性蝕刻製程以形成複 數個溝渠40於該開口 38下方之半導體基板32中，其中該溝 渠40之深度可為3100埃，寬度可為12〇〇埃，且環繞一主/動 區域42，如圖6所示。 、多考圖7，進行一熱氧化製程以形成一襯層44(厚度例如 G 為65_80埃）於該溝渠40之内壁及遮罩35之上。該襯層44可為 氧化矽層或氮化矽層。之後，進行一旋轉塗佈製程以形成 一旋塗式介電層46，其厚度可為45〇奈米以填滿該溝渠4〇 並覆蓋该半導體基板32之表面，如圖8所示。特而言之，旋 轉塗佈製程係將液態之介電材料填入該溝渠4〇，具有較佳 的填溝能力’可應用於填滿高深寬比之溝渠。 參考圖9,進行一平坦化製程（例如化學機械研磨製程）以 局部去除該半導體基板32表面之旋塗式介電層46。較佳地 ，該化學機械研磨製程係以該遮罩35之表面為研磨終點。 200847328 之後’在氧氣環境中進行一熱處理製程（溫度例如為950度） 以減少該旋塗式介電層46内之水份或溶劑而固化該旋塗式 介電層46 ’如圖1〇所示。特而言之，本發明係先利用化學 機械研磨製程局部去除該半導體基板32表面之旋塗式介電 層46，再進行熱處理製程固化該旋塗式介電層46，因此可 避免應力引起（stress-induced)之空洞形成於該溝渠4〇之底 部，並可降低該溝渠4〇内之旋塗式介電層46因固化而造成 ^ 之深度差異。 [) 參考圖11，進行一溼蝕刻製程以局部去除該遮罩35及該 溝‘40上部之旋塗式介電層46而形成一介電區塊46,於該溝 渠40之下部。該溼蝕刻製程之蝕刻液可包含氫氟酸、乙烯 及去離子水。較佳地，該第一介電區塊46，之表面低於該半 導體基板32之表面。此外，由於氮化矽構成介電材料易於 產生缺陷，不適用於製備快閃記憶體。本發明局部去除該 半導體基板32之轉角處49的氮化矽層36,因而不會在該轉 G 角處49形成可補捉電子之缺陷，故可應用於製備快閃記憶 體。 參考圖12，進行一高密度電漿化學氣相沉積製程以形成 一沉積式介電層，其厚度可為15〇〇埃以填滿該溝渠4〇並覆 盍該半導體基板32表面。之後，進行一化學機械研磨製程 以局部去除該半導體基板32表面之沉積式介電層而形成一 介電區塊50於該介電區塊46’之上，而完成該淺溝隔離結構 10。較佳地，該化學機械研磨製程係以該遮罩35之表面為 研磨終點。 200847328 相較於$知技藝，本發明係先湘填溝能力較佳之旋塗 式介電層46填入該高深寬比之溝渠糾底部，並利用該㈣ 刻製程實質加大了該溝渠4〇之開口尺寸，因此後續之高密 度電漿化學氣相沉積製程可輕易地形成品質較佳的沉積式 介電層50於該溝渠4〇之上部並填滿該溝渠4〇。如此，本發 明不僅具有較佳之填溝能力而可應用於高集積度之先進製 程亦可避免在该溝渠40與該主動區域42之交界處形成凹 ^ 部而影響電子元件之電氣特性。 本發明之技術内容及技術特點已揭示如上，然而熟悉本 項技術之人士仍可能基於本發明之教示及揭示而作種種不 月離本發明精神之替換及修飾。因此，本發明之保護範圍 應不限於實施例所揭示者，而應包括各種不背離本發明之 替換及修飾，並為以下之申請專利範圍所涵蓋。 【圖式簡要說明】 圖1至圖4例示習知淺溝隔離結構之製備方法；以及 U 圖5至圖12例示本發明之淺溝隔離結構的製備方法。 【主要元件符號說明】 10 淺溝隔離結構 12 半導體基板 14 墊氧化層 15 遮罩 16 氮化矽層 18 開口 20 溝渠 -10 - 200847328 主動區域 介電區塊 淺溝隔離結構 半導體基板 墊氧化層 遮罩 氮化矽層 開口 Ο 溝渠 主動區域 襯層 旋塗式介電層 介電區塊 介電區塊

Claims (1)

  1. 200847328 十、申請專利範圍： 1 · 種淺溝隔離結構之製備方法，包含下列步驟： 形成一遮罩於一半導體基板上，該遮罩具有至少一開 〇 ; 形成一溝渠於該開口下方之半導體基板中，該溝渠環 繞一主動區域； 形成一襯層於該溝渠之内壁； 形成一第一介電區塊於該溝渠之中，該第一介電區塊 之表面低於該半導體基板之表面；以及 形成一第二介電區塊於該第一介電區塊之上。 2·根據請求項1之淺溝隔離結構之製備方法，其中形成一襯 層於該溝渠之内壁係進行一熱氧化製程。 3.根，請求項！之淺溝隔離結構之製備方法，其中該概層係 一氧化石夕層或一氮化石夕層。 4·根據請求項1之淺溝隔離結構之製備方法，其中形成一第 電區塊於該溝渠之中包含下列步驟： U ，成—填滿該溝渠並覆蓋該半導體基板表面之旋塗式 介電層； 局部去除該半導體基板表面之旋塗式介電層； 進行-熱處理製程以減少該旋塗式介電層之溶劑；以 :行，製程以局部去除該遮罩及該溝渠上部之旋 塗式介電層而形成該第一介電區塊。 5.根據請求項4之淺溝隔離結構之製備方法， 該半導體基板表面之旋塗式介電中局縣除 疋篕式；丨冤層係進行一化學機械研 200847328 磨製程。 6· =^之淺溝隔離結構之製備方法，其中該化學機 呷係以該遮罩表面為研磨終點。 7.根據明求項1之淺溝隔離結構之製備方法，Α中形成一第 二Μ區塊於該第—介電區塊之上包含下列步驟/成弟 形成—填滿該溝渠並覆蓋該半導體 介電層；以及 ⑯衣面之儿積式
    G 外局部去除該半導體基板表面之沉積式介電層而形成該 弟二介電區塊。 8. =據請求項7之淺溝隔離結構之製備方法，形成—沉積式 介電層係進行—高密度電漿化學氣相沉積製程。 9. 根據請求項7之淺溝隔離結構之製備方法，其中局部去除 心半V體基板表面之沉積式介電層係進行一化學機械研 磨製程。 祀據明求項9之淺溝隔離結構之製備方法，其中該化學機 械研磨製程係以該遮罩表面為研磨終點。 11· 一種淺溝隔離結構之製備方法，包含下列步驟： 形成一遮罩於一半導體基板上，該遮罩具有至少一開 π ; 形成一溝渠於該開口下方之半導體基板中，該溝渠環 繞一主動區域； 形成一襯層於該溝渠之内壁； 進行一旋塗式製程以形成一填滿該溝渠並覆蓋該半導 體基板表面之旋塗式介電層； 局部去除該半導體基板表面及該溝渠上部之旋塗式介 200847328 電^再進行一緻密製程，使得該旋塗式介電層之表面低於 該半導體基板之表面； 八开H滿㈣渠並覆蓋該半導體基板表面之沉積式 介電層；以及 局部去除該半導體基板表面之沉積式介電層。 121據請求項11之淺溝隔離結構之製備方法，其中形成-襯 層於該溝渠之内壁係進行—熱氧化製程。 Ο u 13. =據請求項11之淺溝隔離結構之製備方法，其中該襯層係 氧化石夕層或一氮化秒層。 14. =請求項U之淺溝隔離結構之製備方法，其中局部去除 該溝渠上部之旋塗式介電層包含下列步驟： 進行一化學機械研磨製程以局部去除該半導體基板表 面之;旋塗式介電層； 進㈣緻密製程以減少該旋塗式介電層之溶劑；以及 進灯餘刻製程以局部去除該遮罩及該溝渠上部之旋 塗式介電層。 15. 根據請求項14之淺溝隔離結構之製備方法，其中該化 械研磨製程係以該遮罩表面為研磨終點。 16. 根據請求項U之淺溝隔離結構之製備方法，其中形成一沉 積式介電層係進行—高密度電漿化學氣相沉積製程。 17. 根據請求項u之淺溝隔離結構之製備方法，其中局部去除 該半導體基板表面之沉積式介電層係進行—化 磨製程。 18. 根據請求項17之淺溝隔離結構之製備方法，其中該化學機 械研磨製程係以該遮罩表面為研磨終點。 予
TW096118268A 2007-05-23 2007-05-23 Method for preparing a shallow trench isolation TW200847328A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW096118268A TW200847328A (en) 2007-05-23 2007-05-23 Method for preparing a shallow trench isolation
US11/774,811 US20080293213A1 (en) 2007-05-23 2007-07-09 Method for preparing a shallow trench isolation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW096118268A TW200847328A (en) 2007-05-23 2007-05-23 Method for preparing a shallow trench isolation

Publications (1)

Publication Number Publication Date
TW200847328A true TW200847328A (en) 2008-12-01

Family

ID=40072807

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096118268A TW200847328A (en) 2007-05-23 2007-05-23 Method for preparing a shallow trench isolation

Country Status (2)

Country Link
US (1) US20080293213A1 (zh)
TW (1) TW200847328A (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200847337A (en) * 2007-05-16 2008-12-01 Promos Technologies Inc Method for preparing a shallow trench isolation
US20110115018A1 (en) * 2009-11-13 2011-05-19 Maxim Integrated Products, Inc. Mos power transistor
US8987818B1 (en) 2009-11-13 2015-03-24 Maxim Integrated Products, Inc. Integrated MOS power transistor with thin gate oxide and low gate charge
US20110115019A1 (en) * 2009-11-13 2011-05-19 Maxim Integrated Products, Inc. Cmos compatible low gate charge lateral mosfet
US8969958B1 (en) 2009-11-13 2015-03-03 Maxim Integrated Products, Inc. Integrated MOS power transistor with body extension region for poly field plate depletion assist
US8963241B1 (en) 2009-11-13 2015-02-24 Maxim Integrated Products, Inc. Integrated MOS power transistor with poly field plate extension for depletion assist
US8946851B1 (en) 2009-11-13 2015-02-03 Maxim Integrated Products, Inc. Integrated MOS power transistor with thin gate oxide and low gate charge
US10672748B1 (en) 2010-06-02 2020-06-02 Maxim Integrated Products, Inc. Use of device assembly for a generalization of three-dimensional heterogeneous technologies integration
US8349653B2 (en) 2010-06-02 2013-01-08 Maxim Integrated Products, Inc. Use of device assembly for a generalization of three-dimensional metal interconnect technologies
US11315931B2 (en) * 2011-10-13 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded transistor
US8853021B2 (en) 2011-10-13 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded transistor
US9634134B2 (en) 2011-10-13 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded transistor
CN103681457B (zh) * 2013-12-30 2018-05-29 上海集成电路研发中心有限公司 浅沟槽隔离结构的形成方法
US9871100B2 (en) 2015-07-29 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Trench structure of semiconductor device having uneven nitrogen distribution liner
US10522549B2 (en) * 2018-02-17 2019-12-31 Varian Semiconductor Equipment Associates, Inc. Uniform gate dielectric for DRAM device
CN110164815A (zh) * 2019-06-06 2019-08-23 长江存储科技有限责任公司 形成隔离结构和半导体器件的方法
US11869802B2 (en) 2020-07-29 2024-01-09 Changxin Memory Technologies, Inc. Method of forming semiconductor isolation structure and semiconductor isolation structure
CN114068389A (zh) * 2020-07-29 2022-02-18 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100354439B1 (ko) * 2000-12-08 2002-09-28 삼성전자 주식회사 트렌치 소자 분리막 형성 방법
US6737333B2 (en) * 2001-07-03 2004-05-18 Texas Instruments Incorporated Semiconductor device isolation structure and method of forming
JP2004207564A (ja) * 2002-12-26 2004-07-22 Fujitsu Ltd 半導体装置の製造方法と半導体装置
US20050189608A1 (en) * 2004-02-26 2005-09-01 Erh-Kun Lai [shallow trench isolation and method of forming the same]
US7332408B2 (en) * 2004-06-28 2008-02-19 Micron Technology, Inc. Isolation trenches for memory devices
KR100816749B1 (ko) * 2006-07-12 2008-03-27 삼성전자주식회사 소자분리막, 상기 소자분리막을 구비하는 비휘발성 메모리소자, 그리고 상기 소자분리막 및 비휘발성 메모리 소자형성 방법들

Also Published As

Publication number Publication date
US20080293213A1 (en) 2008-11-27

Similar Documents

Publication Publication Date Title
TW200847328A (en) Method for preparing a shallow trench isolation
US6566229B2 (en) Method of forming an insulating layer in a trench isolation type semiconductor device
US8580649B2 (en) Method for manufacturing semiconductor device
US7763523B2 (en) Method for forming device isolation structure of semiconductor device using annealing steps to anneal flowable insulation layer
US7271463B2 (en) Trench insulation structures including an oxide liner that is thinner along the walls of the trench than along the base
US7682927B2 (en) Method of manufacturing semiconductor device
US20050186755A1 (en) Sub-micron space liner and densification process
TWI248159B (en) Manufacturing method for shallow trench isolation with high aspect ratio
TW200847337A (en) Method for preparing a shallow trench isolation
TW200933812A (en) Process for forming trench isolation structure and semiconductor device produced thereby
TW201005871A (en) Method of forming integrated circuit structure
JP4331133B2 (ja) 半導体装置の製造方法
US20070155187A1 (en) Method for preparing a gate oxide layer
JP5239107B2 (ja) トレンチ絶縁構造形成の間の凹型面形成に関する問題を減少させる方法
KR101035595B1 (ko) 반도체장치의 트렌치 갭필 방법
US20030008474A1 (en) Method of forming shallow trench isolation
KR20120090544A (ko) 반도체 소자 및 그 제조 방법
TWI590377B (zh) 形成絕緣結構的方法
TW544807B (en) Method for forming shallow trench isolation
TW465020B (en) Manufacturing method for shallow trench isolation
KR100517351B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100780617B1 (ko) 반도체 소자의 제조방법
KR100619395B1 (ko) 반도체 소자 제조 방법
TW432591B (en) Manufacturing method for trench isolation
CN101345206A (zh) 浅沟隔离结构的制备方法