TW200834659A - Method of fabricating semiconductor device - Google Patents

Description

200834659 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種藉由利用一適合之蝕刻方法製造一半 導體裝置之方法。 【先前技術】 隨著近來半導體元件之按比例縮小，需要形成具有藉由 利用微影方法而獲得之臨界尺寸或臨界尺寸以下的尺寸之 精細圖案。又，隨著此按比例縮小，雖然未達到成為習知 問題的程度’晶圓當中之半導體元件之尺寸偏差之影響 變大。因此，抑制晶圓當中之半導體元件之此尺寸偏差係 使半導體元件之特徵穩定所需的。 將此尺寸偏差粗略分類為藉由利用微影方法而形成的抗 蝕劑之尺寸偏差，及蝕刻過程中之蝕刻物件之尺寸偏差。 舉例而言，在形成閘電極之狀況下，在依次在半導體基 板上沈積閘極絕緣薄膜及成為閘電極之多晶矽薄膜之後， 以微影方法之臨界尺寸在多晶矽薄膜上形成一抗蝕劑圖 案。藉由執行乾式蝕刻處理來縮減抗蝕劑圖案中之每一抗 蝕劑之尺寸，且蝕刻多晶矽薄膜’使得所得抗蝕劑圖案被 轉印至多晶矽薄膜上，藉此形成閘電極。 在此過程中，藉由利用微影方法以在大約5 nm至大約ι〇 咖之範圍内之偏差形成抗_圖案，且亦藉由執行乾式韻 刻處理以若干奈米之偏差縮減抗蝕劑圖案。結果，所得閘 電極之尺寸具有偏離所要尺寸1〇nm4i〇nm以上之偏差。 另—方面，用於量測關於藉由利用微影方法形成之抗蝕 126317.doc 200834659 劑圖案之掃描電子顯微鏡（SEM)波形、比較所得波带與自 元件獲得之參考波形並在餘刻條件中反映比較結果而夢此 抑制其中之尺寸偏差的技術被稱為製造半導體事置之羽矣 方法。（例如）在曰本專利KOKAI第2001 — 143982號中描述了 此技術。 然而，根據製造半導體裝置之習知方法，雖然承受歸因 於微影方法之利用的偏差以使尺寸―纟，但不可抑制歸因 於蝕刻過程中之波動的偏差。 【發明内容】 一種根據本發明之一實施例之半導體裝置之製造方法勺 括： /匕 經由第-材料薄膜在半導體基板之上形成第二材 膜； / 圖案化該第二材料薄膜以使其具有-預定圖案； 藉由執行蝕刻ι缩減經圖案化之該第二材料薄膜之寬 藉由蝕刻該第一材料薄膜而將具有該已縮減寬度之該 材料薄膜之圖案轉印至該第一材料薄膜上； 乂

量測經钱刻之該第 基於經量測之該第 膜之度调整為一預定寬产 一材料薄膜之寬度；及 材料薄膜之該寬度將該 包括： 種根據本發明之另—實施例之半導體裝置 第一材料薄 之製造方法 依次在半導體基板上形 成閘極絕緣薄膜、 閘電極材料薄 126317.doc 200834659 膜、閘極上絕緣薄膜及抗蝕劑； :由利用微衫方法圖案化該抗蝕劑以使其具有一預定圖 案； ，由執行餘刻來縮減經圖案化之該抗钱劑之寬度； 藉由使用具有該已縮減寬度之該抗㈣作為遮罩來钱刻 該閘極上絕緣薄膜； 剝離該抗钱劑，並葬由#田 猎由使用该閘極上絕緣薄膜作為遮罩 來韻刻該閘電極材料薄膜； 量測經韻刻之該閉電極材料薄膜之寬度；及 基於經量測之該間電極材料薄膜之該寬度而將該閘電極 材料薄膜之該寬度調整為一預定閘極長度，藉此形成閘電 —種根據本發明之又—實施例之半導體裝置之製造方法 包括： 依次在半導體基板之上形成：成為用於該半導體基板之 钱刻料之第—遮罩材料、成為用於該第-遮罩材料之餘 刻遮罩之第二遮罩材料，及抗蝕劑； 藉由利用微影方法圖案化該抗蝕劑以使其具有一預定圖 精由使用經圖案化之該抗#劑作為遮罩來㈣該第 罩材料； ''' 剝離該抗㈣’並量測經如此㈣之該第二遮 寬度； 〈 基於經量測之該第二遮罩材料之該寬度將該第二遮草材 126317.doc 200834659 料之该寬度調整為一預定寬度；及 藉由使用具有該經調整寬度之該第二遮罩材料作為遮罩 來蝕刻該第一遮罩材料。 【實施方式】 [第一實施例] 圖1A至圖u分別為展示用於根據本發明之第—實施例製 造半導體裝置之過程的橫截面圖。 首先’如圖1A所不，依次在—由單晶碎或類似物製成之 半導體基板2上層壓-(例如)具有1·2 nm之厚度的氧化矽薄 膜3、一具有（例如）12〇 nm之厚度的多晶矽薄膜*及—㈠列 如）具有50 nm之厚度的四乙氧基矽烷（TE〇s)薄膜5。又， 藉由使用一塗佈機或類似物依次在TE〇s薄膜5上形成一抗 反射薄膜6及一抗餘劑7。 虱化石夕薄膜3為-在稍後處理中成為一具有—預定圖案 之閑極絕緣薄膜10的薄膜。然而，亦可使用-由高介電材 料（諸如，Hf化合物或Zr化合物）製成之薄膜，而非使用氧 化矽薄膜3。另外’多晶矽薄膜4為一在稍後處理中成為閘 電極9之薄膜。然@，亦可使用金屬薄膜、其組成薄膜或 類似物，而非使用多晶矽薄膜4。 另外，舉例而言，亦可使用一絕緣薄膜（諸如，硼矽酸 鹽玻璃（BSG)薄膜、硼磷矽酸鹽玻璃（BpsG)薄膜）或一由一 材料製成之氮化矽薄膜（利用該材料，在絕緣薄膜下面的 多晶矽薄膜4可以一高選擇性被蝕刻），而非使用TE〇s薄 膜5 〇 126317.d〇( 200834659 接下來’如圖1B所示，利用-微影方法圖案化抗蝕劑 7。此處’經圖案化之抗姓劑7在圖案化te〇s薄膜5時充當 -蝕刻遮罩。抗蝕劑7經處理以具有一臨界寬度(例如，7〇 nm，其大於閘電極9之一所要閘極長度），就目前情況而 論，抗蝕劑7可利用微影方法來圖案化，以具有該寬度。 然而，經圖案化之抗蝕劑7具有歸因於微影方法之利用的 尺寸偏差。 揍下來，如圖1C所示，在一縮減步驟中將抗蝕劑7之一 寬度細化。該縮減步驟係藉由利用一（例如）使用一藉由混 合02與HBr*、C卜CF4或類似物而獲得之氣體作為_抗餘劑 的乾式餘刻方法而進行。ft終形成具有—寬度（問極長 度）L之閘電極時，在該縮減步驟中將經縮減抗蝕劑7之寬 度設定為（L+α)。此處，α(例如）為6 nm且大於一藉由將歸 因於微影方法之利用及縮減步驟之進行的抗蝕劑7之尺寸 的偏差寬度與為在稍後處理中形成閘電極9而蝕刻的丁£〇8 薄膜5及多晶矽薄膜4之量的偏差寬度彼此相加而獲得之 值。應注意，如圖所示，在縮減步驟中，抗反射薄膜6亦 經選擇性地蝕刻以具有與抗蝕劑7之寬度大致相同之寬 度。 接下來，如圖1D所示，藉由執行適合之乾式蝕刻處理而 使用抗餘劑7作為遮罩來圖案化TE〇s薄膜5。 接下來，如圖1E所示，藉由執行灰化來剝離抗蝕劑7及 抗反射薄膜6。 接下來，如圖1F所示，藉由執行適合之乾式蝕刻處理而 126317.doc 200834659 使用TEOS薄膜5作為遮罩來圖案化多晶矽薄臈4,藉此將 所形成之具有寬度（L+a)的抗蝕劑7之圖案轉印至多晶矽薄 膜4上。然而’歸因於在圖案化期間被敍刻的多晶石夕薄膜* 之量的偏差，多晶矽薄膜4之寬度稍微偏離（L+a)。以 (L+β)表示此時的多晶矽薄膜4之寬度。 在圖案化兀成之後，藉由使用一臨界尺寸

SEM)而量測多晶石夕薄膜4之寬度(L+f3)。在此階段中，多晶 矽薄膜4之寬度比所要寬度[大β。 接下來，如圖1G所示，在—熱氧化處理中氧化多晶石夕薄 膜4之兩個側面，藉此形成-氧化區域8。此時，垂直於氧 化區域8之表面的氧化區域8之_深度為β/2，且多晶石夕薄 膜4之-未氧化區域之寬度為L。可視進行熱氧化所需之時 間段，調整自（例如）氧化區域8之表面的氧化區域槐度。 又，氧化區域8之深度的偏差小於在圖案化過程中形成多 晶石夕薄膜4時㈣刻的多晶發薄膜4之量的偏差。

、接下來，如圖1H所示，藉由使用一稀釋氫氟酸處理或類 似者執行適合濕式蝕刻處理來移除氧化區域8。紝果，夕 晶石夕薄膜4成為具有-閉極長度L之閘電極9。另二心 執行稀釋氲氟酸處理來同時移除氧切薄膜3(該薄膜:― :在=極9下面之部分除外)’藉此形成閉極絕緣薄膜Π) ^ 一圖累。 *外’如圖II所示，亦可藉由在 酸處理爽&入|T钒仃稀釋虱鼠 二來…除覆於閘電極9之上的TE〇s薄膜5。應注 ’过田（例如）使用氮化石夕薄膜而非使用TE〇s薄膜瑪，可 126317.doc -10· 200834659 藉由使用熱磷酸執行適合濕式蝕刻處理來移除氮化矽 膜。 涛 接下來，如圖1J所示，在閘電極9之兩個側面上形成— 由一絕緣材料製成之閘極側壁丨丨，且在半導體基板2之表 面附近形成一包括一延伸區域12a之源極/汲極區域。此 後，雖然圖中未說明，但形成一層間絕緣薄膜、觸點、配 線及類似物，藉此製造半導體裝置1。 根據本發明之第一實施例，考慮到歸因於微影方法之利 用及細化步驟之進行的抗蝕劑7之尺寸的偏差及所蝕刻的 TEOS薄膜5及多晶矽薄膜4之量的偏差之影響，多晶矽薄 膜4經圖案化以便具有稍微大於所要寬度之寬度。此後， 藉由使用CD-SEM量測多晶石夕4之寬度，且形成並接著移除 氧化區域8，藉此使準確地形成具有所要閘極長度之閘電 極9成為可能。 應注意，替代進行用於形成氧化區域8之過程及用於移 除氧化區域8之過程，可藉由執行適合之濕式蝕刻處理來 調整多晶石夕薄膜4之寬度。 [第二實施例] 圖2A至圖2K分別為展示用於根據本發明之第二實施例 製造半導體裝置之過程的橫截面圖。 首先，如圖2A所不，藉由利用—LpcvD製程依次在一 由單晶石夕或類似物製成之半導體基板2上形成—（例如）具有 ⑽nm之厚度的氮化石夕薄膜…—具有(例如)15〇⑽之厚 度的TEOS薄媒14、-（例如）具有1〇〇 nm之厚度的多晶石夕薄 126317.doc -11 - 200834659 膜1 5及一抗餘劑16。 應注意’亦可使用由一展示相對於TEOS薄膜14及抗蝕 d 16中之每一者高的蝕刻選擇性之材料製成的任何其他適 合薄膜’而非使用多晶矽薄膜1 5。 另外，亦可使用由一展示相對於矽高的蝕刻選擇性之材 料製成的任何其他適合薄膜，而非使用TE〇s薄膜14。此 外亦可使用加厚形成之氮化矽薄膜13而不使用TEOS薄 膜14。 接下來，如圖2B所示，藉由利用微影方法圖案化抗蝕劑 16此處，多晶矽薄膜15為一在選擇性地蝕刻TEOS薄膜 14時充§遮罩的薄膜。經圖案化之抗钱劑“在選擇性地钱 刻多晶石夕15時充當遮罩。最|，當將—作用區域（一界定 於鄰近隔離區域18之間的區域)19之一寬度設定為[時，將 經圖案化之抗蝕劑16之一寬度設定為（L+a)。此處，α(例 如）為8 nm且大於一藉由將歸因於微影方法之利用的抗蝕 劑16之尺寸的偏差寬度與在稍後處理中圖案化多晶石夕薄膜 15時所蝕刻的多晶矽薄膜15之量的偏差寬度彼此相加而獲 得的值。 接下來，如圖_示，藉由執行適合之乾式#刻處理， 使用抗蝕劑16作為遮罩來圖案化多晶矽薄膜15。多晶矽薄 膜15之圖案化之執行導致多_薄膜15之寬度因被敍刻的 多晶㈣膜15之量的偏差而稍微偏離（L+aWL+p)表示此 時的多晶矽薄膜15之寬度。 接下來’如圖2_示’藉^執行灰化而剝離經圖案化之 126317.doc 12 200834659 抗蝕劑16。在抗蝕劑16之剝離完成之後，藉由使用cd_ SEM來量測多晶矽薄膜15之寬度（L+j3)。在此階段中，多 晶矽薄膜15之寬度比所要寬度l大β。 接下來，如圖2Ε所示，藉由（例如）使用膽鹼執行鹼性系 統濕式钱刻處理來移除自多晶矽薄膜15之原始表面起深度 為β/2之垂直於多晶矽薄膜丨5之區域的多晶矽薄膜丨5，藉 此將多晶矽薄膜15之寬度細化至L。此處，可視執行濕式 蝕刻處理所需之時間來調整（例如）待自多晶矽薄膜15之原 始表面移除之多晶矽薄膜15之一部分的深度。又，多晶石夕 薄膜15之已移除部分之深度的偏差小於在選擇性地蝕刻半 導體基板2時所蝕刻之半導體基板2之量的偏差。應注意， 在稍後處理中，於TEOS薄膜14及氮化矽薄膜13之蝕刻完 成之後’此階段中將經蝕刻之TE0S薄膜14及氮化矽薄膜 13之丸> 度中的每一者調整為l而不調整多晶石夕薄膜15之寬 度，經圖案化以具有寬度（L+β)之多晶矽薄膜15必要地成 為遮罩。此導致難以將具有寬度L之圖案轉印至半導體基 板2上。 接下來，如圖2F所示，藉由使用多晶矽薄膜15作為遮罩 而乾式蝕刻TEOS薄膜14及氮化矽薄膜π。 接下來，如圖2G所示，藉由使用多晶矽薄膜15及TEOS 薄膜14兩者作為遮罩而選擇性地蝕刻半導體基板2，藉此 形成一（例如）具有300 nm之深度的溝槽20。在此蝕刻過程 期間’多晶矽薄膜15被消耗而暴露TEOS薄膜14。 接下來，如圖2H所示，在藉由執行一稀釋氫氟酸處理而 126317.doc -13- 200834659 剝離TE0S薄膜14之後，藉由利用—CVD方法在半導體基 板2之溝槽20及氮化矽薄膜13上方沈積氧化矽薄膜17。 接下來，如圖21所示，藉由使用氮化矽薄膜13作為終止 件而進行化學機械研磨（CMP)，藉此平坦化氧化矽薄膜 17 〇 *接下來’如圖2J所示’藉由使用—熱磷酸而剝離氮化矽 薄膜13。結果，氧化矽薄膜17成為隔離區域18，且在鄰近 隔離區域18之間界定一在間極長度方向中具有一寬度[的 作用區域1 9。 接下來，如圖2K所示，經由閘極絕緣薄膜1〇在半導體基 板2之作用區域19上形成閘電極9。又，在閘電極9之兩個 側面上形成由絕緣材料製成之閘極側壁u，且在半導體基 板2之表面附近形成包括延伸區域之源極/汲極區域 12。此後，雖然圖中未說明，但形成層間絕緣薄膜、觸 點、配線及類似物，藉此製造半導體裝置i。 根據本發明之第二實施例，考慮到歸因於微影方法之利 用的抗蝕劑16之尺寸的偏差及所蝕刻的多晶矽薄膜15之量 的偏差之影響，抗蝕劑16經圖案化以便具有稍微大於所要 見度之寬度。此後，藉由使用cd_sem量測多晶矽薄膜15 之見度，且藉由執行濕式蝕刻處理調整該寬度。結果，可 月b準確地製造包括具有大致所要寬度之作用區域19的半導 體裝置1。 [其他實施例] 應注意’本發明不限於上述實施例，且因此可在不脫離 126317.doc -14- 200834659 改變。 實施例中之每一者中所展 且本發明可使用適合之蝕 本發明之要旨的情況下實施各種 舉例而言，本發明不限於上述 示的閘電極及作用區域之形成， 刻方法而應用於各種部件之形成 況下，可彼此任意組 另外’在不脫離本發明之要旨的情 合上述實施例之構成元件。 【圖式簡單說明】 圖1A至圖U分別為展示用於根據本發明之第—實施例製 造半導體裝置之過程的橫截面圖；及 圖2A至圖2K分別為展示用於根據本發明之第二實施例 製造半導體裝置之過程的橫截面圖。 【主要元件符號說明】 1 半導體裝置 2 半導體基板 3 氧化矽薄膜 4 多晶石夕薄膜 5 四乙氧基矽烷（TEOS)薄膜 6 抗反射薄膜 7 抗钱劑 8 氧化區域 9 閘電極 10 閘極絕緣薄膜 11 閘極側壁 12 源極/汲極區域 126317.doc -15· 200834659 12a 延伸區域 13 氮化矽薄膜 14 TEOS薄膜 15 多晶矽薄膜 16 抗餘劑 17 氧化石夕薄膜 18 隔離區域 19 作用區域 20 溝槽 126317.doc -16-

Claims (1)

1. 200834659 十、申請專利範圍： 1· 一種半導體裝置之製造方法，其包含： :-半導體基板上經由—第一材料薄膜形 料薄膜； π" 圖案化該第二材料薄臈以使其具有一預定圖案； 产糟由執行敍刻來縮減經圖案化之該第二材料薄膜之寬 藉由#刻該第一材料薄膜 將具有该已縮減寬度之該 一材料薄膜之圖案轉印至該第一材料薄膜上； 里測經㈣之該第_材料薄膜之寬度；及 基於經量測之該第一材料镇 祖策时 柯枓4膜之该寬度，將該第一材 科薄《之該寬度調整為一預定寬度。 其中該第一材料 將該第一材料薄 2·如請求項1之半導體裝置之製造方法 薄臈之該寬度之該調整包含： 基於該第一材料薄膜之該量測寬度 膜之側面氧化至一預定深度；及 移除該第一材料薄膜之氧化部分。 其中該第一材料 3·如請求項2之半導體裝置之製 往他 石六τ热罘一材料 薄Μ之該氧化部分之該移除 行。 係猎由執行濕式蝕刻來進 4·如請求項1之半導體裝置之 镇脸技m Ik方法，其中該第二材料 法來H宏# 目+ ^弟一材料薄膜係藉由微影方 法末圖案化，以具有圖案化時的—臨界寬度。 5·如請求項4之半導體裝置製 又 表k方法，其中在藉由該蝕 126317.doc 200834659 刻之該縮減之後之該第二材料薄膜的寬度，大於將因該 第二材料薄膜之該圖案化及用於縮減該第二材料薄膜之 該寬度之該蝕刻的寬度尺寸偏差及因該第一材料薄膜之 该蝕刻的寬度尺寸偏差加至該調整過程中獲得之該第一 材料薄臈之該預定寬度所獲得的寬度。 6.如請求項！之半導體裝置之製造方法，其中該第一材料 薄膜之該寬度係使用CD-SEM來量測。 7* 一種半導體裝置之製造方法，其包含·· 依人在半‘體基板上形成閘極絕緣薄膜、閘電極材料 薄膜、閘極上絕緣薄膜及抗蝕劑； 藉由利用微影方法圖案化該抗蝕劑，以使其具有一預 定圖案； 藉由執行蝕刻來縮減經圖案化之該抗蝕劑之寬度； 藉由使用具有該已縮減寬度之該抗蝕劑作為遮罩來蝕 刻該閘極上絕緣薄膜； 剝離該抗蝕劑，並藉由使用該閘極上絕緣薄膜作為遮 罩來蝕刻該閘電極材料薄膜； 量測經蝕刻之該閘電極材料薄膜之寬度；及 基於經里測之該閘電極材料薄膜之該寬度，將該閘電 極材料薄膜之該寬度調整為一預定閘極長度，藉此形成 閘電極。 8·如請求項7之半導體裝置之製造方法，纟中該閘電極材 料薄膜之該寬度之該調整包含： 將《亥閘電極材料薄膜之側面氧化至一預定深度；及 126317.doc 200834659 移除該閘電極材料薄膜之氧化部分。 9. 項8之半導體裝置之製造方法，其中該閘電極材 七專膜之㈣化部分之該移除係藉由執行濕式姓刻 行0 ’其中在藉由該餘 大於將因該抗餘劑 之該蝕刻的寬度尺 該閘電極材料薄膜 閘極長度所獲得的 1〇·如請求項7之半導體裝置之製造方法 刻之該細化之後之該抗蝕劑的寬度， 之該圖案化及縮減該抗蝕劑之該寬度 寸偏差及因該閘極上閘極絕緣薄膜及 之該蝕刻的寬度尺寸偏差加至該預定 寬度。 11.如請求項7之半導體裝置之製造方法，其中該閘電極材 料薄膜之該寬度係使用CD-SEM來量測。 如請求項7之半導體裝置之製造方法，其中該抗蝕劑之 該寬度係藉由執行乾式蚀刻來縮減。 13 ·如請求項7之半導體裝置之製造方法，其中該閘極上絕 緣薄膜係藉由執行乾式姓刻來餘刻。 14 ·如請求項7之半導體裝置之製造方法，其中該抗钱劑係 經由抗反射薄膜而形成於該閘極上之絕緣薄膜上； 該抗反射薄膜係在進行該餘刻該抗餘劑之該寬度之該 縮減的同時，經處理以使其具有與該抗蝕劑之寬度大致 相同的寬度；且 經處理之該抗反射薄膜係在進行該抗蝕劑之剝離的同 時被剝離。 15. —種半導體裝置之製造方法，其包含： 126317.doc 200834659 依次在半導體基板之上形成：成為用於該半導體基板 之餘刻遮罩之[遮罩材料、成為用於該第-遮罩材料 之蝕刻遮罩之第二遮罩材料，及抗蝕劑； 藉由利用-微影方法圖案化該抗餘劑，以使盆 預定圖案； ~ 藉由使用經圖案化之該抗餘劑作為遮罩來餘刻該第二 遮罩材料； ( C 剝離該抗蝕劑，並量測經蝕刻之該第二遮罩材料之寬 度； 基於經量測之該第二遮罩材料之該寬度，將該第二遮 罩材料之該寬度調整為一預定寬度；及 藉由使用具有該經調整寬度之該第二遮罩材料作為遮 罩來餘刻該第一遮罩材料。 … 16.如請求項15之半導體裝置之製造方法，進一步包含： 在蝕刻該第一遮罩材料之後，使用該第一遮罩材料作 為遮罩來蝕刻該半導體基板以形成溝槽； 在該半導體基板之該溝槽中沈積絕緣薄膜；及 平坦化該絕緣薄膜，藉此在該溝槽中形成隔離結構。 17·如請求項15之半導體裝置之製造方法，其中經圖案化以 具有該預定圖案之該抗蝕劑之寬度，大於將因該抗蝕劑 之該圖案化的寬度尺寸偏差及因該第二遮罩材料之該餘 刻的寬度尺寸偏差加至該經蝕刻之第一遮罩材料之寬产 所獲得的寬度。 18·如請求項15之半導體裝置之製造方法，其中該第二遮罩 126317.doc 200834659 材料之該寬度係藉由使用CD-SEM來量測。 19. 20.

   如請求項15之半導體裝置之製造方法，其中該第二遮罩 材料之該寬度係藉由執行濕式蝕刻來調整。 如請求項16之半導體裝置之製造方法，其中該第-遮罩 材料係經由另—絕緣薄膜而形成於該半導體基板上； 刻該第一材料之後，藉由使用具有該經調整寬度 之該第二料材料作為遮罩來㈣該另—絕緣薄膜且 =緣:膜係使用另一絕緣薄膜之上部表面作為 件而平坦化。 1 126317.doc