TW200830462A - Method for making an integrated circuit having a via hole - Google Patents

Method for making an integrated circuit having a via hole Download PDF

Info

Publication number
TW200830462A
TW200830462A TW096144866A TW96144866A TW200830462A TW 200830462 A TW200830462 A TW 200830462A TW 096144866 A TW096144866 A TW 096144866A TW 96144866 A TW96144866 A TW 96144866A TW 200830462 A TW200830462 A TW 200830462A
Authority
TW
Taiwan
Prior art keywords
layer
contact
carbon
substrate
insulating layer
Prior art date
Application number
TW096144866A
Other languages
English (en)
Inventor
Harry Hedler
Franz Kreupl
Roland Irsigler
Original Assignee
Qimonda Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda Ag filed Critical Qimonda Ag
Publication of TW200830462A publication Critical patent/TW200830462A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068Formation and after-treatment of conductors
    • H01L2221/1094Conducting structures comprising nanotubes or nanowires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06513Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06541Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

200830462 九、發明說明: 【相關申請案交互參考】 此發明專利申請案申請在此併入參考,2007年1月4 曰提出申請之德國專利申請案第DE !〇 2〇〇7 〇〇1 13〇丨號。 【背景】 ~ ^具通孔之半導體的積體電路,也就是兩層表面間之電 Ο
氣接點,係用於各技術領域中。例如,三維積體記憶 置領域中,係使用通孔彼此連接個別記憶體晶片。因鈍化 及填充導電物質之通孔的A長寬“增加通孔的製造需 求再者電通孔可元成複數技術參數,如電阻,電容及 電導可能很小。針對此及其他原因,需要本。 【實施方式】 以下詳細說明中,係參考形成於此部分,且可藉由可 實财發明制特定實施例制的_。關於此點,曰如,,頂 底部正面’’,,,背面,,,”前導,,,”尾部,,等方向性 名詞,係參考綱圖式躺使用。因為可以若干不同指向 ,置本發明實_組件,所_方向性名詞制於說明且 $限制。應了解可使用其他實施例,且不㈣離 補即可改_構或·。因此,不關町詳細說明, 且由附帶申請專利範圍定義本發明範圍。 本發日牌補可提供雜電路及具通孔频電路製造 =雷:實施例可於第-處理中製造電氣接點。接著 ^電錢點謂後配㈣層。此法巾,可製造具有高長 足比,也就是具有考慮接點直徑長度之長寬㈣電氣接點。 5 200830462 另一實施例中,該接點係由碳製成。 碳 另實知例中’ e亥接點係由如碳管的石炭纖維製 纖維形成係可製造具高歐姆電阻及高絲比的接點。 另:實施例中,該層係包含如碳的半導體物質 由使用簡單技術處理來形成半導體物質層。使用 該層係可進—步整合麵及/或電倾件及魏,如該声中 的體晶片或邏輯晶片。 Ο
G 另一實施例中,矽可外延生長於基板上。 另一實施例中,接點可以製造為碳纖維束形狀。此法 卜可使用-處理技術來製造具良好電子特性的接點。/ 一實施例中,氧化矽層係沉積於基板上。矽層係沉積 於氧化獨上。具有翻用於該接狀—預定區域的凹^ 係被引進該销,藉此該凹祕賴埋人氧切層。可將 觸媒物質引進該凹陷。隨後,機沉積於該觸媒物質上而 製造出該接點。此促成接點良好定義形成。另一實施例中, 觸媒物質可用於形成該碳接點。適當觸媒物質可為如鎳, 鐵或始或其組合。 _ ' 该方法另一實施例中,一絕緣層係沉積於基板及接點 上以絕緣該接點。因此,該絕緣層係從基板表面被移除至 包圍該接點的一外殼表面。此後,該層係沉積於未被覆蓋 基板及該外殼表面上。 可藉由尚溫分解包含碳之氣體來製造破。可藉由如使 用乙稀及水汽來生長碳管。 接點可具有1至5〇〇微米的高度,及10奈米至1〇〇微 6 200830462 米的直徑。 ㈤當㈣形成接點時,另—實施例中的碳管係覆蓋著高 溫分解沉積碳。藉此,礙管之間關_'填充碳。此改盖 接點的電子特性。再者,碳管係機械歡。另-實施例中°, 碳管接點係摻雜電荷載體,因而改善通孔導電率。另一實 施例中,高溫分解沉積碳係摻雜電荷載體。此亦改善通孔 的電子特性。 另-實施财,包含碳管關導錢係形成於基板 上。該礙诚鶴由使用碳層而渗人高溫分解沉積碳。該 導電層隨後被建構人個職點束,藉此該導電層被向下移 除至該接點束。接點束係由_絕緣層包圍,醉導體表面 則無該絕緣層且清除。接點权__躲充半導體 層。此法巾,可料地製造接點,且具有個別幾何。 發明性方法另—實施例中,係提供絕緣層型式,具有 至少-接__-層。係施加該絕緣層至基板,藉此插 入接點至該接觸凹陷。接點之間的間隙係填充—物質。此 ,中,係製造包含—通孔的—層。說明方法可提供無論基 板是否包含接點,均可製造包含接_陷之該層的優點。 因此,各種處理可用來形成該接點及該層。 實知例中,接點及接觸凹陷之間的間隙係填 充一聚合物。 、 ^ 實β例中奴纖維至少部分被高溫分解沉積碳覆 蓋。 " 本矣明貝她例係有關暴露接點形成於一基板上,而 7 200830462
Ο 隨後該接點至少外殼表面被一絕緣層覆蓋的方法。接著, 接點之間的間隙係填充一物質,如半導體物質。此後,電 路被引進該物質,而通孔係以導電方式連接至該電路。隨 後,可以進一步處理移除該基板。藉由使用此程序,可獲 得如包含通孔之半導體物質的薄物質層,其可以進一步處 理從該層兩側電氣接觸。因為相對於傳統方法,由於新程 序並不藉由製造-通孔及填充該通絲製造該通孔,該通 孔可具有高長寬比。此程序巾,t先製造聽該通孔的接 點’ Ik後製造純孔的該層。此法巾,可製造具有較 高長寬比的通孔。製造_,可使用各種導電物質。一實 施例中,可以如碳f的碳來製造該I點。碳奈米管亦可用 於此。相對於金屬,所使用之物纽方法亦可促成如通常 用於半導體技術的高溫進一步處理。 第1A至F圖說明第一製造處理的各種處理。第ia圖 之第-處理中,係提供-基板i。一絕緣層2係沉積於基 板1上。基板1可為任何種類基板,如梦晶圓形狀的石夕。 絕緣層2可由如氧切或氮切的各種物質建構。觸媒声 係沉積於獨立基本區域3中的絕緣層2上。鐵, 當作觸媒。該層可具有如0.5奈米的厚度。纟於基本區域3 的安置及雜,财蚁接點4的安置及横斷面區域 氣接點4係軸於觸舰域上。針對此,可使用 成處理及各種導電㈣。例如,碳可藉由解汽相沉^ (㈣)處職長為如單鮮❹鮮的纖維或管形狀 壁管例中,該管直徑介於〇.4奈米及5奈米 8 200830462 中,該管直徑介於!奈米及觸奈米之間,所以可參 =示米管。藉此,複數管係形成於基本區域3上。碳可 Ο
使:Γ,氬或氧及氫或水汽的化學汽相沉‘處理 長。可於10分鐘内執行該沉積處理。化學汽相沉積處 理中、’可使用具有50公分或更大直徑的石英爐及具有謂 ^刀,度的加魅。伽由氣流形狀之關器來供應水 二。母分鐘1_立方公分氣流,具有気氫("桃)的純 鼠(99.99%)或純氦(99.99%),係可當作使用水汽之化 沉積處理的周圍氣體。可以1〇分鐘沉積期間,每分鐘10 = 150立方公分乙烤流量,攝氏75〇度的溫度及介於黯 勺=pm之間的水密度來執行該化學汽相沉積處理。可施加 U奈米厚度氧化!呂及丨奈米厚度鐵,可當作觸媒的一 =於包合1奈米至麵奈米厚度之氧切層的—石夕晶圓 y除了 °兒明方法,亦可使用碳纖維束,特別是碳管形狀 點4亦可使用其他導電 至小i第1C圖說明,形成接點4之後,第二絕緣層係覆蓋 ^點=。例如,氧化矽或氮化矽可當作第二絕緣層5。 此,第二絕緣層5僅可直接沉積於接點4。 ^[歹|}中,楚_ 只 層2 絕緣層5係廣大地沉積於接點4表面上及絕緣 _、上此後’第二絕緣層5係從絕緣層2表面上被移除, ;邊際區,藉此維持具有包圍接點4的一外殼層。視選擇 、彳彳而疋,絕緣層2亦可進一步維持被第二絕緣層5覆 9 200830462 蓋。 另一方法處理中,第ID圖係說明其結果,接點4之間 的間隙係填充一層6。層6可由如半導體物質的各種物質 形成。一實施例中,層6可為矽。可以攝氏750至800度 溫度沉積石夕。藉由l〇〇m托(Torr)程序壓力下之7〇SCCm矽烷 流$(SiH4) ’可達成每小時12〇奈米的沉積速率。視使用方 法實施例而定,亦可藉由該沉積層6來覆蓋接點4,且隨 後藉由一移除處理將該接點4暴露於上端區域中,藉此配 置该層ό表面為一平面。藉此,可使用化學機械拋光(CMp) 處理及濕韻刻處理。可藉由攝氏1〇〇〇至12〇〇度範圍的熱 處理來進一步改善該半導體物質品質。 最後’如第1D圖說明,包含接點4形狀之通孔的層6 係可用於進一步處理及/或應用。 一實施例中,如第1E圖說明,電路7係併入層6或在 其上’该電路係與接點4電氣連接。例如,該電路可為各 種類型’如ASIC(特定應用積體電路)電路的積體電路,或 資料處理電路,或特別是DRAM記憶體電路或快閃記憶體 電路的記憶體電路。該記憶體電路亦可以自旋效應 或相位改變(PCRAM)或電阻組件(CBRAM,氧化物)為基 礎,以儲存或處理資料。電路7亦可被操作為簡單電導體, 如用於感應器或微機械應用,特別是奈米機械應用。電路 7可經由連接線23連接至接點4,其可以導電方式附著至 層6上表面及/或可併入層6。第1E至!7圖中,係以平行線 方式說明層6的上區域,以便說明製造電路7所需的層6 200830462 進一步處理。 、進一步處理時,基板1及絕緣層2可如第1F圖說明地 被移除。4 了移除基板1及/或絕緣層2,射使用如已知 化學機械拋光處理,濕侧,水賴或研雜術。 α 第2Α至Ε圖說明形成包含至少一通孔之層6的另— =法。第2Α圖說明包含一絕緣層2的—基板1。絕緣層: 覆盍基板1的表面。絕緣層2可以如氧化砍的氧化物型^。 較深層8係沉積於絕緣層2上。較深層8包含填入觸媒居 10的凹陷9。觸媒層10大致包含較該較深層8為低的—厚 度虽以石夕型式形成練深層8時,可使用光罩顯影處理 及後續侧處理來軸_ 9。藉此,雜深層8係被向 下移除至絕緣層2的表社。例如,觸媒層1()可為圓形或 矩形,且具有10奈米及卿微米之間的—寬度或一直徑。 例如’觸媒表面H)之物質可為錦,鐵秘,或其組合。觸 媒物質可直接或藉由金屬剝離⑽询法__陷9中, 及建構及插入凹陷9中當作觸媒層1〇。 絕緣層2具有10至励奈米的一厚度。同樣地,較深 層8具有10至細奈米的一厚度。例如,觸媒層1〇可具 有〇·5奈米厚度,且包含鎳,鐵或銘。 〃進-步處理中,碳管束係生長於觸媒層1〇上。該束高 度係介於1及500微米之間,如介於丨及1〇〇微米之間。 如第1圖說明,為了沉積碳管,可使用各種方法,如藉由 使用乙稀當作碳源及水汽來沉積該碳。絲,如第2Β圖說 明,可獲得接點4,藉此碳管束可形成各接點4。 π 200830462 進步處理中,接點4表面及較深層8表面係為第二 絕緣層5覆蓋。例如,第二絕緣層5可由氮化石夕及/或氧化 石夕層形成。該沉積第二絕緣層5係涵下移除至外殼表面 5 ’藉此暴露較深層8的部分表面。例如,第二層8的全部 表面係被向下暴露至外殼表面5的基本區域。第二絕緣層 5可藉由回钱被移除。較深層8亦可由結晶石夕層形成。 接著’層6 _成於接點4之間,也狀外殼表面5 之間。-實施例中’層6係被形成為外延沉積石夕層,藉此 可達成每分鐘150至·奈米_生長。例如,以低^外 延處理沉積_ ’係可選擇性藉由使用熱化汽體沉積以超 向真空沉_。此處理中,可以攝氏800度溫度運用乙石夕 烧(Sl2H6),氫氣及魏於化學汽相沉積反應H中沉積。藉 此產生外延生長⑪層,藉此層生長可轉氏_度溫度及 約24m托(Torr)壓力下達到每分鐘15〇奈米。此處理中,係 使用具有1之最切:氯時的·乙魏,統及氯氣。 可藉由說日貌積技術巍選擇氧切及氮切,低部分氯 壓力可藉此充分销選雛。此法巾,-實關中,層6 可被形成為-外延料。接著,電路7係被引進層6上及/ 或中。第2C圖係說明此處理階段。 進一步處理巾’可藉由域_理來移除基板1及絕 彖層2此法中可獲得_組件層。如第2E圖說明,若 干組件層13可安置於彼此頂部,而獲得組件層13的堆疊 Μ個別、、且,層U可藉由黏著及/或接合技術彼此電氣及 麵連接。藉此,如-或若干組件層13之電氣接點係彼此 12 200830462 ^接。再者,一組層13或若干組件層13的電路可彼此電 氣連接。組件層13可彼此相同或不同。此法中,可製造組 件層13的堆疊14。個別組件層13的接點4可經由電氣層 或直接彼此連接。可於晶圓,晶圓上之晶粒或晶粒上之晶 粒之間執行接合處理。 弟3Α至F圖說明包含製造一通孔之一層$的方法。 第3Α圖說明包含一絕緣層2的一基板1,及包含凹陷9的 一較深層8,觸媒層10併入其中。該安置係依據第2Α圖 製造。 最後’包含碳纖維,特別是碳管的接點4係沉積於觸 媒層10上。接點4可為包含複數碳纖維或碳管的束型式。 碳纖維或碳管係分別依據第1圖解釋的方式來製造。第3Β 圖說明此處理階段。 接著,進一步處理中,碳可以碳層15型式高溫分解配 置於接點4上。藉此,碳纖維或碳管係分別被碳覆蓋。結 果,如碳纖維或碳管之間自由間係可至少部份或完全被填 充。 第3C圖說明沉積該高溫分解碳之後之第3Β圖放大區 段,藉此說明接點4為包含若干碳管20的束形狀,該管之 間間隙係填充高溫分解碳15。該高溫分解沉積碳15可改 善纖維的導電性及機械穩定性。藉此,較深層8亦可被覆 蓋咼溫分解沉積碳層15。碳層15可從較深層8表面被移 除。為了沉積碳,係使用如甲烧或乙快的前導,其可於如 攝氏750度至1200度溫度下高溫分解且以碳型式沉積。該 13 200830462 疊層配置之高密度的一各向 的低沉積溫度下,係形成具 高溫分解沉積碳層可包含具有 異性層結構。攝氏750度範圍 各向異性特性的一層結構。 另一實施财,可—由使用電荷載子摻雜碳層 …可於高溫分解碳期間或沉積碳層15之後接雜。係使用 氮,構,神或删來摻雜。 Ο Ο 沉積,層15 ^後,係施加第二絕緣層5。第二絕緣層 5可包含乳化砍或氧化石夕。第3D圖係說明此處理階段。 ^實施例中,碳層15係從較深層8表面被移除,而 瓶後安置第二絕緣層5。第二絕緣層5係從較深層8表 面被移除至環繞撫4 _職域。最後,包含如石夕之物 質的層6係安置於接點4之間。例如,騎可藉由選擇性, 外延沉積方法安置。此後’電路7係分別安置於層6中或 上1電路7可以導電方式經由安置於層6中或上的連接線 23連接至接點4。第3E圖係說明此處理階段。 _進一步處对’基板1魏緣層2係被移除。此法可 獲付第二組件層6。第3F圖係說明此處理階段。2e 圖中之組件層13的堆414說明,係可藉由 組件層16來製造具有第二組件層16的堆疊吏干弟一 第4圖說明製造包含通孔4之一層6的第四方法 4A圖說明絕緣層2覆蓋的基板i。絕緣層2係被較深声8 覆蓋。較深層8係被觸媒層1G覆蓋。基板i可為如^ 的任何類型基板。絕緣層2係安置於如包含氧化矽= 1上。絕緣層2包含1至⑽奈米的厚度。安置於絕緣= 14 200830462 上之較深層8,可包含矽且如具有10至2〇〇奈米的厚度。 由矽形成之層8表面可被氧化矽層覆蓋,其厚度範圍係介 於〇·5至4奈米之間。安置於較深層8上之觸媒層1〇可具 有〇·2至3奈米的厚度,如0.5奈米。例如,製造觸媒表面 10之物質可為鎳,鐵或鈷。 藉由使用上述方法,包含碳管20之碳層17係生長於 觸媒層10上。碳層17可為碳管2〇的氈。除了碳管2〇之 外,亦可提供碳纖維。藉此,碳管2〇係生長於觸媒層1〇 上且包含達1〇〇微米的長度。石炭管2〇本質上被垂直觸媒 層1〇表面安置。第4Β圖說明此處理階段,以放大區段說 明該碳管。藉由使用第!圖說财法_由碳製程之接點 4來生長包含碳管的該層。包含碳管2〇的碳層17可部分 被,溫分解碳15覆蓋。第4Β圖的放大區段說明高溫分沉 積石反I5之该層至少部分填充碳管2〇之間間隙。視被選擇 實施例而疋,该間隙可完全以高溫分沉積碳填充。 進一步處理中,如第4C圖說明,包含碳管2〇之碳層 17及高溫分解碳15係被建構產生電氣接點4。為了建構, 硬遮罩係麟使用氫,氧或线的各向異性侧處理令。 視被選擇實施伽定,亦可於將碳層17建人碳管如 束後,塗敷高溫分解碳15。 +配置為石屄官20的接點4隨後被第二絕緣層5覆蓋。係 藉由韻科技術將絕緣層5及石夕層1〇上固有的氧化層從石夕層 10之接點4完全移除。藉此,係使用稀釋氟氫酸的濕^ 清潔對該絕緣層隔襯银刻。此後,層6係形成於接點*之 200830462 間。藉此,如可依據上述方法將 電路7係安置於層6中及/或上^為外延石夕層。接著, 方式^ 可使用連接線23以導電 η6連接至接點4。第®圖說明此處理階段。 進一步處理中,基板】及絕緣 說明此處理·。 δ、麵2録移除。第4E圖 Ο
f明的第四組件層24,如第4F圖中說明可 k包3第四組件層24的堆疊14。個別組件層13可藉由 °晶圓黏合的黏合技彳彼此電氣及機械連接。此外,各 第四組件層24的電路7可鱗電方式録接點*彼此連 接0 、第^八至G目說明包含通孔4之一層6的第五製造方 法。如第5A圖說明,係提供包含觸媒層1〇的基板〗。基 板1可具有載體晶圓形狀,具有厚度0·5至4奈米的氧化 矽表面,或絕緣層上覆矽(S0I)形狀,包含具有厚度1〇至 5〇〇奈米的絕緣巾介層及具有厚度〇·5至4奈米的氧化石夕表 面。然而,亦可使用可形成基板的其他物質。觸媒層1〇可 覆蓋基板表面1且可包含鎳,鐵及/或鈷。例如,觸媒層1〇 可具有0.2至1奈米,如〇·5奈米的厚度。 以下處理中,如第4圖說明,包含碳管20之碳層17 係生長於觸媒層10上。如第4圖解釋,碳層π可被高溫 分解碳15覆蓋,也就是滲入。此法中,可機械穩定化碳管 20。再者,可於沉積期間或沉積之後,藉由添加包含硼, 磷’砷之氣體的離子植入或原位摻雜來摻雜高溫分解碳 15。第5B圖說明此處理階段。 16 200830462 此後,包含碳管20的碳層17可被建構產生碳管2〇形 狀的個別接點4。針對此,係使用如蝕刻遮罩及各向異性 蝕刻處理。視被選擇實施例而定,高溫分解碳層15直到接 點4形成之後才被沉積於接點4上,藉此可執行離子植入 及其他摻雜技術。第5C圖說明此處理階段。建構接點4 之後,接點4表面係被絕緣層5覆蓋。第二絕緣層5可包 含氮化石夕或氧化石夕。 第5D圖說明此處理階段。第5D圖說明一部份層,其 被插入包含具接觸凹陷18之一層6的相應成形第二部分層 26。第5E圖說明此處理階段。第二部分層%包含第二基 板19 ’包含具有已整合電路7的一層6。層6内,接觸凹 陷18係依據接點4幾何及安置而形成。如上述,層6可包 含矽或其他物質。組裝期間,接點4係被插入接觸凹陷Μ。 視被選擇實施烟定,接點4可獅人有或無第二絕緣層 5的接觸凹陷18。接觸凹陷18區域中,一導電層3〇係形 成於第二基板19上。導電層3〇係以直接或經由連接線幻 導電方式_接至電路7。第5ESj說明此處理階段。 進步處理中,基板1被移除而獲得第5F圖的安置。 刀別介於電氣接點4及層6,或介於第二絕緣層5及層6 ,間的凹陷,係可填充如聚合物的液體絕緣物質。此後, 第一基板19亦可被移除。再者,可移除仍安置觸媒層π 於其上的接點4上區域。如第5G圖說明,此法可獲得第三 組件層28。 一 可使用傳導層2〇的焊接綱反流焊接處理來連接接 17 200830462 ”、、占4。此法可改善傳導層2〇及接點4之間的電氣接觸。藉 由使用第5A至G圖說明的方法,係可獲得具有包含高方 向比接點4之通孔的—層,藉此可以各處理製造及彼此獨 立的接點4及具有接觸_ 18的層6。此雜製程更有彈 性。 第6圖說明包含具有接點4之一通孔的一層6,具有 使用上述方法製造之電路7及接點4之一層6的另一製造 方法。接著於以下處理中,係移除接點4而獲得第二接觸 凹陷22。當以碳管束形狀形成接點4時,可使用氧電漿或 氫電漿移除碳管束。第6A圖說明此處理階段。為了簡化處 理三在沉積第二絕緣層5之前,包含组層及域氮化纽層的 ”塗層29係沉積於接點4上。亦可沉積其他執拗傳 V物貝。於是,導電背板21係施加於如鈦或氮化鈦金屬製 成的層6底側上。層6已包含電路7。此法可獲得包含電 路7及弟—接觸凹陷22的層6。 一進步處理中,第二接觸凹陷22係填充如電鑛銅的電 氣物質。如第6B圖說明,此法可獲得具接點4的層6。接 點4可經由連接線23連接至電路7。 視被選擇實施例而定,若干層可以堆疊型式安置於彼 此頂u卩上。第6C圖說明此實施例。第6D圖說明一堆疊, 具有表示電氣接點4的填滿第二接觸凹陷22。 第7圖說明使用矽作為安置矽-鍺-層之後之一矽層的 基板1的另一實施例,該矽層對應層8。該矽層係外延生 長於該矽-鍺-層上。該矽_鍺_層係為一獨立層。此法中,除 18 200830462 了絕緣層上覆矽(SOI)基板,亦可提供昂貴結構。視使用實 施例而定,亦可使用矽外延生長的其他結構。如先前圖式 5兒明地>儿積接點4之後,石夕係被外延安置於石夕層上。此去 可獲得包含接點4的-外延石夕層,該接點4具有一高方向 比。該矽-鍺-層可具有10至1〇〇奈米的一厚度。 ° Ο Ο 一丞孜一鍺化矽及一矽屏, 綱層10被安置於該錯切層上,觀無4可生長4 別包含碳管的觸媒層K)上,而藉此層6可於接點_ =::虫=_㈣彻解。可獲得‘ 圍,熟練-要不雜本發明範 代該說明特定實施例。本代及/辑實施可替 實施例的任何改良或變# =如盍在此討論之特定 利範圍及其同等物的限制。,預期本發明僅受申請專 19 200830462 【圖式簡單說明】 ^附圖提供進-步理解本發明 說明書的-部份。簡式 將人構成本 起解釋本糾顧。施似與該說明一 明其他實施例及本發明許多預:=明係可較佳理解本發 Ο 度里:相似參考數字係標示對應類似零件。不 第2圖說明提供一通孔的第二方法。 第3圖說明提供一通孔的第三方法。 第4圖說明提供一通孔的第四方法。 第5圖說明提供一通孔的第五方法。 第6圖說明提供一通孔的第六方法。 弟7圖說明基板進一步實施例。
V 20 200830462 【主要元件符號說明】 1基板 2 絕緣層 * 3 基本區域 4接點 5 第二絕緣層 6層 7電路 23 連接線 9 凹陷 10觸媒層 8較深層 15碳層 16 第二組件層 17碳層 〇 20碳管 24 第四組件層 28 第三組件層 22 凹陷 29較深傳導塗層 Si矽 21

Claims (1)

  1. 200830462 十、申請專利範圍: I —種積體電路製造方法’包含: 於一基板上從導電物質形成至少一接點;及 朴於该基板上安置達該接點的一預定位準的一層,包含 措由該接點而於該層巾提供-導電通孔於該層中 ,該通孔 係從該層的一側被導引至一對側。 2·如申請專利範圍第1項的方法,包含形成電路於該 f) 層上或中。 3·如申請專利範圍第1項的方法,包含其中該接點至 少部分包含碳。 4·如申請專利範圍第3項的方法,包含其中該接點係 由碳纖維形成。 5·如申請專利範圍第丨項的方法,包含以碳纖維束型 式來安置一接點。 6·如申請專利範圍第4項的方法,包含形成一碳管來 〇 當作一破纖維。 7·如申請專利範圍第丨項的方法,包含施加一觸媒物 質,用以將碳安置於該基板上的一預定區域,藉此安置該 碳以及該觸媒物質製造的該接點。 8·如申明專利範圍第1項的方法’包含以—半導體物 質來安置該層。 9·如申請專利範圍第8項的方法,包含以娜成該層。 10·如申請專利範圍第9項的方法,包含外延安置該矽。 η·如申請專利範圍第1項的方法,包含安置具有大於 22 200830462 該接點的高度之一厚度的該層, 點的-上端。 n綺向下移除至該接 12. 如申請專利範圍第!項的方法 層於該基板上,安置—料於職切層上 點之一凹陷引進抵達該埋人氧切層的 媒物質以安置該碳於該凹陷中,及 女置—觸 質上及形成該接點。 “於該觸媒物
    Ο 13. 如申請專職_ 12餐方法, 至500奈米的一厚度的該氧化矽層。 女置八有1 Η.如申請專利細第12項^法,包含安置具 於10及200奈米的一厚度的該石夕層。 κ如申請專利細第㈣的方法,包含其中選自包含 錄,鐵或始之群組的物質的至少其中之一係安置為一觸媒。 16.如申請專利範圍第!項的方法,包含安置一絕緣層 於該基板上及該接點上,以隔絕該接點,藉此該絕緣層隨 後從祕板的該表面被向下移除至環魏接點的—外殼表 面’而該絕緣物質持續覆蓋該接點。 申請專利範圍第π項的方法,包含其中該絕緣 層包含氮化石夕或氧化石夕。 > 18.如中請專利範圍第丨項的方法,包含藉由乙稀及水 汽形成一碳管之該接點及安置該碳管。 19. 如申請專利範圍第!項的方法,包含其中該接點具 有1至500微米的一高度。 20. 如申請專利範圍第丨項的方法,包含其中該接點具 23 200830462 有ι〇奈米至loo微米的一直徑。 21·如申請專利範圍第丨項的方法,包含藉由以高溫分 解而安置之一碳形成碳管之該接點及覆蓋該碳。 22·如申請專利範圍第1項的方法,包含其中該接點包 含石炭,而以電荷載體摻雜該破。 23.如申請專利範圍第2〇項的方法,包含其中摻雜藉 由南溫分解而被安置的該碳。 Ο
    24·如巾t^專利範圍4 1項的方法’包含形成一碳纖維 導電層於該基板上,圖形化該導電層而導致個難點,並 以一絕緣層覆蓋該接點。 25·如申請專利範圍第24項的方法,包含於圖型化該 接點之前,滲人具高溫分解安置㈣該碳纖維導電層。 26·如申請專利範_ 24項的方法,包含 維為碳管。 27·如申μ專利範圍第^項的方法,包含以具有至少一 接觸凹1¾之、、€緣層的型式而提供—層,施力。該絕緣層於該 基板上*置该接點於該接觸凹陷及該接點之間的一中間 間隙中’及以-物質填充該絕緣層。 28·如申請專利範圍第27 _方法,包含形成該絕緣 層於載體上’且於連魏絕緣層至該基板之後移除該載 體。 29. 如申請專利範圍第27項的方法,包含以一聚合物 填充該中間間隙。 30. 如申請專利範圍第27項的方法,包含形成一電路 24 200830462 於該絕緣層中或上,並以導電方式連接該電路至該接點至 少其中之一。 31.如申請專刹範圍第1項的方法,包含使用該接點當 作犧牲接點,形成該絕緣層時移除該接點而獲得一接觸 凹陷’並以一傳導物質填充該接觸凹陷而獲得一第二導電 接點。
    32.如申請專利範圍第1項的方法,包含·· 以组/氮化组層覆蓋該接點;及 安置該絕緣層於該组/氮化组層上。 33·—種積體電路裝置,包含: 基板’具有包含一碳纖維束的一接點,該束係被埋 入一層中當作一通孔。 34·如申請專利範圍第33項的裝置,包含其中該束具 有小於100微米的一直徑。 35·如申請專娜1)第33項的裝置,包含其中安置呈 有通孔的若干層為一堆疊。 36.如申請專利範圍第33項的裝置,包含其中 摻雜該碳纖維。 貝 33項的裝置,包含其中形成該 37·如申請專利範圍第 碳纖維為碳管。 从如甲睛專利範圍第33項的裝置,包含 而溫分解製紅-絲至少部分駭該碳纖維。 分解填::軌圍第38項的裝置,包含其中以高溫 刀解女置喊充轉纖維之_該中間間隙。 25 200830462 ,包含其中製造該 ,包含其中製造該 4〇·如申請專利範圍第33項的裝置 裝置為一電路部分。 41·如申請專利範圍第33項的裝置 裝置為一記憶體電路部分。 ” 42.如申請專利範圍第%項的裝置,包含其中形成該 =緣層為環繞該束的―外殼層,且—安置♦層環繞該外殼
    Ο 43.如申請專利範圍第a項的裝置,包含其中該 為外延安置石夕。 “ 44. 如申請專利範圍帛33項的裝置,包含其中該束具 有1微米及1〇〇微米之間的一高度。 、 45. 如申請專利範圍第%項的裝置,包含其中該束具 有1〇奈米至100微米的一直徑。 46. 如申請專利範圍帛33項的震置,包含其中提供具 有接點的若干層當作通孔,轉接將干層彼此機械性 連接,及將該層接點彼此電氣連接。 47·—種積體電路,包含·· 一基板; 該導電物質基板上形成的至少一接點,· 安置一層於該基板上達該接點一預定位準,包含藉由 该接點提供-導電通孔於該層巾,該通孔健該層一侧被 導引至一對側。 48.如申請專利範圍帛47彻積體電路,包含 形成於該層上或中的電路。 26 200830462 49. 如申請專利範圍第47項的積體電路,包含該接點 至少部分包含碳。 50. 如申請專利範圍第49項的積體電路,包含其中該 ^ 接點係由碳纖維形成。 5L如申請專利範圍第47項的積體電路,包含以一碳 纖維束型式安置的一接點。 52. 如申請專利範圍第50項的積體電路,包含形成作 為一礙纖維的一碳管。 53. 如申請專利範圍第47項的積體電路,包含: 該基板上的一氧化矽層; 安置於該氧化矽層上的一矽層; 一凹陷,用於該接點而被引進該矽層抵達該埋入氧化 石夕層;及 一觸媒物質,可安置該碳於該凹陷中,及一碳管,安 置於該觸媒物質上及形成該接點。 〇 27
TW096144866A 2007-01-04 2007-11-26 Method for making an integrated circuit having a via hole TW200830462A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007001130.1A DE102007001130B4 (de) 2007-01-04 2007-01-04 Verfahren zum Herstellen einer Durchkontaktierung in einer Schicht und Anordnung mit einer Schicht mit Durchkontaktierung
US11/686,004 US20080164611A1 (en) 2007-01-04 2007-03-14 Method for making an integrated circuit having a via hole

Publications (1)

Publication Number Publication Date
TW200830462A true TW200830462A (en) 2008-07-16

Family

ID=39477666

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096144866A TW200830462A (en) 2007-01-04 2007-11-26 Method for making an integrated circuit having a via hole

Country Status (4)

Country Link
US (1) US20080164611A1 (zh)
CN (1) CN101217128A (zh)
DE (1) DE102007001130B4 (zh)
TW (1) TW200830462A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8912654B2 (en) * 2008-04-11 2014-12-16 Qimonda Ag Semiconductor chip with integrated via
US8088660B1 (en) 2010-12-15 2012-01-03 Infineon Technologies Austria Ag Method for producing a plug in a semiconductor body
US10570010B1 (en) * 2016-06-17 2020-02-25 National Technology & Engineering Solutions Of Sandia, Llc Fabrication of multilayered carbon MEMS devices
CN108269802B (zh) * 2017-01-04 2020-11-06 上海新昇半导体科技有限公司 一种碳纳米管束场效应晶体管阵列及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5618739A (en) * 1990-11-15 1997-04-08 Seiko Instruments Inc. Method of making light valve device using semiconductive composite substrate
US6221760B1 (en) * 1997-10-20 2001-04-24 Nec Corporation Semiconductor device having a silicide structure
US5960270A (en) * 1997-08-11 1999-09-28 Motorola, Inc. Method for forming an MOS transistor having a metallic gate electrode that is formed after the formation of self-aligned source and drain regions
KR100360476B1 (ko) * 2000-06-27 2002-11-08 삼성전자 주식회사 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법
JP2002121404A (ja) * 2000-10-19 2002-04-23 Polymatech Co Ltd 熱伝導性高分子シート
US6524920B1 (en) * 2001-02-09 2003-02-25 Advanced Micro Devices, Inc. Low temperature process for a transistor with elevated source and drain
US6891227B2 (en) * 2002-03-20 2005-05-10 International Business Machines Corporation Self-aligned nanotube field effect transistor and method of fabricating same
US6803708B2 (en) * 2002-08-22 2004-10-12 Cdream Display Corporation Barrier metal layer for a carbon nanotube flat panel display
US20050145838A1 (en) * 2004-01-07 2005-07-07 International Business Machines Corporation Vertical Carbon Nanotube Field Effect Transistor
US20050167655A1 (en) * 2004-01-29 2005-08-04 International Business Machines Corporation Vertical nanotube semiconductor device structures and methods of forming the same
US20050279274A1 (en) * 2004-04-30 2005-12-22 Chunming Niu Systems and methods for nanowire growth and manufacturing
KR20070028604A (ko) * 2004-06-30 2007-03-12 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 나노선(nanowire)에 의해 접촉되는 전도성 있는재료로 된 층이 있는 전기 장치 및 그 제조 방법
US20070116631A1 (en) * 2004-10-18 2007-05-24 The Regents Of The University Of California Arrays of long carbon nanotubes for fiber spinning

Also Published As

Publication number Publication date
DE102007001130B4 (de) 2014-07-03
DE102007001130A1 (de) 2008-07-10
US20080164611A1 (en) 2008-07-10
CN101217128A (zh) 2008-07-09

Similar Documents

Publication Publication Date Title
JP4448356B2 (ja) 半導体装置およびその製造方法
JP6981629B2 (ja) 半導体構造用の支持体
JP4549002B2 (ja) カーボンナノチューブからなる電気的に導電性の接続を有する電子部品とその製造方法
CN102986014B (zh) 通过三维集成技术制造高性能碳纳米管晶体管集成电路的方法
TW201001629A (en) Memory cell that includes a carbon nano-tube reversible resistance-switching element and methods of forming the same
Jordan et al. Development of seed layer for electrodeposition of copper on carbon nanotube bundles
KR100858453B1 (ko) 전기적 접속 구조, 그 제조 방법 및 반도체 집적 회로 장치
KR101110804B1 (ko) 배선 구조체의 형성 방법
JP4208668B2 (ja) 半導体装置およびその製造方法
JP2010516620A (ja) カーボンナノチューブ機器及びその製造方法
US9355900B2 (en) Semiconductor device and method of manufacturing the same
TW200845157A (en) Stable silicide films and methods for making the same
TW200830462A (en) Method for making an integrated circuit having a via hole
TWI364816B (en) Interconnection structure and manufacturing method thereof
JP5233147B2 (ja) 電子デバイス及びその製造方法
JP2004288833A (ja) 炭素元素円筒型構造体へのオーミック接続構造及びその作製方法
CN106847790A (zh) 一种集成碳纳米管和石墨烯的互连结构及其制造方法
JP2010135631A (ja) 配線構造及びその形成方法、並びに半導体装置
CN102725839A (zh) 由重定向的碳纳米管制得的互连结构
Ghosh et al. Integration of CNT in TSV (≤ 5 μm) for 3D IC application and its process challenges
JP2016063097A (ja) カーボンナノチューブ配線構造およびその製造方法
CN110349848A (zh) 一种基于碳碳键的高性能界面制备方法
JP5573669B2 (ja) 半導体装置およびその製造方法
JP2010263227A (ja) 電気的接続構造の製造方法
KR20230108327A (ko) Cmos 호환가능 그래핀 구조, 인터커넥트 및 제조 방법