TW200818315A - Method of plasma oxidation processing - Google Patents

Method of plasma oxidation processing Download PDF

Info

Publication number
TW200818315A
TW200818315A TW096131864A TW96131864A TW200818315A TW 200818315 A TW200818315 A TW 200818315A TW 096131864 A TW096131864 A TW 096131864A TW 96131864 A TW96131864 A TW 96131864A TW 200818315 A TW200818315 A TW 200818315A
Authority
TW
Taiwan
Prior art keywords
plasma
oxidation treatment
density
processing
gas
Prior art date
Application number
TW096131864A
Other languages
English (en)
Inventor
Masaru Hori
Toshihiko Shiozawa
Yoshiro Kabe
Junichi Kitagawa
Original Assignee
Univ Nagoya Nat Univ Corp
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nagoya Nat Univ Corp, Tokyo Electron Ltd filed Critical Univ Nagoya Nat Univ Corp
Publication of TW200818315A publication Critical patent/TW200818315A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/08—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases only one element being applied
    • C23C8/10—Oxidising
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/36—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Description

200818315 九、發明說明 【發明所屬之技術領域】 本發明係關於電漿氧化處理方法，詳細來說，係關於 可適用於例如在半導體裝置的製造過程中於矽的表面形成 氧化矽膜時等的電漿氧化處理方法。 【先前技術】 # 在各種半導體裝置的製造過程中，藉由將半導體晶圓 表面的矽（單晶矽或多晶矽）氧化，形成例如有用的氧化矽 膜（Si〇2膜）作爲絕緣膜。以往，氧化矽膜係藉由例如熱氧 化法形成。但是，在進行熱氧化處理時，超過1 000 °C的高 溫會有造成矽基板產生熱變形的疑慮。 因此，有提案使由含氧氣的處理氣體所形成之含氧電 漿作用於被處理體，以將矽施行氧化處理的電漿氧化處理 方法（例如，國際公開第W02004/0085 1 9號）。 ® 上述國際公開第W02004/0085 1 9號所揭示的電漿氧化 處理，係藉由作爲電漿中之活性種的Ο自由基或〇2+等的 ^ 作用，進行Si-Si結合的切斷與Si-0結合的形成。此等電 漿中之活性種的種類或其密度等係依據電漿形成條件而有 所不同，這對電漿處理結果會產生很大的影響，也就是說 ，對氧化矽膜的形成速度（氧化速度）、膜質等會產生很大 的影響。 因爲習知的電漿氧化處理，難以掌握電漿中之活性種 的絕對値，所以，以可從電漿處理的結果之氧化矽膜的狀 -5- 200818315 態，獲得最合適的氧化速度或所期望之膜質的方式進行電 漿處理條件的選定。 所以，電漿處理條件的微小變動等，會有無法獲得所 期待的電漿處理結果，例如氧化速度變動導致氧化矽膜的 膜厚或膜質等產生偏差不均的問題。又，已知將單晶矽施 行氧化處理時，氧化速度具有面方位依存性，在習知的電 漿氧化製程中，例如在矽的（110)面與（100)面氧化速度會 產生差異，在面方位相異的部位會有難以使膜厚均勻一致 的問題。如上所述，因爲電漿氧化處理存有與熱氧化處理 不同之控制的困難度，所以是成爲使構成要素中含有氧化 矽膜之半導體裝置的良率降低、或者在電性功能產生偏差 不均而使可靠性降低的主要原因。 【發明內容】 本發明的目的在於提供一種可穩定且確實地進行氧化 處理，而不會使電漿處理結果產生偏差不均的電漿氧化處 理方法。 本發明的另一目的在於提供一種將被處理體表面施行 電漿氧化處理時，可正確地掌握電漿中之活性種的絕對値 之電漿氧化處理方法。 根據本發明之第1觀點，提供一種電漿氧化處理方法 ，係在電漿處理裝置的處理室內，使用含氧的處理氣體， 生成0(42)自由基之密度爲lxl012[enT3]以上的電漿，且 藉由該電漿將被處理體的表面施行氧化處理。 -6 - 200818315 在上述第1觀點中，上述電漿係由：上述處理氣體、 和藉由具有複數狹縫的平面天線被導入上述處理室內的微 波所形成的微波激發電漿。 又，上述電漿氧化處理方法可適用於將被處理體表面 的矽施行氧化處理，以形成氧化矽膜的情形。此時，亦可 藉由上述電漿，將形成於被處理體之凹部所露出的矽表面 予以氧化，以形成氧化矽膜，亦可藉由形成上述氧化矽膜 ，在構成上述凹部之側壁上端之矽的角部導入曲面形狀。 上述矽亦可爲單晶矽，亦可爲多晶矽。再者，可將電 漿氧化處理時之處理室內的壓力設成1 .33〜334Pa，更且 ，可將上述處理氣體中之氧的比例設成〇. 2〜1 %。上述處 理氣體亦可以1 %以下的比例含有氫。此外，可將用以激 發電漿的微波功率設成IW/cm2以上。 根據本發明之第2觀點，提供一種電漿氧化處理方法 ，係包含下列步驟：在電漿處理裝置的處理室內，使用含 氧的處理氣體，生成微波激發電漿的步驟；計測上述電漿 中之0(1 D2)自由基密度的步驟；和使用上述0(1 D2)自由 基密度爲lxl〇12[cnT3]以上的電漿，將被處理體施行氧化 處理的步驟。 上述第2觀點中，亦可又包括：依據上述0(1 D2)自由 基密度的計測結果，修正電漿形成條件的步驟。又，上述 電漿形成條件亦可爲處理壓力、上述處理氣體中之氧的比 例、或用以激發電漿之微波功率中的一個以上。 根據本發明之第3觀點，提供一種程式，係在電腦上 200818315 動作，且控制電漿處理裝置的程式，其中，上述程式在執 行時，係以進行：在電漿處理裝置的處理室內，使用含氧 的處理氣體，生成OCDO自由基之密度爲lxl012[cnr3]以 上的電漿，且藉由該電漿將被處理體的表面施行氧化處理 之電漿氧化處理方法的方式，控制上述電漿處理裝置。 根據本發明之第4觀點，提供一種程式，係在電腦上 動作，且控制電漿處理裝置的程式，其特徵爲：上述程式 在執行時，係以進行包括：在電漿處理裝置的處理室內， 使用含氧的處理氣體，生成微波激發電漿的步驟；計測上 述電漿中之 oOdo自由基密度的步驟；及使用上述 OdDO自由基密度爲lxl012[cnT3]以上的電漿，將被處理 體施行氧化處理的步驟之電漿氧化處理方法的方式，控制 上述電漿處理裝置。 根據本發明之第5觀點，提供一種記憶媒體，係在電 腦上動作，且記憶有控制電漿處理裝置的程式之記憶媒體 ，其中，上述程式在執行時，係以進行：在電漿處理裝置 的處理室內，使用含氧的處理氣體，生成0(1 D2)自由基之 密度爲lxl012[cnT3]以上的電漿，且藉由該電漿將被處理 體的表面施行氧化處理之電漿氧化處理方法的方式，控制 上述電漿處理裝置。 根據本發明之第6觀點’提供一種記憶媒體，係在電 腦上動作，且記憶有控制電漿處理裝置的程式之記億媒體 ’其中，上述程式在執行時，係以進行包括：在電漿處理 裝置的處理室內，使用含氧的處理氣體，生成微波激發電 -8 - 200818315 槳的步驟；計測上述電漿中之0(1 D2)自由基密度的步驟； 和使用上述0^02)自由基密度爲1x1012[cixT3]以上的電漿 ，將被處理體施行氧化處理的步驟之電漿氧化處理方法的 方式，控制上述電漿處理裝置。 根據本發明之第7觀點，提供一種電漿處理裝置，具 備：用以將被處理體施行電漿處理之可真空排氣的處理室 ;用以將微波導入上述處理室內之具有複數狹縫的平面天 線；計測上述電漿中之0(1 D2)自由基密度的計測手段；和 以進行在上述處理室內，使用含氧的處理氣體，生成 OCDz)自由基之密度爲lxl〇12[CnT3]以上的電漿，且藉由 該電漿將被處理體的表面施行氧化處理之電漿氧化處理方 法的方式，進行控制的控制部。 根據本發明之第8觀點，提供一種電漿處理裝置，具 備：用以將被處理體施行電漿處理之可真空排氣的處理室 ;和用以將微波導入上述處理室內之具有複數狹縫的平面 天線；和計測上述電漿中之0^02)自由基密度的計測手段 ;和以進行包括：在上述處理室內，使用含氧的處理氣體 ’生成微波激發電漿的步驟；計測上述電漿中之0(1 D2)自 由基密度的步驟；以及使用上述0(1 D2)自由基密度爲lx 1012[CnT3]以上的電漿，將被處理體施行氧化處理的步驟 之電漿氧化處理方法的方式，進行控制的控制部。 根據本發明之第9觀點，提供一種電漿處理裝置，具 備：用以將被處理體施行電漿處理之可真空排氣的處理室 ;用以將微波導入上述處理室內之具有複數狹縫的平面天 -9- 200818315 線；計測上述電漿中之oCdj自由基密度的計測手段·，和 依據上述自由基的計測結果，以上述odDd自由 基密度成爲lxl012[cnT3]以上的方式，控制電漿形成條件 的控制部。 根據本發明，藉由以良好效率生成作爲高能量之活性 種之0(^2)自由基的密度爲1><1〇12[(^_3]以上的電漿，且 利用該電漿將被處理體的表面施行氧化處理，依此，可以 高的氧化速度進行電漿氧化處理。又，將例如單晶矽施行 氧化處理時的面方位依存性也可獲得改善，所以也可有利 於適用在將形成有凹部或凸部等的矽表面施行氧化處理時 〇 又，根據本發明，將被處理體表面施行電漿氧化處理 時，係監視作爲電漿中之活性種之0(/02)自由基的密度， 使之反映於電漿處理條件，藉此，可以能夠以良好效率生 成OfDz)之最合適的條件，穩定地進行電漿氧化處理。 【實施方式】 以下，參照附圖，說明本發明之較佳的型態。第1圖 係模式地表示適用於本發明之電漿氧化處理方法的實施之 電漿處理裝置的一例之剖面圖。該電漿處理裝置係利用具 有複數狹縫（slot)的平面天線，尤指利用 RLSA(Radial Line Slot Antenna ;輻射線狹縫天線），將微波導入處理室 內以產生電漿，藉此，可產生高密度且低電子溫度的微波 電漿之RLS A微波電漿處理裝置所構成，並且在半導體裝 -10- 200818315 置的製造過程中，適合被使用在例如作爲電晶體之閘極絕 緣膜之氧化矽膜的形成、或作爲元件分離技術之淺溝槽分 離（Shallow Trench Isolation ; STI)之溝槽內壁面的氧化矽 膜形成等的目的。 該電漿處理裝置100具有氣密地構成且接地的大致圓 筒狀處理室1。在處理室1之底壁1 a的大致中央部形成有 圓形的開口部10，且在底壁la設有與該開口部10連通且 朝下方突出的排氣室1 1。 在處理室1內，設有用以將作爲被處理基板的半導體 晶圓（以下，稱爲「晶圓」）W水平地支持之由A1N等的陶 瓷所構成的承受器（susceptor)2。該承受器2係藉由從排氣 室1 1的底部中央朝上方延伸之圓筒狀A1N等的陶瓷所構 成的支持構件3支持。在承受器2的外緣部，設有用以引導 晶圓W的引導環（guide ring)4。又，在承受器2中埋設有 電阻加熱型加熱器5，該加熱器5係從加熱器電源6供電， 藉以加熱承受器2，且以該熱將作爲被處理體的晶圓W加 熱。此時，可將處理溫度控制在例如室溫〜800 °C爲止的 範圍。此外，在處理室1的內周設有由石英所構成的圓筒 狀襯墊（line〇7。又，在承受器2的外周側，用以將處理室 1內均勻地排氣之具有多數排氣孔8a的擋板（baffle plate) 8 係設置成環狀，且該擋板8係由複數的支柱9所支持。 在承受器2上，用以支持晶圓W使之昇降的晶圓支持 銷（沒有顯示圖）係以可對承受器2的表面突設的方式設置 200818315 在處理室1的側壁設有構成環狀的氣體導入構件15， 且均等地形成有氣體放射孔。在該氣體導入構件1 5連接有 氣體供給系1 6。此外，氣體導入構件1 5亦可配置成噴灑狀 。該氣體供給系16具有例如Ai:氣體供給源17、〇2氣體供 給源1 8、H2氣體供給源1 9，且此等氣體係分別經由氣體管 線20到達氣體導入構件15，然後，從氣體導入構件15的氣 體放射孔均勻地導入處理室1內。在各個氣體管線20設有 質流控制器（mass flow controller)21以及其前後的開關閥 22。此外，亦可使用其他稀有氣體例如Kr、He、Ne、Xe 等的氣體來取代Ar氣體，更且，亦可如後述那樣不含稀 有氣體。 在上述排氣室1 1的側面連接有排氣管23，且在該排氣 管23連接有包含高速真空泵的排氣裝置24。接著，藉由使 該排氣裝置24作動，可使處理室1內的氣體均勻地排放到 排氣室1 1的空間11a內，然後，經由排氣管23排出。藉此 構成’可將處理室1內高速地減壓至預定的真空度例如 0.133Pa 爲止。 在處理室1的側壁設有：在電漿處理裝置100與鄰接於 電漿處理裝置100的搬送室（沒有顯示圖）之間，進行晶圓 W之搬入搬出的搬入搬出口 25;和開關該搬入搬出口 25的 閘閥2 6。 處理室1的上部係成爲開口部，沿著該開口部的周緣 部設有環狀的支持部27。由介電體例如石英或Al2〇3等的 陶瓷所構成，且可透過微波的微波透過板28係經由密封構 -12- 200818315 件29氣密地設置於該支持部27上。因此，處理室1內可保 持氣密。 在微波透過板28的上方，以與承受器2對向的方式設 有圓板狀的平面天線構件3 1。該平面天線構件3 1係扣止於 處理室1的側壁上端。平面天線構件3 1對應於例如八吋晶 圓W時，係爲由直徑3〇0〜400mm、厚度1〜數mm(例如 5mm)之導電性材料所構成的圓板。具體來說，係由例如 表面爲鍍銀或鍍金的銅板或鋁板所構成，且多數的微波放 射孔32(狹縫）以預定的圖案貫通形成所構成。該微波放射 孔3 2係如第2圖所示那樣成爲長溝狀，典型來說，鄰接的 微波放射孔32彼此係配置成「T」字狀，且此等複數的微 波放射孔32係配置成同心圓狀。微波放射孔32的長度或配 列間隔係依據微波的波長（Xg)決定，例如微波放射孔32的 間隔係配置成Xg/4、lg/2或Xg。第2圖中，以Ar表示形 成同心圓狀之鄰接的微波放射孔32彼此的間隔。又，微波 放射孔3 2亦可爲圓形、圓弧狀等的其他形狀。再者，微波 放射孔32的配置型態並沒有特別的限制，除了同心圓狀外 ，亦可配置成例如螺旋狀、放射狀。 在該平面天線構件31的上面，設有具有由介電常數大 於真空之例如聚四氟乙烯、聚醯亞胺等的樹脂所構成的慢 波件3 3。因爲在真空中微波的波長會變長，所以該慢波件 3 3具有將微波的波長變短以調整電漿的功能。此外，亦可 使平面天線構件31與微波透過板28之間，又，慢波件33與 平面天線構件3 1之間分別密接或分離而配置。 -13- 200818315 在處理室1的上面，以覆蓋此等平面天線構件3 1及慢 波件3 3的方式，設有由例如鋁或不鏽鋼、銅等的金屬材所 構成之具有導波管功能的遮蔽蓋體34。處理室1的上面與 遮蔽蓋體34係由密封構件35所密封。在遮蔽蓋體34上形成 有冷卻水流路34a，藉由使冷卻水流通於此，可使遮蔽蓋 體34、慢波件33、平面天線構件31、微波透過板28冷卻。 此外，遮蔽蓋體34係接地。 • 在遮蔽蓋體34上壁的中央形成有開口部36，且在該開 口部36連接有導波管37。在該導波管37的端部，經由匹配 電路3 8連接有微波產生裝置39。藉此構成，由微波產生裝 置39所產生之例如頻率2.45GHz的微波可經由導波管37傳 遞到上述平面天線構件31。微波的頻率也可使用8.35GHz 、1.9 8GHz 等。 導波管37具有：從上述遮蔽蓋體34的開口部36朝上方 延伸之剖面圓形的同軸導波管37a ;和在該同軸導波管37a • 的上端部經由模式轉換器40連接且延伸於水平方向的矩形 導波管37b。在矩形導波管37b與同軸導波管37&之間的模 式轉換器40，具有將以TE模式傳遞於矩形導波管37b內 的微波轉換成TEM模式的功能。在同軸導波管37a的中 心延設有內導體4 1，該內導體4 1的下端部係連接固定於平 面天線構件3 1的中心。依此構成，微波可經由同軸導波管 3 7a的內導體4 1均勻且有效率地傳遞至平面天線構件31。 電漿處理裝置100具有作爲測定手段的計測部60。藉 由該計測部60，利用例如可變波長真空紫外雷射之真空紫 -14- 200818315 外吸收分光法（Vacuum Ultra Violet Laser Absorption Spectroscopy)，可光學地計測作爲自由基之一種之 的密度作爲電漿參數。該方法中，藉由使用一台或兩台的 色素雷射與稀有氣體單元（rare gas cell)，以可變波長振 盪測定對象之氧原子的共鳴線附近的真空紫外雷射光，且 利用分光器測定在此通過吸收體之電漿中時之上述雷射光 的吸收光譜、與上述雷射光的發光光譜，由該比可決定 0(42)等的自由基密度。由於該方法係使用光的非接觸測 定法，所以不會對作爲測定對象的電漿造成影響，可即時 線上測定。 如第3圖所示，計測部6 0具有：雷射光源6 1 ;和作爲 受光部（檢測部）的vuv單光器（monochr〇mater)63，係以 對向於該雷射光源6 1將處理室1內的電漿形成空間夾在中 間的方式，配置於處理室1之相反側的外部。從雷射光源 6 1振盪出的雷射光係以經由設置於處理室1之側壁的透過 窗65導入處理室1內，接著，通過處理室1內的電漿形成空 間，經由設置於處理室1之側壁之對向的部位的透過窗6 7 導到處理室1外，且可藉由具備光電增倍管（PMT)69之 VUV單光器63受光的方式構成。 又，在雷射光源6 1與透過窗6 5之間，設有：用以將來 自雷射光源6 1之雷射光予以聚光的合成石英透鏡7 1 ;和用 以使2光子共鳴4光波混合過程或第3高次諧波所產生之預 定波長的光振盪的稀有氣體單元73。稀有氣體單元73係配 備有離子檢測器75。 -15- 200818315 此外，在受光側的透過窗67與VUV單光器63之間， 設有差動泵（differential pump)77與 MgF2透鏡 79。 雷射光源61具有：振盪出例如波長3 08nm之雷射光的 XeCl準分子雷射81 ;和以該XeCl準分子雷射81作爲泵光 ，振盪出預定波長的光之兩台色素雷射8 3 a、8 3 b。此外， 第3圖的符號85係使雷射光反射的鏡子。 VUV單光器63係連接於具備電腦的製程控制器50(後 述），在該處進行計測資料的處理或製程條件的控制。藉 由計測部60測定微波電漿時，從雷射光源61朝向VUV單 光器63的雷射光所通過的光路R，係可以微波透過窗28的 下面爲基準，隔著例如預定的距離L設定於下方。在此， 距離L係以設成6 0〜8 0 m m爲佳，本實施形態係設成7 0 m m 。此時，從承受器2的晶圓載置面至光路R的距離可設定 成 20mm 〇 在計測部60中，可利用下述的方式測定電漿中之自由 基的密度。 例如，測定OCDO的氧自由基時，係將Xe與Ar的 混合稀有氣體導入稀有氣體單元73，且以該混合稀有氣體 作爲非線形媒介，從雷射光源61振盪出波長115.2nm左右 的檢測用雷射光，然後，利用VUV單光器63檢測 第3高次諧波產生過程中的波長，藉此方式，可測定 OCDd的密度。 亦即，如第4A圖所示，使用以XeCl準分子雷射8 1作 爲泵光的一台色素雷射，將ωυν之波長的光聚集在稀有氣 -16- 200818315 體單元內73，且在Xe與Αι:的混合稀有氣體內使波長 115.2nm左右的第3高次諧波（ωνυν=3ωυν)振盪，照射至 處理容器內的電漿，利用VUV單光器63檢測依據OODJ 之吸收之真空紫外區域之光的波長。 此外，進行OdDO的計測時，爲了獲得充分的測定精 度，必須事先辨識0^02)計測用νυν雷射光的光譜。例 如在室溫（26.8 5 °C ; 300K)中，藉由計測存在於波長 1 1 4.93 8nm左右之CO的吸收率光譜，可辨識第3光次諧波 發生過程中之VUV雷射光的光譜。該計測的條件爲，壓 力 0.13Pa(l X l(r3T〇r〇、溫度 26.85 °C(3 00K)、躍遷波長 1 1 4.93 8nm左右。第5A圖係表示辨識OdDO計測用VUV 雷射光光譜之第3高次諧波產生過程中的VUV雷射光光譜 。該光譜係半値幅0.44CHT1的高斯型分布。 又，測定〇(3Ρ;)的氧自由基時，係藉由使用Kr的2光 子共鳴線，利用Kr的非線形特性，振盪出1 3 Onm左右的 VUV雷射光，且利用VUV單光器檢測2光子共鳴4光波混 合過程中的波長，藉此方式，可檢測〇(3Ρι)的密度。 亦即，如第4B圖所示，使用藉由以XeCl準分子雷射 81作爲泵光的兩台色素雷射所振盪之⑴與ω2之兩波長的 光，並將這兩波長的光在充塡有Kr的稀有氣體單元內聚 光，使用利用Kr原子之2光子吸收之4光波混合差頻技術 ，振盪出波長130nm左右（c〇vuv=2c〇i-2g>2)之真空紫外區 域的光，以照射到處理容器內的電漿，接著，利用VUV 單光器63檢測依據0(3Ρ〇之吸收之真空紫外區域之光的波 -17- 200818315 長。 此外，進行〇(3ρ;)的測定時，爲了獲得充分的測定精 度，必須事先辨識0(3Ρ』）計測用VUV雷射光的光譜。例 如在室溫（26.85 °c ; 300Κ)中，藉由計測存在於波長 1 29.559nm左右之Xe的吸收率光譜，可辨識2光子共鳴4 光波混合過程中之VUV雷射光的光譜。該計測的條件可 設成，例如壓力 〇_〇4Pa(3xl(T4Torr)、溫度 26.85 °C(3 00K) 、躍遷波長129.5591^1(4^40。第5B 圖係表示辨識 〇(3P〇計測用 VUV雷射光光譜之2光子共鳴4光波混合過 程中的 VUV雷射光光譜。該光譜係半値幅0.40CHT1的高 斯型分布。 將利用上述方法生成的雷射光，跨涉計測對象自由基 之吸收波長範圍，掃描其波長，藉由計測，可掌握各波長 的吸收率。由該吸收率的波長依存性和雷射光的發光光譜 和下列的數學式（1)，可求得計測對象自由基的吸收光譜 f2(v)、和中心頻率的吸收係數k。由吸收光譜f2(V)和吸收 係數k與數學式（2)，可算出計測對象自由基的絕對密度 [數學式1] G(kL)= l〇-I S f 1 (v )[1 -exp{-kf2( v )L}]d v l〇 \ fi(v)dy …⑴ (式子中，I。意味雷射光的輸出、I意味電漿通過後之雷射 光的輸出、fjv)意味雷射光的發光光譜、f2(V)意味吸收體 -18- 200818315 (此處爲電漿）的吸收光譜、k意味吸收體之中心頻率的吸 收係數、L意味吸收體的長度、kL意味吸收體的光學厚 度]。 接著，計測對象自由基的絕對密度N可依據下列的 式子（2)算出。 [數學式2] 血 2 8πν〇 gi 1 N=----k l f2(v)dv ---(2) c2 guA· (式子中，f2(V)意味吸收體的吸收光譜、V。意味吸收體的 中心頻率、gu、gi意味統計權重（Statistical weight)、A意 味愛因斯坦A係數c意味光速]。 如以上所述，利用可變波長真空紫外雷射光之真空紫 外吸收分光法之吸收光譜的計測中，對由電漿處理裝置 ® 1 00之微波電漿源所生成之含氧電漿中的各種自由基 (OCDJ、0(3Ρ;)等），照射與該自由基之共鳴線的波長同 - 步的真空紫外雷射光，並利用 VUV單光器63檢測吸收自 由基之真空紫外區域之光的波長，且利用光電增倍管 (ΡΜΤ)69轉換成電性信號，依此方式，可即時檢測各種自 由基的絕對密度。 又，上述計測方法中，即便是在背景吸收存在的條件 下，也可進行正確的計測，同時依據計測結果，可求得吸 收體的遷移溫度（translational temperature)，所以不需要 -19- 200818315 溫度的假定，可正確地計測絕對密度。 > 此外，使用例如麥克風陰極燈管（microphone cathode 1 a m p)等的非相干（i n e o h e r e n t)光源，而非雷射光源6 1時’ 由於必須假定計測對象自由基的吸收光譜（一般是自由基 的溫度），所以無法掌握正確的自由基密度。 再者，考慮13 〇nm左右之Ο (3 P〇的能量準位時，在 〇(3Ρα)爲波長 1 30.604nm、0(3P】）爲波長 130.487nm、 〇(3P2)爲波長130.217nm具有躍遷線，另一方面，由於 VUV單光器的分解能僅爲〇.4nm左右，所以無法分解這三 條躍遷線，必須假定。在此，計測時，必須假定基底狀態 的密度分布爲波爾茲曼分布（400K)，密度比 〇(3P〇): 0(4、) ： 0(3P2)= 0.09 : 0.34 : 1，以進行計測。 電漿處理裝置100的各構成部係連接於具備CPU的製 程控制器50被控制所構成。製程控制器50上連接有：由步 驟管理者爲了管理電漿處理裝置100而進行命令之輸入操 作等的鍵盤、或將電漿處理裝置100的作動狀況可視化而 顯示之顯示器等所構成的使用者介面51。 又，製程控制器50上連接有儲存有處理程式（recipe) 的記憶部52，而該處理程式係記錄有將電漿處理裝置1 00 所執行的各種處理透過製程控制器50的控制來實現的控制 程式（軟體）或處理條件數據等。 並且，依據需要，藉由來自使用者界面51的指示等， 將任意的處理程式（recipe)從記憶部52叫出，以使製程控 制器50執行，藉此，在製程控制器5〇的控制下，進行電漿 -20- 200818315 處理裝置100所期望的處理。此外，上述控制程式或處理 條件數據等的處理程式係利用儲存於電腦可讀取之記憶媒 體例如CD-ROM、硬碟、軟碟（flexible disc)、快閃記憶體 等的狀態者、或者也可從其他裝置經由例如專用線路隨時 傳送以供線上（on-line)利用。 以上述方式構成的電漿處理裝置100，即使在800°C以 下的低溫也可藉由無破壞的電漿處理，形成良質的膜，同 時電漿均勻性也優良，可實現製程的均勻性。 該電漿處理裝置1 00係如上所述那樣，可適合利用在 電晶體之閘極絕緣膜的形成、或STI中的溝槽內壁之氧化 處理等的目的。利用電漿處理裝置100進行電漿氧化處理 時，係使用含氧的處理氣體，且以下列的順序使用0(1 d2) 自由基之密度爲lx 1012 [cnT3]以上，較佳爲lxio12〜lx 1013[cnT3]、更理想爲ΙχΙΟ12〜5xl012[cnT3]的電漿，將被 處理體施行氧化處理。 首先，將閘閥26打開，從搬入搬出口 25將例如形成有 溝槽的晶圓W搬入處理室1內，並載置於承受器2上。 接著，從氣體供給系16的Ar氣體供給源17及02氣體 供給源18，將Ar氣體及02氣體以預定的流量，經由氣體 導入構件15導入處理室1內，且維持在預定的處理壓力。 此時，形成OCDO自由基之密度爲lxl〇12[cnT3]以上的電 漿，且處理氣體中之氧的比例係以例如1 %以下爲佳，以 0.2〜1 %更爲理想。氣體流量可從例如 Ar氣體：500〜 10000mL/min(sccm)、〇2 氣體：5 〜100mL/min(sccm)的範 200818315 圍，以氧相對於所有氣體流量的比例成爲上述値的方式選 擇。 除了來自Ar氣體供給源17及02氣體供給源18的Ar 氣體及〇2氣體外，也可從H2氣體供給源19以預定比例導 入H2氣體。此時，H2氣體的比例係以例如相對於處理氣 體整體的量成爲1%以下爲佳，以成爲〇.〇1〜1 %更爲理想 〇 _ 又，處理室內的處理壓力係以形成自由基之密 度爲lxl012[cnT3]以上的電漿，且成爲334Pa以下爲佳， 以成爲267Pa以下更佳，以成爲90〜133.3Pa的範圍更爲 理想。又，處理溫度可從室溫〜5 00 °C選擇，以設成400〜 5 00°C爲理想。 繼之，使來自微波產生裝置39的微波經由匹配電路38 導入導波管37。微波依序通過矩形導波管37b、模式轉換 器4〇及同軸導波管37a，被供給到平面天線構件31，然後 ^ ，從平面天線構件31經由微波透過板28放射至處理室1內 之晶圓W的上方空間。微波在矩形導波管37b內係以TE . 模式傳遞，該TE模式的微波可藉由模式轉換器40轉換成 TEM模式，然後，經由同軸導波管3 7a內朝向平面天線構 件3 1傳遞。此時，微波產生裝置3 9的功率係以設成 lW/cm2以上例如1〜3W/cm2爲佳，以設成1.4〜2.8W/cm2 更爲理想。 藉由從平面天線構件3 1經由微波透過板2 8放射至處理 室1的微波，可在處理室1內形成電磁場，且使Ar氣體及 -22- 200818315 〇2氣體電漿化，利用該電漿，將形成於晶圓w之凹部內 所露出的矽表面加以氧化。該微波電漿係藉由微波從平面 天線構件31的多數微波放射孔32放射，而成爲大致1x1 01() 〜5xl012/cm3或lxl〇1G〜5xl012/cm3以上的高密度電漿， 其電子溫度爲0.5〜2eV左右，電漿密度的均勻性爲±5 %以 下。因此，可在低溫且短時間進行氧化處理以形成薄的氧 化膜，而且電漿中的離子等對氧化膜所造成的破壞較小， 可形成良質的氧化膜。 繼之，參照第6A圖〜第61圖，就將本發明之電漿氧 化處理方法適用於STI之溝槽內部之氧化處理的例子進行 說明。第6A〜61圖係表示STI之溝槽的形成與之後所進 行之氧化膜形成爲止的步驟之步驟剖面圖。 首先，在第6A圖及第6B圖中，利用例如熱氧化等的 方法在矽基板101上形成Si02等的氧化矽膜102。繼之， 在第6C 圖中，於氧化矽膜102上，利用例如 CVD(Chemical Vapor Deposition)形成 Si3N4等的氮化砂膜 103。然後，在第6D圖中，於氮化矽膜103上塗佈光阻劑 後，利用光微影技術施行圖案化而形成阻劑層1 04。 以阻劑層1 04作爲触刻遮罩，使用例如鹵素系的飩刻 氣體，選擇性地蝕刻氮化矽膜1 〇3與氧化矽膜1 02，藉此， 使矽基板101對應於阻劑層104的圖案而露出（第6E圖）。也 就是說，利用氮化矽膜1 03，可形成溝槽用的遮罩圖案。 第6F圖係表示藉由使用例如含氧等的處理氣體之含氧電 漿，實施所謂的灰化（ashing)處理，且去除阻劑層1〇4的狀 -23- 200818315 態。 第6G圖中，以氮化矽膜103及氧化矽膜102作爲遮罩 ，對矽基板1 0 1選擇性地實施飩刻，藉此方式，可形成溝 槽1 10。該蝕刻係可使用例如Cl2、HBr、SF6、CF4等的鹵 素或鹵素化合物、或含〇2等的蝕刻氣體來進行。 第6H係表示在STI的蝕刻後對晶圓W的溝槽1 10實 施電漿氧化處理的氧化處理步驟。以電漿中之密度 成爲lxl012[cnT3]以上的條件，實施該氧化處理步驟，藉 此方式，可使溝槽110的肩部ll〇a具有圓弧狀，且不會依 存於矽的面方位，而可在溝槽110的內面（側壁部、底部） 以均勻的膜厚形成氧化膜110a、110b。 氧化處理步驟中的處理氣體係可使用例如〇2與稀有 氣體的混合氣體。此時，以將氧相對於所有處理氣體的比 例（百分比）設在1 %以下爲佳。又，氧化處理步驟的壓力係 以設在3 3 4Pa以下爲佳。如上所述，藉由調節處理氣體中 之〇2的比例與處理壓力，可控制電漿中之自由基 的量。此外，處理氣體中，除了 〇2氣體外，也可以預定 比例添加H2氣體。 藉由使用OdDO自由基之密度爲lxl〇12[cnT3]以上的 電漿，進行電漿氧化處理，可使氧化膜1 1 1的膜質緻密化 ，同時可抑制面方位依存性，解除溝槽1 1 〇之部位所產生 的膜厚差，並且可在例如溝槽110的側壁部與底部以均勻 的膜厚形成良質的氧化膜111a、111b。 又，藉由控制電漿中之0(1 D2)自由基的量，如第61 • 24- 200818315 圖所示，可在溝槽110的肩部110a，於內部的矽101形成圚 弧狀（曲面）。如上所述，藉由在溝槽110的肩部ll〇a或底 部邊角部11 〇b的矽101導入圓弧形狀，相較於形成銳角的 情形，可抑制漏電流的發生。 此外，利用本發明之電漿氧化處理方法形成氧化膜 111後，根據STI之元件分離區域形成的順序，利用例如 CVD法在溝槽1 10內埋設Si02等的絕緣膜後，以氮化矽膜 103作爲擋止層，利用CMP進行硏磨而形成平坦化。在平 坦化後，藉由利用蝕刻去除氮化矽膜1 03及埋設絕緣膜的 上部，即可形成元件分離構造。 第7圖係表示本發明之電漿氧化處理方法之順序的一 例之流程圖。該例子中，係利用計測部60—邊監視電漿中 的0(/02)密度，一邊進行電漿氧化處理。 首先，在步驟S1中，利用沒有顯示圖的搬送裝置， 將晶圓 W搬入電漿處理裝置100的處理室1內，且載置於 承受器2上。繼之，在步驟S2中，將Ar氣體及02氣體以 預定的流量從氣體供給系16導入處理室1內。在步驟S3中 ，使排氣裝置24作動，將處理室1內減壓至預定的壓力， 使其穩定化。 接著’在步驟S 4中’利用微波產生裝置3 9產生預定 頻率的微波，並經由匹配電路38、導波管3 7及平面天線構 件31導入處理室1內空間，而產生含氧電漿。藉由該含氧 電漿，將晶圓W表面的矽施行電漿氧化處理以形成氧化 矽膜。 -25- 200818315 在進行電漿氧化處理的期間，利用計測部60計測電_ 中的0(42)密度，且進行監視（步驟S5)。該步驟S5中， 所測得的OdDO密度被傳送到製程控制器50。在步驟S6 中，製程控制器50判斷所測得的OCDJ密度是否爲預設白勺 基準値（例如lXl〇12[cm_3])以上。該基準値係爲步驟管理 者經由使用者介面5 1輸入者、或可利用事先被保存於記憶、 部5 2作爲電漿氧化處理之處理程式的一部分者。 _ 在該步驟S6中，當判斷0(42)密度爲基準値（例如1χ 1012[cnT3])以上（Yes)時，電漿處理條件爲良好的狀態，所 以在步驟S7可繼續進行電漿處理。接著，待處理程式所 規定的處理時間經過後，在步驟S8將微波設成^ OFF (切 斷）」，結束電漿氧化處理。繼之，在步驟S9將處理室內 昇壓，然後，在步驟S10將晶圓W從處理室1內搬出，結 束對一片晶圓W的處理。 另一方面，在步驟S6，判斷OCDJ密度不是基準値（ • 例如lxl〇12[cnT3])以上（No)時，則在步驟S11修正電漿處 理條件。在該步驟S 1 1中，被修正的電漿處理條件係可例 舉：處理氣體中之〇2的流量比例、處理壓力、微波功率 等。在步驟S11中，因應所測得的0(1 D2)密度，將哪個條 件修正哪個程度即可呢？係可利用事先制定好的表格等來 進行。接著，於步驟s 1 1修正電漿處理條件後，返回步驟 S5，再次利用計測部60，一邊監視電漿中的0(1 D2)密度 ，一邊持續進行電漿氧化處理直到預定時間經過爲止。 如上所述，計測電漿中的0(1 D2)密度，且加以監視’ •26- 200818315 依據其結果以使其値成爲基準値以上的方式控制電漿生成 條件，依此方式，可穩定地獲得所期望的處理結果（膜厚 、膜質等）。因此，可在高可靠性下，進行電漿氧化處理 ，所以可使半導體裝置的可靠性與良率提升。 此外，第7圖中，係在處理一片晶圓W的過程中，監 視電漿中的密度，並依據其結果馬上對相同的晶圓 W修正處理條件，然而，亦可在對某一片晶圓W的處理 中，計測電漿中的oCDO密度，並依據其結果修正對下一 次所處理之晶圓 W的電漿處理條件。此時，電漿中之 OdDd密度的計測亦可在任意的間隔.實施，例如在處理一 批量的晶圓W中僅對一片晶圓實施。 繼之，說明成爲本發明之基礎的實驗結果。 首先，第8圖係表示電漿處理裝置100內所生成之電漿 中的自由基的OdDJ及0(3P2)之原子密度與處理壓力的關 *係，第9圖係表示將晶圓W進行30秒的電漿氧化處理時之 氧化矽膜的膜厚與處理壓力的關係。電漿形成條件係以 Ar 流量 500mL/min(sccm)、02 流量 5mL/min(sccm)[〇2 氣體 混合比例1%]、處理溫度400 °C 、微波功率1 500W( 1.46W/cm2)，使處理壓力在90〜666.7Pa之間變化。 由第8圖獲知，與0(3P2)密度相比較，可看到〇CD2) 密度有隨著處理壓力昇高而迅速減少的傾向’且當超過 300?&時，0(102)的密度低於1/1012[(^_3]。 又，由第9圖獲知，矽的氧化速度係隨著處理壓力變 高而降低，表示與第8圖所示之電漿中之OCDO密度的舉 -27- 200818315 動有關。 第10圖係表示電漿中之密度及0(3P2)密度與處 理氣體之流量比例的關係，第1 1圖係表示將晶圓W進行 3 0秒的電漿氧化處理時之氧化矽膜的膜厚與處理氣體之流 量比的關係。電漿處理條件爲，處理壓力133.3Pa(lTorr) 、處理溫度400 °C、微波功率1 500W(1.46W/cm2)，使之在 Ar 流量 300 〜500mL/min(sccm)、〇2流量 1 〜200mL/min(sccm) [〇2氣體流量比例；在此（〇2/Α〇χ100爲0.2〜66.7%]之間變化。 由第10圖得知，即使處理氣體中之 〇2流量比例 [(Ο2/Α〇χ100]增加，0(3Ρ2)密度也幾乎沒有變化，而當處 理氣體中之〇2流量比例超過1%時，〇("〇2)密度急劇地減 少。又，由第1 1圖得知，矽的氧化速度在處理氣體中之 〇2流量比例爲1%時成爲最大後，便隨著處理壓力昇高而 減少，表示與第10圖所示之電漿中之OdDO密度的舉動有 關係。 又，第12圖係表示電漿中之密度及0(3P2)密度 與微波功率的關係，第13圖係表示將晶圓W進行30秒的 電漿氧化處理時之氧化矽膜的膜厚與微波功率的關係。電 漿處理條件爲，處理壓力13:3.3Pa(lTorr)、Ar流量 500mL/min(sccm)、02 流量 5mL/min(sccm)[〇2 氣體混合比 例1%]、處理溫度400 °C、處理時間30秒，且使微波功率在 1000 〜2750W(0.97 〜2.67W/cm2)之間變化。
由第12圖得知，0(3P2)密度有隨著微波功率的增加而 直線增加的傾向，而0(iD2)密度係在微波功率達到1.5kW -28- 200818315 爲止的期間急劇地增加。又，由第1 3圖得知，矽的氧化速 度在微波功率爲1.5kW[1.46(W/cm2)]以上時成爲約 0.0 9[nm/s]，達到實用上充足的値。 繼之，第14圖係表示電漿中之OdDj)密度與氧化速度 的關係。在此，藉由使電漿處理時的處理壓力、02流量比 例[此處爲（〇2/Ar)xl00]及微波功率變化，可形成各種的 OCDO密度之電漿，並測定對於矽的氧化速度。由該第14 φ 圖可確認，只要0(42)密度爲lxl012[cnT3]以上的話，即 可獲得約〇.〇8[nm/s]之實用上充足的氧化速度。 繼之，說明本發明之電漿氧化處理的機制（mechanism)。 如上所述，在本發明的電漿氧化處理中，藉由利用0(1 D2) 自由基的密度爲lxl〇12[cm_3]以上的電漿，即可以高的氧 化速度穩定地進行電漿氧化處理。第15圖係表示進行本發 明的電漿氧化處理時、與進行熱氧化處理時，比較氧化速 度的結果之圖。氧化處理條件係如下所示。. • <電漿氧化處理的條件（本發明條件A) > 處理壓力：133.3Pa(lTorr)
處理溫度：400°C 微波功率：1 500W(微波透過板28的面積每lcm2、 1.46W/cm2)
Ar 流量：500mL/min(sccm) 〇2流量:5 mL/min(sccm) 〇2氣體比例：約1% -29- 200818315 晶圓直徑：200mm 微波透過板28的面積：1 02 7 mm2 <熱氧化處理的條件（比較條件）>
處理溫度：900°C 處理氣體：H2氣體/02氣體 流量：Η 2 氣體 〇 · 4 5 m L / m i n (s c c m) 〇2氣體 〇.9mL/min(sccm) 從第15圖可推斷，以0(1 D2)自由基爲主要氧化活性種 之本發明的電漿氧化處理’在氧化開始最初的初期階段（ 初期氧化、第1氧化），氧化速度比熱氧化處理大。另一方 面，在某程度地形成有氧化膜的階段（穩定氧化、第2氧化 )，電漿氧化處理的氧化速度則小於熱氧化處理。 於是，就本發明的電漿氧化處理中，在氧化初期階段 與氧化後半階段之氧化速度變化的原因進行檢討。在此’ 進行以各種製程條件生成電漿以形成氧化膜的實驗，求得 在處理時間3 0秒時之氧化膜厚與活性種的流量（flux)的關 係。將其結果顯示於第16圖。第16圖中，以橫軸表示處理 時間30秒的氧化膜厚，以縱軸表示各活性種的流量（flux) ，是表示這兩者的關係之圖。在此，「活性種的流量 (flux)」是指，每一秒鐘通過1cm2面積之活性種的粒子數 。本實驗中，計測〇(1〇2)自由基、〇(3P2)自由基及02+離 子，作爲活性種。從第16圖發現，隨著自由基及 〇2+離子的流量變大’在30秒鐘期間所形成的氧化膜厚也 有增加的傾向。另一方面’ 〇(3P2)自由基的流量不論在實 -30- 200818315 驗的哪一條件都是以大致一定的値推移，無法看出其與氧 化膜厚的關係。 依據以上的結果可推測，自由基中的0(1 d2)自由基與 〇2+離子，以某些形式參與氧化矽膜的形成，但是〇(3P2) 自由基則幾乎沒有參與。此推測的妥當性也可從自由基及 離子的位能（potential energy)及電子狀態來說明。 將矽氧化以形成氧化矽膜時，必須要矽的Si-Si結合 切斷以形成Si-Ο結合。相對於Si-Si的結合能爲2.3[eV] ，OdDd自由基的位能爲4.6[eV]，0(3P2)自由基的位能爲 2.6 [e V]。因此，得知0(1 D2)自由基具有充分超過切斷Si-Si結合時所需要之能級（energy level)的位能（potential energy)，但是0(汴2)自由基只具有可勉強切斷31-8丨結合 之程度的位能。 此外，從自由基的電子狀態來看，0(1 D2)自由基在 Si-◦結合的形成時不會有自旋反轉，但〇(3P2)自由基具 有自旋反轉，所以〇(3P2)自由基比OdDO自由基更難形成 Si-Ο結合。如上所述，比較OCD〗）自由基與〇(3P2)自由 基時，得知將矽氧化時，0(1 D2)自由基的反應障壁較低， 〇(3P2)的反應障壁較高。由以上可理解，本發明的電漿氧 化處理中，有助於氧化反應之自由基的主體是0(1 D2)自由 基，而〇(3P2)自由基對氧化幾乎沒有幫助。 另一方面，在第16圖中被認爲以某些形式與0(1 D2)自 由基同樣對氧化反應有所幫助的〇2 +離子，其位能雖然是 非常大的12.1 [eV]，但是當02 +離子到達矽表面時，會與 -31 - 200818315 附著於該矽表面的電子結合而成爲內部能量爲〇的分子狀 氧（〇2++e-— 〇2)，因此，該狀態不被認爲可直接幫助政氧 化反應。然而，在+離子到達矽表面之前，在通過電漿 鞘層（plasma sheath)時會被加速，因此，變成具有很大的 平移能（translational energy )(動能）。該平移能的大小在 以例如上述本發明條件A所形成之電漿的情況下爲8〜 l〇[eV]左右，是可將矽表面的Si-Si結合充分地活性化（切 斷）的大小。 綜合以上，考慮第1 7圖的流程圖所示之如次的模式 (model) 〇 在電漿氧化的初期階段（氧化開始階段），如第1 8圖的 模式圖所示，首先，具有大的平移能的02 +離子會撞擊矽 的最表面，將矽的Si-Si結合予以切斷且活性化，矽表面 成爲容易被氧化的狀態（第1步驟）。繼之，藉由在該處供 給自由基，可以高速形成Si-Ο結合（第2步驟）。藉 由該第1步驟及第2步驟，進行上述初期氧化的第1氧化。 亦即，藉由〇2+離子所產生的輔助效果，可促進oGdj自 由基所產生的氧化反應，且以高的氧化速度進行氧化矽膜 的形成。 在電漿氧化持續進行且某程度地形成有氧化膜的階段 (上述穩定氧化的第2氧化），大部分的02+離子無法到達 引起氧化反應的Si-Si〇2界面，所以不會產生〇2+離子所 致之輔助效果，然而，即使沒有〇2 +離子輔助，藉由 自由基的擴散仍可進行氧化反應（第3步驟）。然而， -32- 200818315 在該階段，自由基的失活機率也會變高，所以氧化速度比 初期階段（氧化開始階段）大幅降低（參照第1 5圖）。 如上所述，可推測本發明的電漿氧化處理方法，氧化 活性種的主角終歸是oCDJ自由基，02 +離子則是輔助 0^02)自由基的氧化反應。考慮以上之氧化反應的機制時 ，本發明的電漿氧化處理中，藉由利用0(1 D2)自由基之密 度爲 lxl012[cm·3]以上（較佳爲 Ιχίο12 〜lxl013[Cm·3]、更理 想爲ΙχΙΟ12〜5xl012[cnT3])，更且，02+離子的密度爲lx 10"[cm·3]以上（較佳爲1x10"〜lxl012[CnT3])的電漿，進 行電漿氧化處理，即可充分地獲得〇2+離子所產生的輔助 效果，且可以高的氧化速度進行電漿氧化處理。此外，用 以生成具有1x10 11 [criT3]以上之02+離子密度之電漿的條 件，係與可生成具有lxl〇12[cnT3]以上之OCDO自由基密 度的條件一樣，例如可例舉以下所示的條件。 <可獲得離子輔助效果的電漿氧化處理條件> 使用Ar氣體與〇2氣體作爲處理氣體，在例如Ar氣 體：5 0 0 〜1 0 0 0 0 m L / m i n (s c c m)、Ο 2 氣體：5 〜1 0 0 m L / m i n ( s c c m) 的流量範圍中，氧對於所有氣體流量的比例爲例如1 %以下 ，較佳係成爲〇·2〜1%。〇2/Αγ的流量比係以0.0005〜0.2 爲佳。更且，亦可將Η2氣體以相對於處理氣體整體爲！ ％ 以下的範圍混合於其中，更佳係以〇 · 〇 1〜1 %的範圍混合於 其中。處理壓力係以90〜3 34Pa爲佳，以90〜267Pa更佳 ，以在90〜133.3Pa的範圍更爲理想。又，處理·溫度可從 -33- 200818315 室溫〜600 °C選擇，以設成400〜500 °C爲理想。微波功率 係以設成IW/cm2以上例如1〜3W/cm2爲佳，以設成1.4〜 2.8W/cm2更爲理想。 繼之’說明確認本發明之效果的實驗結果。 第19圖係表示使用第1圖的電漿處理裝置丨00，將面方 位相異的矽表面實施電漿氧化處理的結果。第19圖之圖表 的橫軸是時間，縱軸是表示形成於矽之（1 1 〇)面的氧化膜 厚[Tox(llO)]、與形成於矽之（100)面的氧化膜厚 [Tox(lOO)]之比[Τοχ(1 10)/Τοχ(100)]。 該實驗中的電漿形成條件係如下所示。 〈條件A :第19圖中的符號Α] 處理壓力·· 133.3Pa(lTorr)
處理溫度：400°C 微波功率：1 500W(微波透過板28的面積每1cm2、 1.46W/cm2)
Ar 流量：500mL/min(sccm) 〇2流量:5mL/min(sccm) 〇2氣體比例：約1% 晶圓直徑：200mm 微波透過板28的面積：1 027mm2 〈條件B :第19圖中的符號B] 處理壓力：666.7Pa(5Torr) -34- 200818315
處理溫度：400°C 微波功.率：1 500W(微波透過板28的面積每lcm2、 1.46W/cm2)
Ar 流量：120mL/min(sccm) 〇2流量：37mL/min(sccm) H2流量：3mL/min(sccm) 〇2氣體比例：約25% 晶圓直徑：2〇Omm 微波透過板28的面積：1 027mm2 由第19圖獲知，0(1 D2)密度較高的條件A(低壓•低 氧濃度條件），比0(1 D2)密度較低的條件B(高壓•高氧濃 度條件），明顯接近等速氧化線，且面方位依存性較少。 繼之，依據上述條件A及B，將與第6G圖所示者同 樣的矽的凹部1 1 0內施行電漿氧化處理。結果，條件A中 於形成有氧化矽膜之凹部110的肩部UOa導入圓弧形，相 對於此，條件B中沒有在形成有氧化矽膜之凹部110的肩 部110a形成圓弧形，矽的肩部乃成爲銳角，而有產生漏 電流的疑慮。 繼之，使用利用上述條件A及條件B形成的氧化矽 膜，作成MOS電容器（省略圖示），且進行TDDB(隨時間 絕緣破壞實驗；Time Dependent Dielectric Breakdown)測 定。TDDB測定對象之氧化矽膜的膜厚（Tox)爲8nm、面積 (S)爲lxl(T4cm2、定電流値（CCS)爲-Ο.ΙΑ/cm2、測定部位 (N)爲 28 點（pts)。 -35- 200818315 又，爲了進行比較，利用從02氣體與112氣體作成 H20(水蒸氣）的 WVG(Water Vapor Generation)法，對於利 用以95 0 °C進行熱氧化處理所獲得的熱氧化膜，同樣地實 施TDDB測定。 第20圖係表示TDDB測定的結果，縱軸是指Qbd(氧 化膜破壞電荷）的平均値。由第20圖可確認，藉由使用本 發明之OCDO密度爲lxl012[cnT3]以上之電漿的電漿氧化 處理所形成的氧化矽膜，相較於熱氧化膜，Qbd有意地變 大，且耐壓功能優良。 此外，本發明並不限定於上述實施型態，也可進行各 種的變形。例如第1圖中係以RLS A方式的電漿處理裝置 100爲例，但是，亦可爲例如遠距電漿（remote plasma)方 式、ICP電漿方式、ECR電漿方式、表面反射波電漿方式 、磁控電漿（magnetron plasma)方式等的電漿處理裝置。 上述實施型態中，係以將本發明適用在STI中之溝槽 內的氧化膜形成時爲例，但是，並不限定於此，亦可適用 於例如作爲電晶體之閘極絕緣膜之氧化矽膜的形成。 再者，在形成有凹凸且面方位因部位而有所不同之矽 表面例如鰭（fin)構造或溝閘構造的三次元電晶體之製造過 程中，形成作爲閘極絕緣膜之氧化矽膜的情況，也可適用 本發明。 上述實施型態是經由設置於處理室1之相互對向的一 對通口（透過窗65、67)，照射/接收雷射光，且計測電漿中 的自由基密度，然而，也可經由複數的對向通口，進行自 -36- 200818315 由基密度的計測。如第21圖所示，從複數的雷射光源（例 如雷射光源6 1 a、6 1 b、6 1 c) ’經由各自的複數通口（透過 窗65、67)，朝向複數的受光部（例如νυν單光器63a、 63b、63c)照射雷射光，將其結果利用例如阿貝爾（人“”轉 換等的方法加以解析，藉此方式，可掌握處理室1內之電 漿中的自由基密度的空間分布。此時，依據自由基密度之 空間分布的計測結果，進行回饋以修正電漿處理條件，依 此，可使電漿中的自由基密度均勻化。 [產業上利用之可能性] 本發明可適用於半導體裝置的製造過程中在單晶矽或 多晶矽形成氧化膜的處理。 【圖式簡單說明】 第1圖係表示適用於本發明之電漿氧化處理方法的實 施之電漿處理裝置的一例之槪略剖面圖。 第2圖係表示平面天線構件的構造之圖。 第3圖係計測電漿中之自由基的計測部之槪略構成圖 〇 第4 A圖係表示振盪雷射光時之第3高次諧波的產生過 程的圖。 第4B圖係表示使用藉由雷射所振盪之2波長的光之2 光子共鳴4光波混合過程的圖。 第5A圖係辨識OCDJ計測用VUV雷射光光譜之第3 -37- 200818315 高次諧波產生過程的νυν雷射光光譜。 第5Β圖係辨識0(3D;)計測用VUV雷射光光譜之2光 子共鳴4光波混合過程的VUV雷射光光譜。 第6Α圖係用以說明凹部形成步驟及利用電漿氧化處 理之氧化矽膜形成步驟的步驟剖面圖。 第6Β圖係用以說明凹部形成步驟及利用電漿氧化處 理之氧化矽膜形成步驟的步驟剖面圖。 φ 第6C圖係用以說明凹部形成步驟及利用電漿氧化處 理之氧化矽膜形成步驟的步驟剖面圖。 第:6D圖係用以說明凹部形成步驟及利用電漿氧化處 理之氧化矽膜形成步驟的步驟剖面圖。 第6E圖係用以說明凹部形成步驟及利用電漿氧化處 理之氧化矽膜形成步驟的步驟剖面圖。 第6F圖係用以說明凹部形成步驟及利用電漿氧化處 理之氧化矽膜形成步驟的步驟剖面圖。 # 第6 G圖係用以說明凹部形成步驟及利用電漿氧化處 理之氧化矽膜形成步驟的步驟剖面圖。 第6H圖係用以說明凹部形成步驟及利用電漿氧化處 理之氧化矽膜形成步驟的步驟剖面圖。 _ 第61圖係用以說明凹部形成步驟及利用電漿氧化處 理之氧化矽膜形成步驟的步驟剖面圖。 第7圖係表示本發明之電漿氧化處理方法之處理順序 的一^例之流程圖。 第8圖係表示處理壓力與自由基密度的關係之圖表。 -38- 200818315 ||9H係表示處理壓力與氧化矽膜之膜厚的關係之圖 表。 第10圖係表示〇2流量比與自由基密度的關係之圖表 〇 第11圖係表示〇2流量比與氧化矽膜之膜厚的關係之 圖表。 第12圖係表示微波功率與自由基密度的關係之圖表。 # 第13圖係表示微波功率與氧化矽膜之膜厚的關係之圖 表。 第14圖係表示電漿氧化處理之氧化速度與odDJ密度 的關係之圖表。 ^ 第15圖係表示進行本發明的電漿處理時與熱氧化處理 時，比較氧化速度的結果之圖。 第16圖係表示處理時間30秒之氧化膜厚與各活性種之 流量的關係之圖。 Φ 第1 7圖係用以說明本發明的模式之流程圖。 第1 8圖係表示本發明之電漿氧化處理的初期階段之模 式圖。 第19圖係表示電漿氧化處理之矽的面方位依存性的圖 第20圖係表示關於熱氧化膜與電漿氧化膜之TDDB測 定結果的圖表。 第2 1圖係用來說明自由基密度之空間分布測定的原理 圖。 -39- 200818315 【主要元件符號說明】 1 :處理室 2 :承受器 3 :支持構件 4 :引導環 5 :加熱器 • 6 :加熱器電源 7 :襯墊（liner) 8 :擋板（baffle : plate) 9 :支柱 1 5 :氣體導入部 1 6 :氣體供給系 17 : Ar氣體供給源 18 : 02氣體供給源 _ 19 : H2氣體供給源 20 :氣體管線 _ 2 1 :質流控制器 22 :開關閥 • 23 :排氣管 24 :排氣裝置 25 :搬入搬出口 26 :閘閥 27 :支持部 -40 200818315 微波透過板 密封構件 平面天線構件 微波放射孔 慢波件 遮蔽蓋體 導波管 匹配電路 微波產生裝置 內導體 :電漿處理裝置

Claims (1)

  1. 200818315 十、申請專利範圍 1.一種電漿氧化處理方法，其特徵爲： 在電漿處理裝置的處理室內，使用含氧的處理氣體， 生成0(42)自由基之密度爲1><1012[〇111_3]以上的電漿，且 藉由該電漿將被處理體的表面施行氧化處理。 • 2 ·如申請專利範圍第1項之電漿氧化處理方法，其中 ，上述電漿係由上述處理氣體、和利用具有複數狹縫的平 • 面天線被導入上述處理室內的微波所形成的微波激發電漿 〇 3 .如申請專利範圍第1項之電漿氧化處理方法，其中 ，將被處理體表面的矽施行氧化處理，以形成氧化矽膜。 4. 如申請專利範圍第3項之電漿氧化處理方法，其中 ，藉由上述電漿，將形成於被處理體之凹部所露出的矽表 面予以氧化，以形成氧化矽膜。 5. 如申請專利範圍第4項之電漿氧化處理方法，其中 • ，藉由形成上述氧化矽膜，在構成上述凹部之側壁上端之 矽的角部導入曲面形狀。 6. 如申請專利範圍第3項之電漿氧化處理方法，其中 ，上述砂係單晶砂或多晶砂。 7. 如申請專利範圍第1項之電漿氧化處理方法，其中 ，電漿氧化處理時之處理室內的壓力爲1.33〜3 34Pa。 8 ·如申請專利範圍第1項之電漿氧化處理方法，其中 ，上述處理氣體中之氧的比例爲0.2〜1 %。 9.如申請專利範圍第1至8項中任一項之電漿氧化處理 -42- 200818315 方法，其中，上述處理氣體係以1 %以下的比例含有氫。 10. 如申請專利範圍第1至9項中任一項之電漿氧化處 理方法，其中，用以激發電漿的微波功率係1 w/cm2以上 〇 11. 一種電漿氧化處理方法，其特徵爲包含下列步驟： 在電漿處理裝置的處理室內，使用含氧的處理氣體， 生成微波激發電漿的步驟； 計測上述電漿中之0(1 D2)自由基密度的步驟；和 使用上述OdDO自由基密度爲lxl〇12[cnT3]以上的電 漿，將被處理體施行氧化處理的步驟。 1 2 ·如申請專利範圍第1 1項之電漿氧化處理方法，其 中，又包括：依據上述〇(iD2)自由基密度的計測結果，修 正電漿形成條件的步驟。 1 3 ·如申請專利範圍第1 2項之電漿氧化處理方法，其 中，上述電漿形成條件係處理壓力、上述處理氣體中之氧 的比例、或用以激發電漿之微波功率中的一個以上。 1 4 . 一種程式，係在電腦上動作，且控制電漿處理裝 置的程式，其特徵爲： 上述程式在執行時，係以進行：在電漿處理裝置的處 理室內，使用含氧的處理氣體，生成0(1 D2)自由基之密度 爲lxl012[cm·3]以上的電漿，且藉由該電漿將被處理體的 表面施行氧化處理之電漿氧化處理方法的方式，控制上述 電漿處理裝置。 1 5 . —種程式，係在電腦上動作，且控制電漿處理裝 •43- 200818315 置的程式，其特徵爲： 上述程式在執行時，係以進行包括：在電漿處理裝置 的處理室內，使用含氧的處理氣體，生成微波激發電漿的 步驟；計測上述電漿中之0(1 d2)自由基密度的步驟；及使 用上述OCDO自由基密度爲lxl〇12[cnT3]以上的電漿，將 被處理體施行氧化處理的步驟之電漿氧化處理方法的方式 ，控制上述電漿處理裝置。 φ 1 6 · —種記憶媒體，係在電腦上動作，且記憶有控制 電漿處理裝置的程式之記憶媒體，其特徵爲： 上述程式在執行時，係以進行：在電漿處理裝置的處 理室內，使用含氧的處理氣體，生成0(1 D2)自由基之密度 爲lxl012[cnT3]以上的電漿，且藉由該電漿將被處理體的 表面施行氧化處理之電漿氧化處理方法的方式，控制上述 電漿處理裝置。 17.—種記憶媒體，係在電腦上動作，且記憶有控制 # 電漿處理裝置的程式之記億媒體，其特徵爲： 上述程式在執行時，係以進行包括：在電漿處理裝置 的處理室內，使用含氧的處理氣體，生成微波激發電漿的 步驟；計測上述電漿中之0(1 d2)自由基密度的步驟；及使 ' 用上述自由基密度爲lxl〇12[cnT3]以上的電漿，將 被處理體施行氧化處理的步驟之電漿氧化處理方法的方式 ，控制上述電漿處理裝置。 18·—種電漿處理裝置，其特徵爲具備： 用以將被處理體施行電漿處理之可真空排氣的處理室； -44- 200818315 用以將微波導入上述處理室內之具有複數狹縫的平面 天線； 計測上述電漿中之OGDO自由基密度的計測手段；和 以進行在上述處理室內，使用含氧的處理氣體’生成 〇(42)自由基之密度爲1x10 12 [cm_3]以上的電漿，且藉由 該電漿將被處理體的表面施行氧化處理之電漿氧化處理方 法的方式，進行控制的控制部。 19.一種電漿處理裝置，其特徵爲具備： 用以將被處理體施行電漿處理之可真空排氣的處理室 用以將微波導入上述處理室內之具有複數狹縫的平面 天線； 計測上述電漿中之0(/02)自由基密度的計測手段；和 以進行包括：在上述處理室內，使用含氧的處理氣體 ，生成微波激發電漿的步驟；計測上述電漿中之0(1 D2)自 由基密度的步驟；及使用上述 0^02)自由基密度爲1 X 1012[crrT3]以上的電漿，將被處理體施行氧化處理的步驟 之電漿氧化處理方法的方式，進行控制的控制部。 2 0.—種電漿處理裝置，其特徵爲具備： 用以將被處理體施行電漿處理之可真空排氣的處理室 用以將微波導入上述處理室內之具有複數狹縫的平面 天線； 計測上述電漿中之OdDd自由基密度的計測手段；和 -45- 200818315 依據上述自由基的計測結果，以上述oCdo 自由基密度成爲lxl〇12[cnT3]以上的方式，控制電漿形成 條件的控制部。
    -46-
TW096131864A 2006-08-28 2007-08-28 Method of plasma oxidation processing TW200818315A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006230437 2006-08-28

Publications (1)

Publication Number Publication Date
TW200818315A true TW200818315A (en) 2008-04-16

Family

ID=39135814

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096131864A TW200818315A (en) 2006-08-28 2007-08-28 Method of plasma oxidation processing

Country Status (6)

Country Link
US (1) US7989364B2 (zh)
JP (1) JPWO2008026531A1 (zh)
KR (1) KR101056199B1 (zh)
CN (1) CN101405846B (zh)
TW (1) TW200818315A (zh)
WO (1) WO2008026531A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7929798B2 (en) * 2005-12-07 2011-04-19 Micron Technology, Inc. Method and apparatus providing noise reduction while preserving edges for imagers
US20100016144A1 (en) * 2007-07-13 2010-01-21 Nippon Mining & Metals Co., Ltd. Sintered Silicon Wafer
JP2009054818A (ja) * 2007-08-28 2009-03-12 Tokyo Electron Ltd プラズマ処理装置、プラズマ処理方法および終点検出方法
JP2011097029A (ja) * 2009-09-30 2011-05-12 Tokyo Electron Ltd 半導体装置の製造方法
CN102485951B (zh) * 2010-12-01 2013-09-18 中芯国际集成电路制造(上海)有限公司 金属前层层间介质氧化物的淀积方法
US8809199B2 (en) 2011-02-12 2014-08-19 Tokyo Electron Limited Method of etching features in silicon nitride films
CN102737961B (zh) * 2011-04-02 2015-03-11 无锡华润上华科技有限公司 减少光刻胶掩膜倒塌或移位的方法
DE102011107072B8 (de) 2011-07-12 2013-01-17 Centrotherm Thermal Solutions Gmbh & Co. Kg Verfahren zum ausbilden einer oxidschicht auf einem substrat bei tiefen temperaturen
US8664125B2 (en) * 2011-12-23 2014-03-04 Tokyo Electron Limited Highly selective spacer etch process with reduced sidewall spacer slimming
US8728832B2 (en) 2012-05-07 2014-05-20 Asm Ip Holdings B.V. Semiconductor device dielectric interface layer
KR101316251B1 (ko) 2012-05-18 2013-10-08 주식회사 포스코 마그네슘계 금속재의 산화층 제조방법
KR101316504B1 (ko) 2012-05-18 2013-10-10 주식회사 포스코 마그네슘계 금속재의 산화층 제조방법
KR101316464B1 (ko) 2012-05-18 2013-10-08 주식회사 포스코 마그네슘계 금속재의 산화층 제조방법
KR101382962B1 (ko) 2012-05-18 2014-04-08 주식회사 포스코 마그네슘계 금속재의 산화층 제조방법
KR101316456B1 (ko) 2012-05-18 2013-10-08 주식회사 포스코 마그네슘계 금속재의 산화층 제조장치
US10153141B2 (en) * 2014-02-14 2018-12-11 Electronics And Telecommunications Research Institute Apparatus for monitoring gas and plasma process equipment including the same
TWI690972B (zh) * 2015-05-12 2020-04-11 日商東京威力科創股份有限公司 電漿處理裝置及電漿處理方法
WO2017222547A1 (en) * 2016-06-24 2017-12-28 Hewlett-Packard Development Company, L.P. Amorphous thin film stack
WO2019139761A1 (en) * 2018-01-15 2019-07-18 Applied Materials, Inc. Argon addition to remote plasma oxidation
JP7088732B2 (ja) * 2018-04-27 2022-06-21 株式会社堀場エステック 基板処理装置及び基板処理装置用プログラム
KR102117687B1 (ko) * 2018-05-18 2020-06-02 주식회사 쌤빛 저온 다결정 실리콘 결정화 증착 방법
FR3098645A1 (fr) * 2019-07-11 2021-01-15 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de formation de tranchées

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6368941B1 (en) 2000-11-08 2002-04-09 United Microelectronics Corp. Fabrication of a shallow trench isolation by plasma oxidation
TWI235433B (en) 2002-07-17 2005-07-01 Tokyo Electron Ltd Oxide film forming method, oxide film forming apparatus and electronic device material
WO2004070816A1 (ja) * 2003-02-06 2004-08-19 Tokyo Electron Limited プラズマ処理方法，半導体基板及びプラズマ処理装置
AU2003227209A1 (en) 2003-03-26 2004-10-18 Toshio Goto Processor
CN1295759C (zh) * 2004-11-26 2007-01-17 浙江大学 氧气氛下等离子体氧化制备二氧化硅薄膜的方法

Also Published As

Publication number Publication date
US7989364B2 (en) 2011-08-02
WO2008026531A1 (fr) 2008-03-06
KR20080102273A (ko) 2008-11-24
CN101405846A (zh) 2009-04-08
JPWO2008026531A1 (ja) 2010-01-21
CN101405846B (zh) 2010-09-29
US20090263919A1 (en) 2009-10-22
KR101056199B1 (ko) 2011-08-11

Similar Documents

Publication Publication Date Title
TW200818315A (en) Method of plasma oxidation processing
US10017853B2 (en) Processing method of silicon nitride film and forming method of silicon nitride film
TWI453793B (zh) A pattern forming method and a method of manufacturing the semiconductor device
KR100945322B1 (ko) 실리콘 산화막의 제조방법, 그의 제어 프로그램, 기억 매체및 플라즈마 처리장치
US8753527B2 (en) Plasma etching method and plasma etching apparatus
KR100896552B1 (ko) 플라즈마 에칭방법
KR101088233B1 (ko) 반도체 장치의 제조 방법, 플라즈마 산화 처리 방법 및 플라즈마 처리 장치
JP5089121B2 (ja) シリコン酸化膜の形成方法およびプラズマ処理装置
KR101028625B1 (ko) 기판의 질화 처리 방법 및 절연막의 형성 방법
JP2009054818A (ja) プラズマ処理装置、プラズマ処理方法および終点検出方法
TWI433237B (zh) A plasma oxidation treatment method and a plasma processing apparatus
KR101249611B1 (ko) 실리콘 산화막의 형성 방법, 기억 매체, 및 플라즈마 처리 장치
WO2008038788A1 (fr) Procédé de formation d'un film d'oxyde de silicium, appareil de traitement au plasma et support de stockage
JP5271702B2 (ja) シリコン酸化膜の形成方法およびシリコン酸化膜の形成装置
KR101255905B1 (ko) 실리콘 산화막의 형성 방법 및 장치
TWI459468B (zh) Plasma oxidation treatment method