CN101405846A - 等离子体氧化处理方法 - Google Patents

等离子体氧化处理方法 Download PDF

Info

Publication number
CN101405846A
CN101405846A CNA2007800097857A CN200780009785A CN101405846A CN 101405846 A CN101405846 A CN 101405846A CN A2007800097857 A CNA2007800097857 A CN A2007800097857A CN 200780009785 A CN200780009785 A CN 200780009785A CN 101405846 A CN101405846 A CN 101405846A
Authority
CN
China
Prior art keywords
plasma
oxidation
processing
free radical
processing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800097857A
Other languages
English (en)
Other versions
CN101405846B (zh
Inventor
堀胜
盐泽俊彦
壁义郎
北川淳一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nagoya University NUC
Tokyo Electron Ltd
Original Assignee
Nagoya University NUC
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nagoya University NUC, Tokyo Electron Ltd filed Critical Nagoya University NUC
Publication of CN101405846A publication Critical patent/CN101405846A/zh
Application granted granted Critical
Publication of CN101405846B publication Critical patent/CN101405846B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/08—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases only one element being applied
    • C23C8/10—Oxidising
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/36—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种等离子体氧化处理方法。其是在等离子体处理装置的处理室内，利用含氧的处理气体，使用O(1D2)自由基的密度是1×1012[cm－3]以上的等离子体对被处理体的表面实施氧化处理，形成硅氧化膜。在等离子体氧化处理期间，利用VUV单色仪63测量等离子体中的O(1D2)自由基的密度，修正等离子体处理条件。

Description

等离子体氧化处理方法
技术领域
本发明涉及等离子体氧化处理方法，详细来讲，本发明涉及例如在半导体装置的制造过程中，在硅的表面形成硅氧化膜时等能够应用的等离子体氧化处理方法。
背景技术
在各种半导体装置的制造过程中，通过对半导体晶片的表面的硅(单结晶硅或者多结晶硅)实施氧化，形成例如作为绝缘膜有用的硅氧化膜(氧化硅(SiO2)膜)。在现有技术中，硅氧化膜例如采用热氧化法形成。但是，在热氧化处理的情况下，因超过1000℃的高温，有可能在硅基板上产生热应变。
因此，提出一种将利用包括氧气的处理气体形成的含氧等离子体作用于被处理体，对硅实施氧化处理的等离子体氧化处理方法(例如，国际公开编号WO2004/008519)
在上述国际公开编号WO2004/008519中公开的等离子体氧化处理中，利用作为等离子体中的活性种的O自由基或O2 +等的作用，进行Si-Si键合的切断和Si-O键合的形成。这些等离子体中的活性种的种类或其密度等因等离子体形成条件的不同而各异，对等离子体处理结果、即硅氧化膜的形成速度(氧化速率)、膜质等有很大的影响。
由于在现有的等离子体氧化处理中，难以掌握等离子体中的活性种的绝对值，因此，能够以从作为等离子体处理的结果的硅氧化膜的状态中获得最佳的氧化速率或期望的膜质的方式，对等离子体处理条件进行筛选。
因此，因等离子体处理条件的细微变动，无法获得预期的等离子体处理结果，例如存在氧化速率发生变动，硅氧化膜的膜厚或膜质等发生参差不齐这样的问题。另外，众所周知，当氧化处理单结晶硅时，氧化速率有表面方位依存性，在现有的等离子体氧化工艺中，例如在硅的(110)面和(100)面氧化速率出现差异，于是出现在表面方位不同的部位难以使膜厚均一这样的问题。像这样，在等离子体氧化处理中存在不同于热氧化处理的控制上的困难，因此，成为在构成要素中包括硅氧化膜的半导体器件的成品率下降、电性能发生参差不齐导致可靠性下降的原因。
发明内容
本发明的目的在于，提供一种在等离子体处理结果中不会产生参差不齐，能够稳定且准确地进行氧化处理的等离子体氧化处理方法。
本发明的其它目的在于，提供一种当对被处理体表面实施等离子体氧化处理时，能够正确把握等离子体中的活性种的绝对值的等离子体氧化处理方法。
本发明的第一观点提供一种等离子体氧化处理方法，其特征在于，在等离子体处理装置的处理室内，使用含氧的处理气体，生成O(1D2)自由基的密度为1×1012(cm-3)以上的等离子体，利用该等离子体对被处理体的表面进行氧化处理。
在上述第一观点中，作为前述等离子体可以使用通过前述处理气体、和由具有多个槽缝的平面天线导入前述处理室内的微波形成的微波激励等离子体。
前述等离子体氧化处理方法能够在对被处理体表面的硅进行氧化处理后形成硅氧化膜的情况下应用。在此情况下，既可以利用前述等离子体，对在形成于被处理体上的凹部中露出的硅表面进行氧化形成硅氧化膜，也可以通过形成前述硅氧化膜，在构成前述凹部的侧壁的上端的硅的角部导入曲面形状。
另外，前述硅能够是单结晶硅也可以是多结晶硅。另外，等离子体氧化处理时的处理室内的压力能够是1.33～334Pa，另外，前述处理气体中的氧的比例能够是0.2～1％。前述处理气体能够包含1％以下比例的氢。另外，用于激励等离子体的微波功率能够是1W/cm2以上。
本发明的第二观点提供一种等离子体氧化处理方法，其特征在于，包括以下步骤：在等离子体处理装置的处理室内，利用含氧的处理气体，生成微波激励等离子体的步骤；测量前述等离子体中的O(1D2)自由基密度的步骤；和使用前述O(1D2)自由基密度为1×1012[cm-3]以上的等离子体对被处理体进行氧化处理的步骤。
在上述第二观点中，还包括根据前述O(1D2)自由基密度的测量结果，修正等离子体形成条件的步骤。另外，前述等离子体形成条件能够是处理压力、前述处理气体中的氧的比例、或者用于激励等离子体的微波功率中的一个以上。
本发明的第三观点提供一种程序，其在计算机上运行，用于控制等离子体处理装置，前述程序在运行时，控制前述等离子体处理装置实施以下的等离子体氧化处理方法，即在等离子体处理装置的处理室内，利用含氧的处理气体，生成O(1D2)自由基密度为1×1012(cm-3)以上的等离子体，利用该等离子体对被处理体的表面进行氧化处理。
本发明的第四观点提供一种程序，其在计算机上运行，用于控制等离子体处理装置，前述程序在运行时，控制前述等离子体处理装置实施包括以下步骤的等离子体氧化处理方法，即：在等离子体处理装置的处理室内，利用含氧的处理气体，生成微波激励等离子体的步骤；测量前述等离子体中的O(1D2)自由基密度的步骤；和使用前述O(1D2)自由基密度为1×1012[cm-3]以上的等离子体对被处理体进行氧化处理的步骤。
本发明的第五观点提供一种存储介质，其在计算机上工作，存储有控制等离子体处理装置的程序，前述程序在运行时，控制前述等离子体处理装置实施以下的等离子体氧化处理方法，即在等离子体处理装置的处理室内，利用含氧的处理气体，生成O(1D2)自由基密度为1×1012[cm-3]以上的等离子体，利用该等离子体对被处理体的表面进行氧化处理。
本发明的第六观点提供一种存储介质，其在计算机上工作，存储有控制等离子体处理装置的程序，前述程序在运行时，控制前述等离子体处理装置实施包括以下步骤的等离子体氧化处理方法，即：在等离子体处理装置的处理室内，利用含氧的处理气体，生成微波激励等离子体的步骤；测量前述等离子体中的O(1D2)自由基密度的步骤；和使用前述O(1D2)自由基密度为1×1012[cm-3]以上的等离子体对被处理体进行氧化处理的步骤。
本发明的七观点提供一种等离子体处理装置，其包括：用于对被处理体进行等离子体处理的能够真空排气的处理室；具有用于向前述处理室内导入微波的多个槽缝的平面天线；测量前述等离子体中的O(1D2)自由基密度的测量单元；和按照实施以下的等离子体氧化处理方法的方式进行控制的控制部，前述等离子体氧化处理方法是，在前述处理室内，利用含氧的处理气体，生成O(1D2)自由基密度为1×1012[cm-3]以上的等离子体，利用该等离子体对被处理体的表面进行氧化处理。
本发明的第八观点提供一种等离子体处理装置，其包括：用于对被处理体进行等离子体处理的能够真空排气的处理室；具有用于向前述处理室内导入微波的多个槽缝的平面天线；测量前述等离子体中的O(1D2)自由基密度的测量单元；和按照实施以下的等离子体氧化处理方法的方式进行控制的控制部，前述等离子体氧化处理方法是，在前述处理室内，利用含氧的处理气体，生成微波激励等离子体的步骤；测量前述等离子体中的O(1D2)自由基密度的步骤；和使用前述O(1D2)自由基密度为1×1012[cm-3]以上的等离子体对被处理体进行氧化处理的步骤。
本发明的第九观点提供一种等离子体处理装置，其包括：用于对被处理体实施等离子体处理的能够真空排气的处理室；具有用于向前述处理室内导入微波的多个槽缝的平面天线；测量前述等离子体中的O(1D2)自由基密度的测量单元；和用于根据前述O(1D2)自由基的测量结果，以使前述O(1D2)自由基密度成为1×1012[cm-3]以上的方式控制等离子体形成条件的控制部。
根据本发明，有效地生成作为高能量的活性种的O(1D2)自由基的密度为1×1012(cm-3)以上的等离子体，利用该等离子体对被处理体的表面实施氧化处理，由此就能够以高的氧化速率进行等离子体氧化处理。另外，由于也能够改善对单结晶硅实施氧化处理时的表面方位依存性，因此，在对形成有凹部或凸部等的硅表面实施氧化处理时也能很好地应用。
另外，根据本发明，在对被处理体表面实施等离子体氧化处理时，监测等离子体中的作为活性种的O(1D2)自由基的密度，并使其在等离子体处理条件中反映出来，由此就能够在能够有效生成O(1D2)的最佳条件下稳定地实施等离子体氧化处理。
附图说明
图1是表示适合实施本发明的等离子体氧化处理方法的等离子体处理装置的一例的大致截面图。
图2表示平面天线部件的结构的图。
图3是表示测量等离子体中的自由基的测量部的大致结构图。
图4A表示振荡激光时的第三高次谐波的发生过程。
图4B是表示使用通过激光器振荡的双波长的光的双光子共振四光波混频过程的图。
图5A是表示作为O(1D2)测量用VUV激光分布图而被分类的第三高次谐波发生过程中的VUV激光分布图。
图5B是表示作为O(3PJ)测量用VUV激光分布图而被分类的双光子共振四光波混频过程中的VUV激光分布图。
图6A是用于说明凹部形成工艺和利用等离子体氧化处理的硅氧化膜形成工艺的工艺断面图。
图6B是用于说明凹部形成工艺和利用等离子体氧化处理的硅氧化膜形成工艺的工艺断面图。
图6C是用于说明凹部形成工艺和利用等离子体氧化处理的硅氧化膜形成工艺的工艺断面图。
图6D是用于说明凹部形成工艺和利用等离子体氧化处理的硅氧化膜形成工艺的工艺断面图。
图6E是用于说明凹部形成工艺和利用等离子体氧化处理的硅氧化膜形成工艺的工艺断面图。
图6F是用于说明凹部形成工艺和利用等离子体氧化处理的硅氧化膜形成工艺的工艺断面图。
图6G是用于说明凹部形成工艺和利用等离子体氧化处理的硅氧化膜形成工艺的工艺断面图。
图6H是用于说明凹部形成工艺和利用等离子体氧化处理的硅氧化膜形成工艺的工艺断面图。
图6I是用于说明凹部形成工艺和利用等离子体氧化处理的硅氧化膜形成工艺的工艺断面图。
图7是表示本发明的等离子体氧化处理方法的处理顺序的一例的流程图。
图8是表示处理压力与自由基密度两者关系的图表。
图9是表示处理压力与硅氧化膜的膜厚两者关系的图表。
图10是表示O2气流量比与自由基密度两者关系的图表。
图11是表示O2气流量比与硅氧化膜的膜厚两者关系的图表。
图12是表示微波电源与自由基密度两者关系的图表。
图13是表示微波电源与硅氧化膜的膜厚两者关系的图表。
图14是表示等离子体氧化处理中氧化速率与O(1D2)密度两者关系的图表。
图15表示在实施本发明的等离子体氧化处理时与实施热氧化处理时比较氧化速率的结果。
图16表示处理时间为30秒的氧化膜厚与各个活性种的通量的关系。
图17是用于说明本发明的模式的流程图。
图18是表示本发明的等离子体氧化处理的初期阶段的模式图。
图19是表示等离子体氧化处理中的硅的表面方位依存性的图表。
图20是表示热氧化膜与等离子体氧化膜的TDDB测定结果的图表。
图21是用于说明自由基密度的空间分布测定的原理图。
具体实施方式
下面，参照附图，对本发明的优选方式进行说明。
图1是示意性表示适合于实施本发明的等离子体氧化处理方法的等离子体处理装置的一例的截面图。该等离子体处理装置作为通过利用具有多个槽缝的平面天线，特别是RLSA(Radial Line Slot Antenna；径向线槽缝天线)将微波导入处理室内而产生等离子体，从而能够产生高密度且低电子温度的微波等离子体的RLSA微波等离子体处理装置而构成，在半导体装置的制造过程中，例如，最适合用于作为晶体管中的栅极绝缘膜的硅氧化膜的形成、作为元件分离技术的浅沟槽隔离(Shallow Trench Isolation；STI)中的沟槽内壁面的硅氧化膜形成等目的。
该等离子体处理装置100具有气密地构成，并且被接地的略呈圆筒状的腔室1。在腔室1的底壁1a的大致中央部形成有圆形的开口部10，在底壁1a上设置有与该开口部10连通，并且朝向下方突出的排气室11。
在腔室1内设置有由AlN等的陶瓷构成的基座2，用于水平地支承作为被处理基板的半导体晶片(以下称作“晶片”)W。该基座2被从排气室11的底部中央向上方延伸的圆筒状的由AlN等的陶瓷构成的支承部件3所支承。在基座2的外边缘部设置有用于引导晶片W的引导环4。另外，在基座2中埋设有电阻加热型的加热器5，该加热器5通过从加热器电源6被供电来加热基座2，利用其热加热作为被处理体的晶片W。此时，例如能够在从室温至800℃的范围内控制处理温度。此外，在腔室1的内周设置有由石英构成的圆筒状的套管7。另外，在基座2的外周侧以环状设置有具有多个排气孔8a的石英制的挡板8，用于对腔室1内均匀地排气，该挡板8由多个支柱9支承。
在基座2上，用于支承晶片W并使其升降的晶片支承销(图中未示)以能够相对于基座2的表面伸缩的方式设置。
在腔室1的侧壁上设置有呈环状的气体导入部件15，其均等地形成有气体放射孔。该气体导入部件15与气体供给系统16连接。此外，气体导入部件15也可以配置成喷淋头状。该气体供给系统16例如具有氩气供给源17、氧气供给源18、氢气供给源19，这些气体分别通过气体管20到达气体导入部件15，从气体导入部件15的气体放射孔被均匀地导入腔室1内。在各个气体管20上设置有质量流量控制器21和其前后的开关阀22。此外，也可以使用其它的稀有气体，例如Kr、He、Ne、Xe等气体取代Ar气体，或者，如后所述，也可以不包含稀有气体。
上述排气室11的侧面连接有排气管23，该排气管23与包括高速真空泵的排气装置24连接。并且通过使该排气装置24工作，腔室1内的气体被均匀地向排气室11的空间11a内排出，并通过排气管23被排气。由此，就能够高速地将腔室1内减压至规定的真空度，例如0.133Pa。
在腔室1的侧壁上设置有用于在与和等离子体处理装置100邻接的搬送室(图中未示)之间搬入搬出晶片W的搬入搬出口25、和开关该搬入搬出口25的闸阀26。
腔室1的上部形成开口部，沿着该开口部的周边部设置有环形的支承部27。在该支承部27上，由例如石英或Al2O3等的陶瓷构成，并且透过微波的微波透过板28通过密封部件29被气密地设置。因此，腔室1内被保持气密性。
在微波透过板28的上方，以与基座2相对的方式设置有圆板状的平面天线部件31。该平面天线部件31被卡合在腔室1的侧壁上端。平面天线部件31例如在与8英寸的晶片W对应的情况下，是由直径300～400mm、厚度1～几mm(例如5mm)的导电性材料构成的圆板。具体地说，构成为例如由表面被镀银或者镀金的铜板或者铝板构成，多个微波放射孔32(槽缝)按照规定的图形贯通形成的结构。该微波放射孔32例如如图2所示形成长槽状，典型的是邻接的两个微波放射孔32之间配置成“T”字状，这些多个微波放射孔32以同心圆状配置。微波放射孔32的长度或排列间隔根据微波的波长(λg)来决定，例如，微波放射孔32的间隔配置为λg/4、λg/2或者λg。此外，在图2中，以形成为同心圆状的邻接的微波放射孔32之间的间隔用Δr表示。另外，微波放射孔32也可以是圆形、圆弧形等的其它形状。而且，微波放射孔32的配置方式并无特别的限定，除了同心圆状之外，例如也可以配置为螺旋状、放射状。
在该平面天线部件31的上面设置有由具有比真空大的介电常数的例如聚四氟乙烯、聚酰亚胺等的树脂构成的慢波部件33。该慢波部件33，由于在真空中微波的波长变长，因此，其具有缩短微波的波长、调整等离子体的功能。此外，在平面天线部件31和微波透过板28之间、或者慢波部件33和平面天线部件31之间能够分别密接或者相互分开配置。
在腔室1的上表面，以覆盖平面天线部件31和慢波部件33的方式，设置有例如由铝和不锈钢、铜等的金属材料构成的具有波导管的功能的遮护盖体34。腔室1的上表面与遮护盖体34通过密封部件35密封。在遮护盖体34上形成有冷却水流路34a，使冷却水在其中流通，以此冷却遮护盖体34、慢波部件33、平面天线部件31、微波透过板28。此外，遮护盖体34被接地。
在遮护盖体34的上壁的中央形成有开口部36，该开口部36与波导管37连接。在该波导管37的端部，通过匹配电路38与微波发生装置39连接。由此，在微波发生装置39中产生的例如频率为2.45GHz的微波就会通过波导管37向上述平面天线部件31传播。此外，作为微波的频率，能够使用8.35GHz、1.98GHz等。
波导管37具有从上述遮护盖体34的开口部36向上方延伸的截面为圆形的同轴波导管37a、和借助模式变换器40与该同轴波导管37a的上端部连接的沿着水平方向延伸的矩形波导管37b。矩形波导管37b与同轴波导管37a之间的模式变换器40具有将按照TE模式在矩形波导管37b内传播的微波转换成TEM模式的功能。内导体41在同轴波导管37a的中心延伸，该内导体41的下端部与平面天线部件31的中心连接固定。由此，微波通过同轴波导管37a的内导体41均一且有效地向平面天线部件31传播。
等离子体处理装置100具备作为测定单元的测量部60。通过该测量部60，例如利用基于波长可变真空紫外激光的真空紫外吸收分光法(Vacuum Ultra Violet Laser Absorption Spectroscopy)，作为等离子体参数，能够以光学方式测量作为自由基的一种的O(1D2)的密度。在该方法中，通过使用一台或者两台染料激光器(dye Laser)与稀有气体单元，以波长可变的方式使测定对象的氧原子的共鸣线附近的真空紫外激光振荡，此处，利用分光器测定通过作为吸收体的等离子体中时的前述激光的吸收分布图与前述激光的发光分布图，根据它们的比能够确定O(1D2)等的自由基密度。由于该方法是使用光的非接触式测定法，因此，不会影响作为测定对象的等离子体，能够实时地联机测定。
如图3所示，测量部60具备激光光源61、相对于该激光光源61以夹着腔室1内的等离子体形成空间的方式相对在腔室1的相反侧配置在外部的作为受光部(检测部)的VUV单色仪63。从激光光源61被振荡的激光通过设置在腔室1的侧壁上的透过窗65被导入腔室1内，通过腔室1内的等离子体形成空间并经由设置在腔室1的侧壁的相对部位的透过窗67被导向腔室1外，能够利用具备光电倍增管(PMT)69的VUV单色仪63接受。
在激光光源61和透过窗65之间设置有：用于聚集来自激光光源61的激光的合成石英透镜71、用于使双光子共振四光波混频过程和第三高次谐波的规定波长的光振荡的稀有气体单元73。在稀有气体单元73中具备离子检测器75。
另外，在受光侧的透过窗67和VUV单色仪63之间设置有差动泵77和MgF2透镜79。
激光光源61具备例如振荡波长为308nm的激光的XeCl准分子激光器81、使该XeCl准分子激光器81作为抽运光(pump light)振荡规定波长的光的两台染料激光器83a、83b。此外，图3中的符号85是反射激光的反射镜。
VUV单色仪63与具备计算机的工艺控制器50(后述)连接，在此进行测量数据的处理或工艺条件的控制。在利用测量部60测定微波等离子体的情况下，从激光光源61向VUV单色仪63发出的激光通过的光路R能够以微波透过窗28的下表面作为基准，例如，设置在下方规定的距离L处。此处，距离L优选是60～80mm，在本实施方式中设定为70mm。在该情况下，基座2的晶片载置面至光路R的距离能够设定为20mm。
在测量部60中，能够按照以下的方式测定等离子体中的自由基的密度。
例如，在作为氧自由基测定O(1D2)的情况下，向稀有气体单元73中导入Xe和Ar的混合稀有气体，该混合稀有气体作为非线形介质，由激光光源61振荡波长为115.2nm附近的O(1D2)检测用激光，用VUV单色仪63检测出第三高次谐波的发生过程中的波长，这样就能够测定O(1D2)的密度。
即，如图4A所示，使用使XeCl准分子激光器81形成抽运光的一台染料激光器，使ωUV的波长的光聚集在稀有气体单元73内，在Xe与Ar的混合稀有气体内振荡波长为115.2nm附近的第三高次谐波(ωVUV＝3ωUV)，照射在处理容器内的等离子体上，用VUV单色仪63检测出基于O(1D2)的吸收的真空紫外域光的波长。
此外，在测量O(1D2)时，为了获得充分的测量精度，也必须预先将O(1D2)测量用VUV激光的分布图进行分类。例如，在室温(26.85℃，300K)下，通过测量在波长114.938nm附近存在的CO的吸收率分布图，能够将第三高次谐波发生过程中的VUV激光的分布图进行分类。作为该测量的条件，压力为0.13帕(1×10-3Torr)、温度为26.85℃(300K)、跃迁波长为114.938nm左右。在图5A中，表示作为O(1D2)测量用VUV激光分布图被分类的第三高次谐波发生过程中的VUV激光分布图。该分布图是半高全宽为0.44cm-1的高斯型分布。
另外，作为氧自由基测定O(3PJ)的情况下，使用Kr的双光子共振线，利用Kr的非线形特性，振荡130nm附近的VUV激光，用VUV单色仪检测出双光子共振四光波混频过程中的波长，由此就能够测定O(3PJ)的密度。
即，如图4B所示，使用通过以XeCl准分子激光器81作为泵光的两台染料激光器振荡的ω1和ω2的双波长的光，将该双波长的光聚集在填充有Kr的稀有气体单元内，采用利用了Kr原子的双光子吸收的四光波混频差频率技术，使波长130nm附近(ωVUV＝2ω1-ω2)的真空紫外域的光振荡并照射在处理容器内的等离子体上，利用VUV单色仪63检测出基于O(3PJ)的吸收的真空紫外域的光的波长。
此外，在测定O(3PJ)时，为了获得充分的测定精度，必须预先对O(3PJ)测量用VUV激光的分布图进行分类。例如，在室温(26.85℃，300K)下，通过测量在波长129.559nm附近存在的Xe的吸收率分布图，能够对双光子共振四光波混频过程中的VUV激光的分布图进行分类。该测量的条件，例如能够设定压力为0.04帕(3×10-4Torr)、温度为26.85℃(300K)、跃迁波长为129.559nm(1S0-1P1)左右。在图5B中，表示作为O(3PJ)测量用VUV激光分布图被分类的双光子共振四光波混频过程中的VUV激光分布图。该分布图是半高全宽为0.40cm-1的高斯型分布。
对于采用上述方法生成的激光，在遍及测量对象自由基的吸收波长范围扫描波长，并进行测量，由此就能够把握在各个波长的吸收率。通过该吸收率的波长依存性与激光的发光分布图和以下的数学公式(1)，能够求出测量对象自由基的吸收分布图f2(υ)、和中心频率的吸收系数k。通过它们和数学公式(2)，能够算出测量对象自由基的绝对密度。
(数学公式1)
G ( KL ) = I O - I I O = ∫ f 1 ( v ) [ 1 - exp { - k f 2 ( v ) L } ] dv ∫ f 1 ( v ) dv . . . ( 1 )
(在公式中，I0表示激光的输出、I表示等离子体通过后的激光的输出、f1(υ)表示激光的发光分布图、f2(υ)表示吸收体(此处为等离子体)的吸收分布图、k表示吸收体的中心频率的吸收系数、L是吸收体的长度、kL是吸收体的光学厚度。)
并且，测量对象自由基的绝对密度N能够根据下式(2)算出。
(数学公式2)
N = 8 π v 0 2 c 2 g 1 g u 1 A k . ∫ f 2 ( v ) dv . . . ( 2 )
(在公式中，f2(υ)表示吸收体的吸收分布图、v0表示吸收体的中心频率、gu、gl表示统计权重(statistical weight)、A表示爱因斯坦A系数、c表示光速。)
如上所述，在通过利用波长可变真空紫外激光的真空紫外吸收分光法测量吸收分布图时，向由等离子体处理装置100的微波等离子体源生成的含氧等离子体中的各种自由基(O(1D2)、O(3PJ)等)照射与该自由基的共振线的波长同步的真空紫外激光，用VUV单色仪63检测出自由基吸收的真空紫外域的光的波长，通过光电子倍增管(PMT)69转换成电信号，由此就能够实时检测出各种自由基的绝对密度。
另外，在上述测量方法中，即使在存在背景吸收的条件下，也能够进行正确的测量，同时根据测量结果，能够求出吸收体的平动温度，因此，无需温度的假设，能够正确地测量绝对密度。
此外，在不使用激光光源61而是使用例如微型中空阴极灯等非相关光源的情况下，由于必须假设测量对象自由基的吸收分布图(一般情况下是自由基的温度)，因此，能够把握正确的自由基密度。
另外，在考虑130nm左右的O(3PJ)的能量级的情况下，O(3P0)在波长130.604nm，O(3P1)在波长130.487nm，O(3P2)在波长130.217nm具有跃迁线，而VUV单色仪的分解能仅大约为0.4nm，因此，无法分解这三根跃迁线，必须进行假设。在此，在测量中，必须假定基底状态的密度分布为玻尔兹曼分布(400K)，密度比O(3P0)∶O(3P1)∶O(3P2)＝0.09∶0.34∶1，以此进行测量。
等离子体处理装置100的各个构成部分与具备CPU的工艺控制器50连接并被其控制。例如，在工艺控制器50连接有，由工艺管理者为了管理等离子体处理装置100而进行指令输入操作的键盘、使等离子体处理装置100的工作情况可视化显示的显示器等构成的用户接口51。
另外，在工艺控制器50还连接有保存有方案的存储部52，方案中存储有用于在工艺控制器50的控制下实现在等离子体处理装置100中执行的各种处理的控制程序(软件)和处理条件数据等。
并且，根据需要，根据来自用户接口51的指示等从存储部52中读取任意的方案，在工艺控制器50中执行，由此，在工艺控制器50的控制下，在等离子体处理装置100中实施所希望的处理。另外，前述控制程序和处理条件数据等方案也能够使用存储在例如CD-ROM、硬盘、软盘、闪存等计算机可读取的存储介质中的方案，或者还可以从其它装置通过专用线路进行传送在线使用。
以上述方式构成的等离子体处理装置100即使在800℃以下的低温度下，也能通过无损伤的等离子体处理而形成优质的膜，而且，等离子体均一性好，能够实现工艺的均一性。
如上所述，该等离子体处理装置100能够适合用于形成晶体管的栅极绝缘膜、STI中的沟槽的内壁的氧化处理等。在使用等离子体处理装置100进行等离子体氧化处理时，使用包含氧的处理气体，按照以下的顺序，使用O(1D2)自由基的密度为1×1012(cm-3)以上，优选的是1×1012～1×1013(cm-3)，更为优选的是1×1012～5×1012(cm-3)的等离子，对被处理体实施氧化处理。
首先，打开闸阀26，将例如形成有沟槽的晶片W从搬入搬出口25搬入腔室1内，并载置在基座2上。
接着，从气体供给系统16的氩气供给源17和氧气供给源18，按照规定的流量通过导入部件15将氩气和氧气导入腔室1内，并维持规定的处理压力。此时，在形成O(1D2)自由基的密度为1×1012(cm-3)以上的等离子体的基础上，优选处理气体中的氧的比率例如是1％以下，更加优选的是0.2～1％。对于气体流量，可以从例如氩气：500～10000mL/min(sccm)、氧气：5～100mL/min(sccm)的范围以相对于整个气体流量的氧的比例为上述数值的方式进行选择。
除了来自Ar气供给源17和O2气供给源18的Ar气和O2气之外，也能够从H2气供给源19按照规定比率导入H2气。在此情况下，H2气与处理气体总量的比例例如优选为1％以下，更为优选的是0.01～1％。
另外，在形成O(1D2)自由基的密度为1×1012(cm-3)以上的等离子体的基础上，腔室内的处理压力优选是334Pa以下，更为优选的是267Pa以下，优选在90～133.3Pa的范围。并且，处理温度能够从室温～500℃选择，优选是400℃～500℃。
接下来，将来自微波发生装置39的微波经由匹配电路38导向波导管37。微波依次通过矩形波导管37b、模式变换器40和同轴波导管37a被供给到平面天线部件31，从平面天线部件31经由微波透过板28向腔室1内的晶片W的上方空间放射。微波在矩形波导管37b内按照TE模式传播，该TE模式的微波在模式变换器40中被变换成TEM模式，在同轴波导管37a内朝向平面天线部件31传播。此时，微波发生装置39的功率优选是1W/cm2以上例如1～3W/cm2，更为优选的是1.4～2.8W/cm2。
利用从平面天线部件31经由微波透过板28向腔室1放射的微波在腔室1内形成电磁场，Ar气和O2气被等离子体化，利用该等离子体，对在形成于晶片W上的凹部内露出的硅表面进行氧化。通过微波从平面天线部件31的多个微波放射孔32中被放射，该微波等离子体成为大约为1×1010～5×1012/cm3或者其以上的高密度的等离子体，其电子温度为0.5～2eV左右，等离子体密度的均一性为±5％以下。因此，能够在低温且短时间内实施氧化处理形成薄的氧化膜，而且，能够形成等离子体中的离子等对氧化膜的破坏小的优质的氧化膜。
接下来，参照图6A～图6I，对在STI中的沟槽内部的氧化处理中应用本发明的等离子体氧化处理方法的例子进行说明。6A～图6I是表示在STI中的沟槽的形成及其后进行的至氧化膜形成为止的工序的工序截面图。
首先，在图6A和图6B中，例如采用热氧化等方法在硅基板101上形成SiO2等的硅氧化膜102。接着，在图6C中，例如采用CVD(Chemical Vapor Deposition：化学气相沉积)在硅氧化膜102上形成Si3N4等的硅氮化膜103。并且，在图6D中，在硅氮化膜103上涂敷光致抗蚀剂后，利用光刻技术形成图形从而形成抗蚀剂层104。
接着，将抗蚀剂层104作为蚀刻掩模，例如利用卤素类的蚀刻气体有选择地蚀刻硅氮化膜103与硅氧化膜102，由此，与抗蚀剂层104的图形对应使硅基板101露出(图6E)。即，利用硅氮化膜103形成用于沟槽的掩模图形。图6F表示通过例如使用包含氧等的处理气体的含氧等离子体，实施所谓的灰化处理，除去抗蚀剂层104的状态。
在图6G中，将硅氮化膜103和硅氧化膜102作为掩膜，通过对硅基板101有选择地实施蚀刻，由此能够形成沟槽110。该蚀刻例如能够使用Cl2、HBr、SF6、CF4等卤素或者卤素化合物、包含氧等的蚀刻气体来实施。
图6H表示对STI中的蚀刻后的晶片W的沟槽110实施等离子体氧化处理的氧化处理工序。在等离子体中的O(1D2)密度为1×1012(cm-3)以上的条件下实施该氧化处理工序，由此，在沟槽110的肩部110a上具有圆角，并且不依存于硅的表面方位，能够在沟槽110的内面(侧壁部、底部)以均一的膜厚形成氧化膜111a、111b。
作为氧化处理工艺序中的处理气体，例如能够使用O2与稀有气体的混合气体。在此情况下，相对于所有处理气体的氧的比例(百分比)优选在1％以下。另外，氧化处理工序的压力优选是334Pa以下。像这样，通过调节处理气体中的O2的比例和处理压力，由此能够控制等离子体中的O(1D2)自由基的量。此外，在处理气体中，除了O2之外，也能够按照规定的比率添加H2。
并且，使用O(1D2)自由基的密度在1×1012(cm-3)以上的等离子体实施等离子体氧化处理，由此，不仅能够使氧化膜111的膜质变得致密，而且能够抑制表面方位依存性，消除因沟槽110的部位产生的膜厚差，例如能够在沟槽110的侧壁部与底部形成膜厚均一且优质的氧化膜111a、111b。
另外，通过控制等离子体中的O(1D2)自由基的量，如图6I所示，在沟槽110的肩部110a，能够在内部的硅101上形成圆角(曲面)。由此，通过在沟槽110的肩部110a和底部角落部110b的硅101上导入圆角形状，由此，与形成为锐角的情况相比，能够抑制漏电流的发生。
此外，通过本发明的等离子体氧化处理方法形成氧化膜111后，按照基于STI的元件分离区域形成的顺序，例如，利用CVD法在沟槽110内埋入SiO2等的绝缘膜后，将硅氮化膜103作为阻挡层，通过CMP进行研磨使其变得平坦。实施平坦化后，利用蚀刻除去硅氮化膜103和埋入绝缘膜的上部，由此就能够形成元件分离结构。
图7是表示本发明的等离子体氧化处理方法的顺序的一个例子的流程图。在该例子中，利用测量部60监测等离子体中的O(1D2)密度同时进行等离子体氧化处理。
首先，在步骤S1中，利用图中未示的搬送装置将晶片W搬入等离子体处理装置100的腔室1内，并载置在基座2上。接着，在步骤S2中，按照规定的流量从气体供给系统16向腔室1内导入Ar和O2。在步骤S3中，使排气装置24工作，将腔室1内减压至规定的压力并使其稳定。
接着，在步骤S4中，使在微波发生装置39中发生规定频率的微波，经由匹配电路38、波导管37和平面天线部件31将微波导入腔室1内的空间，并生成含氧的等离子体。利用该含氧等离子体，对晶片W表面的硅实施等离子体氧化处理，形成硅氧化膜。
在等离子体氧化处理期间，利用测量部60测量、监测等离子体中的O(1D2)密度(步骤S5)。将在该步骤S5中测量的O(1D2)密度向工艺控制器50发送。接着，在步骤S6中，工艺控制器50判断所测量的O(1D2)密度是否在预先设定的基准值(例如1×1012(cm-3))以上。该基准值能够使用通过工艺管理者从用户接口51输入的数值，或者作为等离子体氧化处理的方案的一部分预先保存在存储部52中的数值。
在该步骤S6中，在判断O(1D2)密度为基准值(例如，1×1012(cm-3))以上(是)的情况下，等离子体处理条件处于良好的状态，因此，在步骤S7中继续等离子体处理。然后，在通过由方案所规定的处理时间后，在步骤S8中，关闭微波并结束等离子体氧化处理。接着，在步骤S9中，使腔内升压，并且在步骤S10中，将晶片W从腔室1内搬出，对一枚晶片W的处理结束。
另一方面，在步骤S6中，在判断O(1D2)密度不是基准值(例如，1×1012(cm-3))以上(否)的情况下，在步骤S11中修正等离子体处理条件。作为在该步骤S11中被修正的等离子体处理条件，例如，可以列举处理气体中的O2的流量比率、处理压力、微波功率等。在该步骤S11中，能够根据所测量的O(1D2)密度，利用预先规定的数据表等决定将哪个条件修正为何种程度。并且，在步骤S11中，修改等离子体处理条件后，返回步骤S5，再次利用测量部60监测等离子体中的O(1D2)密度，同时，继续等离子体氧化处理直至经过规定的时间。
像这样，测量并监测等离子体中的O(1D2)密度，根据其结果控制等离子体生成条件使其数值成为基准值以上，从而能够稳定地获得预期的处理结果(膜厚、膜质等)。因此，能够在高可靠性下，进行等离子体氧化处理，并且能够提高半导体器件的可靠性与成品率。
此外，在图7中，在处理1枚晶片W的过程中监测等离子体中的O(1D2)密度，根据其结果，立即修正对于相同的晶片W的处理条件，但是，也可以在对于某一枚晶片W的处理中，测量等离子体中的O(1D2)密度，根据其结果，修正下面将要被处理的晶片W的等离子体处理条件。在此情况下，等离子体中的O(1D2)密度的测量也能够以任意的间隔，例如在处理1批晶片W中仅对于一枚实施测量。
下面，对作为本发明基础的实验结果进行说明。
首先，图8表示在等离子体处理装置100内生成的等离子体中的作为自由基的O(1D2)和O(3P2)的原子密度和处理压力之间的关系，图9表示在对晶片W实施30秒钟的等离子体氧化处理时的硅氧化膜的膜厚和处理压力之间的关系。对于等离子体形成条件，Ar气流量500mL/min(sccm)、O2气流量5mL/min(sccm)(O2气混合比率1％)、处理温度400℃、微波功率为1500W(1.46/cm2)，处理压力在90～666.7Pa之间变化。
由图8可知，与O(3P2)密度相比，O(1D2)密度随着处理压力的增高出现快速减少的倾向，当超过300Pa时，O(1D2)的密度将低于1×1012(cm-3)。
另外，图9表示，硅的氧化速率随着处理压力的增高而下降，其与图8所示的等离子体中的O(1D2)密度的变动存在关联。
图10表示等离子体中的O(1D2)密度和O(3P2)密度与处理气体的流量比率的关系，图11表示在对晶片W实施30秒钟的等离子体氧化处理时的硅氧化膜的膜厚与处理气体的流量比之间的关系。对于等离子体形成条件，处理压力为133.3Pa(1Torr)、处理温度为400℃、微波功率为1500W(1.46W/cm2)之间，Ar气流量为300～500mL/min(sccm)之间、O2流量为1～200mL/min(sccm)(氧气流量比：此处作为(O2/Ar)×100在0.2～66.7％)之间变化。
由图10可知，即便处理气体中的O2气流量比率((O2/Ar)×100)增加，O(3P2)密度也几乎不发生变化，但是，如果处理气体中的O2气流量比超过1％，那么，O(1D2)密度就会急速减少。并且，如图11所示，硅的氧化速率在处理气体中的O2气流量比率变成最大1％后随着处理压力的增高而减少，与图10所示的等离子体中的O(1D2)密度的变动存在关联。
另外，图12表示等离子体中的O(1D2)密度和O(3P2)密度与微波功率的关系，图13表示在对晶片W实施30秒钟的等离子体氧化处理时的硅氧化膜的膜厚与微波功率之间的关系。对于等离子体形成条件，处理压力为133.3Pa(1Torr)、Ar气流量为500mL/min(sccm)、O2气流量为5mL/min(sccm)(O2气混合比率1％)、处理温度为400℃、处理时间为30秒，微波功率在1000～2750W(0.97～2.67W/cm2)之间变化。
如图12所示O(3P2)密度有随着微波功率的增加而直线增加的倾向，O(1D2)密度在微波功率到达1.5kW为止的期间急速增加。另外，由图13可知，硅的氧化速率在微波功率为1.5kW(1.46(W/cm2))以上时大约变为0.09(nm/s)，达到了实用时的充分值。
下面，图14表示等离子体中的O(1D2)密度与氧化速率的关系。此处，通过改变等离子体处理时的处理压力、O2气流量比率(此处，为(O2/Ar)×100)和微波功率，形成各种O(1D2)密度的等离子体，并测定对硅的氧化速率。由该图14可以确认，如果O(1D2)密度为1×1012(cm-3)以上，那么，就能够获得大约0.08(nm/s)这种实用时的充分的氧化速率。
下面，对本发明的等离子体氧化处理的机制进行说明。如上所述，在本发明的等离子体氧化处理中，通过利用O(1D2)自由基的密度为1×1012(cm-3)以上的等离子体，由此能够在高的氧化速率下稳定地进行等离子体氧化处理。图15表示比较进行本发明的等离子体氧化处理时与进行热氧化处理时的氧化速率的结果。氧化处理条件如下。
(等离子体氧化处理的条件(本发明条件A))
处理压力：133.3Pa(1Torr)
处理温度：400℃
微波功率：1500W(微波透过板28的每1cm2面积为1.46W/cm2)
Ar气流量：500mL/min(sccm)
O2气流量：5mL/min(sccm)
O2气比率：约1％
晶片直径：200mm
微波透过板28的面积：1027mm2
(热氧化处理的条件(比较条件))
处理温度：900℃
处理气体：H2气/O2气
流量：H2气0.45mL/min(sccm)
O2气0.9mL/min(sccm)
由图15可知，在以O(1D2)自由基为主要的氧化活性种的本发明的等离子体氧化处理中，在氧化开始之初的初期阶段(初期氧化、第一氧化)中，表示出比热氧化处理大的氧化速率。另一方面，在氧化膜的形成进展到一定程度的阶段(稳定氧化、第二氧化)，与热氧化处理相比，氧化速率下降。
因此，对在本发明的等离子体氧化处理中，氧化初期阶段与氧化后半阶段中的氧化速率发生变化的原因进行了研究。此处，在各种各样的工艺条件下，进行生成等离子体并形成氧化膜的实验，求出此时的处理时间为30秒时的氧化膜厚与活性种的通量的关系。图16表示其结果。图16的横轴是表示处理时间为30秒时的氧化膜厚，纵轴是表示各个活性种的通量，它们的关系如图16所示。此处，“活性种的通量”表示每秒钟通过1cm2的面积的活性种的粒子数。在本实验中，作为活性种，测量了O(1D2)自由基、O(3P2)自由基和O2 +离子。由图16可知，随着O(1D2)自由基和O2 +离子的通量的增大，在30秒钟形成的氧化膜厚也出现增加的倾向。另一方面，O(3P2)自由基的通量在进行实验的任何条件下都基本以一定的值推移，没有发现与氧化膜厚的关系。
由以上结果可以推测出，等离子体中的O(1D2)自由基与O2 +离子以某种形式参与硅氧化膜的形成，但是，O(3P2)自由基几乎不参与。该推测的准确性也能够根据自由基和离子的势能和电子状态进行说明。
为了对硅进行氧化形成硅氧化膜，必须切断硅的Si-Si键然后形成Si-O键。Si-Si的键能量是2.3[eV]，而O(1D2)自由基的势能是4.6[eV]，O(3P2)自由基的势能是2.6[eV]。因此可知，O(1D2)自由基具有大大超出切断Si-Si键所必需的能级的高势能，但是，在O(3P2)自由基的情况下，只具有勉强能够切断Si-Si键的势能。
根据自由基的电子状态，在O(1D2)自由基的情况下，Si-O键的形成中无自旋反转，在O(3P2)自由基的情况下具有自旋反转，因此，O(3P2)自由基与O(1D2)自由基相比难以形成Si-O键。于是，如果比较O(1D2)自由基与O(3P2)自由基，那么可知，在对硅进行氧化的情况下，O(1D2)自由基的反应势垒低，O(3P2)自由基的反应势垒高。由以上可知，在本发明的等离子体氧化处理中，有助于氧化反应的自由基的主体是O(1D2)自由基，O(3P2)自由基几乎对氧化没有帮助。
另一方面，由图16可知，在某些形式下与O(1D2)自由基同样有助于氧化反应的O2 +离子的势能非常大，为12.1[eV]，但是，如果O2 +离子到达硅表面，那么，与附着在该硅表面的电子结合，变成内部能量为0的分子状氧(O2 ++e-→O2)，因此，在此状态下，不会直接有助于硅氧化反应。但是，由于O2 +离子在刚要到达硅表面之前，在通过等离子体护层(sheath)时被加速，因此具有大的平动能量(运动能量)。该平动能量的大小例如在上述本发明的条件A下形成的等离子体的情况下大约为8～10[eV]，是能够充分使硅表面的Si-Si键活性化(切断)的大小。
综合以上，考虑图17的流程图中所示的模式。
在等离子体氧化的初期阶段(氧化开始阶段)中，如图18的模式图所示，首先，具有大的平动能量的O2 +离子与硅的最表面撞击，切断硅的Si-Si键并使其活性化，于是硅表面变成容易被氧化的状态(第1步骤)。接着，通过向其中供给O(1D2)自由基，由此高速形成Si-O键(第2步骤)。通过该第1以及第2步骤，进行作为上述的初期氧化的第1氧化。即，利用O2 +离子的辅助效果，基于O(1D2)自由基的氧化反应被促进，以高的氧化速率进行硅氧化膜的形成。
等离子体氧化进行，在氧化膜的形成进行到一定程度的阶段(作为上述的稳定氧化的第2氧化)中，O2 +离子的绝大部分无法到达发生氧化反应的Si-SiO2的界面，因此，不会产生基于O2 +离子的辅助效果，但是，即便没有O2 +离子辅助，通过O(1D2)自由基的扩散，也进行氧化反应(第3步骤)。但是，在此阶段，自由基的失活概率也增高，因此，与初期阶段(氧化开始阶段)相比，氧化速率大幅下降(参照图15)。
于是可以推测，在本发明的等离子体氧化处理方法中，氧化活性种的主角始终是O(1D2)自由基，O2 +离子辅助基于O(1D2)自由基的氧化反应。如果考虑以上氧化反应的机制，那么，在本发明的等离子体氧化反应中，在O(1D2)自由基的密度是1×1012(cm-3)以上(优选是1×1012～1×1013[cm-3]，更为优选的是1×1012～5×1012[cm-3])的基础上，进一步利用O2 +离子的密度为1×1011(cm-3)以上(优选是1×1011～1×1012(cm-3))的等离子体进行等离子体氧化处理，从而获得充分的基于O2 +离子的辅助效果，能够实施高氧化速率下的等离子体氧化处理。此外，用于生成具有1×1011[cm-3]以上的O2 +离子密度的等离子体的条件，与能够生成具有1×1012[cm-3]以上的O(1D2)自由基密度的等离子体的条件相同，例如，可以列举以下所示的条件。
(能够获得离子辅助效果的等离子体氧化处理条件)
作为处理气体使用Ar气和O2气，例如，在Ar气为500～10000mL/min(sccm)，O2气为5～100mL/min(sccm)的流量范围中，O2气相对于全部气体流量的比例例如为1％以下，优选是0.2～1％。O2气/Ar气的流量比优选是0.0005～0.2。并且，H2气相对于全部处理气体是1％以下，优选可以在0.01～1％的范围进行混合。另外，处理压力优选是90～334Pa，更为优选的是90～267Pa，90～133.3Pa的范围更加理想。另外，处理温度能够从室温～600℃中选择，优选为400～500℃。微波功率优选是1W/cm2以上，优选例如1～3W/cm2，更为优选的是1.4～2.8W/cm2。
下面，对于确认本发明的效果的实验结果进行说明。
图19表示利用图1的等离子体处理装置100，对表面方位各异的硅表面实施等离子体氧化处理后的结果。图19的图表的横轴是表示时间，纵轴是表示形成于硅的(110)面的氧化膜厚(Tox(110))与形成于硅的(100)面的氧化膜厚(Tox(100))之比(Tox(110)/Tox(100))。
该实验中的等离子体形成条件如下所述。
(条件A：图19中的符号A)
处理压力：133.3Pa(1Torr)
处理温度：400℃
微波功率：1500W(微波透过板28的每1cm2面积为1.46W/cm2)
Ar流量：500mL/min(sccm)
O2流量：5mL/min(sccm)
O2气比率：约1％
晶片直径：200mm
微波透过板28的面积：1027mm2
(条件B：图19中的符号B)
处理压力：666.7帕(5Torr)
处理温度：400℃
微波功率：1500W(微波透过板28的每1cm2面积为1.46W/cm2)
Ar流量：120mL/min(sccm)
O2流量：37mL/min(sccm)
H2流量：3mL/min(sccm)
O2气比率：约25％
晶片直径：200mm
微波透过板28的面积：1027mm2
由图19可知，在O(1D2)密度高的条件A(低压、低氧浓度条件)下，与O(1D2)密度低的条件B(高压、高氧浓度条件)相比，明显接近等速氧化线，表面方位依存性少。
下面，根据上述条件A和条件B，对与图6G所示的同样的硅凹部110内实施等离子体氧化处理。其结果是，在条件A的情况下，在形成有硅氧化膜的凹部110的肩部110a导入圆角，在条件B的情况下，在形成有硅氧化膜的凹部110的肩部110a未形成圆角，硅的肩部变成锐角，可能发生泄漏电流等。
接着，使用根据条件A和条件B形成的硅氧化膜制成MOS电容器(图示省略)，进行TDDB(经时绝缘击穿实验：Time DependentDielectric Breakdown)测定。TDDB测定对象的硅氧化膜的膜厚(Tox)是8nm、面积(S)是1×10-4cm2、恒定电流值(CCS)是-0.1A/cm2、测定位置(N)是28点(pts)。
另外，为了进行比较，对于通过利用由O2气和H2气制成H2O(水蒸气)的WVG(Water Vapor Generation：水蒸气发生)法在950℃下实施热氧化处理而获得的热氧化膜，也同样实施TDDB测定。
图20表示TDDB测定的结果，纵轴表示Qbd(氧化膜破坏电荷)的平均值。由图20能够确认，在通过使用本发明的O(1D2)密度是1×1012[cm-3]以上的等离子体的等离子体氧化处理所形成的硅氧化膜的情况下，与热氧化膜相比，Qbd有意地增大，耐压性能良好。
此外，本发明并非局限于上述实施方式，能够进行各种各样的变形。例如在图1中，列举RLSA方式的等离子体处理装置100为例，但是，例如也可以是远程等离子体方式、ICP等离子体方式、ECR等离子体方式、表面反射波等离子体方式、磁控等离子体方式等等离子体处理装置。
另外，在上述实施方式中，列举在STI中的沟槽内的氧化膜形成中应该本发明的情况为例，但是，并非局限于此，例如也可以在晶体管中的作为栅极绝缘膜的硅氧化膜的形成中应用本发明。
在根据形成凹凸的部分表面方位各异的硅表面例如翅片式构造和沟槽栅极构造的三维晶体管的制造过程中，在形成作为栅极绝缘膜等的硅氧化膜的情况下，也可以应用本发明。
另外，在形成凹凸根据部位表面方位不同的硅表面、例如翼片结构或者槽栅结构的三次元晶体管的制造过程中，形成作为栅极绝缘膜等的硅氧化膜的情况中，也能够应用本发明。
在上述实施方式中，通过在腔室1中设置的相互相对的一对端口(透过窗65、67)，照射·接受激光，测量等离子体中的自由基密度，也可以通过多个相对端口测量自由基密度。例如，如图21所示，从多个激光光源(例如激光光源61a、61b、61c)，分别通过多个端口(透过窗65、67)向多个受光部(例如，VUV单色仪63a、63b、63c)照射激光，例如采用阿贝尔变换等方法进行解析，由此就能够掌握腔室1内的等离子体中的自由基密度的空间分布。在此情况下，根据自由基密度的空间分布的测量结果进行反馈来修正等离子体处理条件，由此就能够使等离子体中的自由基密度变得均一。
工业实用性
本发明对于在半导体器件的制造过程中，在单结晶硅或者多结晶硅上形成氧化膜的处理较为适用。

Claims (20)

1、一种等离子体氧化处理方法，其特征在于：
在等离子体处理装置的处理室内，使用含氧的处理气体，生成O(1D2)自由基的密度为1×1012(cm-3)以上的等离子体，利用该等离子体对被处理体的表面进行氧化处理。
2、根据权利要求1所述的等离子体氧化处理方法，其特征在于：
所述等离子体是通过所述处理气体、和由具有多个槽缝的平面天线导入所述处理室内的微波形成的微波激励等离子体。
3、根据权利要求1所述的等离子体氧化处理方法，其特征在于：
对被处理体表面的硅进行氧化处理形成硅氧化膜。
4、根据权利要求3所述的等离子体氧化处理方法，其特征在于：
利用所述等离子体，对在形成于被处理体上的凹部中露出的硅表面进行氧化形成硅氧化膜。
5、根据权利要求4所述的等离子体氧化处理方法，其特征在于：
通过形成所述硅氧化膜，在构成所述凹部的侧壁的上端的硅的角部导入曲面形状。
6、根据权利要求3所述的等离子体氧化处理方法，其特征在于：
所述硅是单结晶硅或者多结晶硅。
7、根据权利要求1所述的等离子体氧化处理方法，其特征在于：
等离子体氧化处理时的处理室内的压力为1.33～334Pa。
8、根据权利要求1所述的等离子体氧化处理方法，其特征在于：
所述处理气体中的氧的比例为0.2～1％。
9、根据权利要求1至权利要求8中任一项所述的等离子体氧化处理方法，其特征在于：
所述处理气体包含1％以下的比例的氢。
10、根据权利要求1至权利要求9中任一项所述的等离子体氧化处理方法，其特征在于：
用于激励等离子体的微波功率为1W/cm2以上。
11、一种等离子体氧化处理方法，其特征在于，包括以下步骤：
在等离子体处理装置的处理室内，利用含氧的处理气体，生成微波激励等离子体的步骤；
测量所述等离子体中的O(1D2)自由基密度的步骤；和
使用所述O(1D2)自由基密度为1×1012[cm-3]以上的等离子体对被处理体实施氧化处理的步骤。
12、根据权利要求11所述的等离子体氧化处理方法，其特征在于：
还包括根据所述O(1D2)自由基密度的测量结果，修正等离子体形成条件的步骤。
13、根据权利要求12所述的等离子体氧化处理方法，其特征在于：
所述等离子体形成条件是处理压力、所述处理气体中的氧的比例、或者用于激励等离子体的微波功率中的一个以上。
14、一种程序，其在计算机上运行，用于控制等离子体处理装置，其特征在于：
所述程序在运行时，控制所述等离子体处理装置实施以下的等离子体氧化处理方法，即在等离子体处理装置的处理室内，利用含氧的处理气体，生成O(1D2)自由基密度为1×1012(cm-3)以上的等离子体，利用该等离子体对被处理体的表面进行氧化处理。
15、一种程序，其在计算机上运行，用于控制等离子体处理装置，其特征在于：
所述程序在运行时，控制所述等离子体处理装置实施包括以下步骤的等离子体氧化处理方法，即：在等离子体处理装置的处理室内，利用含氧的处理气体，生成微波激励等离子体的步骤；测量所述等离子体中的O(1D2)自由基密度的步骤；和使用所述O(1D2)自由基密度为1×1012[cm-3]以上的等离子体对被处理体进行氧化处理的步骤。
16、一种存储介质，其在计算机上工作，存储有控制等离子体处理装置的程序，其特征在于：
所述程序在运行时，控制所述等离子体处理装置实施以下的等离子体氧化处理方法，即在等离子体处理装置的处理室内，利用含氧的处理气体，生成O(1D2)自由基密度为1×1012[cm-3]以上的等离子体，利用该等离子体对被处理体的表面进行氧化处理。
17、一种存储介质，其在计算机上工作，存储有控制等离子体处理装置的程序，其特征在于：
所述程序在运行时，控制所述等离子体处理装置实施包括以下步骤的等离子体氧化处理方法，即：在等离子体处理装置的处理室内，利用含氧的处理气体，生成微波激励等离子体的步骤；测量所述等离子体中的O(1D2)自由基密度的步骤；和使用所述O(1D2)自由基密度为1×1012[cm-3]以上的等离子体对被处理体进行氧化处理的步骤。
18、一种等离子体处理装置，其特征在于，包括：
用于对被处理体进行等离子体处理的能够真空排气的处理室；
具有用于向所述处理室内导入微波的多个槽缝的平面天线；
测量所述等离子体中的O(1D2)自由基密度的测量单元；和
按照实施以下的等离子体氧化处理方法的方式进行控制的控制部，所述等离子体氧化处理方法是，在所述处理室内，利用含氧的处理气体，生成O(1D2)自由基密度为1×1012[cm-3]以上的等离子体，利用该等离子体对被处理体的表面进行氧化处理。
19、一种等离子体处理装置，其特征在于，包括：
用于对被处理体进行等离子体处理的能够真空排气的处理室；
具有用于向所述处理室内导入微波的多个槽缝的平面天线；
测量所述等离子体中的O(1D2)自由基密度的测量单元；和
按照实施以下的等离子体氧化处理方法的方式进行控制的控制部，所述等离子体氧化处理方法是，在所述处理室内，利用含氧的处理气体，生成微波激励等离子体的步骤；测量所述等离子体中的O(1D2)自由基密度的步骤；和使用所述O(1D2)自由基密度为1×1012[cm-3]以上的等离子体对被处理体进行氧化处理的步骤。
20、一种等离子体处理装置，其特征在于，包括：
用于对被处理体实施等离子体处理的能够真空排气的处理室；
具有用于向所述处理室内导入微波的多个槽缝的平面天线；
测量所述等离子体中的O(1D2)自由基密度的测量单元；和
用于根据所述O(1D2)自由基的测量结果，以使所述O(1D2)自由基密度成为1×1012[cm-3]以上的方式控制等离子体形成条件的控制部。
CN2007800097857A 2006-08-28 2007-08-27 等离子体氧化处理方法及装置 Expired - Fee Related CN101405846B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP230437/2006 2006-08-28
JP2006230437 2006-08-28
PCT/JP2007/066526 WO2008026531A1 (fr) 2006-08-28 2007-08-27 Procédé de traitement d'oxydation par plasma

Publications (2)

Publication Number Publication Date
CN101405846A true CN101405846A (zh) 2009-04-08
CN101405846B CN101405846B (zh) 2010-09-29

Family

ID=39135814

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800097857A Expired - Fee Related CN101405846B (zh) 2006-08-28 2007-08-27 等离子体氧化处理方法及装置

Country Status (6)

Country Link
US (1) US7989364B2 (zh)
JP (1) JPWO2008026531A1 (zh)
KR (1) KR101056199B1 (zh)
CN (1) CN101405846B (zh)
TW (1) TW200818315A (zh)
WO (1) WO2008026531A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102485951A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(上海)有限公司 金属前层层间介质氧化物的淀积方法
CN102737961A (zh) * 2011-04-02 2012-10-17 无锡华润上华半导体有限公司 减少光刻胶掩膜倒塌或移位的方法
CN110323121A (zh) * 2015-05-12 2019-10-11 东京毅力科创株式会社 等离子体处理装置和等离子体处理方法
CN110416113A (zh) * 2018-04-27 2019-11-05 株式会社堀场Stec 基板处理装置及程序介质

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7929798B2 (en) * 2005-12-07 2011-04-19 Micron Technology, Inc. Method and apparatus providing noise reduction while preserving edges for imagers
CN101611469A (zh) * 2007-07-13 2009-12-23 日矿金属株式会社 烧结硅晶圆
JP2009054818A (ja) * 2007-08-28 2009-03-12 Tokyo Electron Ltd プラズマ処理装置、プラズマ処理方法および終点検出方法
JP2011097029A (ja) * 2009-09-30 2011-05-12 Tokyo Electron Ltd 半導体装置の製造方法
US8809199B2 (en) 2011-02-12 2014-08-19 Tokyo Electron Limited Method of etching features in silicon nitride films
DE102011107072B8 (de) 2011-07-12 2013-01-17 Centrotherm Thermal Solutions Gmbh & Co. Kg Verfahren zum ausbilden einer oxidschicht auf einem substrat bei tiefen temperaturen
US8664125B2 (en) * 2011-12-23 2014-03-04 Tokyo Electron Limited Highly selective spacer etch process with reduced sidewall spacer slimming
US8728832B2 (en) 2012-05-07 2014-05-20 Asm Ip Holdings B.V. Semiconductor device dielectric interface layer
KR101382962B1 (ko) 2012-05-18 2014-04-08 주식회사 포스코 마그네슘계 금속재의 산화층 제조방법
KR101316251B1 (ko) 2012-05-18 2013-10-08 주식회사 포스코 마그네슘계 금속재의 산화층 제조방법
KR101316464B1 (ko) 2012-05-18 2013-10-08 주식회사 포스코 마그네슘계 금속재의 산화층 제조방법
KR101316456B1 (ko) 2012-05-18 2013-10-08 주식회사 포스코 마그네슘계 금속재의 산화층 제조장치
KR101316504B1 (ko) 2012-05-18 2013-10-10 주식회사 포스코 마그네슘계 금속재의 산화층 제조방법
US10153141B2 (en) * 2014-02-14 2018-12-11 Electronics And Telecommunications Research Institute Apparatus for monitoring gas and plasma process equipment including the same
WO2017222547A1 (en) * 2016-06-24 2017-12-28 Hewlett-Packard Development Company, L.P. Amorphous thin film stack
KR20220143158A (ko) * 2018-01-15 2022-10-24 어플라이드 머티어리얼스, 인코포레이티드 원격 플라즈마 산화에 대한 아르곤 추가
KR102117687B1 (ko) * 2018-05-18 2020-06-02 주식회사 쌤빛 저온 다결정 실리콘 결정화 증착 방법
FR3098645A1 (fr) * 2019-07-11 2021-01-15 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de formation de tranchées

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6368941B1 (en) * 2000-11-08 2002-04-09 United Microelectronics Corp. Fabrication of a shallow trench isolation by plasma oxidation
TWI235433B (en) 2002-07-17 2005-07-01 Tokyo Electron Ltd Oxide film forming method, oxide film forming apparatus and electronic device material
WO2004070816A1 (ja) * 2003-02-06 2004-08-19 Tokyo Electron Limited プラズマ処理方法，半導体基板及びプラズマ処理装置
AU2003227209A1 (en) 2003-03-26 2004-10-18 Toshio Goto Processor
CN1295759C (zh) * 2004-11-26 2007-01-17 浙江大学 氧气氛下等离子体氧化制备二氧化硅薄膜的方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102485951A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(上海)有限公司 金属前层层间介质氧化物的淀积方法
CN102485951B (zh) * 2010-12-01 2013-09-18 中芯国际集成电路制造(上海)有限公司 金属前层层间介质氧化物的淀积方法
CN102737961A (zh) * 2011-04-02 2012-10-17 无锡华润上华半导体有限公司 减少光刻胶掩膜倒塌或移位的方法
CN110323121A (zh) * 2015-05-12 2019-10-11 东京毅力科创株式会社 等离子体处理装置和等离子体处理方法
TWI690972B (zh) * 2015-05-12 2020-04-11 日商東京威力科創股份有限公司 電漿處理裝置及電漿處理方法
TWI739335B (zh) * 2015-05-12 2021-09-11 日商東京威力科創股份有限公司 電漿處理裝置及電漿處理方法
CN110416113A (zh) * 2018-04-27 2019-11-05 株式会社堀场Stec 基板处理装置及程序介质

Also Published As

Publication number Publication date
TW200818315A (en) 2008-04-16
US7989364B2 (en) 2011-08-02
KR20080102273A (ko) 2008-11-24
CN101405846B (zh) 2010-09-29
US20090263919A1 (en) 2009-10-22
KR101056199B1 (ko) 2011-08-11
JPWO2008026531A1 (ja) 2010-01-21
WO2008026531A1 (fr) 2008-03-06

Similar Documents

Publication Publication Date Title
CN101405846B (zh) 等离子体氧化处理方法及装置
TWI453793B (zh) A pattern forming method and a method of manufacturing the semiconductor device
TW505953B (en) Dilute remote plasma clean
TWI705154B (zh) 調控一或更多圖案化膜的局部應力與覆蓋誤差的方法及用於沉積該一或更多圖案化膜的腔室
CN100565816C (zh) 蚀刻方法和蚀刻装置
KR101248651B1 (ko) 절연막의 형성 방법, 컴퓨터 판독 가능한 기억 매체 및 처리 시스템
US20110174776A1 (en) Plasma processing apparatus, plasma processing method and end point detection method
CN101523576B (zh) 等离子体氧化处理方法
CN101517716B (zh) 硅氧化膜的形成方法、等离子体处理装置
US20120153442A1 (en) Silicon nitride film and process for production thereof, computer-readable storage medium, and plasma cvd device
JP2010087187A (ja) 酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
CN101523577A (zh) 硅氧化膜的形成方法，等离子体处理装置以及存储介质
US8318267B2 (en) Method and apparatus for forming silicon oxide film
TW201330089A (zh) 蝕刻方法及裝置
JP2009302181A (ja) プラズマエッチング処理方法およびプラズマエッチング処理装置
TW201415540A (zh) 電漿處理方法及電漿處理裝置
WO2010038885A1 (ja) 窒化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
Yun et al. Low dielectric constant CF/SiOF composite film deposition in a helicon plasma reactor
US7842621B2 (en) Method of measuring nitrogen concentration, method of forming silicon oxynitride film, and method of manufacturing semiconductor device.
KR20180110030A (ko) 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치
CN109075068A (zh) 蚀刻方法
WO2010038888A1 (ja) 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
CN113496890A (zh) 基板处理方法和基板处理装置
Rossi et al. Silicon Epitaxy
Morozov et al. SiO 2 film deposition in a low-pressure RF inductive discharge SiH 4+ O 2 plasma

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100929

Termination date: 20140827

EXPY Termination of patent right or utility model