TW200537653A - Substrate for element bonding and manufacturing method thereof - Google Patents

Substrate for element bonding and manufacturing method thereof Download PDF

Info

Publication number
TW200537653A
TW200537653A TW094109069A TW94109069A TW200537653A TW 200537653 A TW200537653 A TW 200537653A TW 094109069 A TW094109069 A TW 094109069A TW 94109069 A TW94109069 A TW 94109069A TW 200537653 A TW200537653 A TW 200537653A
Authority
TW
Taiwan
Prior art keywords
layer
substrate
solder
bonding
component
Prior art date
Application number
TW094109069A
Other languages
English (en)
Inventor
Hiroki Yokoyama
Original Assignee
Tokuyama Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokuyama Corp filed Critical Tokuyama Corp
Publication of TW200537653A publication Critical patent/TW200537653A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Die Bonding (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

200537653 九、發明說明： 【發明所屬之技術領域】 本發明是關於用來使元件接合/固定的基板及其製造 方法。 【先前技術】 隨著行動電話及光通訊等的普及，做為在高頻帶動作 之南輸出/高消耗電力的GaAs系FET(jfield effect transistor， 穷放笔日日體）、Si-Ge 系 HBT(heterojunction bipolar tiansistor，異質接合式雙極電晶體）n^、M〇SFET(metaL· oxide semiconductor field effect transistor,金屬-氧化物 _ 半‘肢場效電晶體）或是GaN系雷射二極體等的半導體元
件安裝用基板，由於陶瓷基板之高頻介電損失（dieiec岀C loss)少，因而被使用。在此陶瓷基板中，又由於氮化鋁燒 釔肢基板的熱傳導率高，且熱膨脹係數接近半導體元件， 因而特別受到矚目。 ^通常，要將元件接合在氮化鋁燒結體等陶瓷基板上 時’—般是在形成藉由金屬化作用（meta】lizat]〇n)而穩固接 ^於陶竞基板的第-及第二基底金屬層之後，在該基底金 •層上形成由入心岣…十等貴金屬所構成的電極層， :凌將元件：!:干接於该貴金屬電極層。關於電極層，基於導 通电阻極小，引線接合（wire bonding)性佳的理由，較 ^用Au。就這種元件的焊接法而言，從效率性的觀點來 Ϊ事Si採用回谭法a—)’因此在㈣ 須事先Μ韓使元件接合的銲錫層_。在這種回谭法 3169]9 200537653 尸边者半導體裝置的高積體化 用基板中 ， 一 ”…'丨尸' 股丨u ,—取叩风社总孜 上的銲錫層也必須利用薄膜技術，以高精度地形成在微小 區域，銲錫層也是積層各種金屬薄膜層而形成，以便在炼 融時形成所預期的銲錫組成。此外，以下將這種桿錫稱為 ㈣積層構造銲錫，將在電極層上形成有該薄膜積層構造 之知錫圖案的陶兗基板也簡稱為附有鲜锡層的陶究基板。 這種附有銲錫層的陶莞基板中的銲錫層，已知有使用 Au-Sn系薄膜積層構造銲錫的基板（參照專利文獻Μ])、 以及使用給予熔點為旦 於此添加微量之里種八严^ -置/〇Pb共晶銲錫或 V: 屬的銲錫(以下亦統稱為㈣共 曰曰在干錫）的溥膜積層構造銲 、 就寺（麥照專利文獻3)。 〇 ^ ^ ^ °忒上述Sn-Pb共晶銲錫最為普
Sn薄膜交互^ 積層構造銲錫（例如使Pb薄膜及 合。 “的銲錫）也能以較強的接合力使元件接 使用二I:二口广的有害性成為問題，因而逐漸 代替二二:無朴鲜錫。就無㈣錫而言，從 寺的熔點，這種盔外# ^ ~S鲜錫同 古說Λ …、b ^干錫已知有前述專利文獻1所- 冋錫Au-Sn銲錫等。 又馱1所不的 f利文獻1 :日本_ 2隊37 專利文獻2:日本44„ι ^報 承4寸開平1M9258 專利文獻3 :日本牯hi 现么報 r，x m 4寸開平5-U6884號公報 【發明内容】 | 316919 6 200537653 (發明所欲解決之課題）
然而，將元件焊接在前述專利文獻】所示之附有鋒锡 層的陶瓷基板’具體而言是在Au電極層上配置選自^、 Cu及Nl戶斤成組群中至少_種金屬（以下稱為阻障金屬 之後，具有含為主要成分的銲錫層，特別曰 具有配置了含有Sn或Ιη作為主要成分，且Au含量未滿 20重量％的金屬之構成的銲錫層的料基板時，初期的接 合強度雖然很好，但在可靠性試驗（具體而言是將這 體反覆暴露在_饥及125。(：的熱循環試驗）之後，明顯可: 接合強度會有若干降低的問題。 因此，本發明之目 層構造銲錫之附有銲錫 了罪〖生阿之附有錦'锡層 的在於提供一種含有無Pb薄膜積 層的陶瓷基板，而且是接合強度之 的陶瓷基板。 (用以解決課題之手段） 本發明人認為：前述專利文獻1所揭示之附有鲜錫声 的陶板之可靠性試驗後之接合強度降低的原；= 由农可#性試驗後之Au電極層與阻障金 =了改良兩層的密接性，試著配置作為接；= ::周知的Tl層。然而’在此情況下，附有銲 =?導體壤合時，丁1層會裂開，在開裂部中， 效果电。以輯金屬層會直接接觸，因此無法獲得期待的 因此， 結果發現： 本案發明人為了解決上述課題 在Au電極層上配置鉑族元素 而再進行檢討的 ，並且在其上方 3]69】9 7 200537653 配置本身為接著性金屬的Tl_渡金制，再於 置阻？金屬層及無Pb銲錫層的情況下，能以低溫打配 =焊接’而且當時的接合強度高’也不會發生： 下來，根據該見解再進行檢討的結果發現：這種效^妾 限於使用高錫Au_Sn系鮮錫時，在In系的婷錫當中也 效，尤其在使用Au含量未滿2〇重量％的&或 二 的情況下尤為顯著，並且完成了本發明。 …干锡 為.：:面第一樣態的元件接合用基㈣ 為.在表面形成#Au電極層而構成的基板的肖如電極芦 上依序積層：（1)由麵族元素所構成之層、⑼選自丁】、v曰、 Cr及C。所成組群中至少—種過渡金屬元素所構成之層、 ㈣選自Ag、Cu、及Nl所成組群中至少一： 的阻障金屬之層、以及㈣由含作為 = 銲錫所構成的銲錫層而構成。在此，尤其焊錫層㈣較^ 為由含有se In作為主要成分，且如含量未滿2〇重量 %的銲錫所構成。 本發明之元件接合用基板中，在表面形成有心電極 層而構成的基板是使用在以氮化紹為主要成分的陶究基板 上’依序積層有以Τϊ為主要成分的第一基底金屬層、以 Pt為主要成分的第二基底金屬層、以及由心所構成的電 極層的金屬化基板，不僅使元件接合而使用時的高頻介電 損失少，而且當時所產生的熱散熱功能高。 、 而且，本發明之第二樣態的元件接合用基板之製造方 316919 200537653 a二4::i為在表面形成冑Au f極層而構成的基板的該 声二:t依序(以此順序)形成：_族元素所構成之 至小二 ^ (111)廷自A§、Cu、及Ni所成組群中
In輪：:所'構成的阻障金屬層、以及㈣由含有〜或 層㈣好為由^銲錫所構成的銲㈣。在此，尤其銲錫 滿20 f : 3有如或In作為主要成分，且AU含量未 滿20重置％的銲錫所構成。 的特樣態的元件接合基板之製造Μ 合用基板的銲錫:上載f於前述本發明之元件接 進行回銲1 4極與前料錫層接觸之後再 仃口知（iefi〇w soldering)，本 方法製造的元件接合基板。 疋利用該 萝拌古、、土 y丨 汉根據上述本發明之第三樣態的 、二〆一，列如能以未S 28〇°c的低溫而精度良好且 蚌接兀件，以如此方式製造 夕 接合基板可長期間穩定地使用。毛月之弟四樣恶的元件 (發明之效果） 藉由使用本發明之元件接合用基板 有入1]電極的基板的Au^ 在表面形成 熔點低且羊軟的銲錫二 局錫⑽系銲錫等 度的焊接而且導體元件進行高接合強 板，即使使用時的溫差的本發明之元件接合基 可長期間穩定使用。尤其，基板是使用易^到破壞而 電極之以氮化鋁為主I忐八 、面形成有Au 為要成分的㈣基板^件接合基板， 3169J9 200537653 除了這種特長之外，不僅高頻的介電損失少，又具有使用 時所產生的熱散熱的散熱特性良好的特長，是非常優良 元件接合基板。 ' 【實施方式】 本發明之元件接合用基板是在表面形成有Au電極層 而構成的基板的該Au電極層上，依序積層：⑴由鉑族元 素所構成之層（以下亦稱為翻族金屬層）、（⑴選自丁丨、v、
Cr及Co所成組群中至少一種過渡金屬元素所構成之層（以 下亦稱為特定過渡金屬層）、（ιΗ)選自Ag、Cu、及妬所成 組群中至少一種金屬所構成的阻障金屬層(以下亦簡稱為 阻障層（bamer layer))、以及（iv)由含有&或^作為主要 成分的銲錫所構成的銲錫層而構成。在此，所謂元件是# 具有可與其他電氣配線直接連接之端子的電阻或電容: 電氣零件及半導體元件。 m
本發明之元件接合用基板所使用的，，表面形成有A 極屬而構成的基板，，，口 |县贫 土板-要疋其表面的-部分或全面形成有 耒作為琶極之由Au所構成之層的基 別的限定，但從接人主道雕-加 就叹有4寸 σ + V胆兀件而使用時之高頻介電損失 =硯點來看，較佳為使用在氮魅、氧化紹、s】c 寺的陶瓷基板上哎S]·其刼μp 4 金屬化基b h 形成有如電極的
Μ 1 . 在廷些金屬化基板中，如前所述，AU 底^叙疋直接或間接形成在穩固接合於陶究基板的基 紹^曰上’例如在氧化紹基板中，較佳為可使用在氧化 P刷由鎢或鉬等高熔點金屬膏所構成的電極圖 3】69】9 10 200537653 木丑將„亥圖案與綠片同時 .金屬層上形成錦層，再依而要而在心點 在以氮化銘為主要成分的陶電極者。另外， λΥ 4Ζ ^ ^ 是土板中’較佳為可使用於氡 ' 外σ、結助劑而成形後， '" 藉由㈣法等形成基本上^_=4結的基板表面 主要成分的第-基底全严；-極圖案同-形狀…為 同樣藉由_法等形成…基底=上 屬化基板。本發明之元二：：中電極層而獲得的金 Γ㈣產生的熱散熱的二::::的=元= :::獲得的氮化&系金屬化基板為特別=。 庠：《兀件接合用基板具有在上述Au電極層上依 p章:二二)Γ金屬層、(11)特定過渡金屬層以桐阻 曰勺積層構造。II由形成這種積層 ::高錫更rn編等低恤柔軟的鋒锡上^ 也是妒耐：r:溫進行高接合強度的焊接，而且其接合性 =耐传住熱循環之可靠性高的接合性。此外，如後文 所述，即使在製膜時形成有漂亮之膜的情況下，在 :成=金屬層時，有時基底之金屬層的形態還是會改 •支本兔明所謂之積層或積層構造並非僅指第】圖所 ==，而是也包含會因為這種製膜時之形態變化：發 紊亂的形態（只要在至少一部分有積層或積層構造 ⑴所謂翻族金屬層是指選自釕、錢、銳、锇、銀及 ]] 316919 200537653 :金所成組群中至少一種元素，較佳為白金及/或 為以白金所構成之層。藉由設置該層，在進行焊接日土 二在八屬層發生開裂情形，阻障如 ^ 、（]1)特定過渡金屬層之作為密接全屬 1的效果便得以充分發揮。該層的厚度為（U至5μ_尤 ”以0.2至3μιη為佳。如果該層的厚 果低，又βρ你六《 J子度禾滿0·1μηι，則效 即使在一以上，〇2 沒有什麼不同。該層以覆蓋Au電極表面之 :要上方所形成的各種金屬層不會直接與Au電二： 觸，則不一定需要覆蓋Au電極層的全面。此外，由二在 5亥層之上形成其他金屬層時的製膜條件，有時在形成 二層的形態會產生變化(膜的均勾性發生改變或 的重合金化），但只要在該層之製膜時沒有肉眼可見 的重大缺陷，便不會影響效果。 (ϋ)特定過渡金屬層只要是選自Ti、v、 丨組群中至少-種過渡金屬元素所構成之層，則 限疋，、但從接合強度之可靠性的觀點來看，以乃及/或h f其以丁】所構成之層為佳。藉由設置該層，可使焊接元件 %的接合性提升，而使接合的可靠性變高。該層的厚度為 至1 μ]Ώ尤其以〇.03至〇 5_為佳。如果該層的厚度 未滿〇.〇_，則效果低，又即使在以上，其效果也 幾乎與0.03至〇.5_時沒有什麼㈣。料，由於在該層 之上形成其他金屬層時的製膜條件，有時在形成上部心 以後，該層的形態會產生變化（膜的均勾性發生改變，並^ 316919 12 200537653 成開孔以致上層之金屬與下層之金屬接觸或是一部分發生 合金化），但只要在該層製膜時沒有肉眼可見的重大缺二， 便不會影響效果。 (出）所謂阻障金屬層只要是選自Ag、Cu&Ni所成組 群中至少-種金屬所構成者，則沒有特別的限定，但從效 果的觀點來看’以Ag構成者為最佳。該阻障金屬層的厚 度為0.2至5μηι，尤其以j至3_為佳。如果該層的厚戶
:滿〇.2_，則效果低，又即使在—以上，其效果也： 、’14 1至3 μηι時沒有什麼不同。 在前4 Au t極層上形成前述⑴至㈣之各種金屬層 ^ 沒有特別的限定，例如可藉由㈣法、離子佈植 法、洛鍍法：CVD法、電鍍法來適當進行。 接時供#_锡=至（111)之各種金屬層的基板，亦可在焊 良好地接合在預定位詈“本Ά為了將兀件精度 於元株的姑入 ' 阻障金屬層上，較佳為僅 基板⑻有!^錫=定部位形成（1V)鲜錫之層。藉由形成這種 置，且可容易進二基板）’便可精密地控制元件的搭載位 金屬…=化亦容易的回銲。此時，就在阻障 效果㈣ΐ 心前述阻障金屬層的 因此使用「含有;η為：軟，且可實現在低溫下的焊接， 用「含“或化作為= %，尤J:在]Ω舌3 ' 刀且Au含夏未滿20重量 /、] 0 Φ 0/ p) —r- , y A _ 體舉例這種銲@ 、、，萄所構成的銲錫」。若要具 干錫，則可例示出前述高錫Au-Sn系銲錫、 -^16919 13 200537653
SnlOO%銲錫、Sn_A辉錫 銲錫、崎觸T Δ 干錫、Μ銲錫韻 旦0/)、Λ 錫七AU鲜錫（但是Au含量未滿20重 將：此Γ:錫'In-Bl銲錫、In-Sb録錫、ΐη·ζη銲錫、 乂及將廷些任意組合的銲錫 声合盥其念从人ρ 外谇接兀件時，銲錫 i二1 阻障層的Ag)反應（合金化）或相 只放’因此要嚴格地決定銲錫組成並 發明為了方便是桉用以口此本 屬。 便疋抓用以(ιν)層而形成的金屬作為銲錫金 在這些當中，基於與元件接合後的模具剪力試驗咖 r::st)之接合強度為最高的理由，尤其適合使用心士 it 且’本發明中，如上述含有m作為主要 成为’且AU含量未滿2〇重量％的金屬所構成的鮮錫當中， 〇不易引起如前所述之使元件接合而使用時之溫度變化所 。¥致的接合部位之破壞的觀點來看，以使用熔點未滿谓 C 而且杨氏模數（Y〇ung，s modulus)未滿 5〇Gpa(at25。 的金屬所構成的銲錫為最合適。 八本么明之元件接合用基板中的上述銲錫層亦可由單一 金屬或單一組成之合金所構成的一層來構成，或是亦可由 不同種類之金屬（或合金）所構成之複數層的積層體而構 成，以便在各層熔融而混合時形成可滿足如前所述之條件 的、、且成。但疋，該銲錫層全體的厚度為1至1 〇μη],又以2 ^ 6μιη，尤其以3至6μη]較為合適。該層的厚度未滿 2，由於銲錫的絕對量少，因此很可能無法獲得充分的接 合強度，反之若超過】〇μ】ΊΊ之厚度時，由於銲錫量過多， 316919 ]4 200537653 因此有時在接合後會發生桿錫遮 半導體元件中也作Α π i 件之側面或上面（在 一 作為發先面）的不良情況。 在前述阻障金屬層上形成 沒有特別的限定，例如可利用濺鑛法=方法並 法、⑽法、電錄法來適#進行。綠子佈植法、蒸鑛 將半導體it件等元件接 板的方法並沒有特別的限定，雖沒有；=兀件接合用基 焊接法，但基於可有效進行精度良好之:二二週：的 上，將且二ΐ 元件接合用基板的銲锡層 是m^r^(iand)上、或是在零件電極、或 — 彳，、應銲錫，並且將零件固定在基板上之預 後，使鲜錫炫融（使其流動）而進行零件與基板之 別° \法。於上述方法中，使鮮錫回流的方法並沒有特 的方=定=可採用利用回焊輸送機的方法、需要熱板用 ^、瘵氣回銲法（vapor refl〇w)等。另外，加熱溫度及 間只要依所使用的銲錫種類而適當決定即可，但當 #用本么明之兀件接合用基板時，由於不會損及所使用的 /錫特性，例如在使用高錫Au-Sn銲錫時，能以未滿28〇 C的低溫進行良好的焊接。 人此外，要進行焊接的元件只要是具有可藉由銲錫而接 5之金屬所構成的電極，就沒有特別的限定。一般的半導 紅元件中，上述電極大多是由Αυ構成。要焊接這種具有 3]69]9 200537653
Au電極的元件時，可考慮使Au電極的^原 錫中，但如後文所述的實施例 ^月干 炻夕；放aa法 仕坏接了具有Αιι電 兀件的'U況下，也可獲得高接合強度，因此 應該不會對接合強度造成重大的影響。然而：由於 財面1擴散’因此較佳為使用具有可與銲錫接觸的電 極表面疋由選自Ag、cu、及N1所成組群中至少一種金屬， 尤其是由Ag所覆蓋之電極的元件。
以下，列|出實施例A比較例來更為詳細說明本發 明，但本發明並不限於這些實施例。 實施例1 如以下方式製作出如第i圖所示之構造的元件接合用 基板此外，第1圖是表示代表性之本發明之元件接合用 基板100之剖面的概念圖，具有在氮化鋁燒結體基板2〇1 上依序積層：以！^為主要成分的第1基底金屬層2〇2、以 Pt為主要成分的第2基底金屬層2〇3、以及電極層 的基板200的Au電極層上，依序積層有⑴鉑族金屬層 30〇、（ι〇特定過渡金屬層4〇〇，並且在其上方積層有⑴丨) 阻障金屬層500、以及（IV)Sn系或In系，且八11含量未滿 2〇重里°/〇之金屬所構成的銲錫層6〇〇的構造。 首先 在氮化链燒結體基板{5 0 · 8 m m X 5 0.8 m τη χ t〇.3mm(股）德山製}的表面，使用濺鍍裝置，利用濺鍍法依 序形成厚度0·06μηι之以Tl為主要成分的第！基底金屬 層、厚度0·2μτπ之以pt為主要成分的第2基底金屬層、以 及厚度0.6μ]τι的Αιι電極層之後，進行圖案化。接下來， 316919 200537653 在上述Au電極層上形成厚度0.25 μ】Ή的錄族金屬Pt，並且 進行圖案化之後，使用真空蒸鍍裝置在上述Pt上形成厚度 0.06μηι之Ti及2μηι之Ag所構成的阻障層。然後接下來， 藉由使用Au及Sn作為革巴材（target)的同時蒸鍍法，將由 Au含量為10重量％的Au-Sn合金{熔點217°C及楊氏模數 45.0GPa(at25°C)構成之厚度5μΐΉ的銲錫層形成在上述阻障 層上，並且製作出本發明之元件接合用基板。接下來，在 以此方式製作的元件接合用基板的銲錫層上載置具有Au ® 電極的半導體元件，並且使用黏晶機（Die Bonder)裝置以 250°C接合30秒，並製作出元件接合基板。以同樣的方法 製作出40個元件接合基板，並且對於其中的1 0個，利用 模具剪力試驗機（IMADA公司製）測定接合強度時，平均接 合強度為2.8kgf/mm2。然後，使用TABAI公司THERMAL-SHOCK-CHAMBER(TSV-40S)，對其餘30個接合體進行反 覆暴露在-5 5 °C及]25°C下的熱循環試驗，在暴露次數各為 鲁100次之後、500次之後、1000次之後每次取出10個接合 體，來測定接合強度。該結果顯示於表1。 316919 200537653
可靠性試 驗1000次 後接合強 度平均 (n=10) 〇 r^i N〇 寸 r^i CN r^i 寸 m oi r^ m m' CN 卜 \T\ \〇 OO rs oo rsi r- CN o On Ο 可靠性試 驗500次 後接合強 度平均 (n=10) rsi m rsi (N 04 卜 rsi CN Tl* CN v〇 Cvj oo <N (N Ό rsi ON (N oo (N VO oi O CA v〇 (N 守 rsi r— ▼—Η 〇 oi 可靠性試 驗100次 後接合強 度平均 (n=10) (N rS cn CN v〇 CN <N (N (N (N (N rn 卜 ΓΝ fN CN m CN 守 CN v〇 CN oo 04 卜 CN CM cs rn CN 可靠性試 驗前接合 強度平均 ；(π=1〇) 00 01 (N 寸 rsi csi (N 寸 (N 卜 (N m VO (N CN 卜 (N v〇 CN 00 01 卜 rsi Os CM· oo CN 卜 <N 阻障金屬 層的膜厚 _ (N (N rs (N (N (N <N CN — m »〇 CN <N CN (N (N <Ν <N 阻障金屬 層補類 p U 2 銲錫層的 膜厚(μπι) <T) rs ΓΛ v〇 o <T) v〇 vn CN ιΐπΰ EH AulO-Sn In 100% AulO-Sn AulO-Sn Aul0^Sn_； AulO-Sn AulO-Sn AulO-Sn ! AulO-Sn AulO-Sn AulO-Sn AulO-Sn AuI0-Sn AulO-Sn AulO-Sn AulO-Sn AulO-Sn AulO-Sn 特定過渡 金騮層種 類 H H H H H P 卜 H H H H > O U 鉑族金屬 層種類 5： P： D： 5： •Ό cx £ a! 實施例1 窗施例2 K施例3 i 窗施例4 贸施例5 窗施例6 比較例1 比較例2 18 316919 200537653 貫施例2 除了使用In {、位，c，。广 ^ ^ ^ 44- A - ^ 156 C、楊氏模數 12.7GPa(at25t)} 例1相同的方式製作屮一从一 4 υ她 設定A ? 1 rrr、 兀件接3用基板，除了將接合溫度 人美板。以π二外’以與實施例1相同的方式製作元件接 二例1 ΓΓ方式製作出40個元件接合基板，並且與 25二樣地測定接合強度時 U將熱㈣試驗後的結果顯示於表卜 -在κ把例1巾，除了將阻障層的材質從 示的金屬之外，以π^ 、 、 g改成表1所 件接合基板，並且盘^ ^製作出元件接合用基板及元 結果-併顯示於表了例1同樣地測定接合強度。將該 貫施例4 在實施例1中，除τ膝 膜厚之外，以膜厚改成表1所示的 以问樣的方式製作出元件 合基板，並且與實施例！同樣地測定接板及樓 一併顯示於表】。 5 又。將e亥結果 列 5 貝轭例I中，除了將阻障層的 膜厚之外、 7子改成表1所示的 子之夕卜以同樣的方式製作出元 合基板，並且11# y t , D用基板及元件接 —併顯示於表】。 σ強度。將該結果 316919 19 6 200537653 在實施例1中，除Ύ 的材質改成表丨所示的金屬層或特定過渡金屬層 #技A 装4 Ώ 之外’以同樣的方式製作出开 件接δ用基板及元件接人 、， 卞出兀 定接合強度。將該結果^顯示=㈣施例1同樣地測 比較例1 在實施例1中，除7 八 严& ”了不5又置鉑族金屬層及特定過浐今
屬層之外，以同樣的方式製作 C 合基板，並且*實施糾]π4ιέ , 基板及兀件接 在相同構成下，作锂姐g 丑針對 士里 于錫層之膜厚改變的情況進行評價。蔣 5亥、，，σ果一併顯不於表i。如表】所示，务:、 層及特定過、、声八厘庶士 y、田ϋ又置症白族金屬 、。又至屬㉟蚪，可知可靠性試驗後的接合 若干的降低。 文α 5$度有 比較例2 在貫施例1中，险了 I抓$ 、 ”了不6又置麵知金屬層之外，以间# 的方式製作出元件接合用基板及元件接合基板，並且盘: 施例1同樣地财接合強度。將該結果-併顯示於表二 =:示，當不設置翻族金屬層時，亦可知可靠性試驗 後的接5強度也會若干降低。其原因如第2圖所示，當使 兀件接合用基板的銲錫熔融時，過渡金屬元素丁〗會裂開， 在開裂部中’ A U電極層與阻障金屬層會直接相接，曰二 比較例1沒有太大的差別之故。 /、 【圖式簡單說明】 第1圖是代表性之本發明之元件接合用基板的剖 式圖。 、 3169 ] 9 20 200537653 銲錫熔融後之 第2圖是比較例2(銲錫層厚度»中 基扳剖面的SEM照片（組成像）。 【主要元件符號說明】 100 元件接合用基板 200 201 202 203 204
U㈣成有AU電極層而構成的基板 氮化鋁燒結體基板 以Tl為主要成分的第1基底金屬層 以Pt為主要成分的第2基底金屬層 Au電極層 300 鉑族金屬層 400 特定過渡金屬層 500 阻障金屬層 600 由含有Sn或In作為主要成分，且Au含量未滿20 重量％的金屬所構成的銲錫層
2] 3169]9

Claims (1)

  1. 200537653 十、申請專利範圍： H重元件接合錄板，其特徵為：在表㈣成有^電 成的基板的該Auf極層上，依序積層 所構成之層、⑼選自了^々及〇。所成組 Γ 〉、—種過渡金屬元素所構成之層、㈣選自Ag、 声、以及r.戶:群中至少—種金屬所構成的阻障金屬 二 或hl作為主要成分的銲錫所構 成的麵錫層而構成。 2. 1項之元件接合用基板，其中，銲錫 20重的銲錫所構成。 3. 申利範圍第1項或第2項之元件接合用基板，其 銘為主要電極層而構成的基板是在以氮化 A八 尤土板上，依序積層有以Ti為主要 4. ==底金屬層、…主要成分的第二基底 —s 由Au所構成的電極層的金屬化基板。 二=:基板之製造方法， 形成:⑴::二…極層上， 矢凡素所構成之層、（〗】·）選自Ti、V、〇 ⑽组群中至少一種過渡金屬元素所構成之層、 〜 t Cu及Ni所成組群中至少一種全屬 的阻障金屬層、以c 種金屬所構成 的銲錫所構成的銲錫層。n或作為主要成分 如申請專利簕囹# t 項之元件接合用基板之製造方法， 316919 200537653 其中，銲錫層㈣是由含有Sn或In作為主要成分，且 Au含量未滿2〇重量％的銲錫所構成。 I 4:件Γ: Μ，其特徵為，^ 4或弟5項之製造方法所製造。 7. -種元件接合基板之製造方法，其特徵為：將具 的兀件載置於申請專利範圍第w之元件接合 电 銲錫層上，使該電極與前述銲錫層接觸之後：：“: (reflow soldering)。 订回銲 8. -種元件接合基板，其特徵為：利时請專 項之製造方法所製造。 靶固乐7
    316919 23
TW094109069A 2004-03-24 2005-03-24 Substrate for element bonding and manufacturing method thereof TW200537653A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004086895 2004-03-24

Publications (1)

Publication Number Publication Date
TW200537653A true TW200537653A (en) 2005-11-16

Family

ID=34993965

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094109069A TW200537653A (en) 2004-03-24 2005-03-24 Substrate for element bonding and manufacturing method thereof

Country Status (6)

Country Link
US (1) US7626264B2 (zh)
EP (1) EP1737029A4 (zh)
KR (1) KR100919170B1 (zh)
CN (1) CN100428432C (zh)
TW (1) TW200537653A (zh)
WO (1) WO2005091351A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI460838B (zh) * 2008-12-08 2014-11-11 United Microelectronics Corp 半導體結構

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7816249B2 (en) * 2005-05-20 2010-10-19 Fuji Electric Systems Co., Ltd. Method for producing a semiconductor device using a solder alloy
CN104321860B (zh) * 2009-09-17 2017-06-06 皇家飞利浦电子股份有限公司 电子器件中易碎无机层处的接触部位的几何结构
US9166364B2 (en) * 2011-02-14 2015-10-20 Spectrasensors, Inc. Semiconductor laser mounting with intact diffusion barrier layer
JP2013125768A (ja) * 2011-12-13 2013-06-24 Japan Oclaro Inc はんだ接合デバイス及び受信モジュール
EP2889903A1 (en) * 2013-12-24 2015-07-01 Nxp B.V. Die with a multilayer backside interface layer for solder bonding to a substrate and corresponding manufacturing method
US9202478B1 (en) 2015-02-10 2015-12-01 Western Digital (Fremont), Llc Method and structure for soldering a laser submount to a mounting face of a slider
CN109478517B (zh) * 2016-07-04 2020-02-21 三菱电机株式会社 半导体装置及其制造方法
TWI607587B (zh) * 2016-09-13 2017-12-01 台灣琭旦股份有限公司 固晶穩固製程
WO2019022133A1 (ja) * 2017-07-25 2019-01-31 デンカ株式会社 セラミックス回路基板及びその製造方法
CN112002770B (zh) * 2020-08-20 2022-04-12 上海航天电子通讯设备研究所 一种电极预置焊料的光导开关及制作方法
CN115939091B (zh) * 2023-01-10 2023-05-30 广州先艺电子科技有限公司 一种高导热封装基板及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH063815B2 (ja) * 1983-09-30 1994-01-12 株式会社日立製作所 光半導体素子用サブマウント
JPS61119051A (ja) * 1984-11-15 1986-06-06 Nec Corp 半導体装置
US4817854A (en) * 1985-03-11 1989-04-04 The United States Of America As Represented By The Secretary Of The Air Force LED soldering method utilizing a PT migration barrier
US5021300A (en) * 1989-09-05 1991-06-04 Raytheon Company Solder back contact
JPH05186884A (ja) 1991-03-19 1993-07-27 Mitsubishi Materials Corp 金属製導体箔または金属合金製導体箔およびその製造方法
US5990560A (en) 1997-10-22 1999-11-23 Lucent Technologies Inc. Method and compositions for achieving a kinetically controlled solder bond
JP3500304B2 (ja) * 1998-04-23 2004-02-23 京セラ株式会社 半導体素子支持部材及びこれを用いた半導体素子収納用パッケージ
JP2001127375A (ja) * 1999-10-29 2001-05-11 Kyocera Corp 光半導体素子搭載用サブマウント
JP4605883B2 (ja) * 2000-10-16 2011-01-05 京セラ株式会社 配線基板
JP2002373960A (ja) 2001-06-14 2002-12-26 Tokuyama Corp 素子接合用基板及びその製造方法
JP4514400B2 (ja) * 2001-09-27 2010-07-28 古河電気工業株式会社 部材の接合方法、その方法で得られた接合部材
JP3509809B2 (ja) 2002-04-30 2004-03-22 住友電気工業株式会社 サブマウントおよび半導体装置
JP2004096088A (ja) * 2002-07-10 2004-03-25 Fuji Photo Film Co Ltd 合波レーザー光源および露光装置
JP3882712B2 (ja) * 2002-08-09 2007-02-21 住友電気工業株式会社 サブマウントおよび半導体装置
WO2005020315A1 (ja) * 2003-08-26 2005-03-03 Tokuyama Corporation 素子接合用基板、素子接合基板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI460838B (zh) * 2008-12-08 2014-11-11 United Microelectronics Corp 半導體結構

Also Published As

Publication number Publication date
CN100428432C (zh) 2008-10-22
EP1737029A4 (en) 2011-03-30
US7626264B2 (en) 2009-12-01
EP1737029A1 (en) 2006-12-27
CN1934688A (zh) 2007-03-21
KR100919170B1 (ko) 2009-09-28
KR20060123639A (ko) 2006-12-01
WO2005091351A1 (ja) 2005-09-29
US20070181986A1 (en) 2007-08-09

Similar Documents

Publication Publication Date Title
TW200537653A (en) Substrate for element bonding and manufacturing method thereof
US11411150B2 (en) Advanced solder alloys for electronic interconnects
JP5282593B2 (ja) 熱電変換素子及びそれを用いた熱電変換モジュール
US8763884B2 (en) Joint with first and second members with a joining layer located therebetween containing Sn metal and another metallic material; methods for forming the same joint
US9735085B2 (en) Bonded body, power module substrate, power module and method for producing bonded body
JPWO2005032225A1 (ja) セラミック回路基板、その製造方法およびパワーモジュール
JPWO2014175459A1 (ja) 複合積層体および電子装置
JP2020506296A (ja) キャリア箔付き極薄銅箔
JP2013201382A (ja) 熱電変換モジュール及びその製造方法
TW548805B (en) Element bonding substrate and its forming method
TW200913805A (en) Ceramic electronic component
KR101881287B1 (ko) 캐리어박 부착 극박동박
JP2008221290A (ja) 接合体および接合方法
JP6786090B2 (ja) 放熱板材
JP5047315B2 (ja) セラミックス回路基板
JP5399953B2 (ja) 半導体素子とこれを用いた半導体装置、および半導体装置の製造方法
CN210224055U (zh) 一种用于倒装芯片的界面金属结构
JP2019512867A (ja) 回路基板プレートを製造するための方法、回路基板プレート、半導体モジュールを製造するための方法、及び、半導体モジュール
JP5723314B2 (ja) 回路素子を備えるモジュール
JP2003192462A (ja) 窒化珪素回路基板およびその製造方法
JPH0637414A (ja) セラミックス回路基板
JP4644007B2 (ja) 素子接合用基板およびその製造方法
JP2020507682A (ja) キャリア箔付き極薄銅箔
JPH08293654A (ja) セラミックへの金属被膜形成方法及び金属被覆セラミック構造体
JP2005044832A (ja) セラミックス回路基板