TW200535881A - Decoupling capacitor design - Google Patents
Decoupling capacitor design Download PDFInfo
- Publication number
- TW200535881A TW200535881A TW094112688A TW94112688A TW200535881A TW 200535881 A TW200535881 A TW 200535881A TW 094112688 A TW094112688 A TW 094112688A TW 94112688 A TW94112688 A TW 94112688A TW 200535881 A TW200535881 A TW 200535881A
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- capacitor
- dielectric
- thin dielectric
- item
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 120
- 239000002184 metal Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 230000005611 electricity Effects 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 claims 1
- 239000013078 crystal Substances 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- 230000007306 turnover Effects 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 206010011469 Crying Diseases 0.000 description 1
- 241000282320 Panthera leo Species 0.000 description 1
- 241000270666 Testudines Species 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000011449 brick Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003203 everyday effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
- H01L27/0811—MIS diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
200535881 、九、發明說明： 【發明所屬之技術領域】 本發明係有關於一種積體電路的電容器，特別是有關於一種積體電 路，其具有向單位電容值(high unit capacitance)的堆疊薄介電質去耦電容界 (stacking thin dielectric decoupling capacitor)。 【先前技術】 在一般的半導體晶片結構中，積體電路(integrated circuit;以下簡稱忙） • 内之邏輯元件(1〇gicSates)係耦接電源線和接地線。當電源供應器提供電源 予1C時，電流會經過電源線、邏輯元件、流向接地線。當邏輯元件切換時， 該電流會在一很小的週期時間内有巨大的改變。而去耦電容器可用來承受 上述電流改變所形成的干擾，並且將電源供給與接地之間的電壓維持在一 固定值。好的去耦電容器具有低漏電流及短的時間常數，並且在單位面積 下，具有高電容值。-般習知細於IC _去減容可分為，指間式邊緣 金屬電容器(mter-digital fringing metal capacitor)或是指間式邊緣多晶電容器 (inter_digital fringingp〇ly capaci㈣、區域金絕金（聽贈 MM)電容器、區域多晶絕多晶㈣a p〇ly is〇lat〇r p〇ly ; ριρ)電容器、以及 薄介電質(thin dielectric)電容器。 第la圖顯示指間式邊緣電容器之上視圖。指間式邊緣電容器係形成於 相同的金屬層，並具有許多指狀電極伽财士_心）。指間式邊緣電容器 的電容值係由電極間的距離及密度所決定。指間式邊緣電容器具有很小的 時間常數。然而，金屬與金屬間的最小距離係被限制的，故其單位電容值 很小。一般的指間式邊緣電容器係由金屬或是多晶②“力所製成。 第lb圖顯示區域金絕金電容器的剖面目。區域金絕金電容器包含兩個 傳導金屬層以及-介電質(絕緣層）。其電容值係由兩個傳導金屬層之間的距 離所決定。區域金絕金電容器具有短的時間常數，並且在單位面積下，具 0503-A30972TWF 5 200535881 *有高電容值。但是在製造過程中，需銪冰祕Λ ,π 膨嶋—複 弟lc圖顯示薄介電質電容器 ☆ me 圖。在去輕電容器中，薄介電質雷 合口 σ在早位面積下，具有最大的電容值。但 一、 電容器具雜長的二在4_之下’科電質 被持續地接供德a 〃之外，溥"電質電容器的閘極氧化層會 .；ΙΓ：：Β 50A — 損害以及高。，細1力(stress) 义心+心嚴i。而且當溥介電質 出接墊時，則靜電放 接近輸入/輪 的崩潰。 ―辟’·卿現象更可能造成氧化層 【發明内容】 本發明提供新㈣介電魏容ϋ，其堆疊多㈣介電f電容Up 明提供高單位電容值、低間極雜* 导"屯貝電谷益。本發 間極氧化層的高可靠度。/桃、以及可調整的時―數，用以達到 在本發明之-實施例中，薄介電質單位電容器包括 弟一節點耦接第一電路連接點弟及弟一即； 包括第-及n ’，、—卽點麵接第二電路連接點，其中，更 匕括弟一及弟二溥介電質電容 點之m 4聯方式連接於該第-節點及第二節 之間广1介電電容器的_介電質的層度小於50A。 為讓本發明之上述和其他目的 舉出較佳實施例，並配合所關式，作詳剛如下嫩，下妙 【實施方式】 =下將詳細說卿疊薄介電質電容器的技術。 為高單位電容值時，复仍可每^日日日 I磚；丨包貝包合态 特性。藉由讲舊人^ 極氧化層的高可靠度、以及低漏電流的 曰幻j丨電貝電容器的多晶寬度便可設定薄介電質電容器的反
0503-A30972TWF 200535881 應時間。每一單位電容器包含至少— 乂 一串如的溽介電質電容器。本發明對於 咼密度1C而言，是特別明顯的；苴中， 、 人AW 、τ在該阿岔度iC中的電容器的閘極 )丨％貝的厚度小於5〇A，而主動雷θ f且士 g 、 日日體具麵小的_寬度，約為〇.18_ 或更小。 。。第2a圖顯示根據本發明之實施例之等效電路·。電容器犯串聯電 容器214。並且與電路模組216 _於節點A、b m連接—第一電ς 連接點，其具有第-電壓位準，例如正電源供給Vdd ;而節點β連接第二 電路連接时具有第三電驗準’例如貞電祕給Vss献接地㈣㈣)。 假設，電容器212、214的特性相同，則電容器212、214的輕為習知單 電容器的電動卜半。如此的電容器相合方式可平分並減小每個電容器的 應力，使得少量的應力發生在電容器的閘極介電質，因而，提高閘極介電 質的穩定性以及降«潰職會。糾，電容辦，會使得漏 電流減小。漏電流與電壓之間具有一能量定律，其關係式為ig=v_n。由上 述關係式可知’當單位電容值減少一半時，_氧化層壽命的可靠度會增 加一倍以上，並且漏電流會降低一半以上。 第2b圖為第2a圖的剖面圖。左邊的電容器25〇係 區則權㈣所構成。同樣地，電容器252係由井N井Γ上t N+區挪 ' 级與閘極234所形成。利用連接結構B，例如銅線(c〇啊 line)，可將兩電容器以串聯方式連接，如節點处所示。節點沾連接電容 裔250的N+區222或224以及電容器252的閘極234。電容器250的閘極 232為節點A ’而電容器252的N+區226或级為節點B。在對應的電容 器中’閘極234及N井242之間的氧化介電層238的厚度或是閘極说及 N井24〇之間的氧化介電層238均小於5〇A。在其它狀況下，氧化介電層 的厚度係小於30A。N井的深度可小於L5_，或是小於1〇呼。電容器的 源極及汲極區與主體區(bulkregion) ’例如井區，是相同或是不同的導電型。 另外，若在電容器的N+區設置接觸點時，則該接觸點小〇.2μιη。 0503-A30972TWF 7 200535881 •如心圖所示’電容器250及252彼此串聯。當這兩個電容器的電容 =相二時，母個電容的電屢是相等的。因此，氧化介電層挪的跨麼會比 習知設計方式的跨壓還小一半。根據上述能量定律的公式，電容器的壽命 可增^-倍以上。由於增加了每個電容器的閘極介電質的穩定性，故減小 閘極崩潰的機率。 在超薄氧化層半導體中，問極介電質的漏電流係容易受電應力 stress)所影響’故漏電流會隨著應力電顧小崎】、。在此實施例 中，由於這兩個電容器的電容值相同，故亦具有相同的應力電壓。當電容 # ϋ的閘極電壓減小至正常值的一半時，其漏電流必然減少至原本的ι/ι〇。 另外’形成於Ν井内的NM〇S電容器可以釋放挪電荷，故可減小電容 器遭受到ESD的危害。 如上所逑’每-單位電谷益包括至少兩串聯電容器。當電晶體的間極 尺寸小於0.18哗時’本發明的設計方式係特別有幫助的。當電路係利用小 尺寸的電晶體設計時，則作為去麵、延遲、或是啟動(b〇〇ts卿㈣目的電 容器的薄介電層厚度-般是小於5gA，而在相同晶片中的主動電晶體的最 小閘極寬度係小於αΐ8μηι。 第3圖顯示根據本發明之堆疊薄介電質電容3〇〇之一實施例的上視 • 圖。堆疊的薄介電電容器可以依據閘極氧化層的應力，改變單位電容值。 多晶302在薄氧化層材料304之上，用以形成如第2b圖所示的間極沈。 在N井308上的所有接點306均耦接在一起，作為節點Ag，並具有相同的 電>£。兩個龟谷裔利用銅線：>12串聯在一起。由於每一個電容器的電容值 係依據電極板(plate)的面積、或是多晶閘極的面積所決定，因此，藉由調整 電晶體的閘極材料的寬度或長度時，便可改變電容值。每一個電容器的寬 度及長度約為10〜20um，便能得到低時間常數。 本發明之實施例所述的薄介電質電容器係為在N井内的電容 器’該NMOS裝置係操作於累積區(accumulation region)。電容器的時間常 0503-A30972TWF 8 200535881 數係由主魏子(m_ty⑽㈣的反鱗間所決定 的NM〇S的少數載子所決定。然而，A 疋由Pi暴底上 ，、種痛的電谷器也可以被利用，例
==強反轉(s_gmverW 不同時，亦可被利用，例如，在P型基體中，在N井之上 在P型基體上的⑴在卩型基體上的仏於型基體中 上的P+ ; NM〇S;PMOS等。也可以應用於N型基體。只要電容 ^=連;，並不是要肋個端關M〇s f _。第&、％ _示根據 本發明之貫_，以PM〇S及NM〇S_電爲爾路示意目。
堆疊薄介電質電容騎技術在不同目的下，可廣泛地被勒，例如， 在Vd条核、RC延遲電路、啟動設計運料。閘轉列、鮮記憶胞 _麵舞或是裝置_中，均可獅本_。錢路中，電容哭的位 置可能被設計成-辦組或是在電路的某—部份。第#、扑_示聽不 同的電容器排列方式。在第如圖中，一個以上的堆疊單位電容器術係設 置在電路400的區段或是電路模組姻之間。電容器轉接於與―之 間’作為_之用。在其它應用中，電容器不是透過電阻祕到，就 是輕接到Gnd。當裝置的⑽呈為〇.加或是更小時，阻抗裝置就變得很重 要了。另夕卜，可將去搞堆疊電容器排列成，彼此間具有距離間隔.，該間 隔大於ΙΟΟμπι。另外，去姆疊電容器彼此之間個隔可以是相同或是不 同的。在某些實施例中，距離間隔在1〇〇哗_之間。在第牝圖中， 將許多電容器並聯成-群組，作為去魏组儒。去轉模組姻可設置於電 路的任-處。適當地設置去耦模、组，可得到更好的去稱效應。為了節省 空間’去竊電容器一般係隱藏在侧與㈤匯流排之下。 改善過的電容器，可以更廣泛運用在具有4〜8個導電層的ic中。對於 以陣列方式或是列㈣方式制的單元或是裝置而言，不論其係在水平方 向或是垂直方向或是在晶片的某_邊緣，__個或—個以上的趣電容器可 能形成在電《是接地匯流排之下。這些f容器可職在標準記憶胞、閑
0503-A30972TWF 9 200535881 邊陣列、各戶訂做、或是IP庫的產品中。 堆疊電容器，也就是]VIOS電容器。 另外，上述的電容器可被設計成 雖然本發明已以較佳實施例揭露如上，、 何熟習此技藝者，在不脫離本發明之精神#二其並非用以限定本發明，任 潤_，鼠本發⑽護顧#視_之^^ 動與
0503-A30972TWF 10 200535881 [圖式簡單說明】 第^圖顯示指間式邊緣電容器之上視圖。 Μ圖顯示區域金絕金電容器的剖面圖。 第1C圖顯示薄介電質電容器之剖面圖。 ! 22· 弟2b圖為第2a圖的剖面圖。 卞欢包路。 第3圖為根據本發明之—實施例的去域容器的上 弟乜、4b圖為根據本發明之一實施例的去麵電容二_ 第5a、5b圖顯示根據本發明之實施例，以p : ’間化不意圖。 器的示意圖。 及^〇8形成電. 【主要元件符號說明】 200 :等效電路； 216、404 :電路模組； 240、242、308 : N 井； 232、234 :閘極； 300 :堆疊薄介電質電容； 304 :薄氧化層材料； 312 :銅線； 402 :堆疊單位電容器； 408 :去揭模組。 212、214、250、252 :電容器 222、224、226、228 : N+區； 230 :連接結構； 238 :氧化介電層； 302 :多晶； 306 :接點； 400 :電路； 406:距離間隔；
0503-A30972TWF
Claims (1)
- 200535881 -十、申請專利範圍·· 1一種薄介電質單位電容ϋ，包括： '第:，，輕接一第一電路連接點，· 二弟二即點’相接一第二電路連接點；以及 之間y第一及第二薄介電質電容器’以串聯方式連接於該第-及第二節(| 其中，在該第-及第二薄介電質電容器中，至少 。。 閘極介電質的厚度小於5〇a。 專；丨包貝电谷态# 點耦接—轉1項所述之薄介f f單位餘11，其t，該第一r 占耦接-弟-％顯準，該第二節,點 即 準小於該第-電麼位準。 * 立早該弟二電屢位 3·如申請專利範圍第2項所之 置’ _第-節._第_電壓位準電二包括， 第二電準之間。 接於該弟二卽點與該 舞位圍第2項所述之薄介娜位電容器，其中，該第-電 位準係為一正電源供給位準。 包 5.如巾請__2顿叙齡 第 遷位準係為接地。 Μ- 弟一電 質單位電容器係在—晶片中，該晶 ^中該専介電 Ο.ΐδμη! 〇 4主動電晶體，其閘極寬度小 …7.如申請專利範圍第丨項所述之薄介電質單位電容器，立中，該第一 n綱容_梅，鋪由_陶料嫩或長度所調整。 專鄕圍第1項所述之薄介ff單位物，其中，該薄介電 貝早位免谷斋係設置在二電壓節點之間。 9·如申請專利範圍第i項所述之薄介電質單位電容器，其中，該薄介電 0503-A30972TWF 12 200535881 -質單位電容器提供一預設的時間常數。 10·如申請專利範圍第1項所述之薄介電質單位電衮哭， σσ γ，該薄介 電質單位電容器為一啟動電容器(bootstrapping capacitor)。 種電路，包括： 一個或一個以上電路模組；以及 一個或一個以上的去耦模組，耦接該電路模組，其中，每一 具有-個或-仙上的去_介電質單位電容n，每—絲 ^祖 電容器包括： 电貝早位 一第一節點，耦接該電路模組之一第一電路連接點 :第二節點’ _該電路模組之_第二電路連接點，·以及 二個或二個以上的薄介電質電容器，以串聯方式連接 節點之間； 牙及弟二 其中，在轉齡電f電容时，至少 電質的厚度小於50A。 ’ 極介 電接-第- 13·如申請翻職第12項所述之電路， 電源供給位準。 、以第源位準係為一正 14·如申請專利範圍第12項所 地(ground)。 包路，其中，該第二電源位準係為接 15. 如申請專利範圍第12項所述之命敗 容器係透過-電_置，輪該第_或二二電=，該去耦薄介電質單位電 16. 如申請專利範圍第u 電容器中的每-薄介電ft容⑸n中，在該去_介電質單位 決定。 h减係由1極材料喊度或長度所 Π·如申請翻範目帛丨丨酬述 兒路’其中，該去|馬模組係設在任二 0503-A30972TWF 13 200535881 電路模組之間。 18·如申請專利範圍第17項所述之電路，其中，該去她係以—預石 離間隔而排列，該預設距離間隔大於50μηι。 、又 一I9.如中請專利範圍第u項所述之電路，其中，該去_組具有 耦缚介電質單位電容器，該等去搞薄介電質單位電容係以並聯方式2接， 用以提供一去耦功能予一個或一個以上的電路模組。 20·如申請專利範圍第u項所述之電路， 屬傳導層。 j减路具有至少四個金 儿如申請專利顧第2G項所述之電路，其中，該電路具有人 少的金屬傳導層 疋孕乂 22.—種電路，包括： 一個或一個以上的電路模組；以及 呈有一 ::Γ:以上的去輕模組，爐該電路模組，其中，每-去紙组 個或—個以上的去耦薄介電質單位電容器，每-去_介電質單位 電谷态形成於一電源供給匯流排之下，並且包括： 一第一節點，耦接一第一電源供給； 一第一即點，耦接一第二電源供給；以及 節點3或二個以上的薄介電f電容器，以串聯方式連接於該第—及第二 其中’母一薄介電質電容器之閘極介電質的厚度小於磁，並且在製 程後，該電路具有四〜八個傳露爲 兩 於οΐ8μπι。 1，該电路之一主動電晶體之-閘極寬度小 電路=專剩第22項所述之電路，其―組設置於任二 22 赫間隔而·，該敢距_隔大於鄉m。 0503-A30972TWF 14 200535881 - 25.如申請專利範圍第22項所述之電路，其中，至少一薄介電質電容器 的閘極介電質的厚度小於30A。0503-A30972TWF 15
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US56520304P | 2004-04-23 | 2004-04-23 | |
| US10/993,711 US7301217B2 (en) | 2004-04-23 | 2004-11-19 | Decoupling capacitor design |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200535881A true TW200535881A (en) | 2005-11-01 |
| TWI246096B TWI246096B (en) | 2005-12-21 |
Family
ID=35135586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW094112688A TWI246096B (en) | 2004-04-23 | 2005-04-21 | Decoupling capacitor design |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7301217B2 (zh) |
| SG (1) | SG116579A1 (zh) |
| TW (1) | TWI246096B (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005056906B4 (de) * | 2005-11-29 | 2010-01-07 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit in Reihe geschalteten Kondensatoren und Verwendung |
| JP2007299860A (ja) * | 2006-04-28 | 2007-11-15 | Nec Electronics Corp | 半導体装置 |
| US20090014801A1 (en) * | 2007-07-10 | 2009-01-15 | Faraday Technology Corp. | Decoupling capacitor circuit and layout for leakage current reduction and esd protection improvement |
| US8134824B2 (en) * | 2008-02-19 | 2012-03-13 | Arm Limited | Decoupling capacitors |
| KR100907020B1 (ko) * | 2008-02-25 | 2009-07-08 | 주식회사 하이닉스반도체 | 반도체 집적회로의 전원 공급 장치 및 이를 이용한 입력임피던스 제어 방법 |
| US8436408B2 (en) * | 2008-09-17 | 2013-05-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with decoupling capacitor design |
| US8255858B2 (en) * | 2008-11-26 | 2012-08-28 | Broadcom Corporation | Method for adjusting capacitance of capacitors without affecting die area |
| US7989919B2 (en) * | 2009-06-03 | 2011-08-02 | Infineon Technologies Ag | Capacitor arrangement and method for making same |
| US8617949B2 (en) | 2009-11-13 | 2013-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitor and method for making same |
| US8227846B2 (en) * | 2010-02-12 | 2012-07-24 | Advanced Micro Devices, Inc. | Systems and methods for a continuous-well decoupling capacitor |
| KR101665669B1 (ko) * | 2010-03-04 | 2016-10-13 | 삼성전자주식회사 | 반도체 소자 및 그 형성 방법 |
| US8723299B2 (en) | 2010-06-01 | 2014-05-13 | Infineon Technologies Ag | Method and system for forming a thin semiconductor device |
| KR101635828B1 (ko) * | 2010-08-19 | 2016-07-04 | 삼성전자주식회사 | 커패시터 장치 및 그 제조 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01283863A (ja) * | 1988-05-10 | 1989-11-15 | Nec Corp | Ｍｏｓ型半導体装置 |
| JPH10256489A (ja) * | 1997-03-14 | 1998-09-25 | Mitsubishi Electric Corp | 半導体装置 |
| US6051876A (en) * | 1998-01-05 | 2000-04-18 | Advanced Micro Devices, Inc. | Semiconductor device with a graded passivation layer |
| US6347026B1 (en) * | 1999-05-26 | 2002-02-12 | Lsi Logic Corporation | Input and power protection circuit implemented in a complementary metal oxide semiconductor process using salicides |
| US6735072B2 (en) * | 2002-04-12 | 2004-05-11 | Sun Microsystems, Inc. | On-chip decoupling capacitors designed for a 0.11 micron and beyond dual gate oxide CMOS technology |
-
2004
- 2004-11-19 US US10/993,711 patent/US7301217B2/en active Active
-
2005
- 2005-02-24 SG SG200501380A patent/SG116579A1/en unknown
- 2005-04-21 TW TW094112688A patent/TWI246096B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| US7301217B2 (en) | 2007-11-27 |
| TWI246096B (en) | 2005-12-21 |
| SG116579A1 (en) | 2005-11-28 |
| US20050236690A1 (en) | 2005-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200535881A (en) | Decoupling capacitor design | |
| KR100665848B1 (ko) | 적층 타입 디커플링 커패시터를 갖는 반도체 장치 | |
| TW521428B (en) | Semiconductor memory device | |
| TW201013893A (en) | Integrated circuit | |
| WO2001075973A2 (en) | Combined transistor-capacitor structure in deep sub-micron cmos for power amplifiers | |
| US7498638B2 (en) | ESD protection circuit for semiconductor device | |
| JP2001118988A (ja) | 半導体装置 | |
| JPH1050864A (ja) | Ｄｒａｍセル、ｄｒａｍ、及びその製造方法 | |
| US20060040460A1 (en) | MIS capacitor and production method of MIS capacitor | |
| US20210028165A1 (en) | Capacitor Structure | |
| JP2007157892A (ja) | 半導体集積回路およびその製造方法 | |
| JP3273001B2 (ja) | 半導体記憶装置とその製造方法 | |
| TW200950059A (en) | Semiconductor device | |
| TW200917421A (en) | DRAM cell with capacitor in the metal layer | |
| JP2001177056A (ja) | 半導体集積回路装置 | |
| JPH05218302A (ja) | オンチップ反結合キャパシタの構成方法 | |
| EP2410658A2 (en) | Defectivity-immune technique of implementing MIM-based decoupling capacitors | |
| JP3795798B2 (ja) | 半導体記憶装置 | |
| US7473624B2 (en) | Method for manufacturing semiconductor device | |
| TWI387986B (zh) | 高電容密度堆疊式去耦電容器結構 | |
| WO2018125060A1 (en) | High density metal-insulator-metal decoupling capacitor | |
| US20210320059A1 (en) | Hybrid back-end-of-line (beol) dielectric for high capacitance density metal-oxide-metal (mom) capacitor | |
| TWI694580B (zh) | 電晶體堆疊結構 | |
| JP3189797B2 (ja) | 半導体集積回路の製造方法 | |
| CN110649030A (zh) | 一种3d nand及其制作方法 |