TWI246096B - Decoupling capacitor design - Google Patents
Decoupling capacitor design Download PDFInfo
- Publication number
- TWI246096B TWI246096B TW094112688A TW94112688A TWI246096B TW I246096 B TWI246096 B TW I246096B TW 094112688 A TW094112688 A TW 094112688A TW 94112688 A TW94112688 A TW 94112688A TW I246096 B TWI246096 B TW I246096B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- capacitor
- thin dielectric
- dielectric
- node
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 106
- 239000002184 metal Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 4
- 239000003989 dielectric material Substances 0.000 claims description 2
- 239000013589 supplement Substances 0.000 claims description 2
- 239000002689 soil Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000009941 weaving Methods 0.000 description 2
- 206010049976 Impatience Diseases 0.000 description 1
- 241000282320 Panthera leo Species 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
- H01L27/0811—MIS diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
1246096 -九、發明說明·· 【發明所屬之技術領域】 本發明係有關於-種積體電路的電容器，特別是有關於一種積體電 路，其具有局單位電容值(high unit capacitance)的堆疊薄介電質去翁電容器 (stacking thin dielectric decoupling capacitor)。 【先前技術】 ^ 一般的半導體晶片結構中，積體電路(integratedcircuit;以下簡稱ic) 内之邏輯元雜gicga㈣係墟電源線和接地線。當電源供應器提供電源 予1C時，電錄_電_、轉元件、流触鱗。當麵元件切換時， MS很小的週期時間内有巨大的改變。而絲電容器可用來承受 上述電流改變所形成的干擾，並且將電源供給與接地之間的電壓维持在一 固定值。好的去織容轉有健f流及賴_常數，並且在單位面積
I严電容值。—般f知細於ic⑽絲電容可分為，·式邊緣 了“全•teggrtal mnghg metal eapadtoi·)献指間式邊緣多晶電容器 (inter-digital ffinging poly capacit〇r)^^^^ (area metal isolator metal I ，1)電谷、區域多晶絕多晶㈣a p〇ly is〇lat〇r⑽^观)電容器、以及 薄介電質(thin dielectric)電容器。 弟關顯不指間式邊緣電容器之上視圖。指間式邊緣電容器係形辦 相同的金屬層’並具有許多指狀電極(fm牌ele_des)。指狀邊緣電容罗 的電容值係由電《的_及密度所決定。·式雜電容料有很^ 時間常數。然而，金屬與金屬_最小距離細_，故其單位 很小。-般的指間式邊緣電容器係由金屬或是多晶㈣y)所製成。％ 、第lb圖顯示區域金絕金電容器的剖關。區域金絕金電容器包含兩夺 傳導金屬層以及-介電質(絕緣層）。其電容值係由兩轉導金屬層之咖 離所決定。區域金絕金電容器具有短的時間常數，並且在單位面積下，^
0503-A30972TWF 5 1246096 在f造過程中，需額外增加光罩步驟，增加了製程的複 …繁’二或多晶絕多晶電容器就是區域金絕金電容器的變形。 容器在單圖。f去耗電容器中，薄介電質電 電容器具有很長的時間常數。^^。1^2高速切換之下，薄介電質 被掊㈣袒鮮「 除此之外，溥介電質電容器的閘極氧化層會 。當___愤5ga，這會使縣化層發生 損害以及度躲錢，麟應雄觀） /出接# __ 讀嚴重。而且#薄介電質電容器接近輸入/輸 > > __leet_ie diseWge; esd)現象更可能造成氧化層 【發明内容】 明提咖，其㈣_介峨容器。本發 膝供4位％减、低_職流、以及可 閘極氧化層的高可靠度。 用以達到 第了例中’薄介電質單位電容器包括，第-及第二節點。 墟弟:電路連接點，第二節點補第二電路連接點，其中，更 :之二ΐ弟:：電質電容器，以串聯方式連接於該第-節點及第二節 ，，„占之間。母1介電電容器的雜介電質的層度小於磁。 為讓本發明之上述和其他目的、特徵、和優點能更明顯紐，下文特 舉出較佳貫施例，並配合所附圖式，作詳細說明如下： [實施方式】 以下將詳細說明堆疊薄介電質電容器的技術。當堆疊薄介電質電容哭 為面早位電容鋪，其仍可實現_氧化層的高可靠度 特性。藉由調整薄介電質電容器的多晶寬度便可設定薄介二===
0503-A30972TWF 1246096 應寸間。母一早位電容器包含至少-+ + 高宓 v一串馬卩的溥介電質電容器。本發明對於 问山度ic而言，是特別明顯的；1 、 2 ，、中在該问岔度Ic中的電容器的閘極 ”电貝的厚度小於50A，而主動雷曰舻且古田t α日日|吟 ^ 動包日日體具有取小的閘極寬度，約為〇.ΐ8μιη 六哭_示根據本發明之實施例之等效電路·。電容器212串聯電 4 與電路模组216输於節點A、B。節點A連接—第—電路 連I占’其具有，電壓位準，例如正電源供給歡㈣點 電路連接點，其呈有第-雪厭仿淮 X 、❹—‘位準，例如負電源供給Vss或是接地(glOUnd)。 =:容器212、214的特性相同，則電容器2l2、214的電壓為習知單 、益的賴的-半。如此的電容_合方式可平分並減 ^ 少量的應力發生在電綠的難介電f，_，提高閘極^ 貝的穩疋性以及降低聽的機會^另外，當串聯兩個電容器時，會使得漏 電流減小。漏電流與糕之間具有—定律，其_式為ι§=;。由上 述關係式可知，當單域容賴少—料，驗氧化層壽命的可靠度會增 加一倍以上，並且漏電流會降低一半以上。 曰 第2b圖為第2a圖的剖面圖。左邊的電容器25〇係由N井24〇上的 區222、224與間極232所構成。同樣地，電容器252係由n井撕上的 N+區226、228與間極234所形成。利用連接結構23()，例如銅線(哪㈣ line) ’可將兩電容器以串聯方式連接，如節點处所示。節點处連接電容 口口 250的N+區222或224以及電容器252的閘極234。電容器250的閘極 232為節點A，而電容器252的讲區226或228為節點b。在對應的電容 器中，閘極234及N井2<2之間的氧化介電層238的厚度或是閘極232电及 N井240之間的氧化介電層238均小於贿。在其它狀況下，氧化介電層 的厚度係小於30A。N井的深度可小於1.5_，或是小於1()陣。電容器^ 源極及汲極區與主體區(bulkregion)，例如井區，是相同或是不同的導電°型。 另外’若在％谷态的N+區設置接觸點時，則該接觸點小0.2)^。
0503-A30972TWF 1246096 如第2a圖所示，電容器25〇及252彼此串聯。當這兩個電容哭的電容 值相同時，每個電容的Μ是相等的。因此，氧化介電層a8的跨屡會比 習知設計方式的跨屢還小-半。根據上述能量定律的公式，電容器的壽命 可增加-倍以上。由於增加了每個電容器的間極介電質的穩定性故= 閘極崩潰的機率。 在超薄氧化層半導體中，閘極介電質的漏電流係容易受電庶力 (dectrical stress)所影響，故漏電流會隨著應力電屡減小而減小。在此實如列 中’由於這兩個電容器的電容值相同，故亦具有相同的應力電堡。^容 器的閘極電壓減小至正常值的-半時’其漏電流必輯少至原本的:: 另外，形成於N井㈣NM〇S電容器可以概哪電荷，故 器遭受到ESD的危害。 i谷 如上所述，每-單位電容器包括至少兩串聯電容器。當電晶體的間極 尺寸小於請，時，本發_設計方式係特助的。當電路係利 尺寸的電晶體辦時，卿為絲、延遲、或是啟峰崎卿㈣ 容器的薄介電層厚度-般是小於5GA，而在相同晶片中社 = 小閘極寬度係小於0.18μιη。 办取 第3圖顯示根據本發明之堆疊薄介電質電容3〇〇之—實施例的上 圖。堆疊的薄介電電容器可以依據閘極氧化層的應力，改變單位電容^ 多晶302在薄氧化層材料304之上，用以形成如第此圖所示的閑極改 在N井上的所有接點鄕池接在—起，作為節點他，肚有的 電壓。兩個電容器利用銅線312串聯在一起。由於每—個電容哭的電^ 係依據電極板(p㈣的面積、或是多晶閘極的面積所決定，因此=敕 電晶體的閘極材料的寬度錄度時，便可改變電容值。每—個電 度及長度約為10〜20um，便能得到低時間常數。 °見 本發明之實關職_介電質電容轉為在Ν井⑽刪防—
0503-A30972TWF 8 1246096 .數係由主要載子(majority carriers)的反應時間所決定，而不是由p型基底上 的NMOS的少數載子所決定。然而，其它種類的電容器也可以被利用，例 如操作在強反轉(動ngi騰rsion)的裝置。當電容器的源極級極與基體的導 電型是相同或是不_，亦可被糊，例如，在p録體中，在N井之上 的N+，在p型基體上的P+ ;在p型基體上的N+ ;在p型基體巾，n井之 ^的P+ ’· NMOS ; PMOS等。也可以應用於N型基體。只要電容器係以堆 豐方式連接，並不是獅四_關M〇s電晶體。|5&、％關示根據 本發明’實施例，以刚沉及麵⑺組成電容器的電路示意圖。 _ 堆_介電質電容器触術在不同目的下，可廣泛地被運用，例如， 在Vdd/Vss去無、RC延遲電路、啟動設計運用等。間極陣列、鮮記憶胞 (standardcell)、或是裝置陣列中’均可運財發明。在電路中，電容哭的位 計成一個群組或是在電路的某一部份。第如，圖顯示:個不 耐式。在第4a圖中，一個以上的堆疊單位電容器4〇2係設 置在电路彻的區段或是電路模組姻之間。電容器輕接於盘_之 之用。在其它應用中，電容器不是透過電_接到Vdd，就 :祕:。當裝置的製程為〇.13哗或是更小時，阻抗褒置就變得很重 一== ，在 _ 例一二 , 4〇8 〇 4〇8 路的任-處。適當地設置去域組，可得到更好的去舞· 節 空間，去織容器一般係隱藏在Vdd#Gndm_之下。’。為了 Μ 改善過的f”，可以更廣泛獅在具杯8 了 以陣列方式或是列㈣方式侧單元或是_言，不=中= 向或是垂直方向或是在晶片的某一邊緣，_個或一個以上的千方 能形成在電源或是接地匿流排之下。這些電容器可運用在標準記==
0503-A30972TWF 9 1246096 極陣列、客戶訂做、或是ip庫的產品中。另外 堆疊電容器，也就是MOS電容器。 ，上述的電容器可被設計成 雖然本發明已以較佳實施例揭露如上，然复 何熟習此技藝者，在不脫離本發明之精神和 顯，鼠本發敗賴翻#視伽之巾請專纖麟界定者為準，、
0503-A30972TWF 10 1246096 -【圖式簡單說明】 第la圖顯示指間式邊緣電容器之上視圖。 ㈣圖顯示區域金絕金電容器的剖面圖。 第1C圖顯示薄介電質電容器之剖面圖。 第2a圖為根據本發明之實施例之去輕電容器的等效電路。 第2b圖為第2a圖的剖面圖。 第3圖為根據本發明之_實施鍋去減容涵上視圖。 第4a、4b圖為根據本發明之_實施例的去耦電容器的簡化示意圖。 第5a、5b圖顯示根據本發明之實施例，以pM〇s及形成電容 器的示意圖。 【主要元件符號說明】 200 ··等效電路； 216、404 ·•電路模組； 240、242、308 : N 井； 232、234 :閘極； 300 :堆疊薄介電質電容； 304 :薄氧化層材料； 312 :銅線； 402 :堆疊單位電容器； 408 :去麵模紐。 212、214、250、252:電容器； 222、224、226、228 ·· N+區； 230 :連接結構； 238 :氧化介電層； 302 ·多晶； 306 :接點； 400 :電路； 406 ··距離間隔；
0503-A30972TWF
Claims (1)
1246096 十、申晴專利範圍： L—種薄介電質單位電容器，包括： —第一節點，耦接一第一電路連接點； :第二節點’_一第二電路連接點；以及 之間及第二薄介電f電容器，以㈣方式連接於該第—及第二心 閘極介電質的厚:二::㈣質電容器中’至少-薄介電質電容⑸ 2·如申請專利範圍第！項所述之薄介電質單位 第—電壓位準，該第二節點触—第位準二第該=雀 準小於該第一電壓位準。 土位罕該弟一電壓A 3·如申請專利範圍第2項所述之薄介電質單位 置，轉接於該第-節點與該第—電壓位準之' 包括一阻抗! 第二電壓位準之間。 ，疋耦接於該第二節點與高 4·如申轉職目帛2觸述之 壓位準係'為-正親供給轉。 其中，該第1 「5·如巾^專利補第2項所叙薄介電質單 壓位準係為接地。 电谷™ /、中’該弟二| 6·如申請專利範圍第丨項所述之薄f 質單位電容器係在-W中，早位，其中，該薄介1 〇.18_。 aaa片具有-主動電晶體，其閘極寬心 7. 如申請專利範圍第丨項所述之薄 你 第二薄介㈣電容歸電容值，係藉 ^ ’其中’雜一及 8. 如申請專利翻第丨項所述寬度或=度所調整。 質單位電容陳樹：卿㈣。$柯⑽，射，該薄介電 9. 如申請專利範圍第i項所述之薄介電質單位電容器，其中，該薄介電 0503-A30972TWF 12 Ϊ246096 質單位電容器提供一預設的時間常數。 ι〇·如申請專利範圍第1項所述之薄介電質單位電容器，其中，該薄介 電質單位電容器為一啟動電容器(b00tstrapping capacit〇r)。 11·一種電路，包括： 一個或一個以上電路模組；以及. 電路模組，其中，每一去輕模組 電容器，每一去耦薄介電質單位 一個或一個以上的去耦模組，耦接該 具有一個或一個以上的去耦薄介電質單位 電容器包括：
一節點，雛該f路模組之—第_電路連接點； =第二節點，祕該電路模組之—第二電路連接點：以及 節點之間或個以上的薄"電質電容器，以串聯方式連接於該第一及第二 電二=!電質電容器中’至少-薄介電質電容器的1極介 電騎集中二專利?圍第11項所述之電路，其中，該第—節點減-第-“該第一節點耦接一第二電源位準。 ㈣”專利範咖2酬述之電路，其中 電源供給位準。 了很平你马正 14·如申請專利範圍第12 地(g_d)。 、&之㈣’其中，該弟二電源位準係為接 树請細_ u顧叙電路，射，該去_ 各器係透過-電阻裝置，输該第一或第二電源位準。 、早屯 刚f圍第11項所述之電路，其中，在該去耦薄介電質單位 =的母—溥介電f電容器的電容值係由-閘極材料的寬度或長度所 Π·如申請專侧第Η項所述之電路，其中，該伽组係設在任二 0503-A30972TWF 13 1246096 電路模紐之間。 軸第】7項所述之電路，其中，該去減係以—預設距 柯&而排列’該預設距離間隔大於5〇阳。 咖11顯狀魏，財，該蝴驗具有複數去 用’轉去綱介電f單絲容細侧方式連接， 乂徒ί、一去耦功能予一個或一個以上的電路模级。 屬傳=申請專·· U顯叙魏，其t，路具輕少四個金 21·如申請專利範圍第20項所述之電路，J： _，哕♦跋ϋ wra + θ ± 少的金屬傳導層 /、中‘路具有八個或是較 22·—種電路，包括·· 一個或一個以上的電路模組，·以及 -個以上的去耗模組，輕接該電路模組，其中，每一去城組 電t固=個以上的去_介電質單位電容器，每-去_介電質單位 电各斋形成於一電源供給匯流排之下，並且包括： 一第一節點，耦接一第一電源供給； 一第二節點，耦接一第二電源供給；以及 〜二個或二個以上的薄介電f電容器，以串聯方式連接於該第—及第二 郎點之間； 其中，每-薄介電質電容器之閘極介電質的厚度小於5〇入，並且在製 長後，該電路具有四〜八個料層，該電路之一主動電晶體之 度 於 0.18μπι〇 ' 23.如申請翻顧第22酬述之電路，其巾，該絲模組設置〕 電路模組之間。 /·如申請專利範圍第22項所述之電路，其中，該去麵模組係以一預設 距離間隔而排列，該預設距離間隔大於5〇_。 0503-A30972TWF 14 1246096 - 25.如申請專利範圍第22項所述之電路，其中，至少一薄介電質電容器 的閘極介電質的厚度小於30A。
0503-A30972TWF 15
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US56520304P | 2004-04-23 | 2004-04-23 | |
| US10/993,711 US7301217B2 (en) | 2004-04-23 | 2004-11-19 | Decoupling capacitor design |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200535881A TW200535881A (en) | 2005-11-01 |
| TWI246096B true TWI246096B (en) | 2005-12-21 |
Family
ID=35135586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW094112688A TWI246096B (en) | 2004-04-23 | 2005-04-21 | Decoupling capacitor design |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7301217B2 (zh) |
| SG (1) | SG116579A1 (zh) |
| TW (1) | TWI246096B (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005056906B4 (de) * | 2005-11-29 | 2010-01-07 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit in Reihe geschalteten Kondensatoren und Verwendung |
| JP2007299860A (ja) * | 2006-04-28 | 2007-11-15 | Nec Electronics Corp | 半導体装置 |
| US20090014801A1 (en) * | 2007-07-10 | 2009-01-15 | Faraday Technology Corp. | Decoupling capacitor circuit and layout for leakage current reduction and esd protection improvement |
| US8134824B2 (en) * | 2008-02-19 | 2012-03-13 | Arm Limited | Decoupling capacitors |
| KR100907020B1 (ko) * | 2008-02-25 | 2009-07-08 | 주식회사 하이닉스반도체 | 반도체 집적회로의 전원 공급 장치 및 이를 이용한 입력임피던스 제어 방법 |
| US8436408B2 (en) * | 2008-09-17 | 2013-05-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with decoupling capacitor design |
| US8255858B2 (en) * | 2008-11-26 | 2012-08-28 | Broadcom Corporation | Method for adjusting capacitance of capacitors without affecting die area |
| US7989919B2 (en) * | 2009-06-03 | 2011-08-02 | Infineon Technologies Ag | Capacitor arrangement and method for making same |
| US8617949B2 (en) | 2009-11-13 | 2013-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitor and method for making same |
| US8227846B2 (en) * | 2010-02-12 | 2012-07-24 | Advanced Micro Devices, Inc. | Systems and methods for a continuous-well decoupling capacitor |
| KR101665669B1 (ko) * | 2010-03-04 | 2016-10-13 | 삼성전자주식회사 | 반도체 소자 및 그 형성 방법 |
| US8723299B2 (en) | 2010-06-01 | 2014-05-13 | Infineon Technologies Ag | Method and system for forming a thin semiconductor device |
| KR101635828B1 (ko) * | 2010-08-19 | 2016-07-04 | 삼성전자주식회사 | 커패시터 장치 및 그 제조 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01283863A (ja) * | 1988-05-10 | 1989-11-15 | Nec Corp | Ｍｏｓ型半導体装置 |
| JPH10256489A (ja) * | 1997-03-14 | 1998-09-25 | Mitsubishi Electric Corp | 半導体装置 |
| US6051876A (en) * | 1998-01-05 | 2000-04-18 | Advanced Micro Devices, Inc. | Semiconductor device with a graded passivation layer |
| US6347026B1 (en) * | 1999-05-26 | 2002-02-12 | Lsi Logic Corporation | Input and power protection circuit implemented in a complementary metal oxide semiconductor process using salicides |
| US6735072B2 (en) * | 2002-04-12 | 2004-05-11 | Sun Microsystems, Inc. | On-chip decoupling capacitors designed for a 0.11 micron and beyond dual gate oxide CMOS technology |
-
2004
- 2004-11-19 US US10/993,711 patent/US7301217B2/en active Active
-
2005
- 2005-02-24 SG SG200501380A patent/SG116579A1/en unknown
- 2005-04-21 TW TW094112688A patent/TWI246096B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| US7301217B2 (en) | 2007-11-27 |
| SG116579A1 (en) | 2005-11-28 |
| TW200535881A (en) | 2005-11-01 |
| US20050236690A1 (en) | 2005-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI246096B (en) | Decoupling capacitor design | |
| US7859825B2 (en) | High yield, high density on-chip capacitor design | |
| US20110278675A1 (en) | IGFET Device Having an RF Capability | |
| JPH02246261A (ja) | コンデンサ構造とモノリシック電圧掛算器 | |
| EP1273041A2 (en) | Combined transistor-capacitor structure in deep sub-micron cmos for power amplifiers | |
| US20130148243A1 (en) | Esd protecting circuit and semiconductor device including the same | |
| JP2003197754A (ja) | 高周波半導体装置 | |
| US7498638B2 (en) | ESD protection circuit for semiconductor device | |
| CN103579178B (zh) | 置于集成电路产品中装置层级的电容器及其制作方法 | |
| US10431647B2 (en) | Apparatuses and methods for semiconductor circuit layout | |
| CN107564970A (zh) | Mos电容器、半导体制造方法以及mos电容器电路 | |
| CN108257952A (zh) | Mos电容与mom电容并联的版图结构 | |
| KR101298425B1 (ko) | 고성능 션트 커패시터를 구비하는 ｒｆ 전력 트랜지스터 디바이스 및 그 방법 | |
| JP2007157892A (ja) | 半導体集積回路およびその製造方法 | |
| US8411399B2 (en) | Defectivity-immune technique of implementing MIM-based decoupling capacitors | |
| US9196610B1 (en) | Semiconductor structure and electrostatic discharge protection circuit | |
| JP2003243521A (ja) | 容量素子及び容量素子を用いた半導体集積回路 | |
| EP2410658A2 (en) | Defectivity-immune technique of implementing MIM-based decoupling capacitors | |
| KR100649067B1 (ko) | Ｍｉｓ 커패시터 및 ｍｉｓ 커패시터 제조 방법 | |
| JPS6195563A (ja) | 半導体記憶装置 | |
| JP3795798B2 (ja) | 半導体記憶装置 | |
| EP0861503A1 (en) | Semiconductor interlayer staggered contact structure | |
| TW510042B (en) | Input/output driving circuit with low junction capacitance and its semiconductor structure | |
| US20050208743A1 (en) | Method for manufacturing semiconductor device | |
| TW582111B (en) | Semiconductor chip and semiconductor device therefor |